KR100553618B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100553618B1
KR100553618B1 KR1020030060162A KR20030060162A KR100553618B1 KR 100553618 B1 KR100553618 B1 KR 100553618B1 KR 1020030060162 A KR1020030060162 A KR 1020030060162A KR 20030060162 A KR20030060162 A KR 20030060162A KR 100553618 B1 KR100553618 B1 KR 100553618B1
Authority
KR
South Korea
Prior art keywords
impurity
atoms
semiconductor
semiconductor device
impurity atoms
Prior art date
Application number
KR1020030060162A
Other languages
English (en)
Other versions
KR20040026603A (ko
Inventor
야마우찌준
아오끼노부또시
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20040026603A publication Critical patent/KR20040026603A/ko
Application granted granted Critical
Publication of KR100553618B1 publication Critical patent/KR100553618B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Abstract

반도체층을 구비하는 반도체 장치는, 반도체층의 반도체 성분 원자의 공유 결합의 최소 반경보다 큰 공유 결합 반경을 갖는 제1 불순물 원자; 및 반도체 성분 원자의 공유 결합의 최대 반경보다 작은 공유 결합 반경을 갖는 제2 불순물 원자를 포함하며, 상기 제1 및 제2 불순물 원자는 최인접 격자 위치에 배열되고, 상기 제1 및 제2 불순물 원자 중 적어도 하나는 전기적으로 활성(active)이다.
반도체층, 반도체 장치, 공유 결합, 불순물 원자, 반도체 성분 원자, 공유 결합 반경

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF THE SAME}
도 1은 본 발명의 실시예에 따른 반도체 장치의 반도체층의 일례를 도시하는 단면도.
도 2는 본 발명의 실시예에 따른 밀접-결합 근사 설명(tight-binding approximation description)에 의해 반도체의 전자 상태를 도시하는 도면.
도 3은 본 발명의 실시예에 따른 밀접-결합 근사 설명에 의해 Si의 전자 궤도의 결합 상태(bonding states)를 도시하는 도면.
도 4a 및 도 4b는 본 발명의 실시예에 따른 반도체에서 최인접 불순물 원자의 결합 상태를 설명하는 개략도.
도 5a 및 도 5b는 본 발명의 실시예에 따른 반도체에서 동일한 불순물 원자들 간의 클러스터의 결합 상태의 에너지 준위를 도시하는 개략도.
도 6a 및 도 6b는 본 발명의 실시예에 따른 반도체에서 제1 및 제2 불순물 원자들 간의 클러스터의 결합 상태의 에너지 준위를 도시하는 개략도.
도 7은 본 발명의 실시예에 따른 반도체층에서 불순물 분포의 일례를 도시하는 도면.
도 8a ~ 도 8f는 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 설명 하는 공정도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판
12 : 반도체층
14 : 절연막
51 : 반도체 원자
61 : 제1 불순물 원자
62 : 제2 불순물 원자
본 출원은 2002년 9월 24일자로 출원된 종래 일본 특허 출원 P2002-278088에 근거한 것으로, 이로부터 우선권의 이익을 청구하며, 그 전체 내용은 여기 참고로서 포함된다.
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이다. 특히, 서로 다른 공유 결합 반경을 갖는 불순물 원자로 도핑된 반도체층을 이용하는 반도체 장치에 관한 것이다.
반도체층에 있어 불순물 분포를 제어하는 것은 반도체 장치에 있어 극히 중요하다. 일반적으로, 열적 확산 공정은 높은 제어성으로 반도체층에서 불순물 확산을 형성하기 위한 기술로서 이용된다. 그러나, 도핑 불순물 원자에 의존하면, 전기적으로 활성인 불순물 원자의 농도가 충분히 제공되지 않는다. 또한, 바람직한 불순물 분포가 제공되지 않고, 그 결과, 불순물 원자의 확산 계수가 크게 된다. 예를 들어, 실리콘(Si) 등의 반도체 기판 상에 제작된 MOSFET(metal-oxide-semiconductor field effect transistor)에서 높은 구동 전류를 달성하고 단채널 효과를 억제하기 위해, SSRP(super steep retrograde channel profile)를 형성하는 것이 필수적이며, 여기서, 불순물 농도는 MOSFET의 채널 영역에 있어 게이트 산화층 쪽으로 급속히 감소한다. 그렇지 않으면, 소스/드레인 영역에 있어, 저저항을 갖는 얕은(shallow) 불순물 확산층의 형성이 요구된다.
n-채널 MOSFET을 형성하기 위해, In(indium)가 억셉터 불순물 원자로서 사용된다. 그러나, In의 활성 불순물 농도는 낮기 때문에, 깊은 채널 영역에서 높은 캐리어 농도를 형성하는 것은 어렵다. 또한, p-채널 MOSFET의 소스/드레인 영역에서, B(boron)은 억셉터 불순물 원자로서 사용된다. 그러나, Si 결정(crystal)에서 B의 확산 계수는 크기 때문에, 얕은 불순물 확산층을 형성하는 것은 매우 어렵다. 또한, 활성 불순물 농도가 낮기 때문에, In은 p-채널 MOSFET의 소스/드레인 영역의 억셉터 불순물 원자로서 사용될 수 없다.
반도체층에서 다수의 불순물 원자들을 함께 도핑하는 "공통-도핑(co-doping)" 등의 기술에 대한 많은 제안이 개시되어 왔다. 공통-도핑 기술에 따르면, 기상 성장에 의해 반도체층에서의 결정 결함을 줄이기 위해, Si층에 P(phosphorus) 및 As(arsenic)이 함께 도핑되는 방법이 보고되어 왔다(일본 특허 출원 제55-028215호 및 제55-025492호 참고). 그러나, 캐리어 농도는 P 및 As의 활성 불순물 농도를 초과할 수 없다. 또한, 억셉터 원자의 확산을 억제하기 위해, 억셉터 원자와 함께 반도체 성분 원자를 공통-도핑하는 방법이 보고되어 왔다(일본 특개평 제2000-68225호 참고). 또한, Si층에 B를 도핑할 때, Ge(germanium)를 공통-도핑하는 방법이 사용된다. 그러나, B에 대한 활성율 및 확산을 바꾸기 위해서는, 고농도로 Ge를 도핑하는 것이 필수적이다.
상술한 바와 같이, MOSFET 등의 반도체 장치에 있어서, 채널 또는 소스/드레인 영역에 있어 고농도의 불순물 도핑층이 요구된다. 그러나, 도펀트 원자의 활성 불순물 농도를 초과하는 더 높은 캐리어 농도를 달성하는 것은 불가능하다. 대량 도핑된 불순물 원자의 확산을 억제하는 것 역시 불가능하다.
본 발명의 목적은 도핑층을 갖는 반도체 장치를 제공하여, 불순물 원자의 활성율을 향상시키고 불순물 원자의 확산을 억제하기 위한 것이다.
본 발명의 제1 양상은, 반도체층의 반도체 성분 원자의 공유 결합의 최소 반경보다 큰 공유 결합 반경을 갖는 제1 불순물 원자와, 상기 반도체 성분 원자의 공유 결합의 최대 반경보다 작은 공유 결합 반경을 갖는 제2 불순물 원자를 포함하는 반도체층을 구비하는 반도체 장치에 대한 것으로, 제1 및 제2 불순물 원자는 최인접 격자 위치에 배열되고 상기 제1 및 제2 불순물 원자 중 적어도 하나는 전기적으로 활성이다.
본 발명의 제2 양상은, 반도체 기판을 제공하는 단계; 상기 반도체 기판의 반도체층의 반도체 성분 원자의 공유 결합의 최소 반경보다 큰 공유 결합 반경을 갖는 제1 불순물 원자를 도핑하는 단계; 및 상기 제1 불순물 원자의 최인접 격자 위치에 배열되도록, 상기 반도체 성분 원자의 공유 결합의 최대 반경보다 작은 공유 결합 반경을 갖는 제2 불순물 원자를 도핑하는 단계를 포함하는 반도체 장치의 제조 방법에 대한 것이다.
첨부 도면을 참조하여, 본 발명의 다양한 실시예를 설명한다. 도면 전체에 걸쳐, 동일하거나 유사한 부분 및 소자들에는 동일하거나 유사한 참조 번호를 부여하고, 동일하거나 유사한 부분 및 소자들의 설명은 생략하거나 단순화될 것이다.
본 발명의 실시예에 따른 반도체 장치는, 도 1에 도시된 바와 같이 반도체 기판(10)의 주 표면측 내에 위치한 최인접 격자 위치에 의해 제1 및 제2 불순물 원자로 도핑된 반도체층(12)을 포함한다. 반도체층(12) 상에는 예를 들면, 반도체 장치의 게이트 산화막과 같은 절연막(14)이 증착된다. 예를 들면, 제1 불순물 원자의 공유 결합 반경은 반도체층(12)의 성분(constituent) 원자의 공유 결합 반경의 최소보다 크며, 제2 불순물 원자의 공유 결합 반경은 반도체층(12)의 성분 원자의 공유 결합 반경의 최대보다 작다. 제1 및 제2 불순물 원자중 적어도 하나는 억셉터 또는 도너 불순물 원자이다.
본 발명의 실시예의 기본 모델은 도 2 내지 도 6을 이용하여 설명된다. 다이아몬드(C), 실리콘(Si), 게르마늄(Ge), III-V족 반도체 및 II-VI족 반도체와 같은 사면체 구조를 갖는 반도체에서 밀접-결합(tight-binding) 근사법을 사용하는 전자 결합 궤도를 시뮬레이팅함으로써, 반도체 원자(51)는 도 2에 도시한 바와 같 이 sp3 혼성 궤도(53)를 배열한다. 반도체 원자(51)가 도 3에 도시된 바와 같이 독립적인 원자 상태로부터 분자 상태인 것으로 가정하면, 독립적인 원자 상태의 궤도 에너지 준위 Eh의 sp3 혼성 궤도(53)는 인접한 반도체 원자(51) 및 반-결합(anti-bonding) 에너지 준위 EAB의 반-결합 궤도 간의 결합 에너지 준위 EB의 결합 궤도로 분리된다. 또한, 분자 상태가 결정 상태로 변화되면, 결합 궤도 및 반-결합 궤도는 확장되어 밴드 갭 에너지 Eg를 갖는 밸런스 밴드 VB 및 컨덕션 밴드 CB를 형성하게 된다.
갭 내에 비교적 깊은 불순물 레벨을 생성하는, 억셉터 또는 도너로서 기능하는 두 개의 불순물 원자가 최인접 치환 위치 내에 배열되는 전자 구성이 고려된다. 설명을 간단하게 하기 위한 동작가능한 예로서, Si와 같은 IV족 반도체 내의 억셉터인 In 및 B가 기술된다. 그러나, 다른 억셉터 불순물 원자가 사용될 수도 있다. 또한, 전자를 정공과 치환함으로써 도너의 경우 유사한 고려 사항이 적합하게 된다. 또한, 복합 반도체를 포함하는 다른 반도체들에 대해서도 유사한 고려사항이 적합하게 된다.
도 4a 및 4b에 도시한 바와 같이, 제1 불순물 원자(61) 및 제2 불순물 원자(62)가 최인접 치환 위치 내에 배열되면, 두 개의 구성이 고려될 수 있다. 도 4a에 도시한 바와 같이, 그 중 하나는, 반도체 원자(51)와, 제1 불순물 원자(61) 또는 제2 불순물 원자(62) 간의 결합 궤도(65a 또는 65b) 뿐만 아니라, sp3 혼성 궤 도와 유사한, 제1 불순물 원자(61)와 제2 불순물 원자(62) 간의 결합 궤도(63)의 구성이다. 도 4a에 도시된 이 구성은 "sp3 구성"으로 정의된다. 나머지 하나는, 도 4b에 도시된 바와 같이, 제1 불순물 원자(61) 및 제2 불순물 원자(62) 간의 결합이 깨져서 불순물 원자가 서로 분리되고 각각 반도체 원자(51)로 이동하게 되는 구성이다. 반도체 원자(51) 및 제1 불순물 원자(61) 또는 제2 불순물 원자(62) 간의 결합 궤도(69a 또는 69b)는 흑연과 유사하게 평면의 sp2 혼성 궤도와 유사하다. 제1 및 제2 불순물 원자(61, 62)의 깨진 결합 궤도(67a, 67b)는 각각 p 궤도로서 기능한다. 도 4b에 도시된 구성은 "sp2 구성"으로 정의된다.
제1 및 제2 불순물 원자(61, 62)가 동일한 불순물 원자, In인 경우에 대해 도 5a 및 5b를 이용하여 설명한다. 밴드 갭 에너지 Eg에 의해 분리되는, 밸런스 밴드 VB 및 컨덕션 밴드 CB 간에 위치한 In-Si 또는 In-In의 결합 궤도의 에너지 준위는 추론(deduction)에 의해 결정된다. 도 5a는, In이 sp3 구성을 제공할 때의 결합 궤도의 에너지 준위를 도시한 도면이다. 모든 4개의 In sp3 혼성 궤도는 동일한 에너지 준위 EIsp3을 갖는다. In 원자에 인접한 세 개의 Si 원자를 갖는 혼성 궤도에 의해 제공되는 In-Si 결합 궤도는, In 원자가 홀로 치환 위치에 있는 경우에서 처럼, 밸런스 밴드 VB의 상부 끝부분 근처의 비교적 얕은 위치에 억셉터 레벨 EA1을 형성한다. 반면에, In sp3 혼성 궤도의 에너지 준위 EIsp3 은 Si sp3 혼성 궤 도의 에너지 준위 EIsp3 보다 높다.
따라서, 최인접 치환 위치에 대한 In-In 결합 궤도의 에너지 준위는 In-Si 결합 궤도의 억셉터 레벨 EA1보다 다소 높으며 깊은 억셉터 레벨 ED1을 형성한다. 또한, In 원자가 3가(tervalent)이기 때문에, 깊은 억셉터 레벨 ED1에 대해 전자는 제공되지 않는다.
도 5b는 In이 sp2 구성을 제공할 때의 결합 궤도의 에너지 준위를 도시한 도면이다. 도 4b에 도시한 바와 같이, In 궤도는 세 개의 방향 및 p 궤도 내에서 펼쳐지는 세 개의 평면 sp2 혼성 궤도이다. sp3 혼성 궤도의 에너지 준위 EIsp3 와 비교하여, sp2 혼성 궤도의 에너지 준위 EIsp2는 낮으며, p 궤도의 에너지 준위 EIp 는 높다. 따라서, sp2 구성의 In-Si 결합 궤도의 억셉터 레벨 EA2는 sp3 구성의 억셉터 레벨 EA1보다 낮다. 반면에, sp2 구성의 p 궤도의 억셉터 레벨 ED2는 In-In 결합 궤도의 깊은 억셉터 레벨 ED1보다 높다. 그 후 억셉터 레벨 ED2가 밴드 갭의 중심으로부터 컨덕션 밴드 CB 근처의 위치에 형성된다. p 궤도는 비어 있기 때문에, 즉, In-In 결합이 깨어져 있기 때문에 sp2 구성의 전자 궤도 에너지는 sp3 구성에 비해 완전히 감소된다. 감소된 에너지 차이는 sp2 구성에 의해 에너지 이득 △ε으로 정 의된다.
전술한 바와 같이, 밸런스 밴드 VB의 상위 끝부분 근처의 결합 궤도의 전자 에너지는 sp3 구성으로부터 sp2 구성으로 이동시킴으로써 감소된다. 실제로, 탄성적 포텐셜 에너지는 △Es의 증가에 따라 증가하는데, 그 이유는 sp3 구성으로부터 sp2 구성으로 이동함으로써 격자가 왜곡되기 때문이다. sp2 구성에 의한 에너지 이득 △ε와 탄성적 포텐셜 에너지 증가 △Es 간의 크기 관계에 따라, 고려중인 결합 궤도가 sp3 구성 또는 sp2 구성에 제공된다. 억셉터 레벨 EA1이 더 깊어지면, sp2 구성에 의한 에너지 이득 △ε는 증가하며 sp2 구성은 용이하게 형성되기 쉽다. sp2 구성 및 sp3 구성 내의 도펀트로서의 기능에 많은 차가 발생한다. 즉, sp3 구성에서, In-In 결합 궤도는 에너지가 증가해도 기본적으로 전기적으로 활성 상태이다. 반면에, sp2 구성에서, 결합 궤도는, 결합 궤도의 많은 양의 에너지 증가로 인해 전기적으로 비활성 상태이다.
In 원자는 Si에 비해 큰 공유 결합 반경을 갖는다. 일반적으로, Si와 다른 공유 결합 반경을 갖는 불순물 원자가 동일한 불순물 원자에 가까워지면, 탄성 포텐셜 에너지는 격자 왜곡으로 인해 증가된다. 따라서, 결합 궤도의 전체 에너지는 증가한다. 그러나, sp2 구성에 의한 에너지 이득 △ε이 충분히 크면, 탄성 포텐셜 에너지 △Es는 극복되며 In-In 클러스터가 형성된다. 또한, 단독의 불순물 원자의 억셉터 레벨이 깊으면, 불순물 원자의 억셉터 레벨들간의 결합 궤도 내에 두 개의 전자를 채워 넣음으로써 에너지 이득이 증가한다. 따라서, 불순물 원자들간의 인력은 불순물 클러스터가 안정하게 된다는 효과를 갖는다.
전술한 추론은 간단한 모델의 사용에 근거한 것이다.
밀도 기능 방법에 근거하여 일반화된 기울기 접근법의 사용에 의한 상세한 주요 원리 계산에 따라, In-In 결합의 형성 에너지는 고립된 상태에 있는 In 원자에 대한 에너지보다 0.6eV 낮다. 치환 위치 내의 두 개의 In 원자에 대한 구성의 에너지도 또한 두 개의 In 원자들간의 거리에 따라 증가한다. 즉, 인력은 두 개의 In 원자 간에 영향을 제공하기 쉽다. 또한, In-In 결합은 전기적으로 비활성 상태이며 전술한 밀접-결합 접근법의 모델에 의해 추론된 비어 있는 깊은 레벨이 에너지 갭에 나타난다. 반면에, B 원자에 대해 공유 결합 반경이 Si 원자보다 작다. B의 경우, 최인접 치환 위치 내의 B-B 결합의 에너지는 고립된 상태에 있는 B 원자에 대한 에너지보다 0.6eV 높다. 즉, 최인접 치환 위치 내의 두 개의 B 원자 간에 척력이 제공되었다. 또한, 최인접 치환 위치의 B-B 결합은 전기적으로 활성 상태에 있다.
sp2 구성에 의한 에너지 이득 △ε는, 도펀트로서 높은 전기적 활성율을 갖는 B와 같은 원소의 경우 작다. 따라서, B 원자는, 탄성적 포텐셜 에너지의 증가로 인해 서로로부터 멀리 이동하기 쉽다. 또한, 두 개의 B 원자가 최인접 치환 위 치 내에 배열되면, B 원자는 여전히 전기적으로 활성 상태에 있다.
한편, sp2 구성(configuring)에 의한 에너지 이득 Δε이 큰 In과 같은 도펀트의 경우에, 도펀트 원자가 서로 가까이 하는 것이 쉽다. 또한, 최인접 치환 위치에 소재한 도펀트 원자는 전기적으로 비활성이다. 환언하면, In은 응집하기가 쉽고 비활성이기 쉬운 도펀트이다.
여기서, 고체 용해 한계가 고려된다. 고체 용해 한계는 결정의 불순물 원자가 응집하고 침전하기 위해 결정 격자의 치환 위치에 소재하는 것이 불가능한 농도로서 정의된다. 응집의 개시 농도에서의 침전은 전자 현미경으로 관측할 수 없기 때문에, 고체 용해 농도는 전기적 활성인 도펀트인 경우에 캐리어 농도의 상한에서 결정된다. 그러나, sp2 구성 메커니즘을 따르는 불순물 원자의 경우에, 캐리어 농도가 상한에 도달하여 포화되지만, 불순물 원자는 응집됨이 없이 치환 위치에 주로 있게 된다.
In-In 결합의 조합이 In 및 다른 종류의 불순물 원자들을 갖는 다른 조합에 의해 대체되어 비활성 상태에서 도펀트의 활성화를 증진시킬 수 있다. In이 제1 불순물 원자(61)이고 B가 도4에 도시된 제2의 다른 불순물 원자(62)인 경우가 도 6a및 도 6b를 사용하여 설명된다.
도 6a에 도시된 것처럼, 제1 및 제2 불순물 원자(61,62)가 최인접 치환 위치에 sp3 구성을 제공하는 경우가 고려된다. 여기서, 제2 불순물 원자(62)의 sp3 혼 성 궤도의 에너지 준위 EIsp3 은 제1 불순물 원자(61)의 sp3 혼성 궤도의 에너지 준위 EIsp3 보다 낮고, 반도체 원자 (51)의 sp3 혼성 궤도의 에너지 준위 EIsp3 보다 약간 높다. 제1 불순물 원자(61) 및 반도체 원자(51)는 억셉터 레벨 EA3 를 생성한다. 제2 불순물 원자(62) 및 반도체 원자(51)는 억셉터 레벨 EA4 를 생성한다. 또한, 제1 및 제2 불순물 원자 (61,62)는 억셉터 레벨 EA5 를 생성한다. 억셉터 레벨 EA4 는 억셉터 레벨 EA5 와 비교하여 약간 얕다. 또한, 제1 및 제2 불순물 원자에 의해 생성된 억셉터 레벨 EA5 는 억셉터 레벨 EA3 및 EA4 보다 깊다. 환언하면, 제2 불순물 원자(62)가 제1 불순물 원자(61)의 최인접 치환 위치에 배치된 경우에 sp3 구성의 에너지면에서 볼 때 적합하게 되기 위해서는 반도체 결정의 치환 위치에서 제2 불순물 원자(62)에 의해 생성된 전자적 상태의 에너지 준위인 억셉터 레벨 EA4 가 제1 불순물 원자(61)의 억셉터 레벨 EA3 보다 얕아야 한다.
한편, 도 6b에 도시된 것처럼, 제1 및 제2 불순물 원자(61, 62)가 최인접 치환 위치에서 sp2 구성을 제공하는 경우에, sp2 혼성 궤도의 에너지 준위 EIsp2 는 낮고, p 궤도의 에너지 준위 EIp 는 sp3 혼성 궤도의 에너지 준위 EIsp3 와 비교하여 높다. 여기서, 제1 불순물 원자(61)에 대한 에너지 준위 EIsp2 및 EIp 는 제2 불순 물 원자(62)와 비교하여 높다. 그러면, 반도체 원자(51) 및 제 1 또는 제2 불순물 원자(61, 62)의 조합에 의해 도입된 억셉터 레벨 EA6 및 EA7 은 가전자대에서 생성된다. 제1 및 제2 불순물 원자(61, 62)의 결합에 의해 도입된 억셉터 레벨 ED3 는 비활성이고, 밴드 갭의 중앙 부근의 깊은 레벨에서 생성된다.
불순물 원자의 전자 구성은 sp2 구성에 의한 에너지 이득 Δε와 탄성 포텐셜 에너지 이득 ΔEs 사이의 크기 관계에 좌우되어 sp3 구성 또는 sp2 구성 중의 어느 하나일 수 있다. 따라서, sp2 구성에 의해 제공된 에너지 이득 Δε를 줄임으로써 에너지 면에서 볼 때 유리한 전기적 활성 억셉터 레벨을 제공하는 sp3 구성을 만드는 것이 필요하다.
이런 조건에 맞는 불순물 원자는 Si 결정 내의 In 에 대해서 B 와 탄소(C) 이다. In, B, 및 C의 공유결합 반경은, Si 의 0.117nm 의 반경에 대해서, 각각 0.144nm, 0.088nm, 및 0.077nm이다. In 과 B의 조합 또는 In 과 C 의 조합은 탄성 포텐셜 에너지의 스트레스 완화를 제공한다. 또한, In 및 B의 억셉터 레벨은 각각 155meV 및 45meV 이고, B 는 In 과 비교하였을 때에 얕은 억셉터 레벨을 갖는다.
더나아가, Si와 같은 종류의 원소인 C는 Si 결정의 치환 위치에서 도너 또는 억셉터 레벨을 제공하지 않는다. 따라서, C의 에너지 준위는 제로 또는 음의 값으로 가정될 수 있고, sp3 구성이 이점을 갖게 되는 조건을 만족시킨다. 실제적으로, 제1 원리 계산 결과에 따르면, In-B 클러스터 및 In-C 클러스터의 전체 에너지는 각각 0.6eV 및 0.8eV 인데, 이는 In, B, 및 In, C 가 분리된 것의 에너지보다 낮다.
또한, In-B 결합 및 In-C 결합 궤도은 전기적으로 활성화된다. B 에 대해, 치환 위치 및 비활성 In-In 클러스터 내의 두 개의 B 원자가 소재하는 경우에, 두 개의 비활성 In-B 클러스터가 형성되어 에너지로 볼 때 약 0.6eV 에서 안정화되도록 하는 것이 제안되었다. 상기 언급한 사실에서, In-B 클러스터는 전기적 활성율을 향상시킨다. 또한, 클러스터 형성에 의한 에너지 감소로 인해, 불순물 원자의 확산이 억제될 수 있다.
환언하여, In의 고체 용해 한계를 넘는 농도 영역에서 In 과 B 를 1:1로 도핑함으로써, 활성율의 향상과 확산 프로파일의 제어가 가능해진다. 이는, In-C의 클러스터의 경우에, C 가 억셉터 레벨을 도입하지 않고 캐리어 농도가 B와 비교할 때 절반이기 때문이다. 그런데, In-C 는 In-B 클러스터의 것과 유사한 효과를 제공한다.
상기 설명은 Ⅳ족 원소로 된 반도체의 한 예에 대한 것인데, Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족 화합물 반도체에 대해 유사한 메커니즘에 기초한 도펀트 제어가 가능하다. 화합물 반도체의 경우에, 도펀트에 의해 치환되는 치환 위치를 고려하는 것이 필요하다. 예를 들어, Ⅲ-Ⅴ족 화합물 반도체의 경우에, Ⅱ족 원자가 Ⅲ족 원자의 격자 위치를 치환할 때에, 또는 Ⅳ족 원자가 Ⅴ족 원자의 격자 위치를 치환할 때에, Ⅱ족 원자와 Ⅳ족 원자 모두는 억셉터로 기능한다. 또한, Ⅳ족 원소가 Ⅲ족 격자 위 치를 치환할 때에, 또는 Ⅵ족 원자가 Ⅴ족 격자 위치를 치환할 때에, Ⅳ족 원소 및 Ⅵ족 원소 모두는 도너로 기능한다. 유사하게, Ⅱ-Ⅵ족 화합물 반도체에서, 다수의 족의 도펀트가 억셉터 또는 도너로 사용될 수 있다. 또한, Ⅱ-Ⅵ족 화합물 반도체에서 정공이 도펀트로 취급되어야 한다는 점에서 Ⅲ-Ⅴ족 화합물 반도체와 실질적으로 다르다. 정공은 Ⅱ족 격자 위치에 도입되었을 때에 억셉터로서 기능하고, Ⅵ족 격자 위치에 도입되었을 때에 도너로서 기능한다.
다음으로, 도 1에 도시된 반도체 장치에 대하여, Si 기판과 같은 반도체 기판(10)에서 제1 및 제2 불순물 원자(61, 62)로서 In 및 B 원자를 도핑하는 방법에 대해 설명한다.
먼저, 반도체 기판(10)의 표면 상에, 절연막(14)이 열 산화법에 의해 5nm의 두께로 형성된다. 절연막(14)을 통해서 In 이온이 주입(implant)된다. In 주입 조건은 가속 에너지 50 Kev 및 1.5×1013 cm -2 의 도즈량이다. B 이온은 그후에 주입된다. 이온 주입 조건은 7 Kev 및 4×1013 cm -2 의 도즈량이다. 열처리가 이온 주입 후에 실시된다.
이런 식으로, 전기적으로 활성화된 주입 불순물 원자를 갖는 반도체층(12)이 반도체 기판(10)의 표면에 형성된다.
도 7에 도시된 것처럼, 이온들이 주입되어서 반도체 기판(10)에 In 및 B 불순물 원자의 근사적으로 동일한 피크 밀도를 갖게 된다. In의 고체 용해 한계는 800-1100℃에서 1.5×1018 cm -3 이다. 그러나, B와 상호작용함으로써, B의 피크 이온 주입 농도에 상응하는 약 6 ×1018cm -3 인 활성 In 농도가 획득될 수 있다. 따라서, 피크 이온 주입 농도 영역의 근방에서의 활성 불순물 농도의 전체량인 약 1 ×1019cm -3 가 획득될 수 있다. 따라서, MOSFET의 채널 영역에 가해진 In 및 B의 상호작용에 의한 활성율의 효과가 향상될 수 있다.
예를 들어, 도 7에 도시된 것처럼, 채널 영역은, 반도체 기판(10)의 표면 영역에서 약 2 ×1018cm -3 의 낮은 불순물 농도를 갖도록 하기 위해 및 표면으로부터 약 20nm 깊이에서 1 ×1019cm -3 이상의 활성 불순물 농도를 갖도록 하기 위해 급격한 농도 분포를 갖는다.
본원 발명의 실시예에서, In 및 B의 이온 주입 에너지는 활성 불순물 농도의 피크값이 반도체 기판(10)의 표면으로부터 약 20nm의 깊이에 위치하도록 결정된다. 그러나, 이온 주입 에너지를 적절히 설정함으로써 활성 불순물 농도의 피크 위치는 선택적으로 제공될 수 있다. 또한, 본원 발명의 실시예에서, In 및 B의 이온 주입 피크 농도는 동일 레벨로 설정된다. 그러나, 원하는 활성 불순물 농도에 상응하는 B 농도가 In 농도의 활성을 증가시키는 영역에 포함되는 것이 핵심 특징이므로, 각각의 이온 주입 피크 위치는 선택적으로 설정될 수 있다. 또한, 피크 농도는 불순물 원자의 도즈량을 조정함으로써 선택적인 농도에 설정될 수 있다.
본원 발명의 실시예에 따라서, In 및 B 불순물 원자는 In 및 B 를 Si 결정의 최인접 치환 위치에 배열함으로써 전기적으로 활성화될 수 있다. 더나아가, In 및 B 사이의 클러스터링에 의한 에너지의 감소로, In 및 B 클러스터의 생성은 향상되고, In 및 B의 확산은 억제된다.
다음으로, In 및 B를 p-채널 MOSFET의 소스/드레인 영역에 도핑하는 방법이 도 8a 내지 도 8f 를 참조해 설명된다.
(a) 도 8a에 도시된 것처럼, 5nm 두께의 산화막(24)은 n형 Si의 반도체 기판(20)의 표면 상에 열 산화법에 의해 형성된다. 그후, 20nm 깊이의 채널 영역으로서 As 및 P와 같은 도너 불순물 원자로 도핑된 불순물 도핑층(22)이 이온 주입에 의해 형성된다.
(b) 산화막(24) 상에는, 도 8b에 도시된 바와 같이, 도전성 폴리실리콘 막(26)이 성막된다.
(c) 포토리소그래피 기술을 이용하여, 도 8c에 도시된 바와 같이, 폴리실리콘 막(26)이 가공되어 게이트 전극(36)이 형성된다. 그 후 게이트 전극(36) 하부의 산화막(24)은 5 ㎚의 동일 두께를 갖는 게이트 산화막(34)으로서 형성된다. 게이트 전극(36)으로부터 떨어진 영역에 대해서는, 산화막(24)이 게이트 전극 형성 처리에 의해 보다 얇은 산화막(24a)으로서 형성된다.
(d) 반도체 기판(20)에서, In 및 B의 각각의 불순물 원자들이 대략 1×1019 cm-3의 피크 불순물 농도, 및 대략 30 ㎚ 깊이의 피크 위치로 순차적으로 이온 주입된다. 어닐링 처리에 의해, 도 8d에 도시된 바와 같이, 확장 확산층(42)이 형성된다. 여기서, In 및 B는 게이트 산화막(34) 하부의 불순물 도핑층(22)에 주입되지 않고, 따라서 게이트 전극(36)은 이온 주입의 마스크로서 작용한다.
(e) 그 후, 두꺼운 산화막이 화학 증착(CVD) 방법 등에 의해 성막된다. 반응성 이온 에칭과 같은 방향성 에칭에 의해, 게이트 전극(36)의 측벽에 측벽 절연막(38)이 형성된다.
(f) 그 후, 게이트 전극(36) 및 측벽 절연막(38)을 마스크로 이용하여 In 및 B가 이온 주입된다. 어닐링 처리에 의해, 도 8f에 도시된 바와 같이, 소스/드레인 확산층(44)이 형성된다. In 및 B의 각각의 불순물 원자들이 대략 1×1020 cm-3의 피크 불순물 농도, 및 대략 100 ㎚ 깊이의 피크 위치로 순차적으로 이온 주입된다. 게이트 전극(36) 하부의 불순물 도핑층(22) 및 측벽 절연막(38) 하부의 확장 확산층(42)은 소스/드레인 확산층(44)의 형성에 의해 영향을 받지 않도록 게이트 전극(36) 및 측벽 절연막(38)에 의해 마스크된다.
상술한 바와 같이, In 및 B의 상호 작용에 의해, In의 활성 농도가 증가한다. 더욱이, In 및 B의 확산이 억제되므로, 확장 확산층(42) 및 소스/드레인 확산층(44)은 원하는 활성 불순물 농도로 원하는 영역에 형성될 수 있다.
(다른 실시예)
이상 본 발명에 대하여 설명하였다. 그러나, 본 개시 내용의 일부를 구성하는 상세한 설명 및 도면은 본 발명을 제한하는 것으로서 인지되어서는 안 된다. 본 개시 내용으로부터 다양한 대체 실시예 및 운영 기술이 당업자에게 명백할 것이다.
예를 들면, 이온 주입 등을 이용하여 Si 기판에 In 및 B를 도핑한 후에, 보다 낮은 표면 불순물 농도를 갖는 SSRP를 형성하도록 Si 기판 표면상에 Si 에피택셜 성장층이 성장될 수도 있다. 또한, Si 기판 상에서의 에피택셜 성장 전에, In 또는 B 중 어느 하나를 먼저 이온 주입하고, Si 층의 에피택셜 성장 후에, 다른 하나를 이온 주입하는 것도 허용할 수 있다. 게다가, In 또는 B 중 어느 하나, 또는 양자 모두를 Si 기판에 도핑한 후에, Si 기판의 일부를 에칭하고 다음으로 큰 불순물 농도차를 갖는 SSRP를 형성하도록 Si 층의 에피택셜 성장을 수행한다.
또한, 본 발명의 실시예에서는, In 및 B가 도핑된 Si 결정에 대하여 설명하였다. 그러나, Si의 공유 결합 반경과 비교하여 작거나 큰 공유 결합 반경을 갖는 원자이면 어떠한 것이든 적어도 Si에 대한 도펀트이며, 이 도펀트 원자 및 다른 원자는 최인접 격자 위치에서 비활성이다. 그러면, 본 발명의 실시예와 동일한 효과가 얻어진다. 더욱이, Si 대신에, 예를 들면 Ge, SiGe계, SiGeC계와 같은 IV족 반도체, 갈륨 비화물(GaAs), 알루미늄 질화물(AlN), 갈륨 질화물(GaN), 인듐 갈륨 질화물(InxGa1-xN)과 같은 III-V족 화합물 반도체, 아연 산화물(ZnO), 아연 황화물(ZnS)과 같은 II-VI족 화합물 반도체 등에 대하여, 도펀트 원자들이 반도체의 구성 원자의 공유 결합 반경에서 Si와 동일한 크기 관계를 갖고 또한 최인접 치환 위치에서 비활성이면, 본 발명의 실시예와 동일한 효과가 얻어진다. 특히, 다이아몬드 결정에서는, 제1 불순물 원자로서 P와 제2 불순물 원자로서 질소(N)의 결합이 바람직하다. 또한, GaN 결정에서는, 제1 불순물 원자로서 베릴륨(Be)과 제2 불순물 원자로서 C의 결합이 바람직하다.
본 발명에 따르면, 도핑층을 갖는 반도체 장치를 제공하여, 불순물 원자의 활성율을 향상시키고 불순물 원자의 확산을 억제할 수 있다.

Claims (20)

  1. 반도체층을 갖는 반도체 장치에 있어서,
    상기 반도체층의 반도체 성분 원자의 공유 결합의 최소 반경보다 큰 공유 결합 반경을 갖는 제1 불순물 원자; 및
    상기 반도체 성분 원자의 공유 결합의 최대 반경보다 작은 공유 결합 반경을 갖는 제2 불순물 원자
    를 포함하고,
    상기 제1 및 제2 불순물 원자들은 최인접 격자 위치(nearest neighbor lattice site location)에 배치되고 상기 제1 및 제2 불순물 원자들 중 적어도 하나는 전기적으로 활성이고,
    상기 반도체층 내에서, 상기 제1 불순물의 활성 불순물 농도를 상승시키는 영역에 원하는 활성 불순물 농도에 대응하는 상기 제2 불순물 농도가 포함되도록 구성한 반도체 장치.
  2. 제1항에 있어서, 상기 제1 및 제2 불순물 원자들 중 적어도 하나는 상기 반도체층에 대한 억셉터 또는 도너인 반도체 장치.
  3. 제1항에 있어서, 상기 제1 및 제2 불순물 원자들 중 하나의 원자의 도핑 농도는 상기 제1 및 제2 불순물 원자들 중 상기 하나의 원자에 특유한 전기적 활성 불순물 농도와 같거나 그보다 큰 반도체 장치.
  4. 제1항에 있어서, 상기 제1 및 제2 불순물 원자들이 최인접 격자 위치에 배치될 때 상기 제1 및 제2 불순물 원자들 중 하나는 상기 반도체층의 밴드 갭의 중앙 근처에 깊은 불순물 레벨을 생성하는 반도체 장치.
  5. 제1항에 있어서, 상기 반도체층은 Si층이고, 상기 제1 및 제2 불순물 원자들은 인듐 및 붕소인 반도체 장치.
  6. 제1항에 있어서, 상기 반도체층은 Si층이고, 상기 제1 및 제2 불순물 원자들은 인듐 및 탄소인 반도체 장치.
  7. 제2항에 있어서, 상기 제1 및 제2 불순물 원자들 중 하나의 원자의 도핑 농도는 상기 제1 및 제2 불순물 원자들 중 상기 하나의 원자에 특유한 전기적 활성 불순물 농도와 같거나 그보다 큰 반도체 장치.
  8. 제2항에 있어서, 상기 제1 및 제2 불순물 원자들이 최인접 격자 위치에 배치될 때 상기 제1 및 제2 불순물 원자들 중 하나는 상기 반도체층의 밴드 갭의 중앙 근처에 깊은 불순물 레벨을 생성하는 반도체 장치.
  9. 제2항에 있어서, 상기 반도체층은 Si층이고, 상기 제1 및 제2 불순물 원자들은 인듐 및 붕소인 반도체 장치.
  10. 제2항에 있어서, 상기 반도체층은 Si층이고, 상기 제1 및 제2 불순물 원자들은 인듐 및 탄소인 반도체 장치.
  11. 제3항에 있어서, 상기 제1 및 제2 불순물 원자들이 최인접 격자 위치에 배치될 때 상기 제1 및 제2 불순물 원자들 중 하나는 상기 반도체층의 밴드 갭의 중앙 근처에 깊은 불순물 레벨을 생성하는 반도체 장치.
  12. 제3항에 있어서, 상기 반도체층은 Si층이고, 상기 제1 및 제2 불순물 원자들은 인듐 및 붕소인 반도체 장치.
  13. 제3항에 있어서, 상기 반도체층은 Si층이고, 상기 제1 및 제2 불순물 원자들은 인듐 및 탄소인 반도체 장치.
  14. 반도체 기판을 제공하는 단계;
    상기 반도체 기판의 반도체층의 반도체 성분 원자의 공유 결합의 최소 반경보다 큰 공유 결합 반경을 갖는 제1 불순물 원자를 도핑하는 단계; 및
    상기 제1 불순물 원자의 최인접 격자 위치에 배치되도록 상기 반도체 성분 원자의 공유 결합의 최대 반경보다 작은 공유 결합 반경을 갖는 제2 불순물 원자를 도핑하는 단계
    를 포함하고,
    상기 반도체층 내에서, 상기 제1 불순물의 활성 불순물 농도를 상승시키는 영역에 원하는 활성 불순물 농도에 대응하는 상기 제2 불순물 농도가 포함되도록 하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서, 상기 제1 및 제2 불순물 원자들 중 적어도 하나는 상기 반도체층에 대한 억셉터 또는 도너인 반도체 장치의 제조 방법.
  16. 제14항에 있어서, 상기 제1 및 제2 불순물 원자들 중 하나의 원자의 도핑 농도는 상기 제1 및 제2 불순물 원자들 중 상기 하나의 원자에 특유한 전기적 활성 불순물 농도와 같거나 그보다 큰 반도체 장치의 제조 방법.
  17. 제14항에 있어서, 상기 제1 및 제2 불순물 원자들은 이온 주입을 이용하여 상기 반도체층에 도핑되는 반도체 장치의 제조 방법.
  18. 제15항에 있어서, 상기 제1 및 제2 불순물 원자들 중 하나의 원자의 도핑 농도는 상기 제1 및 제2 불순물 원자들 중 상기 하나의 원자에 특유한 전기적 활성 불순물 농도와 같거나 그보다 큰 반도체 장치의 제조 방법.
  19. 제15항에 있어서, 상기 제1 및 제2 불순물 원자들은 이온 주입을 이용하여 상기 반도체층에 도핑되는 반도체 장치의 제조 방법.
  20. 제16항에 있어서, 상기 제1 및 제2 불순물 원자들은 이온 주입을 이용하여 상기 반도체층에 도핑되는 반도체 장치의 제조 방법.
KR1020030060162A 2002-09-24 2003-08-29 반도체 장치 및 그 제조 방법 KR100553618B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00278088 2002-09-24
JP2002278088A JP2004119513A (ja) 2002-09-24 2002-09-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20040026603A KR20040026603A (ko) 2004-03-31
KR100553618B1 true KR100553618B1 (ko) 2006-02-22

Family

ID=31987060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030060162A KR100553618B1 (ko) 2002-09-24 2003-08-29 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (2) US6930360B2 (ko)
JP (1) JP2004119513A (ko)
KR (1) KR100553618B1 (ko)
CN (1) CN1276515C (ko)
TW (1) TWI230409B (ko)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040121524A1 (en) * 2002-12-20 2004-06-24 Micron Technology, Inc. Apparatus and method for controlling diffusion
US7297617B2 (en) * 2003-04-22 2007-11-20 Micron Technology, Inc. Method for controlling diffusion in semiconductor regions
US7172949B2 (en) * 2004-08-09 2007-02-06 Micron Technology, Inc. Epitaxial semiconductor layer and method
JP4521327B2 (ja) * 2005-07-19 2010-08-11 株式会社東芝 半導体装置の製造方法
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
JPWO2007034547A1 (ja) * 2005-09-21 2009-03-19 新電元工業株式会社 トレンチゲートパワーｍｏｓｆｅｔ
KR20080069866A (ko) * 2007-01-24 2008-07-29 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
US7807555B2 (en) * 2007-07-31 2010-10-05 Intersil Americas, Inc. Method of forming the NDMOS device body with the reduced number of masks
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US20110079861A1 (en) * 2009-09-30 2011-04-07 Lucian Shifren Advanced Transistors with Threshold Voltage Set Dopant Structures
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
CA2813812C (en) 2010-03-08 2016-08-23 Alliance For Sustainable Energy, Llc Boron, bismuth co-doping of gallium arsenide and other compounds for photonic and heterojunction bipolar transistor devices
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
CN104854698A (zh) 2012-10-31 2015-08-19 三重富士通半导体有限责任公司 具有低变化晶体管外围电路的dram型器件以及相关方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
WO2018128103A1 (ja) * 2017-01-05 2018-07-12 パナソニック株式会社 半導体リレー

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980087334A (ko) * 1997-05-26 1998-12-05 이데이 노부유끼 p형 Ⅲ족 나이트라이드 화합물 반도체 및 그 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2835192C2 (de) 1978-08-11 1986-12-11 Röhm GmbH, 6100 Darmstadt Schmieröladditive
JPS5528215A (en) 1978-08-18 1980-02-28 Hitachi Ltd Method of manufacturing fluorescent lamp
EP0605634A1 (en) * 1991-09-27 1994-07-13 Harris Corporation Complementary bipolar transistors having high early voltage, high frequency performance and high breakdown voltage characteristics and method of making same
JP2002076332A (ja) 2000-08-24 2002-03-15 Hitachi Ltd 絶縁ゲート型電界効果トランジスタ及びその製造方法
JP2002368212A (ja) 2001-06-12 2002-12-20 Hitachi Ltd 絶縁ゲート型電界効果トランジスタ及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980087334A (ko) * 1997-05-26 1998-12-05 이데이 노부유끼 p형 Ⅲ족 나이트라이드 화합물 반도체 및 그 제조 방법

Also Published As

Publication number Publication date
CN1487592A (zh) 2004-04-07
TWI230409B (en) 2005-04-01
US20040056283A1 (en) 2004-03-25
US7186598B2 (en) 2007-03-06
KR20040026603A (ko) 2004-03-31
US6930360B2 (en) 2005-08-16
JP2004119513A (ja) 2004-04-15
TW200407982A (en) 2004-05-16
CN1276515C (zh) 2006-09-20
US20050181585A1 (en) 2005-08-18

Similar Documents

Publication Publication Date Title
KR100553618B1 (ko) 반도체 장치 및 그 제조 방법
JP3592981B2 (ja) 半導体装置及びその製造方法
US6872625B2 (en) Field-effect transistor based on embedded cluster structures and process for its production
KR101238432B1 (ko) 공유 결합 반지름이 큰 원자를 포함하는 임베디드 반도체층을 사용하는 ｓｉ-기반의 트랜지스터들에서의 스트레인공학용 기술
US6221700B1 (en) Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
US7023018B2 (en) SiGe transistor with strained layers
JP2000269501A5 (ko)
KR101422791B1 (ko) 성능 강화 물질 성분을 포함하는 스트레인드 채널 영역을 구비한 트랜지스터
EP1231643A2 (en) MOS field-effect transistor comprising Si and SiGe layers or Si and SiGeC layers as channel regions
US20110147712A1 (en) Quantum well transistors with remote counter doping
JPS63141372A (ja) 絶縁ゲート電界効果トランジスタの製造方法
WO2006132269A1 (ja) トレンチ型ｍｏｓｆｅｔ及びその製造方法
JPH04335538A (ja) 半導体装置およびその製造方法
KR20120014220A (ko) 반도체 장치 및 그의 제조 방법
CN102593118A (zh) 半导体器件及其制造方法
JP2013530527A (ja) 逆方向バイアス下においてゲート−ソース漏れが低減された自己整合半導体デバイスおよび作製方法
US7316959B2 (en) Semiconductor device and method for fabricating the same
EP0056904B1 (en) High electron mobility single heterojunction semiconductor devices and methods of production of such devices
WO2021140776A1 (ja) 化合物半導体装置及び化合物半導体装置の製造方法
JPH0719888B2 (ja) 電界効果型トランジスタ及びその製造方法
JP3389009B2 (ja) 半導体装置およびその製造方法
JP4997913B2 (ja) 半導体装置および半導体装置の製造方法
JP2668373B2 (ja) 相補型半導体装置
WO1989001235A1 (en) High effective barrier height transistor and method of making same
JPS6184871A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee