CN1276515C - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1276515C CN1276515C CNB031555926A CN03155592A CN1276515C CN 1276515 C CN1276515 C CN 1276515C CN B031555926 A CNB031555926 A CN B031555926A CN 03155592 A CN03155592 A CN 03155592A CN 1276515 C CN1276515 C CN 1276515C
- Authority
- CN
- China
- Prior art keywords
- atom
- foreign
- semiconductor
- semiconductor layer
- atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 114
- 238000000034 method Methods 0.000 title claims description 22
- 239000012535 impurity Substances 0.000 claims abstract description 46
- 229910052738 indium Inorganic materials 0.000 claims description 34
- 229910052796 boron Inorganic materials 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000007787 solid Substances 0.000 claims description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 239000000470 constituent Substances 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 description 19
- 238000006073 displacement reaction Methods 0.000 description 16
- HUTDUHSNJYTCAR-UHFFFAOYSA-N ancymidol Chemical compound C1=CC(OC)=CC=C1C(O)(C=1C=NC=NC=1)C1CC1 HUTDUHSNJYTCAR-UHFFFAOYSA-N 0.000 description 14
- 239000002019 doping agent Substances 0.000 description 14
- 150000001875 compounds Chemical class 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 239000013078 crystal Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005381 potential energy Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000002156 mixing Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000006467 substitution reaction Methods 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 229940090044 injection Drugs 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000005083 Zinc sulfide Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009795 derivation Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- DRDVZXDWVBGGMH-UHFFFAOYSA-N zinc;sulfide Chemical compound [S-2].[Zn+2] DRDVZXDWVBGGMH-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
一种具有半导体层的半导体器件，包括：具有比半导体层的半导体组分原子的共价键最小半径大的共价键半径的第一杂质原子；和具有比半导体组分原子的共价键最大半径小的共价键半径的第二杂质原子；其中第一和第二杂质原子被排列在最近邻晶格位置处并且第一和第二杂质原子中的至少一种是电活性的。
Description
参照的相关申请
本申请基于并要求在2002年9月24日提交的在先日本专利申请P2002-278088的优先权；其全部内容通过引用组合在本文中。
技术领域
本发明涉及半导体器件及其制造方法。特别是，本发明涉及使用由具有不同共价键半径的掺杂原子掺杂的半导体层的半导体器件。
背景技术
控制半导体层中的杂质分布对于半导体器件非常重要。通常，热扩散工艺被用作在半导体层中高可控性地形成杂质分布的技术。然而，取决于掺杂杂质原子，提供电活性杂质原子(electrically activeimpurity)的浓度不够。可选地，所需的杂质分布的提供不会导致杂质原子的大扩散系数。例如，为了在半导体衬底例如硅(Si)上制造的金属氧化物半导体场效应晶体管(MOSFET)中抑制短沟道效应并实现高的驱动电流，有必要形成超级陡直反转沟道剖面(supersteep retrograde channel profile)(SSRP)，其中在MOSFET的沟道区中朝着栅氧化物层杂质浓度急剧减小。否则，在源/漏区中，需要形成低阻的浅杂质扩散层。
铟(In)被用作受主杂质原子以形成n-沟道MOSFET的SSRP。然而，由于In的低活性杂质浓度，难以在深沟道区中形成高载流子浓度。此外，在p-沟道MOSFET的源/漏区中，硼(B)被用作受主杂质原子。然而，很难形成浅杂质扩散层，从而Si晶体中的B扩散系数大。并且，由于低活性杂质浓度，In不能用作p-沟道MOSFET的源/漏区的受主杂质原子。
已经公开了许多如“共掺杂”的技术的建议，该技术在半导体层中同时掺入多种杂质原子。根据共掺杂技术，为了减少气相生长的半导体层中的晶体缺陷，已经报道了在Si层中共同掺入磷(P)和砷(As)的方法(参见日本专利申请55-028215和55-025492)然而载流子浓度不能超过P和As的活性杂质浓度。此外，为了抑制受主原子的扩散，已经报道了共掺入组分半导体原子外加受主原子的方法(参见日本专利特许公开2000-68225)。此外，向Si层掺B时，使用共掺入锗(Ge)的方法。然而，有必要采用高浓度掺Ge以改变活性和B的扩散。
如上文所述，在如MOSFET的半导体器件中，在沟道或源/漏区中需要高杂质浓度的掺杂层。然而，不可能达到超过掺杂原子活性杂质浓度的较高载流子浓度。也不可能抑制重掺杂杂质原子的扩散。
发明内容
本发明的目的是提供具有掺杂层的半导体器件，从而提高杂质原子的活性并抑制杂质原子的扩散。
本发明的第一方面在于具有包括第一杂质原子和第二杂质原子的半导体层的半导体器件，第一杂质原子具有大于半导体层的半导体组分原子的共价键最小半径的共价键半径，第二杂质原子具有小于半导体组分原子的共价键最大半径的共价键半径，其中第一和第二杂质原子排列在最近邻晶格位置，并且第一和第二杂质原子中的至少一种是电活性的。
本发明的第二方面在于包括提供半导体衬底、掺入第一杂质原子和掺入第二杂质原子的半导体器件制造方法，第一杂质原子具有大于半导体衬底的半导体层的半导体组分原子的共价键最小半径的共价键半径，第二杂质原子具有小于半导体组分原子的共价键最大半径的共价键半径从而排列在第一杂质原子的最近邻晶格位置。
附图说明
图1是表示根据本发明实施例的半导体器件的半导体层的实例的截面图；
图2表示根据本发明的实施方式由紧束缚近似描述的半导体电子态；
图3表示根据本发明的实施方式由紧束缚近似描述的Si电子轨道的束缚态；
图4A和4B示意说明根据本发明的实施方式半导体中最近邻杂质原子的束缚态；
图5A和5B示意说明根据本发明的实施方式在相同的杂质原子之间的簇(cluster)的束缚态能级；
图6A和6B示意表示根据本发明的实施方式半导体中第一第二杂质原子之间的簇的束缚态的能级；
图7表示根据本发明的实施方式半导体层中杂质分布的实例；以及
图8A至8F说明根据本发明的实施方式的半导体器件制造方法的过程。
具体实施方式
将参考附图说明本发明的不同实施方式。应当注意的是在所有附图中相同或相似的参考数字用于相同或相似的部分和元件，并且对相同或相似部分和元件的描述将被省略或简化。
如图1所示，根据本发明的实施方式的半导体器件包括通过半导体衬底10的主表面侧中的最近邻晶格位置掺入第一和第二杂质原子的半导体层12。在半导体层12上，例如，沉积半导体器件的绝缘膜14如栅氧化物膜。例如，第一杂质原子的共价键半径大于半导体层12的组分原子的共价键半径的最小值，第二杂质原子的共价键半径小于半导体层12的组分原子的共价键半径的最大值。第一和第二杂质原子中的至少一种是受主或施主杂质原子。
首先，采用图2至图6说明本发明的实施方式的基本模型。如图2所示，通过在具有四面体排列的半导体中采用紧束缚近似模拟电子成键轨道，半导体原子51设置sp3杂化轨道，具有四面体排列的半导体如金刚石(C)、硅(Si)、锗(Ge)、列III-V化合物半导体和列II-VI化合物半导体。当半导体原子51假定为来自独立的原子态的分子态时，如图3所示，独立原子态的轨道能 Eh的sp3杂化轨道53被分为相邻半导体原子51之间的成键能级EB的成键轨道和反成键能级EAB的反成键轨道。并且，当分子态转变为晶态时，成键轨道和反成键轨道被扩展从而形成具有带隙能量Eg的价带VB和导带CB。
考虑其中作为受主或施主产生带隙中的较深杂质能级的两个杂质原子被排列在最近邻置换位的电子结构。作为简化说明的可操作实例，描述In和B是列IV元素半导体如Si中的受主。然而，也可使用其它的受主杂质原子。此外，类似的考虑在施主由空穴置换电子的情形下也适用。并且，类似的考虑对于 包括化合物半导体的其它半导体也适用。
如图4A和4B所示，当第一杂质原子61和第二杂质原子62按最近邻置换位排列时，可以考虑两种结构。如图4A所示，一种是第一杂质原子61和第二杂质原子62之间的成键轨道63，以及半导体原子51和第一杂质原子61或第二杂质原子62之间的成键轨道65a或65b类似于sp3的结构。图4A的结构定义为“sp3结构”。如图4B所示，另一种是其中第一杂质原子61和第二杂质原子62之间的成键被打破从而将杂质原子相互分开并且分别朝半导体原子51移动。半导体原子51和第一杂质原子61或第二杂质原子62之间的成键轨道69a和69b类似于平面sp2杂化轨道，类似于石墨。第一和第二杂质原子61、62的被打破的成键轨道67a、67b分别作为p轨道。图4B所示的结构定义为“sp2结构”。
首先，采用图5A和5B描述其中第一和第二杂质原子61、62是相同的杂质原子In的情形。通过推导来决定由带隙能Eg分开的、位于价带VB和导带CB之间的In-Si或In-In的成键轨道的能级。图5A表示当In提供sp3结构时的成键轨道的能级。所有的四个In sp3杂化轨道具有相同的能级EIsp3。由与邻近In原子的三个Si原子组成的杂化轨道提供的In-Si成键轨道在邻近价带VB上端的较浅位置形成受主能级EA1，如同其中In原子独自在置换位置时的情形。在另一方面，In sp3杂化轨道的能 EIsp3高于Si sp3杂化轨道的能级ESsp3。
因此，最近邻置换位置In-In成键轨道的能级比In-Si成键轨道的受主能级EA1稍高，并形成深受主能级ED1。此外，因为In原子是三价的，对深受主能级ED1不提供电子。
图5B表示当In提供sp2结构时的成键轨道能级。如图4B所示，In轨道是在三个方向上扩展的平面sp2轨道和p轨道。与In sp3杂化轨道的能级EIsp3相比，sp2杂化轨道的能级EIsp2低，并且p轨道的能级EIp高。因此，sp2结构的In-Si成键轨道的受主能级EA2低于sp3结构的受主能级EA1。相反，sp2结构的p轨道的受主能级ED2高于In-In成键轨道的深受主能级ED1。然后从带隙的中心在导带附近的位置处形成受主能级ED2。由于p轨道是空的，也就是说，In-In键被打破，因此与sp3结构相比，sp2结构的电子轨道能量完全减小。减小的能量差定义为sp2结构的能量增益Δε。
如上文所述，价带VB附近的成键轨道的电子能量通过从sp3结构向sp2结构移动而减小。实际上由于通过从sp3结构向sp2结构移动晶格产生变形，因此弹性势能增加ΔEs。取决于sp2结构化引起的能量增益Δε和弹性势能增量ΔEs之间的量值关系，所考虑的成键轨道或者提供sp3结构或者提供sp3结构。当受主能级EA1较深时，sp2结构引起的能量增益Δε增加，容易趋于形成sp2结构。在sp2结构和sp3结构中作为掺杂剂的函数发生很大的差别。也就是说，在sp3结构中，In-In成键轨道基本上是电活性的，尽管能量增加。另一方面，在sp2结构中，由于成键轨道的能量增加大，因而成键轨道是电惰性的。
与Si相比，In原子具有大的共价键半径。通常，当具有与Si不同的共价键半径的杂质原子靠近相同的杂质原子时，弹性势能由于晶格变形而增加。因此，成键轨道的总能量增加。然而，当sp2结构引起的能量增益Δε足够大时，弹性势能ΔEs被克服，形成In-In簇。此外，当孤杂质原子的受主能级深时，能量增益通过在杂质原子的受主能级之间的成键轨道中填充两个电子而增加。因此，杂质原子之间的吸引力具有杂质簇变稳定的效果。
前述的推导基于简单模型的使用。
根据基于密度函方法采用广义梯度近似进行的详细第一原理计算，In-In键的形成能是比In-In键处于分离状态中的能量低0.6eV。在置换位中的两个In原子的结构能量也随着两个In原子之间的距离而增加。也就是说，在两个In原子之间吸引力趋于提供一种作用。此外，In-In键是电惰性的，由以上讨论的紧束缚近似模型推导的空的深能级出现在带隙中。相反，对于B原子，共价键半径小于Si原子。在B的情形下，最近邻置换位上的B-B能量比B原子处于分离状态下的能量高0.6eV。也就是说，在最近邻置换位置上的两个B原子之间排斥力提供一种作用。因此，最近邻置换位置上的B-B键是电活性的。
由sp2结构引起的能量增益Δε小于具有高电活化率的元素如B作为掺杂剂的情形。因此，由于弹性势能的增加，B原子趋于彼此移开。此外，当两个B原子放置在最近邻置换位置上时，B原子仍然是电活性的。另一方面，在如In的掺杂剂的情形下，其中由sp2结构引起的能量增益Δε大，掺杂剂原子容易彼此靠近。此外，居于最近邻置换位置上的掺杂剂原子是电惰性的。也就是说In是容易相干(cohere)并且是惰性的掺杂剂。
这里，考虑固溶度极限。固溶度极限定义为晶体中的杂质原子不能居于晶格的置换位置从而相干并沉淀时的浓度。由于在电子显微镜中不能观察相干的起始浓度时的沉淀，在电活性掺杂剂的情形中在载流子上限处判定固溶度极限。然而，在掺杂原子是sp2结构机制的情形下，即使载流子浓度达到上限并饱和，杂质原子仍然主要处于置换位置而没有相干。
应当想到的是In-In键的组合被In和其它杂质原子的组合取代，从而推动处于惰性状态的掺杂剂的活性。采用图6A和图6B来描述其中In作为第一掺杂原子61并且B作为第二掺杂原子的情形，该情形不同于图4所示的杂质原子62。
如图6A所示，考虑其中第一和第二杂质原子61、62在最近邻置换位置提供sp3结构的情形。这里，第二杂质原子62的sp3杂化轨道的能级EIsp3比第一杂质原子61的sp3杂化轨道的能级EIsp3低，并且比半导体原子51的sp3杂化轨道的能级ESsp3稍高。第一杂质原子61和半导体原子51产生受主能级EA3。第二杂质原子62和半导体原子51产生受主能级EA4。此外，第一和第二杂质原子61、62产生受主能级EA5。受主能级EA4相对于受主能级EA3稍浅。此外，由第一和第二杂质原子产生的受主能级EA5比受主能级EA3和EA4更深。也就是说，为了在第二杂质原子62被排列在第一杂质原子61的最近邻位置处时sp3结构化的能量合适，由第二杂质原子62位于半导体晶体的置换位置处产生的电子态能量-受主能级EA4比第一杂质原子61的受主能级EA3更浅。
另一方面，如图6B所示，当第一和第二杂质原子61、62在最近邻位置提供sp2结构时，相对于sp3杂化轨道的能级EIsp3，sp2杂化轨道的能级EIsp2低，并且P轨道的EIp能级高。这里，相对于第二杂质原子62，第一杂质原子61的能级EIsp2和EIp高。然后，在价带中产生半导体原子51和第一或第二杂质原子61、62的组合导致的受主能级EA6和EA7。由第一和第二杂质原子61、62的组合导致的受主能级ED3是惰性的并且产生位于带隙中间附近的深能级。
取决于由sp2结构化引起的能量增益Δε和弹性势能增益ΔEs之间的量值关系，杂质原子的电子结构或者变为sp3结构或者变为sp2结构。因此，必须使提供电活性受主能级的sp3结构从通过减小由sp2结构化提供的能量增益Δε的能量方面是有利的。
对于Si晶体中的In，对应于这样的条件的杂质原子是B和碳(C)。In、B和C的共价键半径分别是0.144nm、0.088nm和0.077nm，与Si半径0.117nm相关。In和B或In和C的组合提供弹性势能的应力释放。此外，In和B的受主能级分别是155meV和45meV，B相对于In具有浅受主能级。
并且，Si的同类元素C在Si晶体中的置换位置处没有产生施主和受主能级。因此C的能级假定为0或最小值，并满足其中sp3结构变得有利的条件。实际上，根据第一原理计算的结果，In-B簇和In-C簇的总能量分别是0.6eV和0.8eV，比分离状态的In、B和In、C低。
此外，In-B成键和In-C成键轨道是电活性的。在B的情形下，当两个B原子位于置换位置并且惰性In-In簇占据时，建议可以形成两个活性In-B簇，从而就能量方面稳定在大约0.6eV。通过上述事实，In-B簇提高了电活化率。此外，由于由簇形成引起的能量减小，可以抑制杂质原子的扩散。
也就是说，通过在In的固溶度极限之上的浓度区中掺入1∶1比率的In和B，活化率的提高和扩散剖面的控制是可能的。这是由于，在In-C簇的情形下，C没有引入受主能级，并且载流子浓度与B相比为一半。然而，In-C可提供与In-B簇相似的作用。
以上解释是列IV元素半导体的例子，但是对于列III-V或列II-VI化合物半导体基于类似机制的掺杂控制也是可能的。在化合物半导体的情形中，有必要考虑由掺杂剂置换的置换位置。例如，在列III-V化合物半导体中，当II族原子置换III族原子的晶格位置、或IV族原子置换V族原子的晶格位置时，II族原子和IV族原子作为受主工作。此外，当IV族原子置换III族原子的晶格位置时、或VI族原子置换V族晶格位置时，IV族原子和VI族原子作为施主工作。类似地，在列II-VI化合物半导体中，多个族的掺杂剂可用作受主或施主。此外，在列II-VI化合物半导体中，与列III-V化合物半导体的基本不同之处在于将空位考虑为掺杂剂。空位在引入II族晶格位置时作为受主来工作，在引入VI族晶格位置时作为施主。
然后，参照图1所示的器件，对在半导体衬底10如Si衬底中掺入In和B原子作为第一和第二杂质原子61、62的方法进行了描述。
首先，在半导体衬底10的表面上，通过热氧化方法形成厚度5nm的绝缘膜14。通过绝缘膜14，注入In离子。离子注入条件是加速能量50KeV、剂量1.5*1013cm-2。随后注入B离子。离子注入条件是加速能量7KeV、剂量4*1013cm-2。然后，在离子注入之后进行热处理。
这样，在半导体衬底10的表面中形成具有电活性注入的杂质原子的半导体层12。
如图7所示，已经注入离子，从而近似地在半导体衬底10中具有相同的In和B杂质原子峰值密度。在800-1100℃时In的固溶度极限是1.5*1018cm-3。然而，通过与B相作用，可以达到对应于B的峰值离子注入浓度的活性In浓度，大约为6*1018cm-3。因此，可以达到接近大约1*1019cm-3的峰值离子注入浓度区的活性杂质浓度总量。因此，通过应用于MOSFET沟道区的In和B的相互作用，可以产生提高活化率的作用。
例如，如图7所示，沟道区具有陡直的浓度分布，从而在半导体衬底10的表面部分处具有大约2*1018cm-3的低杂质浓度，并在从表面大约20nm深处具有大于1*1019cm-3的活性杂质浓度。
在本发明的实施方式中，In和B的离子注入能量决定于活性杂质浓度的峰值位于从半导体衬底10表面大约20nm深处的何处。然而，通过适当地设置离子注入能量可选地可提供活性杂质浓度的峰值位置。此外，在本发明的实施方式中，In和B的离子注入峰值浓度被设置在同一水平。然而，因为对应于所需活性杂质浓度的B浓度被包括在In浓度提高活性的区域中，可选地可以设置每一个的离子注入峰值位置。此外，通过调整杂质原子的剂量可以将峰值浓度设置在可选的浓度。
根据本发明的实施方式，In和B杂质可通过将In和B排列在Si晶体中的最近邻置换位置处而变成电活性。并且，由于通过在In和B之间成簇来减小能量，促进了In-B簇的形成，并且抑制了In和B的扩散。
下面通过采用图8A至8F描述在p-沟道MOSFET的源/漏区中掺入In和B的方法。
(a)如图8A所示，通过热氧化方法在n型Si半导体衬底20的表面上形成5nm厚的氧化膜24。然后，通过离子注入形成掺入有施主杂质原子如As和P的掺杂层22作为20nm深的沟道区。
(b)如图8B所示，在氧化膜24上沉积导电多晶硅膜26。
(c)如图8C所示，通过使用光刻技术，将多晶硅膜26处理形成栅电极36。然后，栅电极36下面的氧化膜24形成相同的5nm厚的栅氧化膜34。对于栅电极36之外的区域，通过栅电极形成工艺，氧化膜24形成薄氧化膜24a。
(d)在半导体衬底20中，离子注入In和B杂质原子中的每一个，相继达到大约1*1019cm-3的峰值杂质浓度以及大约30nm深的峰值位置。通过如图8D所示的退火工艺，形成延伸扩散层42。这里，In和B没有注入到栅氧化膜34之下的掺杂层22中，从而栅电极36作为离子注入的掩模工作。
(e)随后，通过化学气相沉积(CVD)方法等沉积厚氧化物膜。通过直接腐蚀如反应离子腐蚀，如图8E所示，在栅电极36的侧壁中形成侧壁绝缘膜38。
(f)然后，采用栅电极36和侧壁绝缘膜38作为掩模，离子注入In和B。通过退火工艺，如图8F所示，形成源/漏扩散层44。In和B杂质原子的每一个被离子注入，达到大约1*1020cm-3的峰值杂质浓度，和大约100nm深的峰值位置。通过栅电极36和侧壁绝缘膜38遮蔽栅电极36之下的掺杂层22和侧壁绝缘膜38之下的延伸扩散层42，使之不受源/漏扩散层44形成的影响。
如上文所述，通过In和B的相互作用，增加In的活性浓度。并且，由于抑制了In和B的扩散，延伸扩散层42和源/漏扩散层44可以形成在所需的区域中，并有所需的活性杂质浓度。
(其它实施方式)
在上文中已经描述了本发明。然而构成本公开一部分的描述和附图不应理解成限制本发明。从本文的公开中，本领域的技术人员将明白各种可选的实施方式和操作技术。
例如，采用离子注入等在Si衬底中掺入In和B之后，可以在Si衬底表面上生长Si外延生长层，从而形成具有较低表面杂质浓度的SSRP。此外，允许在Si衬底上的外延生长之前，先离子注入In或B中的一种，并且在Si层的外延生长之后离子注入另一种。此外，在Si衬底中掺入In或B或两者之后，腐蚀部分Si衬底并且之后进行Si层的外延生长，从而形成具有高杂质浓度差的SSRP。
此外，在本发明的实施方式中，描述了掺有In和B的Si晶体。然而，与Si的共价键半径相比，具有小或大共价键半径的任何原子至少是Si的掺杂剂，并且掺杂剂原子和其它原子在最近邻晶格位置是惰性的。然后，提供与本发明的实施方式相同的效果。并且，取代Si，例如对于列IV半导体如Ge、SiGe系统、SiGeC系统，列III-V化合物半导体如砷化镓(GaAs)、氮化铝(AlN)、氮化镓(GaN)、铟镓氮化物(InxGa1-xN)、列II-VI化合物半导体如氧化锌(ZnO)、硫化锌(ZnS)等，当掺杂剂原子具有与Si和半导体组分原子的共价键半径相同的量值关系，并且在最近邻置换位置上也是惰性时，那么就能提供与本发明的实施方式相同的效果。特别是在金刚石晶体中，P作为第一杂质原子与氮(N)作为第二杂质原子的组合是所需的。此外，在GaN晶体中，铍(Be)作为第一杂质原子与C作为第二杂质原子的组合是所需的。
Claims (12)
1.一种具有半导体层的半导体器件，包括：
具有比半导体层的半导体组分原子的共价键最小半径大的共价键半径的第一杂质原子；以及
具有比半导体组分原子的共价键最大半径小的共价键半径的第二杂质原子；
其中第一和第二杂质原子排列在最近邻晶格位置上，并且第一和第二杂质原子中的至少一种是电活性的，
其中第一和第二杂质原子中的至少一种是半导体层的受主或施主。
2.根据权利要求1的半导体器件，其中所述第一杂质原子和所述第二杂质原子中的任何一种杂质原子的掺杂浓度为大于或等于该种杂质原子在所述半导体层中的固溶度极限的杂质浓度的活性杂质的杂质浓度。
3.根据权利要求1的半导体器件，其中在第一和第二杂质原子排列在最近邻晶格位置上时，第一和第二杂质原子中的一种产生半导体层的带隙中间附近的深杂质能级。
4.根据权利要求1的半导体器件，其中半导体层是Si层，并且第一和第二杂质原子是铟和硼。
5.根据权利要求1的半导体器件，其中半导体层是Si层，并且第一和第二杂质原子是铟和碳。
6.根据权利要求2的半导体器件，其中在第一和第二杂质原子排列在最近邻晶格位置上时，第一和第二杂质原子中的一种产生半导体层的带隙中间附近的深杂质能级。
7.根据权利要求2的半导体器件，其中半导体层是Si层，并且第一和第二杂质原子是铟和硼。
8.根据权利要求2的半导体器件，其中半导体层是Si层，并且第一和第二杂质原子是铟和碳。
9.一种半导体器件的制造方法，包括：
提供半导体衬底；
掺入第一杂质原子，该第一杂质原子具有比半导体衬底的半导体层的半导体组分原子的共价键最小半径大的共价键半径；以及
掺入第二杂质原子，该第二杂质原子具有比半导体组分原子的共价键最大半径小的共价键半径，从而被排列于第一杂质原子的最近邻晶格位置处，
其中第一和第二杂质原子中的至少一种是半导体层的受主或施主。
10.根据权利要求9的半导体器件的制造方法，其中所述第一杂质原子和所述第二杂质原子中的任何一种杂质原子以活性杂质的形式掺杂到所述半导体层中，其掺杂浓度大于或等于该种杂质原子在所述半导体层中的固溶度极限的杂质浓度。
11.根据权利要求9的制造方法，其中通过采用离子注入在半导体层中掺入第一和第二杂质原子。
12.根据权利要求10的制造方法，其中通过离子注入在半导体层中掺入第一和第二杂质原子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002278088A JP2004119513A (ja) | 2002-09-24 | 2002-09-24 | 半導体装置及びその製造方法 |
| JP278088/2002 | 2002-09-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1487592A CN1487592A (zh) | 2004-04-07 |
| CN1276515C true CN1276515C (zh) | 2006-09-20 |
Family
ID=31987060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031555926A Expired - Fee Related CN1276515C (zh) | 2002-09-24 | 2003-08-29 | 半导体器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6930360B2 (zh) |
| JP (1) | JP2004119513A (zh) |
| KR (1) | KR100553618B1 (zh) |
| CN (1) | CN1276515C (zh) |
| TW (1) | TWI230409B (zh) |
Families Citing this family (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040121524A1 (en) * | 2002-12-20 | 2004-06-24 | Micron Technology, Inc. | Apparatus and method for controlling diffusion |
| US7297617B2 (en) * | 2003-04-22 | 2007-11-20 | Micron Technology, Inc. | Method for controlling diffusion in semiconductor regions |
| US7172949B2 (en) * | 2004-08-09 | 2007-02-06 | Micron Technology, Inc. | Epitaxial semiconductor layer and method |
| JP4521327B2 (ja) * | 2005-07-19 | 2010-08-11 | 株式会社東芝 | 半導体装置の製造方法 |
| US8110469B2 (en) | 2005-08-30 | 2012-02-07 | Micron Technology, Inc. | Graded dielectric layers |
| JPWO2007034547A1 (ja) * | 2005-09-21 | 2009-03-19 | 新電元工業株式会社 | トレンチゲートパワーｍｏｓｆｅｔ |
| KR20080069866A (ko) * | 2007-01-24 | 2008-07-29 | 삼성전자주식회사 | 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법 |
| US7807555B2 (en) * | 2007-07-31 | 2010-10-05 | Intersil Americas, Inc. | Method of forming the NDMOS device body with the reduced number of masks |
| US8273617B2 (en) | 2009-09-30 | 2012-09-25 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
| US20110079861A1 (en) * | 2009-09-30 | 2011-04-07 | Lucian Shifren | Advanced Transistors with Threshold Voltage Set Dopant Structures |
| US8421162B2 (en) | 2009-09-30 | 2013-04-16 | Suvolta, Inc. | Advanced transistors with punch through suppression |
| CA2813812C (en) | 2010-03-08 | 2016-08-23 | Alliance For Sustainable Energy, Llc | Boron, bismuth co-doping of gallium arsenide and other compounds for photonic and heterojunction bipolar transistor devices |
| US8530286B2 (en) | 2010-04-12 | 2013-09-10 | Suvolta, Inc. | Low power semiconductor transistor structure and method of fabrication thereof |
| US8569128B2 (en) | 2010-06-21 | 2013-10-29 | Suvolta, Inc. | Semiconductor structure and method of fabrication thereof with mixed metal types |
| US8759872B2 (en) | 2010-06-22 | 2014-06-24 | Suvolta, Inc. | Transistor with threshold voltage set notch and method of fabrication thereof |
| US8377783B2 (en) | 2010-09-30 | 2013-02-19 | Suvolta, Inc. | Method for reducing punch-through in a transistor device |
| US8404551B2 (en) | 2010-12-03 | 2013-03-26 | Suvolta, Inc. | Source/drain extension control for advanced transistors |
| US8461875B1 (en) | 2011-02-18 | 2013-06-11 | Suvolta, Inc. | Digital circuits having improved transistors, and methods therefor |
| US8525271B2 (en) | 2011-03-03 | 2013-09-03 | Suvolta, Inc. | Semiconductor structure with improved channel stack and method for fabrication thereof |
| US8400219B2 (en) | 2011-03-24 | 2013-03-19 | Suvolta, Inc. | Analog circuits having improved transistors, and methods therefor |
| US8748270B1 (en) | 2011-03-30 | 2014-06-10 | Suvolta, Inc. | Process for manufacturing an improved analog transistor |
| US8796048B1 (en) | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
| US8999861B1 (en) | 2011-05-11 | 2015-04-07 | Suvolta, Inc. | Semiconductor structure with substitutional boron and method for fabrication thereof |
| US8811068B1 (en) | 2011-05-13 | 2014-08-19 | Suvolta, Inc. | Integrated circuit devices and methods |
| US8569156B1 (en) | 2011-05-16 | 2013-10-29 | Suvolta, Inc. | Reducing or eliminating pre-amorphization in transistor manufacture |
| US8735987B1 (en) | 2011-06-06 | 2014-05-27 | Suvolta, Inc. | CMOS gate stack structures and processes |
| US8995204B2 (en) | 2011-06-23 | 2015-03-31 | Suvolta, Inc. | Circuit devices and methods having adjustable transistor body bias |
| US8629016B1 (en) | 2011-07-26 | 2014-01-14 | Suvolta, Inc. | Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer |
| WO2013022753A2 (en) | 2011-08-05 | 2013-02-14 | Suvolta, Inc. | Semiconductor devices having fin structures and fabrication methods thereof |
| US8748986B1 (en) | 2011-08-05 | 2014-06-10 | Suvolta, Inc. | Electronic device with controlled threshold voltage |
| US8645878B1 (en) | 2011-08-23 | 2014-02-04 | Suvolta, Inc. | Porting a circuit design from a first semiconductor process to a second semiconductor process |
| US8614128B1 (en) | 2011-08-23 | 2013-12-24 | Suvolta, Inc. | CMOS structures and processes based on selective thinning |
| US8713511B1 (en) | 2011-09-16 | 2014-04-29 | Suvolta, Inc. | Tools and methods for yield-aware semiconductor manufacturing process target generation |
| US9236466B1 (en) | 2011-10-07 | 2016-01-12 | Mie Fujitsu Semiconductor Limited | Analog circuits having improved insulated gate transistors, and methods therefor |
| US8895327B1 (en) | 2011-12-09 | 2014-11-25 | Suvolta, Inc. | Tipless transistors, short-tip transistors, and methods and circuits therefor |
| US8819603B1 (en) | 2011-12-15 | 2014-08-26 | Suvolta, Inc. | Memory circuits and methods of making and designing the same |
| US8883600B1 (en) | 2011-12-22 | 2014-11-11 | Suvolta, Inc. | Transistor having reduced junction leakage and methods of forming thereof |
| US8599623B1 (en) | 2011-12-23 | 2013-12-03 | Suvolta, Inc. | Circuits and methods for measuring circuit elements in an integrated circuit device |
| US8970289B1 (en) | 2012-01-23 | 2015-03-03 | Suvolta, Inc. | Circuits and devices for generating bi-directional body bias voltages, and methods therefor |
| US8877619B1 (en) | 2012-01-23 | 2014-11-04 | Suvolta, Inc. | Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom |
| US9093550B1 (en) | 2012-01-31 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same |
| US9406567B1 (en) | 2012-02-28 | 2016-08-02 | Mie Fujitsu Semiconductor Limited | Method for fabricating multiple transistor devices on a substrate with varying threshold voltages |
| US8863064B1 (en) | 2012-03-23 | 2014-10-14 | Suvolta, Inc. | SRAM cell layout structure and devices therefrom |
| US9299698B2 (en) | 2012-06-27 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Semiconductor structure with multiple transistors having various threshold voltages |
| US8637955B1 (en) | 2012-08-31 | 2014-01-28 | Suvolta, Inc. | Semiconductor structure with reduced junction leakage and method of fabrication thereof |
| US9112057B1 (en) | 2012-09-18 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Semiconductor devices with dopant migration suppression and method of fabrication thereof |
| US9041126B2 (en) | 2012-09-21 | 2015-05-26 | Mie Fujitsu Semiconductor Limited | Deeply depleted MOS transistors having a screening layer and methods thereof |
| CN104854698A (zh) | 2012-10-31 | 2015-08-19 | 三重富士通半导体有限责任公司 | 具有低变化晶体管外围电路的dram型器件以及相关方法 |
| US8816754B1 (en) | 2012-11-02 | 2014-08-26 | Suvolta, Inc. | Body bias circuits and methods |
| US9093997B1 (en) | 2012-11-15 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Slew based process and bias monitors and related methods |
| US9070477B1 (en) | 2012-12-12 | 2015-06-30 | Mie Fujitsu Semiconductor Limited | Bit interleaved low voltage static random access memory (SRAM) and related methods |
| US9112484B1 (en) | 2012-12-20 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit process and bias monitors and related methods |
| US9268885B1 (en) | 2013-02-28 | 2016-02-23 | Mie Fujitsu Semiconductor Limited | Integrated circuit device methods and models with predicted device metric variations |
| US8994415B1 (en) | 2013-03-01 | 2015-03-31 | Suvolta, Inc. | Multiple VDD clock buffer |
| US8988153B1 (en) | 2013-03-09 | 2015-03-24 | Suvolta, Inc. | Ring oscillator with NMOS or PMOS variation insensitivity |
| US9299801B1 (en) | 2013-03-14 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Method for fabricating a transistor device with a tuned dopant profile |
| US9112495B1 (en) | 2013-03-15 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit device body bias circuits and methods |
| US9449967B1 (en) | 2013-03-15 | 2016-09-20 | Fujitsu Semiconductor Limited | Transistor array structure |
| US9478571B1 (en) | 2013-05-24 | 2016-10-25 | Mie Fujitsu Semiconductor Limited | Buried channel deeply depleted channel transistor |
| US8976575B1 (en) | 2013-08-29 | 2015-03-10 | Suvolta, Inc. | SRAM performance monitor |
| US9710006B2 (en) | 2014-07-25 | 2017-07-18 | Mie Fujitsu Semiconductor Limited | Power up body bias circuits and methods |
| US9319013B2 (en) | 2014-08-19 | 2016-04-19 | Mie Fujitsu Semiconductor Limited | Operational amplifier input offset correction with transistor threshold voltage adjustment |
| WO2018128103A1 (ja) * | 2017-01-05 | 2018-07-12 | パナソニック株式会社 | 半導体リレー |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2835192C2 (de) | 1978-08-11 | 1986-12-11 | Röhm GmbH, 6100 Darmstadt | Schmieröladditive |
| JPS5528215A (en) | 1978-08-18 | 1980-02-28 | Hitachi Ltd | Method of manufacturing fluorescent lamp |
| EP0605634A1 (en) * | 1991-09-27 | 1994-07-13 | Harris Corporation | Complementary bipolar transistors having high early voltage, high frequency performance and high breakdown voltage characteristics and method of making same |
| JP3642157B2 (ja) | 1997-05-26 | 2005-04-27 | ソニー株式会社 | ｐ型ＩＩＩ族ナイトライド化合物半導体、発光ダイオードおよび半導体レーザ |
| JP2002076332A (ja) | 2000-08-24 | 2002-03-15 | Hitachi Ltd | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |
| JP2002368212A (ja) | 2001-06-12 | 2002-12-20 | Hitachi Ltd | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |
-
2002
- 2002-09-24 JP JP2002278088A patent/JP2004119513A/ja active Pending
-
2003
- 2003-07-01 US US10/609,392 patent/US6930360B2/en not_active Expired - Fee Related
- 2003-08-28 TW TW092123793A patent/TWI230409B/zh not_active IP Right Cessation
- 2003-08-29 KR KR1020030060162A patent/KR100553618B1/ko not_active IP Right Cessation
- 2003-08-29 CN CNB031555926A patent/CN1276515C/zh not_active Expired - Fee Related
-
2005
- 2005-04-12 US US11/103,470 patent/US7186598B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1487592A (zh) | 2004-04-07 |
| TWI230409B (en) | 2005-04-01 |
| US20040056283A1 (en) | 2004-03-25 |
| US7186598B2 (en) | 2007-03-06 |
| KR20040026603A (ko) | 2004-03-31 |
| US6930360B2 (en) | 2005-08-16 |
| JP2004119513A (ja) | 2004-04-15 |
| TW200407982A (en) | 2004-05-16 |
| US20050181585A1 (en) | 2005-08-18 |
| KR100553618B1 (ko) | 2006-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1276515C (zh) | 半导体器件及其制造方法 | |
| CN1184694C (zh) | 半导体器件以及半导体器件的制造方法 | |
| US7023018B2 (en) | SiGe transistor with strained layers | |
| CN1226775C (zh) | 半导体衬底的制造方法和半导体器件的制造方法 | |
| US9040960B2 (en) | Heterojunction tunneling field effect transistors, and methods for fabricating the same | |
| US6403976B1 (en) | Semiconductor crystal, fabrication method thereof, and semiconductor device | |
| US6852602B2 (en) | Semiconductor crystal film and method for preparation thereof | |
| CN1574252A (zh) | 制备场效应晶体管横向沟道的方法及场效应晶体管 | |
| CN1574395A (zh) | 用于提高mos性能的引入栅极的应变 | |
| CN1180483C (zh) | SiGeC半导体晶体及其制造方法 | |
| CN101140949B (zh) | 使用填充四面体半导体的半导体器件 | |
| CN1830092A (zh) | 应变半导体cmos晶体管的制造结构和方法 | |
| WO2006132269A1 (ja) | トレンチ型ｍｏｓｆｅｔ及びその製造方法 | |
| CN1732556A (zh) | 厚应变硅层及含有厚应变硅层的半导体结构的形成方法 | |
| CN1894775A (zh) | 在MOSFET结构中形成应变Si－沟道的方法 | |
| JP3708881B2 (ja) | 半導体結晶膜，その製造方法，半導体装置及びその製造方法 | |
| JP2003174161A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060920 Termination date: 20130829 |