KR100549012B1 - 박스형의 실린더형 스토리지 노드들을 갖는 반도체소자 및그 제조방법 - Google Patents

박스형의 실린더형 스토리지 노드들을 갖는 반도체소자 및그 제조방법 Download PDF

Info

Publication number
KR100549012B1
KR100549012B1 KR1020040047895A KR20040047895A KR100549012B1 KR 100549012 B1 KR100549012 B1 KR 100549012B1 KR 1020040047895 A KR1020040047895 A KR 1020040047895A KR 20040047895 A KR20040047895 A KR 20040047895A KR 100549012 B1 KR100549012 B1 KR 100549012B1
Authority
KR
South Korea
Prior art keywords
layer
contact plugs
hard mask
storage node
buried contact
Prior art date
Application number
KR1020040047895A
Other languages
English (en)
Other versions
KR20050123335A (ko
Inventor
김상호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040047895A priority Critical patent/KR100549012B1/ko
Priority to US11/137,440 priority patent/US7273780B2/en
Publication of KR20050123335A publication Critical patent/KR20050123335A/ko
Application granted granted Critical
Publication of KR100549012B1 publication Critical patent/KR100549012B1/ko
Priority to US11/840,569 priority patent/US20080035976A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

박스형의 실린더형 스토리지 노드들을 갖는 반도체소자 및 그 제조방법을 제공한다. 이 방법은 반도체기판 상에 층간절연막을 구비한다. 상기 층간절연막을 관통하는 매립 콘택 플러그들을 형성한다. 상기 매립 콘택 플러그들을 갖는 반도체기판 상에 몰딩막 및 포토레지스트막을 차례로 형성한다. 라인 공간 형태(line and space type)의 패턴을 갖는 제 1 위상반전 마스크를 이용하여 상기 포토레지스트막을 노광시키어 제 1 노광영역들을 형성한다. 라인 공간 형태(line and space type)의 패턴을 갖는 제 2 위상반전 마스크를 이용하여 상기 제 1 노광영역들을 갖는 상기 포토레지스트막을 노광시키어 상기 제 1 노광영역들과 교차하는 제2 노광영역들을 형성한다. 상기 제 1 및 제 2 노광영역들을 갖는 상기 포토레지스트막을 현상(develop)하여 사각형의 개구부들을 갖는 포토레지스트 패턴을 형성하되, 상기 사각형의 개구부들은 상기 제 1 및 제 2 노광영역들의 교차점들에 형성된다. 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 몰딩막을 식각하여 상기 매립 콘택 플러그들을 노출시키는 스토리지 노드홀들을 형성한다. 상기 스토리지 노드홀들 내부에 스토리지 노드들을 형성한다.
캐패시터, 박스형의 실린더형 스토리지 노드, 라인 공간 형태

Description

박스형의 실린더형 스토리지 노드들을 갖는 반도체소자 및 그 제조방법{semiconductor device having cylinder storage nodes of box type and fabrication method thereof}
도 1a는 종래기술에 따른 실린더형 스토리지 노드들을 갖는 반도체소자의 구조를 설명하기 위한 평면도이다.
도 1b는 상기 도 1a의 절단선 I-I'에 따른 단면도이다.
도 2a 내지 도 2h는 본 발명의 제 1 실시예에 따른 박스형의 실린더형 스토리지 노드들을 갖는 반도체소자의 제조공정을 설명하기 위한 사시도들이다.
도 3a 내지 도 3d는 본 발명의 제 2 실시예에 따른 박스형의 실린더형 스토리지 노드들을 갖는 반도체소자의 제조공정을 설명하기 위한 사시도들이다.
도 4a 내지 도 4d는 본 발명의 제 3 실시예에 따른 박스형의 실린더형 스토리지 노드들을 갖는 반도체소자의 제조공정을 설명하기 위한 사시도들이다.
도 5a는 본 발명의 실시예에 따른 박스형의 실린더형 스토리지 노드들을 갖는 반도체소자의 구조를 설명하기 위한 평면도이다.
도 5b는 상기 도 5a의 절단선 II-II'에 따른 단면도이다.
본 발명은 반도체소자 및 그 제조방법에 관한 것으로, 특히 박스형의 실린더형 스토리지 노드들을 갖는 반도체소자 및 그 제조방법에 관한 것이다.
일반적으로 반도체 메모리 소자, 특히 디램(DRAM;Dynamic Random Access Memory)은 단위 셀의 캐패시터에 데이터를 저장하는 메모리 장치이다. 즉, 상기 디램의 단위 셀은 직렬연결된 하나의 억세스 트랜지스터 및 하나의 셀 캐패시터로 구성된다. 그러나, 디램의 집적도가 증가함에 따라 단위 셀의 면적도 급격하게 줄어들어 캐패시터의 정전 용량이 감소하게 된다. 이러한 캐패시터의 정전 용량은 데이터의 저장 능력을 의미하며 정전용량이 작은 경우에는 데이터를 저장한 후 다시 읽고자 할 때 잘못 읽어내는 오류가 발생하기도 한다. 따라서, 고성능 디램을 구현하기 위해서는 상기 캐패시터의 용량을 증가시켜야 한다.
상기 셀 캐패시터의 용량을 증가시키기 위하여 상기 셀 캐패시터의 하부전극으로 사용되는 스토리지 노드의 표면적을 증가시키는 기술들이 널리 사용되고 있다. 예를 들면, 실린더형 스토리지 노드가 고집적 디램에 널리 채택되고 있다.
미국특허 제6,329,683호에 "반도체 메모리 소자 및 셀 캐패시터의 신뢰성을 향상시키고 제조방법들을 단순화할 수 있는 반도체 메모리 소자 제조방법(Semiconductor memory device and manufacturing method thereof which make it possible to improve reliability of cell-capacitor and also to simplify the manufacturing processes)"의 제목으로 실린더형 스토리지 노드 및 그 제조방법에 대한 연구가 유스키 코햐마(Yusuke Kohyama)에 의해 개시된 바 있 다.
도 1a는 종래기술에 따른 실린더형 스토리지 노드를 갖는 반도체소자의 구조를 설명하기 위한 평면도이고, 도 1b는 상기 도 1a의 절단선 I-I'에 따른 단면도이다.
도 1a 및 도 1b를 참조하면, 반도체기판(10) 내에 활성영역(A)을 한정하는 소자분리막(15)이 배치된다. 상기 활성영역(A)은 일정 간격을 두고 규칙적으로 배열되며, 장축(L1)과 단축(L2)을 갖는다. 상기 소자분리막(15)을 갖는 반도체기판 상에 게이트 절연막(20)이 배치된다. 상기 게이트 절연막(20) 상에 게이트 전극들(25)이 배치된다. 상기 게이트 전극들(25)은 상기 활성영역(A)의 상부를 가로지르도록 배치된다. 상기 게이트 전극들(25)을 갖는 반도체기판 상에 게이트 보호막(30)이 배치된다. 상기 게이트 전극들(25) 사이의 상기 활성영역 내에 소오스 영역들(S) 및 드레인 영역(D)이 배치된다. 상기 게이트 보호막(30)을 덮는 층간절연막(40)이 배치된다. 상기 층간절연막(40)을 관통하면서 상기 소오스 영역들(S)과 접촉하는 매립 콘택 플러그들(45)이 배치된다.
상기 매립 콘택 플러그들(45)과 각각 접촉하면서 상부로 솟아있는 타원형의 실린더형 스토리지 노드들(55)이 배치된다. 상기 미국특허 제6,329,683호에 나타낸 도 2a에서는 실린더형 스토리지 노드들을 상부에서 볼 때 직사각형의 형태로 도시하였으나, 콘택 방식에 의해 제조되기 때문에 초기 실린더형 스토리지 노드들의 디자인이 직사각형일지라도 제작 후 실린더형 스토리지 노드들의 모양은 모서리 부분이 둥글게 된다. 따라서, 도 1a에 나타낸 타원형의 실린더형 스토리지 노드들(55) 의 형태를 나타낸다. 상기 타원형의 실린더형 스토리지 노드들(55) 사이의 상기 층간절연막(40) 상부에 식각저지막(50)이 배치된다.
상기 타원형의 실린더형 스토리지 노드들(55)의 상기 타원형의 장축(Y1)이 상기 활성영역(A)의 장축(L1)과 서로 평행하도록 배치된다. 그러나, 소자의 집적도가 증가함에 따라, 캐패시터의 디자인 폭이 축소되어 상기 스토리지 노드(55)의 타원형의 단축(Y2) 공간이 매우 작아지게 된다. 이에 따라, 스토리지 노드 제작 과정에서 상기 타원형의 단축(Y2) 공간이 서로 겹쳐지는 불량(B1)이 발생할 확률이 높아지고 있다. 또한 이웃하는 스토리지 노드들 간의 간격도 좁아지면서 쓰러짐 현상 등에 의한 브릿지 불량(B2)이 발생할 수 있다. 따라서, 최근 타원형이 아닌 원형의 실린더형 스토리지 노드가 제안되었으나, 상기 타원형의 실린더형 스토리지 노드에 비해 표면적이 많이 감소하여 캐패시터의 용량이 감소하는 문제점이 있다. 또한, 스토리지 노드들을 콘택 방식으로 형성함으로써 노광 시 마스크의 디자인이 사각형이어도 패턴의 형태는 둥근 모서리를 갖게 되어 디자인된 패턴보다 작은 표면적을 갖는 스토리지 노드가 형성된다. 따라서, 제한된 면적 내에서 캐패시터의 용량을 증가시키면서 스토리지 노드의 형태 무너짐에 의한 불량 발생률을 최소화할 수 있는 스토리지 노드의 제작 방법에 대한 연구가 필요하다.
본 발명이 이루고자 하는 기술적 과제는, 제한된 면적 내에서 캐패시터의 용량을 증가시키면서 스토리지 노드의 형태 무너짐에 의한 불량 발생률을 최소화하기에 적합한 반도체소자 및 그 제조방법을 제공하는 데 있다.
본 발명의 실시예들은 박스형의 실린더형 스토리지 노드들을 갖는 반도체소자의 제조방법을 제공한다. 이 방법은 반도체기판 상에 층간절연막을 형성하는 것을 포함한다. 상기 층간절연막을 관통하는 매립 콘택 플러그들을 형성한다. 상기 매립 콘택 플러그들을 갖는 반도체기판 상에 몰딩막 및 포토레지스트막을 차례로 형성한다. 라인 공간 형태(line and space type)의 패턴을 갖는 제 1 위상반전 마스크를 이용하여 상기 포토레지스트막을 노광시키어 제 1 노광영역들을 형성한다. 라인 공간 형태(line and space type)의 패턴을 갖는 제 2 위상반전 마스크를 이용하여 상기 제 1 노광영역들을 갖는 상기 포토레지스트막을 노광시키어 상기 제 1 노광영역들과 교차하는 제2 노광영역들을 형성한다. 상기 제 1 및 제 2 노광영역들을 갖는 상기 포토레지스트막을 현상(develop)하여 사각형의 개구부들을 갖는 포토레지스트 패턴을 형성하되, 상기 사각형의 개구부들은 상기 제 1 및 제 2 노광영역들의 교차점들에 형성된다. 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 몰딩막을 식각하여 상기 매립 콘택 플러그들을 노출시키는 스토리지 노드홀들을 형성한다. 상기 스토리지 노드홀들 내부에 스토리지 노드들을 형성한다.
상기 몰딩막을 형성한 후, 상기 몰딩막 상에 하드 마스크막을 형성하는 것을 더 포함할 수 있다. 이때, 상기 스토리지 노드홀들을 형성하는 것은, 상기 포토레지스트 패턴을 이용하여 상기 하드 마스크막을 패터닝하여 하드 마스크 패턴을 형성한다. 그 후, 상기 하드 마스크 패턴을 식각마스크로 사용하여 상기 몰딩막을 식각하여 상기 매립 콘택 플러그들을 노출시키는 스토리지 노드홀들을 형성한다.
상기 하드 마스크막은 상기 몰딩막에 대해 식각선택비를 갖는 물질막으로 형성할 수 있다.
상기 제 1 노광영역들 또는 상기 제 2 노광영역들의 두께는 상기 포토레지스트막의 두께보다 얇고, 상기 제 1 노광영역들 및 상기 제 2 노광영역들의 중첩 노광영역들의 두께는 상기 포토레지스트막의 두께와 동일한 것이 바람직하다.
상기 제 1 위상반전 마스크와 상기 제 2 위상반전 마스크의 라인 공간 형태의 패턴간격이 동일한 것을 사용하는 것이 바람직하다.
상기 매립 콘택 플러그들을 형성한 후, 상기 매립 콘택 플러그들을 갖는 반도체기판 상에 상기 매립 콘택 플러그들과 접촉하면서 더 넓은 면적을 갖는 버퍼도전층 패턴들을 형성하는 것을 더 포함할 수 있다. 이때, 상기 스토리지 노드홀들을 형성하는 것은, 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 몰딩막을 식각하여 상기 버퍼도전층 패턴들을 노출시키는 스토리지 노드홀들을 형성한다.
상기 매립 콘택 플러그들을 형성한 후, 상기 매립 콘택 플러그들을 갖는 반도체기판 상에 식각저지막을 형성하는 것을 더 포함할 수 있다. 이때, 상기 스토리지 노드홀들을 형성하는 것은, 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 몰딩막 및 상기 식각저지막을 차례로 식각하여 상기 매립 콘택 플러그들을 노출시키는 스토리지 노드홀들을 형성한다.
상기 스토리지 노드홀들을 형성한 후, 상기 스토리지 노드홀들 내부를 습식용액을 사용하여 세정하는 것을 더 포함할 수 있다.
본 발명의 다른 실시예들은 박스형의 실린더형 스토리지 노드들을 갖는 반도 체소자의 제조방법을 제공한다. 이 방법은 반도체기판 상에 층간절연막을 형성하는 것을 포함한다. 상기 층간절연막을 관통하는 매립 콘택 플러그들을 형성한다. 상기 매립 콘택 플러그들을 갖는 반도체기판 상에 몰딩막, 제 1 하드 마스크막 및 제 2 하드 마스크막을 차례로 형성한다. 상기 제 2 하드 마스크막을 패터닝하여 라인 공간 형태(line and space type)의 상부 하드 마스크 패턴들을 형성한다. 상기 제 1 하드 마스크막을 패터닝하여 상기 상부 하드 마스크 패턴들과 교차하는 라인 공간 형태의 하부 하드 마스크 패턴들을 형성한다. 상기 상부 및 하부 하드 마스크 패턴들을 식각마스크들로 사용하여 상기 몰딩막을 식각하여 상기 매립 콘택 플러그들을 노출시키는 스토리지 노드홀들을 형성한다. 상기 스토리지 노드홀들 내부에 스토리지 노드들을 형성한다.
상기 하부 하드 마스크 패턴들과 상부 하드 마스크 패턴들의 라인 공간 형태의 패턴간격이 동일하게 형성될 수 있다.
상기 제 1 하드 마스크막은 상기 몰딩막에 대해 식각선택비를 갖는 물질막으로 형성할 수 있다.
상기 제 2 하드 마스크막은 상기 몰딩막에 대해 식각선택비를 갖는 물질막으로 형성하는 것이 바람직하다.
상기 제 2 하드 마스크막은 상기 제 1 하드 마스크막에 대해 식각선택비를 갖는 물질막으로 형성할 수 있다.
상기 매립 콘택 플러그들을 형성한 후, 상기 매립 콘택 플러그들을 갖는 반도체기판 상에 상기 매립 콘택 플러그들과 접촉하면서 더 넓은 면적을 갖는 버퍼도 전층 패턴들을 형성하는 것을 더 포함할 수 있다. 이때, 상기 스토리지 노드홀들을 형성하는 것은, 상기 상부 및 하부 하드 마스크 패턴들을 식각마스크들로 사용하여 상기 몰딩막을 식각하여 상기 버퍼도전층 패턴들을 노출시키는 스토리지 노드홀들을 형성한다.
상기 매립 콘택 플러그들을 형성한 후, 상기 매립 콘택 플러그들을 갖는 반도체기판 상에 식각저지막을 형성하는 것을 더 포함할 수 있다. 이때, 상기 스토리지 노드홀들을 형성하는 것은, 상기 상부 및 하부 하드 마스크 패턴들을 식각마스크들로 사용하여 상기 몰딩막 및 상기 식각저지막을 차례로 식각하여 상기 매립 콘택 플러그들을 노출시키는 스토리지 노드홀들을 형성한다.
상기 스토리지 노드홀들을 형성한 후, 상기 스토리지 노드홀들 내부를 습식용액을 사용하여 세정하는 것을 더 포함할 수 있다.
본 발명의 또 다른 실시예들은 박스형의 실린더형 스토리지 노드들을 갖는 반도체소자의 제조방법을 제공한다. 이 방법은 반도체기판 상에 층간절연막을 형성하는 것을 포함한다. 상기 층간절연막을 관통하는 매립 콘택 플러그들을 형성한다. 상기 매립 콘택 플러그들을 갖는 반도체기판 상에 몰딩막 및 하드 마스크막을 차례로 형성한다. 상기 하드 마스크막을 패터닝하여 라인 공간 형태(line and space type)의 하드 마스크 패턴들을 형성한다. 상기 하드 마스크 패턴들을 갖는 반도체 기판 상에 포토레지스트막을 형성한다. 상기 포토레지스트막을 패터닝하여 상기 하드 마스크 패턴들과 교차하는 라인 공간 형태의 포토레지스트 패턴들을 형성한다. 상기 포토레지스트 패턴들 및 상기 하드 마스크 패턴들을 식각마스크들로 사용하여 상기 몰딩막을 식각하여 상기 매립 콘택 플러그들을 노출시키는 스토리지 노드홀들을 형성한다. 상기 스토리지 노드홀들 내부에 스토리지 노드들을 형성한다.
상기 포토레지스트 패턴들과 상기 하드 마스크 패턴들의 라인 공간 형태의 패턴간격이 동일하게 형성될 수 있다.
상기 하드 마스크 패턴들은 상기 몰딩막에 대해 식각선택비를 갖는 물질막으로 형성하는 것이 바람직하다.
상기 매립 콘택 플러그들을 형성한 후, 상기 매립 콘택 플러그들을 갖는 반도체기판 상에 상기 매립 콘택 플러그들과 접촉하면서 더 넓은 면적을 갖는 버퍼도전층 패턴들을 형성하는 것을 더 포함할 수 있다. 이때, 상기 스토리지 노드홀들을 형성하는 것은, 상기 포토레지스트 패턴들 및 상기 하드 마스크 패턴들을 식각마스크들로 사용하여 상기 몰딩막을 식각하여 상기 버퍼도전층 패턴들을 노출시키는 스토리지 노드홀들을 형성한다.
상기 매립 콘택 플러그들을 형성한 후, 상기 매립 콘택 플러그들을 갖는 반도체기판 상에 식각저지막을 형성하는 것을 더 포함할 수 있다. 이때, 상기 스토리지 노드홀들을 형성하는 것은, 상기 포토레지스트 패턴들 및 상기 하드 마스크 패턴들을 식각마스크들로 사용하여 상기 몰딩막 및 상기 식각저지막을 차례로 식각하여 상기 매립 콘택 플러그들을 노출시키는 스토리지 노드홀들을 형성한다.
상기 스토리지 노드홀들을 형성한 후, 상기 스토리지 노드홀들 내부를 습식용액을 사용하여 세정하는 것을 더 포함할 수 있다.
본 발명의 다른 실시예들은 박스형의 실린더형 스토리지 노드들을 갖는 반도 체소자를 제공한다. 상기 반도체소자는 반도체기판 내에 일정간격을 두고 활성영역들이 배치되는 것을 포함한다. 상기 활성영역들은 장축과 단축을 갖는다. 상기 활성영역들 상에 모스 트랜지스터들이 배치된다. 상기 모스 트랜지스터들을 갖는 반도체기판 상에 층간절연막이 배치된다. 상기 층간절연막을 관통하면서 상기 모스 트랜지스터들의 소오스 영역들 각각에 접촉하는 매립 콘택 플러그들이 배치된다. 상기 매립 콘택 플러그들 상에, 상기 활성영역들의 장축 선과 평행한 선상에 마주보는 꼭지점을 갖는 박스형의 실린더형 스토리지 노드들이 배치된다.
상기 박스형의 실린더형 스토리지 노드들은 평면도로부터 보여 질 때 정사각형 또는 마름모 형태인 것이 바람직하다.
상기 매립 콘택 플러그들 상에 상기 매립 콘택 플러그들 각각에 접촉하면서 더 넓은 면적을 갖는 버퍼도전층 패턴들이 배치되는 것을 더 포함할 수 있다. 이때, 상기 버퍼도전층 패턴들 상에 상기 활성영역들의 장축 선과 평행한 선상에 마주보는 꼭지점을 갖는 박스형의 실린더형 스토리지 노드들이 배치된다.
상기 박스형의 실린더형 스토리지 노드들의 외측벽 하부의 상기 층간절연막 상에 식각저지막이 배치될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 설명의 편의를 위하여 과장되어 표현 될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2a 내지 도 2h는 본 발명의 제 1 실시예에 따른 박스형의 실린더형 스토리지 노드들을 갖는 반도체소자의 제조공정을 설명하기 위한 사시도들이다.
도 2a를 참조하면, 반도체기판(200) 상에 층간절연막(205)을 형성한다. 상기 층간 절연막(205)은 산화막, BPSG(Borophosphosilicate glass) 또는 PSG (Phosphosilicate glass)로 형성할 수 있다. 상기 층간절연막(205)을 관통하는 매립 콘택 플러그들(210)을 형성한다. 상기 매립 콘택 플러그들(210)은 폴리실리콘으로 형성할 수 있다. 상기 매립 콘택 플러그들(210)은 상기 층간절연막(205)의 두께와 동일한 높이를 갖는다. 상기 매립 콘택 플러그들(210)을 갖는 반도체기판 상에 버퍼도전층을 형성할 수 있다. 상기 버퍼도전층은 폴리실리콘으로 형성할 수 있다. 상기 버퍼도전층을 패터닝하여 상기 매립 콘택 플러그들 각각과 접촉하면서 더 넓은 면적을 갖는 버퍼도전층 패턴들(212)을 형성한다. 상기 버퍼도전층 패턴들(212)은 이후 제작될 스토리지 노드와 상기 매립 콘택 플러그와의 콘택 불량을 방지하기 위해 형성한다.
도 2b를 참조하면, 상기 버퍼도전층 패턴들(212)을 갖는 반도체기판 상에 식각저지막(215)을 형성할 수 있다. 상기 식각정지막(215)은 실리콘 질화막으로 형성할 수 있다. 상기 식각저지막(215) 상에 몰딩막(220)을 형성한다. 상기 몰딩막(220)은 산화막, BPSG 또는 PSG로 형성할 수 있다.
도 2c를 참조하면, 상기 몰딩막(220) 상에 하드 마스크막(225)을 형성할 수 있다. 상기 하드 마스크막(225)은 상기 몰딩막(220)에 대해 식각선택비를 갖는 물질막으로 형성하는 것이 바람직하다. 상기 하드 마스크막(225)은 실리콘 질화막 또는 폴리실리콘막으로 형성할 수 있다. 상기 하드 마스크막(225) 상에 포토레지스트막(230)을 형성한다. 제 1 위상반전 마스크(M1)를 이용하여 상기 포토레지스트막(230)을 노광한다. 이때, 상기 제 1 위상반전 마스크(M1)는 복수개의 라인 형태의 패턴들을 갖는다. 상기 복수개의 라인 형태의 패턴들은 서로 평행한 것이 바람직하다. 상기 제 1 위상반전 마스크(M1)의 차광 패턴들(P1) 사이를 통과하는 빛의 양은 상기 포토레지스트막(230)의 두께보다 얇은 노광 영역을 형성할 정도의 양인 것이 바람직하다. 예를 들어, 상기 포토레지스트막(230)이 깊이방향으로 모두 노광되는 빛의 투과율이 100%라고 하면, 상기 차광 패턴들(P1) 사이를 통과하는 빛의 투과율은 90%이하인 것이 바람직하다.
도 2d를 참조하면, 상기 노광된 포토레지스트막(230)을 제 2 위상반전 마스크(M2)를 이용하여 상기 노광된 패턴과 교차하는 복수개의 라인 형태로 노광한다. 이때, 상기 제 2 위상반전 마스크(M2)는 복수개의 라인 형태의 패턴들을 갖는다. 상기 복수개의 라인 형태의 패턴들은 서로 평행한 것이 바람직하다. 상기 제 1 위상반전 마스크(M1)와 상기 제 2 위상반전 마스크(M2)의 라인 형태의 패턴간격이 동일할 수 있다.
상기 제 2 위상반전 마스크(M2)의 차광 패턴들(P2) 사이를 통과하는 빛의 양은 상기 포토레지스트막(230)의 두께보다 얇은 노광 영역을 형성할 정도의 양인 것이 바람직하다. 예를 들어, 상기 포토레지스트막(230)이 깊이방향으로 모두 노광 되는 빛의 투과율이 100%라고 하면, 상기 차광 패턴들(P2) 사이를 통과하는 빛의 투과율은 90%이하인 것이 바람직하다.
상기 제 1 위상반전 마스크(M1) 및 상기 제 2 위상반전 마스크(M2)에 의해 중복적으로 노광된 영역의 상기 포토레지스트막(230)은 이후의 현상 공정에 의해 모두 제거되는 것이 바람직하다. 예를 들어, 상기 제 1 위상반전 마스크(M1)에 의해 노광된 영역의 상기 포토레지스트막(230)이 50%의 노광된 두께 영역을 갖는다면, 상기 제 2 위상반전 마스크(M2)에 의해 50% 이상의 노광된 두께 영역을 갖도록 노광하여 중복적으로 노광되는 영역의 상기 포토레지스트막(230)은 100% 이상의 노광된 두께 영역을 갖도록 형성한다. 반면, 상기 제 1 위상반전 마스크(M1) 또는 상기 제 2 위상반전 마스크(M2)에 의해 1회 노광된 영역의 상기 포토레지스트막(230)은 현상 공정 후에 초기의 두께보다 얇은 두께의 막으로 잔존하게 된다.
도 2e를 참조하면, 상기 노광된 포토레지스트막(230)을 노광 후 경화(post exposure bake) 및 현상(develop) 공정을 차례로 진행한다. 그 결과 일정 간격의 사각형 홀을 가지는 포토레지스트 패턴(230a)이 형성된다. 상기 포토레지스트 패턴(230a)은 상기 제 1 위상반전 마스크(M1) 및 상기 제 2 위상반전 마스크(M2)의 상기 차광 패턴들(P1, P2) 사이를 통과하는 빛의 투과율에 따라 패턴 상부의 높낮이가 다를 수 있다.
도 2f를 참조하면, 상기 포토레지스트 패턴(230a)을 식각마스크로 이용하여 상기 하드 마스크막(225)을 식각한다. 그 결과, 상기 포토레지스트 패턴(230a)과 동일한 패턴의 하드 마스크 패턴(225a)이 형성된다. 그 후, 상기 포토레지스트 패 턴(230a)을 제거할 수도 있다.
도 2g를 참조하면, 상기 하드 마스크 패턴(225a)을 식각마스크로 이용하여 상기 몰딩막(220) 및 상기 식각저지막(215)을 차례로 식각한다. 그 결과, 스토리지 노드 홀들(235)을 갖는 몰딩막 패턴(220a) 및 식각저지막 패턴(215a)이 형성된다. 또한, 상기 스토리지 노드 홀들(235)은 상기 버퍼도전층 패턴들(212)을 노출시킨다.
도 2h를 참조하면, 상기 하드 마스크 패턴(225a)을 제거한다. 이어, 상기 스토리지 노드 홀들(235)을 갖는 반도체기판은 세정용액에 의해 세정될 수 있다. 상기 세정에 의하여 상기 노출된 버퍼도전층 패턴들(212)의 표면에 형성된 자연산화막 및 오염물질이 제거된다. 일반적으로, 상기 세정용액으로 불산을 함유하는 화학용액이 널리 사용된다. 이에 따라, 상기 스토리지 노드 홀들(235)에 노출된 상기 몰딩막(220a) 또한 상기 세정용액에 의해 등방성 식각될 수 있다. 따라서 상기 스토리지 노드 홀들(235) 보다 넓은 폭을 갖는 확장된(enlarged) 스토리지 노드 홀들이 형성될 수 있다. 상기 확장된 스토리지 노드 홀들을 갖는 반도체기판 상에 콘포말한 스토리지 노드막(도시하지 않음)을 형성한다. 상기 스토리지 노드막은 우수한 단차도포성을 갖는 폴리실리콘막으로 형성할 수 있다. 이 후 통상의 공정방법을 이용하여 스토리지 노드들(도시하지 않음)을 형성한다.
상기와 같이 제작된 스토리지 노드들의 형태는 상기 제 1 위상반전 마스크(M1) 및 상기 제 2 위상반전 마스크(M2)의 라인 공간 형태의 패턴을 교차하여 형성함으로써 박스형의 실린더형 스토리지 노드들을 갖게 된다. 상기 제 1 위상 반전 마스크(M1) 및 상기 제 2 위상반전 마스크(M2)의 라인 공간 형태 패턴을 90도로 교차시켰을 경우, 평면도에서 상기 스토리지 노드들을 볼 때 정사각형의 형태가 된다. 이와 달리, 만약, 60도로 교차시켰을 경우엔, 평면도에서 상기 스토리지 노드들을 볼 때 마름모의 형태가 된다. 따라서, 종래의 콘택 방식으로 스토리지 노드를 제작할 때 불가능했던 박스형의 실린더형 스토리지 노드의 제작이 가능해진다. 상기 박스형의 실린더형 스토리지 노드는 제한된 면적에서 종래의 타원형 또는 원형 스토리지 노드들에 비해 더 넓은 표면적을 갖게 된다. 따라서, 캐패시터의 용량을 증가시켜 고성능 디램을 구현할 수 있게 된다.
또한, 종래의 콘택 방식으로 100nm 이하의 디자인 폭을 갖는 실린더형 캐패시터를 제작하기 위해서는 노광 공정 시 ArF 조명계를 사용해야 하는데, 본 발명에 따른 라인 공간 형태의 방식으로는 100nm 이하의 디자인 폭을 갖는 소자에서도 노광 공정 시 기존의 KrF 조명계를 그대로 사용할 수 있다.
도 3a 내지 도 3d는 본 발명의 제 2 실시예에 따른 박스형의 실린더형 스토리지 노드들을 갖는 반도체소자의 제조공정을 설명하기 위한 사시도들이다.
도 3a를 참조하면, 도 2a 및 도 2b에서 설명한 바와 같이 반도체기판(300) 상에 층간절연막(305)을 형성한다. 상기 층간절연막(305)을 관통하는 매립 콘택 플러그들(310)을 형성한다. 상기 매립 콘택 플러그들(310)을 갖는 반도체기판(300) 상에 상기 매립 콘택 플러그들 각각과 접촉하면서 더 넓은 면적을 갖는 버퍼도전층 패턴들(312)을 형성한다. 상기 버퍼도전층 패턴들(312)은 폴리실리콘으로 형성할 수 있다. 상기 버퍼도전층 패턴들(312)을 갖는 반도체기판 상에 식각저지막(315)을 형성할 수 있다. 상기 식각정지막(315)은 실리콘 질화막으로 형성할 수 있다. 상기 식각저지막(315) 상에 몰딩막(320)을 형성한다. 상기 몰딩막(320)은 산화막, BPSG 또는 PSG로 형성할 수 있다.
이어, 상기 몰딩막(320) 상에 제 1 하드 마스크막(325) 및 제 2 하드 마스크막(330)을 차례로 형성한다. 상기 제 1 하드 마스크막(325)은 상기 몰딩막(320)에 대해 식각선택비를 갖는 물질막으로 형성하는 것이 바람직하다. 또한, 상기 제 2 하드 마스크막(330)은 상기 몰딩막(320)에 대해 식각선택비를 갖는 물질막으로 형성하는 것이 바람직하다. 상기 제 2 하드 마스크막(330)은 상기 제 1 하드 마스크막(325)에 대해 식각선택비를 갖는 물질막으로 형성할 수 있다. 상기 제 1 및 제 2 하드 마스크막(325, 330)은 실리콘 질화막 또는 폴리실리콘으로 형성할 수 있다.
도 3b를 참조하면, 복수개의 평행한 라인 패턴들을 갖는 제 1 포토마스크를 사용하여 상기 제 2 하드 마스크막(330)을 패터닝하여 라인 공간 형태의 패턴을 갖는 상부 하드 마스크 패턴(330a)을 형성한다.
도 3c를 참조하면, 복수개의 평행한 라인 패턴들을 갖는 제 2 포토마스크를 사용하여 상기 제 1 하드 마스크막(325)을 패터닝하여 상기 상부 하드 마스크 패턴(330a)과 교차하는 라인 공간 형태의 패턴을 갖는 하부 하드 마스크 패턴(325a)을 형성한다. 상기 상부 하드 마스크 패턴(330a) 아래 영역의 상기 제 1 하드 마스크막(325) 부분은 상기 상부 하드 마스크 패턴(330a)에 의해 그대로 남게 된다. 상기 하부 하드 마스크 패턴(325a)을 형성할 때 노출된 상기 상부 하드 마스크 패턴(330a)의 상부면은 일부 식각될 수도 있다. 상기 하부 하드 마스크 패턴(325a)과 상부 하드 마스크 패턴(330a)의 라인 공간 형태의 패턴간격이 동일하게 형성될 수 있다.
도 3d를 참조하면, 상기 하부 및 상부 하드 마스크 패턴(325a,330a)을 식각마스크들로 이용하여 상기 몰딩막(320) 및 상기 식각저지막(315)을 차례로 식각한다. 그 결과, 스토리지 노드 홀들(335)을 갖는 몰딩막 패턴(320a) 및 식각저지막 패턴(315a)이 형성된다. 또한, 상기 스토리지 노드 홀들(335)은 상기 버퍼도전층 패턴들(312)을 노출시킨다. 이어, 상기 하부 및 상부 하드 마스크 패턴들(325a, 330a)을 제거한다.
상기 스토리지 노드 홀들(335)을 갖는 반도체기판은 세정용액에 의해 세정될 수 있다. 상기 세정에 의하여 상기 노출된 버퍼도전층 패턴들(312)의 표면에 형성된 자연산화막 및 오염물질이 제거된다. 일반적으로, 상기 세정용액으로 불산을 함유하는 화학용액이 널리 사용된다. 이에 따라, 상기 스토리지 노드 홀들(335)에 노출된 상기 몰딩막(320a) 또한 상기 세정용액에 의해 등방성 식각될 수 있다. 따라서 상기 스토리지 노드 홀들(335) 보다 넓은 폭을 갖는 확장된(enlarged) 스토리지 노드 홀들이 형성될 수 있다.
그 후, 상기 도 2h에서 설명한 바와 같이, 동일한 공정을 진행하여 상기 버퍼도전층 패턴들(312)과 접촉하는 스토리지 노드들을 형성한다.
도 4a 내지 도 4d는 본 발명의 제 3 실시예에 따른 박스형의 실린더형 스토리지 노드들을 갖는 반도체소자의 제조공정을 설명하기 위한 사시도들이다.
도 4a를 참조하면, 도 2a 및 도 2b에서 설명한 바와 같이 반도체기판(400) 상에 층간절연막(405)을 형성한다. 상기 층간 절연막(405)은 산화막, BPSG (Borophospho silicate glass) 또는 PSG (Phosphosilicate glass)로 형성할 수 있다. 상기 층간절연막(405)을 관통하는 매립 콘택 플러그들(410)을 형성한다. 상기 매립 콘택 플러그들(410)은 폴리실리콘으로 형성할 수 있다. 상기 매립 콘택 플러그들(410)은 상기 층간절연막(405)의 두께와 동일한 높이를 갖는다. 상기 매립 콘택 플러그들(410)을 갖는 반도체기판(400) 상에 상기 매립 콘택 플러그들 각각과 접촉하면서 더 넓은 면적을 갖는 버퍼도전층 패턴들(412)을 형성한다. 상기 버퍼도전층 패턴들(412)은 폴리실리콘으로 형성할 수 있다. 상기 버퍼도전층 패턴들(412)을 갖는 반도체기판 상에 식각저지막(415)을 형성할 수 있다. 상기 식각정지막(415)은 실리콘 질화막으로 형성할 수 있다. 상기 식각저지막(415) 상에 몰딩막(420)을 형성한다. 상기 몰딩막(420)은 산화막, BPSG 또는 PSG로 형성할 수 있다.
이어, 상기 몰딩막(420) 상에 하드 마스크막(425)을 형성한다. 상기 하드 마스크막(425)은 상기 몰딩막(420)에 대해 식각선택비를 갖는 물질막으로 형성하는 것이 바람직하다. 상기 하드 마스크막(425)은 실리콘 질화막 또는 폴리실리콘으로 형성할 수 있다.
도 4b를 참조하면, 상기 도 3b를 참조하여 설명된 상기 제 1 포토마스크를 사용하여 상기 하드 마스크막(425)을 패터닝하여 라인 공간 형태의 패턴을 갖는 하드 마스크 패턴(425a)을 형성한다. 그 후, 상기 하드 마스크 패턴(425a)을 갖는 반도체기판 상에 포토레지스트막(430)을 형성한다.
도 4c를 참조하면, 상기 도 3c를 참조하여 설명된 상기 제 2 포토마스크를 사용하여 상기 포토레지스트막(430)을 패터닝하여 상기 하드 마스크 패턴(425a)과 교차하는 라인 공간 형태의 패턴을 갖는 포토레지스트 패턴(430a)을 형성한다. 상기 하드 마스크 패턴(425a)과 상기 포토레지스트 패턴(430a)의 라인 공간 형태의 패턴간격이 동일하게 형성될 수 있다.
도 4d를 참조하면, 상기 하드 마스크 패턴(425a)과 상기 포토레지스트 패턴(430a)을 식각마스크들로 사용하여 상기 몰딩막(420) 및 상기 식각저지막(415)을 차례로 식각한다. 그 결과, 스토리지 노드 홀들(435)을 갖는 몰딩막 패턴(420a) 및 식각저지막 패턴(415a)이 형성된다. 또한, 상기 스토리지 노드 홀들(435)은 상기 버퍼도전층 패턴들(412)을 노출시킨다. 이어, 상기 하드 마스크 패턴(425a)과 상기 포토레지스트 패턴(430a)을 제거한다.
상기 스토리지 노드 홀들(435)을 갖는 반도체기판은 세정용액에 의해 세정될 수 있다. 상기 세정에 의하여 상기 노출된 버퍼도전층 패턴들(412)의 표면에 형성된 자연산화막 및 오염물질이 제거된다. 일반적으로, 상기 세정용액으로 불산을 함유하는 화학용액이 널리 사용된다. 이에 따라, 상기 스토리지 노드 홀들(435)에 노출된 상기 몰딩막(420a) 또한 상기 세정용액에 의해 등방성 식각될 수 있다. 따라서 상기 스토리지 노드 홀들(435) 보다 넓은 폭을 갖는 확장된(enlarged) 스토리지 노드 홀들이 형성될 수 있다.
그 후, 상기 도 2h에서 설명한 바와 같이, 동일한 공정을 진행하여 상기 버퍼도전층 패턴들(412)과 접촉하는 스토리지 노드들을 형성한다.
도 5a는 본 발명의 실시예에 따른 박스형의 실린더형 스토리지 노드들을 갖는 반도체소자의 구조를 설명하기 위한 평면도이고, 도 5b는 상기 도 5a의 절단선 II-II'에 따른 단면도이다.
도 5a 및 도 5b를 참조하면, 반도체기판(500) 내에 활성영역(A)을 한정하는 소자분리막(505)이 배치된다. 상기 활성영역(A)은 일정 간격을 두고 규칙적으로 배열되며, 장축(L1)과 단축(L2)을 갖는다. 상기 소자분리막(505)은 트렌치 소자분리 구조일 수 있다. 상기 소자분리막(505)을 갖는 반도체기판 상에 게이트 절연막(510)이 배치된다. 상기 게이트 절연막(510) 상에 게이트 전극들(515)이 배치된다. 상기 게이트 전극들(515)은 상기 활성영역(A)의 상부를 가로지르도록 배치된다. 상기 게이트 전극들(515)을 갖는 반도체기판 상에 게이트 보호막(520)이 배치된다. 상기 게이트 전극들(515) 사이의 상기 활성영역 내에 소오스 영역들(S) 및 드레인 영역(D)이 배치된다. 상기 게이트 전극들(515) 사이에 상기 소오스 영역들(S) 및 드레인 영역(D) 각각에 접촉하는 콘택전극들(525)이 배치된다. 상기 콘택전극들(525)을 덮는 층간절연막(540)이 배치된다. 상기 층간절연막(540)을 관통하면서 상기 소오스 영역들(S) 상부의 상기 콘택전극들(525)과 접촉하는 매립 콘택 플러그들(545)이 배치된다. 상기 매립 콘택 플러그들(545)을 갖는 반도체기판 상에 버퍼도전층 패턴들(550)이 배치될 수 있다. 상기 버퍼도전층 패턴들(550)은 상기 매립 콘택 플러그들(545) 보다 더 넓은 면적을 갖으면서 상기 매립 콘택 플러그들(545) 각각에 접촉하면서 배치된다. 상기 버퍼도전층 패턴들(550)과 접촉하면서 상부로 솟아있는 박스형의 실린더형 스토리지 노드들(600)이 배치된다. 이때, 상기 박스형의 실린더형 스토리지 노드들(600)은 평면도(도 5a)로부터 보여 질 때 각각의 마주보는 한쌍의 꼭지점이 상기 활성영역의 장축(L1) 선과 평행한 선상에 배치된다. 또한, 상기 박스형의 실린더형 스토리지 노드들(600)은 평면도(도 5a)로부터 보여 질 때 정사각형 또는 마름모 형태일 수 있다. 상기 박스형의 실린더형 스토리지 노드들(600)의 외측벽 하부의 상기 층간절연막(540) 및 상기 버퍼도전층 패턴들(550) 상에 식각저지막 패턴(555)이 배치될 수 있다.
전술한 바와 같이 이루어지는 본 발명은, 스토리지 노드홀을 식각할 때 라인 공간 형태의 패턴을 교차하여 제작함으로써 박스형의 실린더형 스토리지 노드의 제작을 가능하게 한다. 이에 따라, 제한된 면적 내에서 종래의 콘택 방식에 의해 제작된 스토리지 노드에 비해 스토리지 노드의 표면적이 25%가량 증가함에 따라 캐패시터의 용량을 증가시킬 수 있다. 또한, 스토리지 노드들 간에 일정 간격을 유지하면서 형성되기 때문에 브리지 불량의 발생을 방지할 수 있다.

Claims (26)

  1. 반도체기판 상에 층간절연막을 형성하고,
    상기 층간절연막을 관통하는 매립 콘택 플러그들을 형성하고,
    상기 매립 콘택 플러그들을 갖는 반도체기판 상에 몰딩막 및 포토레지스트막을 차례로 형성하고,
    라인 공간 형태(line and space type)의 패턴을 갖는 제 1 위상반전 마스크를 이용하여 상기 포토레지스트막을 노광시키어 제 1 노광영역들을 형성하고,
    라인 공간 형태(line and space type)의 패턴을 갖는 제 2 위상반전 마스크를 이용하여 상기 제 1 노광영역들을 갖는 상기 포토레지스트막을 노광시키어 상기 제 1 노광영역들과 교차하는 제2 노광영역들을 형성하고,
    상기 제 1 및 제 2 노광영역들을 갖는 상기 포토레지스트막을 현상(develop)하여 사각형의 개구부들을 갖는 포토레지스트 패턴을 형성하되, 상기 사각형의 개구부들은 상기 제 1 및 제 2 노광영역들의 교차점들에 형성되고,
    상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 몰딩막을 식각하여 상기 매립 콘택 플러그들을 노출시키는 스토리지 노드홀들을 형성하고,
    상기 스토리지 노드홀들 내부에 스토리지 노드들을 형성하는 것을 포함하는 반도체소자 제조방법.
  2. 제 1 항에 있어서,
    상기 몰딩막을 형성한 후,
    상기 몰딩막 상에 하드 마스크막을 형성하는 것을 더 포함하되, 상기 스토리지 노드홀들을 형성하는 것은, 상기 포토레지스트 패턴을 이용하여 상기 하드 마스크막을 패터닝하여 하드 마스크 패턴을 형성하고, 상기 하드 마스크 패턴을 식각마스크로 사용하여 상기 몰딩막을 식각하여 상기 매립 콘택 플러그들을 노출시키는 스토리지 노드홀들을 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  3. 제 2 항에 있어서,
    상기 하드 마스크막은 상기 몰딩막에 대해 식각선택비를 갖는 물질막으로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  4. 제 1 항에 있어서,
    상기 제 1 노광영역들 또는 상기 제 2 노광영역들의 두께는 상기 포토레지스트막의 두께보다 얇고, 상기 제 1 노광영역들 및 상기 제 2 노광영역들의 중첩 노광영역들의 두께는 상기 포토레지스트막의 두께와 동일한 것을 특징으로 하는 반도체소자 제조방법.
  5. 제 1 항에 있어서,
    상기 제 1 위상반전 마스크와 상기 제 2 위상반전 마스크의 라인 공간 형태의 패턴간격이 동일한 것을 사용하는 것을 특징으로 하는 반도체소자 제조방법.
  6. 제 1 항에 있어서,
    상기 매립 콘택 플러그들을 형성한 후,
    상기 매립 콘택 플러그들을 갖는 반도체기판 상에 상기 매립 콘택 플러그들과 접촉하면서 더 넓은 면적을 갖는 버퍼도전층 패턴들을 형성하는 것을 더 포함하되, 상기 스토리지 노드홀들을 형성하는 것은, 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 몰딩막을 식각하여 상기 버퍼도전층 패턴들을 노출시키는 스토리지 노드홀들을 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  7. 제 1 항에 있어서,
    상기 매립 콘택 플러그들을 형성한 후,
    상기 매립 콘택 플러그들을 갖는 반도체기판 상에 식각저지막을 형성하는 것을 더 포함하되, 상기 스토리지 노드홀들을 형성하는 것은, 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 몰딩막 및 상기 식각저지막을 차례로 식각하여 상기 매립 콘택 플러그들을 노출시키는 스토리지 노드홀들을 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  8. 제 1 항에 있어서,
    상기 스토리지 노드홀들을 형성한 후,
    상기 스토리지 노드홀들 내부를 습식용액을 사용하여 세정하는 것을 더 포함 하는 반도체소자 제조방법.
  9. 반도체기판 상에 층간절연막을 형성하고,
    상기 층간절연막을 관통하는 매립 콘택 플러그들을 형성하고,
    상기 매립 콘택 플러그들을 갖는 반도체기판 상에 몰딩막, 제 1 하드 마스크막 및 제 2 하드 마스크막을 차례로 형성하고,
    상기 제 2 하드 마스크막을 패터닝하여 라인 공간 형태(line and space type)의 상부 하드 마스크 패턴들을 형성하고,
    상기 제 1 하드 마스크막을 패터닝하여 상기 상부 하드 마스크 패턴들과 교차하는 라인 공간 형태의 하부 하드 마스크 패턴들을 형성하고,
    상기 상부 및 하부 하드 마스크 패턴들을 식각마스크들로 사용하여 상기 몰딩막을 식각하여 상기 매립 콘택 플러그들을 노출시키는 스토리지 노드홀들을 형성하고,
    상기 스토리지 노드홀들 내부에 스토리지 노드들을 형성하는 것을 포함하는 반도체소자 제조방법.
  10. 제 9 항에 있어서,
    상기 하부 하드 마스크 패턴들과 상부 하드 마스크 패턴들의 라인 공간 형태의 패턴간격이 동일하게 형성되는 것을 특징으로 하는 반도체소자 제조방법.
  11. 제 9 항에 있어서,
    상기 제 1 하드 마스크막은 상기 몰딩막에 대해 식각선택비를 갖는 물질막으로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  12. 제 9 항에 있어서,
    상기 제 2 하드 마스크막은 상기 몰딩막에 대해 식각선택비를 갖는 물질막으로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  13. 제 9 항에 있어서,
    상기 제 2 하드 마스크막은 상기 제 1 하드 마스크막에 대해 식각선택비를 갖는 물질막으로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  14. 제 9 항에 있어서,
    상기 매립 콘택 플러그들을 형성한 후,
    상기 매립 콘택 플러그들을 갖는 반도체기판 상에 상기 매립 콘택 플러그들과 접촉하면서 더 넓은 면적을 갖는 버퍼도전층 패턴들을 형성하는 것을 더 포함하되, 상기 스토리지 노드홀들을 형성하는 것은, 상기 상부 및 하부 하드 마스크 패턴들을 식각마스크들로 사용하여 상기 몰딩막을 식각하여 상기 버퍼도전층 패턴들을 노출시키는 스토리지 노드홀들을 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  15. 제 9 항에 있어서,
    상기 매립 콘택 플러그들을 형성한 후,
    상기 매립 콘택 플러그들을 갖는 반도체기판 상에 식각저지막을 형성하는 것을 더 포함하되, 상기 스토리지 노드홀들을 형성하는 것은, 상기 상부 및 하부 하드 마스크 패턴들을 식각마스크들로 사용하여 상기 몰딩막 및 상기 식각저지막을 차례로 식각하여 상기 매립 콘택 플러그들을 노출시키는 스토리지 노드홀들을 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  16. 제 9 항에 있어서,
    상기 스토리지 노드홀들을 형성한 후,
    상기 스토리지 노드홀들 내부를 습식용액을 사용하여 세정하는 것을 더 포함하는 반도체소자 제조방법.
  17. 반도체기판 상에 층간절연막을 형성하고,
    상기 층간절연막을 관통하는 매립 콘택 플러그들을 형성하고,
    상기 매립 콘택 플러그들을 갖는 반도체기판 상에 몰딩막 및 하드 마스크막을 차례로 형성하고,
    상기 하드 마스크막을 패터닝하여 라인 공간 형태(line and space type)의 하드 마스크 패턴들을 형성하고,
    상기 하드 마스크 패턴들을 갖는 반도체 기판 상에 포토레지스트막을 형성하고,
    상기 포토레지스트막을 패터닝하여 상기 하드 마스크 패턴들과 교차하는 라인 공간 형태의 포토레지스트 패턴들을 형성하고,
    상기 포토레지스트 패턴들 및 상기 하드 마스크 패턴들을 식각마스크들로 사용하여 상기 몰딩막을 식각하여 상기 매립 콘택 플러그들을 노출시키는 스토리지 노드홀들을 형성하고,
    상기 스토리지 노드홀들 내부에 스토리지 노드들을 형성하는 것을 포함하는 반도체소자 제조방법.
  18. 제 17 항에 있어서,
    상기 포토레지스트 패턴들과 상기 하드 마스크 패턴들의 라인 공간 형태의 패턴간격이 동일하게 형성되는 것을 특징으로 하는 반도체소자 제조방법.
  19. 제 17 항에 있어서,
    상기 하드 마스크 패턴들은 상기 몰딩막에 대해 식각선택비를 갖는 물질막으로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  20. 제 17 항에 있어서,
    상기 매립 콘택 플러그들을 형성한 후,
    상기 매립 콘택 플러그들을 갖는 반도체기판 상에 상기 매립 콘택 플러그들과 접촉하면서 더 넓은 면적을 갖는 버퍼도전층 패턴들을 형성하는 것을 더 포함하되, 상기 스토리지 노드홀들을 형성하는 것은, 상기 포토레지스트 패턴들 및 상기 하드 마스크 패턴들을 식각마스크들로 사용하여 상기 몰딩막을 식각하여 상기 버퍼도전층 패턴들을 노출시키는 스토리지 노드홀들을 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  21. 제 17 항에 있어서,
    상기 매립 콘택 플러그들을 형성한 후,
    상기 매립 콘택 플러그들을 갖는 반도체기판 상에 식각저지막을 형성하는 것을 더 포함하되, 상기 스토리지 노드홀들을 형성하는 것은, 상기 포토레지스트 패턴들 및 상기 하드 마스크 패턴들을 식각마스크들로 사용하여 상기 몰딩막 및 상기 식각저지막을 차례로 식각하여 상기 매립 콘택 플러그들을 노출시키는 스토리지 노드홀들을 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  22. 제 17 항에 있어서,
    상기 스토리지 노드홀들을 형성한 후,
    상기 스토리지 노드홀들 내부를 습식용액을 사용하여 세정하는 것을 더 포함하는 반도체소자 제조방법.
  23. 반도체기판;
    상기 반도체기판 내에 일정간격을 두고 활성영역들이 배치되되, 상기 활성영역들은 장축과 단축을 갖고;
    상기 활성영역들 상에 배치된 모스 트랜지스터들;
    상기 모스 트랜지스터들을 갖는 반도체기판 상에 배치된 층간절연막;
    상기 층간절연막을 관통하면서 상기 모스 트랜지스터들의 소오스 영역들 각각에 접촉하는 매립 콘택 플러그들; 및
    상기 매립 콘택 플러그들 상에 배치되되, 상기 활성영역들의 장축 선과 평행한 선상에 마주보는 꼭지점을 갖는 박스형의 실린더형 스토리지 노드들을 포함하는 반도체소자.
  24. 제 23 항에 있어서,
    상기 박스형의 실린더형 스토리지 노드들은 평면도로부터 보여 질 때 정사각형 또는 마름모 형태인 것을 특징으로 하는 반도체소자.
  25. 제 23 항에 있어서,
    상기 매립 콘택 플러그들 상에 상기 매립 콘택 플러그들 각각에 접촉하면서 더 넓은 면적을 갖는 버퍼도전층 패턴들이 배치되는 것을 더 포함하되, 상기 버퍼도전층 패턴들 상에 상기 활성영역들의 장축 선과 평행한 선상에 마주보는 꼭지점을 갖는 박스형의 실린더형 스토리지 노드들이 배치되는 것을 특징으로 하는 반도 체소자.
  26. 제 23 항에 있어서,
    상기 박스형의 실린더형 스토리지 노드들의 외측벽 하부의 상기 층간절연막 상에 식각저지막을 더 포함하는 것을 특징으로 하는 반도체소자.
KR1020040047895A 2004-06-24 2004-06-24 박스형의 실린더형 스토리지 노드들을 갖는 반도체소자 및그 제조방법 KR100549012B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040047895A KR100549012B1 (ko) 2004-06-24 2004-06-24 박스형의 실린더형 스토리지 노드들을 갖는 반도체소자 및그 제조방법
US11/137,440 US7273780B2 (en) 2004-06-24 2005-05-26 Semiconductor device having box-shaped cylindrical storage nodes and fabrication method thereof
US11/840,569 US20080035976A1 (en) 2004-06-24 2007-08-17 Semiconductor device having box-shaped cylindrical storage nodes and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040047895A KR100549012B1 (ko) 2004-06-24 2004-06-24 박스형의 실린더형 스토리지 노드들을 갖는 반도체소자 및그 제조방법

Publications (2)

Publication Number Publication Date
KR20050123335A KR20050123335A (ko) 2005-12-29
KR100549012B1 true KR100549012B1 (ko) 2006-02-02

Family

ID=35504703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040047895A KR100549012B1 (ko) 2004-06-24 2004-06-24 박스형의 실린더형 스토리지 노드들을 갖는 반도체소자 및그 제조방법

Country Status (2)

Country Link
US (2) US7273780B2 (ko)
KR (1) KR100549012B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843219B1 (ko) 2006-05-23 2008-07-02 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006031324B3 (de) * 2006-07-06 2008-02-07 Qimonda Ag Verfahren zum Herstellen einer Kondensatorelektrodenstruktur
KR100772899B1 (ko) * 2006-07-18 2007-11-05 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR20090050699A (ko) * 2007-11-16 2009-05-20 주식회사 동부하이텍 미세 패턴 제조 방법 및 반도체 소자의 제조 방법
KR101469098B1 (ko) * 2008-11-07 2014-12-04 삼성전자주식회사 반도체 메모리 소자의 커패시터 형성방법
KR101073075B1 (ko) 2009-03-31 2011-10-12 주식회사 하이닉스반도체 이중 패터닝 공정을 이용한 반도체장치 제조 방법
US8889562B2 (en) 2012-07-23 2014-11-18 International Business Machines Corporation Double patterning method
KR102173083B1 (ko) 2014-06-11 2020-11-02 삼성전자주식회사 높은 종횡비를 갖는 반도체 소자 형성 방법 및 관련된 소자
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
KR102387945B1 (ko) 2017-12-15 2022-04-18 삼성전자주식회사 집적회로 장치 및 그 제조 방법
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10516094B2 (en) * 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
CN117320436A (zh) * 2022-06-21 2023-12-29 长鑫存储技术有限公司 半导体结构及其制作方法、存储器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH488503A (fr) * 1969-05-28 1970-04-15 Alusuisse Procédé de fabrication de moules pour la coulée en sable de pièces métalliques
KR960003864B1 (ko) * 1992-01-06 1996-03-23 삼성전자주식회사 반도체 메모리장치 및 그 제조방법
JPH0677430A (ja) 1992-08-28 1994-03-18 Hitachi Ltd 半導体装置及びその製造方法
US7758794B2 (en) * 2001-10-29 2010-07-20 Princeton University Method of making an article comprising nanoscale patterns with reduced edge roughness
KR970053887A (ko) 1995-12-06 1997-07-31 김주용 반도체 소자의 캐패시터 및 그 제조 방법
KR19990040040A (ko) 1997-11-17 1999-06-05 구본준 캐패시터 형성방법
KR100308187B1 (ko) * 1999-11-05 2001-11-02 윤종용 디램 셀 제조방법 및 그에 의해 제조된 디램 셀
JP3595231B2 (ja) * 1999-12-28 2004-12-02 株式会社東芝 半導体記憶装置及びその製造方法
KR100480601B1 (ko) * 2002-06-21 2005-04-06 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US7378347B2 (en) * 2002-10-28 2008-05-27 Hewlett-Packard Development Company, L.P. Method of forming catalyst nanoparticles for nanowire growth and other applications
CN1284242C (zh) * 2002-11-13 2006-11-08 松下电器产业株式会社 半导体器件及其制造方法
KR100557994B1 (ko) * 2003-07-25 2006-03-06 삼성전자주식회사 매립 확장 콘택홀을 갖는 반도체 장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843219B1 (ko) 2006-05-23 2008-07-02 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US7273780B2 (en) 2007-09-25
US20050285176A1 (en) 2005-12-29
KR20050123335A (ko) 2005-12-29
US20080035976A1 (en) 2008-02-14

Similar Documents

Publication Publication Date Title
KR100549012B1 (ko) 박스형의 실린더형 스토리지 노드들을 갖는 반도체소자 및그 제조방법
TWI665764B (zh) 動態隨機存取記憶體及其製造方法
KR100746226B1 (ko) 콘택 스페이서를 구비하는 콘택 구조체를 갖는 반도체 소자및 그 제조방법
KR100602918B1 (ko) 반도체 웨이퍼 상에 셀프-얼라인 구조물을 제조하는 방법
US7285462B2 (en) Semiconductor memory device with trench-type stacked cell capacitors and method for manufacturing the same
KR101102764B1 (ko) 반도체 소자의 레이아웃 및 반도체 소자의 형성방법
US8324049B2 (en) Semiconductor device and method for fabricating the same
US6743693B2 (en) Method of manufacturing semiconductor memory
GB2244862A (en) A stacked capacitor for a dram cell
KR100653713B1 (ko) 실린더형 스토리지 노드들을 갖는 반도체소자 및 그 제조방법들
US20230197461A1 (en) Method for Manufacturing Semiconductor Structure, and Semiconductor Structure
KR100286109B1 (ko) 반도체기억장치의 제조방법
US7064051B2 (en) Method of forming self-aligned contact pads of non-straight type semiconductor memory device
JP2002009261A (ja) Ｄｒａｍキャパシタの製造方法
KR100532424B1 (ko) 반도체 메모리 장치 및 그 제조방법
JP2002299472A (ja) 半導体素子の製造方法
KR100520223B1 (ko) 반도체 소자 제조방법 및 그에 따른 구조
JP4037657B2 (ja) 容量素子の形成方法および半導体装置の製造方法
KR20070019134A (ko) 반도체 장치 및 이의 제조 방법
KR100330716B1 (ko) 도전층 패턴과 그 하부 콘택홀 간의 얼라인먼트 마진을개선할수 있는 반도체 장치의 패턴 레이아웃 구조
KR20140012575A (ko) 반도체 장치 및 그의 제조 방법
KR100549000B1 (ko) 스토리지 노드들을 갖는 반도체소자 및 그 제조방법
KR100549011B1 (ko) 스토리지 노드 전극을 갖는 반도체소자 및 그 제조방법
JPH08125140A (ja) 半導体装置およびその製造方法
KR20060038172A (ko) 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee