KR100546164B1 - 셀프 리프레쉬 주기 제어장치 - Google Patents

셀프 리프레쉬 주기 제어장치

Info

Publication number
KR100546164B1
KR100546164B1 KR1019980043590A KR19980043590A KR100546164B1 KR 100546164 B1 KR100546164 B1 KR 100546164B1 KR 1019980043590 A KR1019980043590 A KR 1019980043590A KR 19980043590 A KR19980043590 A KR 19980043590A KR 100546164 B1 KR100546164 B1 KR 100546164B1
Authority
KR
South Korea
Prior art keywords
signal
self
temperature
unit
output
Prior art date
Application number
KR1019980043590A
Other languages
English (en)
Other versions
KR20000026172A (ko
Inventor
신상호
양선석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980043590A priority Critical patent/KR100546164B1/ko
Publication of KR20000026172A publication Critical patent/KR20000026172A/ko
Application granted granted Critical
Publication of KR100546164B1 publication Critical patent/KR100546164B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 온도에 따라 지연변화량이 다른 모스소자의 회로를 이용하여 온도 검출하고 이 검출값에 따라 셀프 리프레쉬 주기를 조절하도록 된 셀프 리프레쉬 주기 제어장치에 관한 것으로, 셀프 리프레쉬 모드로 진입함에 따라 반도체 소자의 동작온도를 검출하는 온도검출수단과, 상기 온도검출수단으로부터의 신호에 따라 현재의 셀프 리프레쉬 주기를 조절하는 셀프 리프레쉬 주기 조절수단을 구비하고, 상기 온도검출수단은 셀프 리프레쉬 모드 진입신호의 입력에 따라 일정한 지연시간을 갖는 신호를 출력하는 지연부와, 상기 셀프 리프레쉬 모드 진입신호가 입력됨에 따라 반도체 소자의 동작온도변화에 따라 가변적인 지연시간을 갖는 신호를 출력하는 가변지연부 및, 상기 지연부와 가변지연부로부터의 신호를 조합하여 온도범위 지정신호를 출력하는 신호조합부를 구비함으로써, 온도에 따라 지연변화량이 다른 회로를 이용하여 온도를 감지하고 이 감지신호를 이용하여 셀프 리프레쉬 주기를 조절하고, 그로 인해 셀프 리프레쉬 전류를 줄이게 된다.

Description

셀프 리프레쉬 주기 제어장치
본 발명은 셀프 리프레쉬 주기 제어장치에 관한 것으로, 보다 상세하게는 반도체 소자의 동작온도를 검출하고 이 검출결과에 따라 셀프 리프레쉬 주기를 조절하도록 된 셀프 리프레쉬 주기 제어장치에 관한 것이다.
통상적으로, 셀프 리프레쉬 주기를 조절하기 위해서 온도 검출기를 이용하여 반도체 소자의 주변온도를 검출하고 이 검출된 온도에 따라 셀프 리프레쉬 주기를 조절하였다.
종래의 온도 검출기는 온도계수가 다른 두 물질의 저항을 직렬로 연결하여 일정한 전압을 분배한 후 전류 미러와 같은 앰프단의 좌우 입력으로 사용하고 온도에 따라 앰프 좌우의 분배되는 전압량이 달라지는 것을 이용하여 온도를 검출하는데, 이 경우 프로세스에 따라 저항물질의 저항값이 바뀌게 되면 정확한 온도검출이 어렵게 될 뿐만 아니라, 정확한 저항값을 요구하므로 레이아웃을 매칭시켜야 하는 등의 어려움이 있다.
따라서 본 발명은 상기한 사정을 감안하여 이루어진 것으로, 온도에 따라 지연변화량이 다른 모스소자의 회로를 이용하여 온도검출하고 이 검출값에 따라 셀프 리프레쉬 주기를 조절하도록 된 셀프 리프레쉬 주기 제어장치를 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 실시예에 따른 셀프 리프레쉬 주기 제어장치는, 셀프 리프레쉬 모드로 진입함에 따라 반도체 소자의 동작온도를 검출하는 온도검출수단과,
상기 온도검출수단으로부터의 신호에 따라 현재의 셀프 리프레쉬 주기를 조절하는 셀프 리프레쉬 주기 조절수단을 구비하고,
상기 온도검출수단은 셀프 리프레쉬 모드 진입신호의 입력에 따라 일정한 지연시간을 갖는 신호를 출력하는 지연부와, 상기 셀프 리프레쉬 모드 진입신호가 입력됨에 따라 반도체 소자의 동작온도변화에 따라 가변적인 지연시간을 갖는 신호를 출력하는 가변지연부 및, 상기 지연부와 가변지연부로부터의 신호를 조합하여 온도범위 지정신호를 출력하는 신호조합부를 구비한다.
이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 보다 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 셀프 리프레쉬 주기 제어장치의 구성을 나타낸 도면으로서, 온도검출수단(30)은 메인 콘트롤러(도시 생략)에서 출력되는 셀프 리프레쉬 모드 진입신호(SREFt20)가 입력됨에 따라 반도체 소자의 동작온도를 검출하고, 셀프 리프레쉬 주기 조절수단(60)은 상기 온도검출수단(30)에서 출력되는 신호(over_25, over_50, over75)를 이용하여 현재의 셀프 리프레쉬 주기를 조절한다.
상기 온도검출수단(30)은 도 2에 도시된 바와 같이 셀프 리프레쉬 모드 진입신호(SREFt20)가 입력됨에 따라 온도에 무관하게 일정한 지연시간을 갖는 신호(out1, out2, out3; 상호 차등적인 지연시간을 가짐)를 출력하는 지연부(10)와, 상기 셀프 리프레쉬 모드 진입신호(SREFt20)가 입력됨에 따라 반도체 소자의 동작온도변화에 따라 가변적인 지연시간을 갖는 신호(stb)를 출력하는 가변지연부(15) 및, 상기 지연부(10)와 가변지연부(15)로부터의 신호를 조합하여 온도범위 지정신호(over_25, over_50, over_75)를 출력하는 신호조합부(20)를 구비한다.
상기 지연부(10)는 셀프 리프레쉬 모드 진입신호(SREFt20)의 입력라인(nd1)에 상호 직렬로 접속된 인버터(IV1, IV2)와 저항(R1) 및 전원전압단과 상기 저항(R1)의 일단에 접속된 모스 캐패시터(C1)를 갖추고서 상기 입력라인(nd1)을 통해 셀프 리프레쉬 모드 진입신호(SREFt20)가 입력됨에 따라 저항(R1) ·모스 캐패시터(C1)에 의해 일정한 지연시간을 갖는 신호(out1)를 출력하는 제 1지연기(10a)와, 셀프 리프레쉬 모드 진입신호(SREFt20)의 입력라인(nd1)에 상호 직렬로 접속된 인버터(IV3, IV4)와 저항(R2) 및 전원전압단과 상기 저항(R2)의 일단에 접속된 모스 캐패시터(C2)를 갖추고서 상기 입력라인(nd1)을 통해 셀프 리프레쉬 모드 진입신호(SREFt20)가 입력됨에 따라 저항(R2) ·모스 캐패시터(C2)에 의해 일정한 지연시간을 갖는 신호(out2; out1과는 차등적인 지연시간을 가짐)를 출력하는 제 2지연기(10b)와, 셀프 리프레쉬 모드 진입신호(SREFt20)의 입력라인(nd1)에 상호 직렬로 접속된 인버터(IV5, IV6)와 저항(R3) 및 전원전압단과 상기 저항(R3)의 일단에 접속된 모스 캐패시터(C3)를 갖추고서 상기 입력라인(nd1)을 통해 셀프 리프레쉬 모드 진입신호(SREFt20)가 입력됨에 따라 저항(R3) ·모스 캐패시터(C3)에 의해 일정한 지연시간을 갖는 신호(out3)를 출력하는 제 3지연기(10c; out1, out2와는 차등적인 지연시간을 가짐)로 구성된다. 상기 신호들(out1, out2, out3)이 상호 차등적인 지연시간을 가질 수 있도록 하기 위해 상기 저항(R1, R2, R3)의 저항값이 상호 차등적으로 주어진다.
상기 가변지연부(15)는 상호 직렬 접속된 NMOS트랜지스터(N1, N2, N3)와 저항(R5)으로 구성되어 온도변화에 따라 가변적인 바이어스값을 제공하는 바이어스 제공부(15a)와, 상기 셀프 리프레쉬 모드 진입신호(SREFt20)의 입력시 상기 바이어스 제공부(15a)로부터의 바이어스값에 따라 가변적인 지연시간을 갖는 신호(stb)를 출력하는 지연시간 출력부(15b)로 구성된다.
상기 지연시간 출력부(15b)는 입력되는 셀프 리프레쉬 모드 진입신호(SREFt20)에 의해 상반되게 온/오프스위칭동작하는 상호 직렬접속된 PMOS트랜지스터(P1)와 NMOS트랜지스터(N4) 및, 상기 PMOS트랜지스터(P1)와 NMOS트랜지스터(N4) 사이에 접속되고 상기 바이어스 제공부(15a)로부터의 바이어스값에 따라 컨덕턴스의 변화를 일으켜 출력단(nd3)의 전위를 가변시키는 NMOS트랜지스터(N5)를 구비한다. 상기 출력단(nd3)에는 상기의 지연기(10a∼10c)와 동일한 구조의 저항(R4)과 인버터(IV7) 및 모스 캐패시터(C4)가 접속된다.
상기 바이어스 제공부(15a)는 온도가 상승할 수록 NMOS트랜지스터(N1, N2, N3)의 문턱전압(Vt)이 감소하는 특징을 이용한 구성으로서, 온도가 상승할 수록 상기 NMOS트랜지스터(N1, N2, N3)의 문턱전압(Vt)을 감소시켜 노드(nd2)의 전위를 낮추게 되고 이를 게이트로 사용하는 지연시간 출력부(15b)내의 NMOS트랜지스터(N5)의 컨덕턴스역시 감소하게 되므로, 결국 지연시간 출력부(15b)에서 출력되는 신호(stb)의 지연시간은 증가하는 방향이 된다.
즉, 도 3의 시뮬레이션 결과도를 참조하여 보면, 상기 지연부(10)에서 출력되는 각 신호들(out1, out2, out3)은 온도변화가 발생하더라도 거의 무관하게 자신들만의 지연시간을 가짐을 알 수 있고, 상기 가변지연부(15)에서 출력되는 신호(stb)는 온도가 상승할 수록 지연시간이 증가함을 알 수 있다. 상기 신호(stb)의 가변적인 지연시간은 온도변화에 따라 상기 신호(out1, out2, out3)의 지연시간 사이를 가지게 된다.
본 발명의 실시예에서는 상기 바이어스 제공부(15a)를 NMOS트랜지스터(N1, N2, N3)와 저항(R5)으로 구성된 바이어스단으로 구현하였으나, 저항 및 직렬 접속된 복수의 PMOS트랜지스터로 구성된 바이어스단으로 구현하여도 되고, 이 경우 상기 PMOS트랜지스터(P1)와 출력단(nd3) 사이에는 상기 PMOS트랜지스터(P1)와 직렬로 접속되고 자신의 게이트로 상기 저항 및 복수의 PMOS트랜지스터에 의해 전압분배된 전압을 입력받는 PMOS트랜지스터가 부가적으로 필요하다. 또한, 상기 두개의 바이어스단을 모두 사용하여도 무방하다.
도 2에서, 상기 신호조합부(20)는 상기 제 1지연기(10a)의 출력신호(out1)가 상기 지연시간 출력부(15b)의 출력신호(stb)보다 먼저 하이레벨로 천이되는 시점의 하이값을 온도범위 지정신호(over_25)로 하여 셀프 리프레쉬가 종료되는 시점(즉, 셀프 리프레쉬 모드 진입신호(SREFt20)가 다시 로우레벨로 떨어지는 시점)까지 유지하는 낸드 게이트(NA1, NA2)와 인버터(IV8)로 형성된 제 1래치(20a)와, 상기 제 2지연기(10b)의 출력신호(out2)가 상기 지연시간 출력부(15b)의 출력신호(stb)보다 먼저 하이레벨로 천이되는 시점의 하이값을 온도범위 지정신호(over_50)로 하여 셀프 리프레쉬가 종료되는 시점까지 유지하는 낸드 게이트(NA3, NA4)와 인버터(IV9)로 형성된 제 2래치(20b) 및, 상기 제 3지연기(10c)의 출력신호(out3)가 상기 지연시간 출력부(15b)의 출력신호(stb)보다 먼저 하이레벨로 천이되는 시점의 하이값을 온도범위 지정신호(over_75)로 하여 셀프 리프레쉬가 종료되는 시점까지 유지하는 낸드 게이트(NA5, NA6)와 인버터(IV10)로 형성된 제 3래치(20c)로 구성된다.
그리고, 상기 지연시간 출력부(15b)의 출력신호(stb)가 로우에서 하이레벨로 천이되는 시점이 상기 제 1지연기(10a)의 출력신호(out1)가 로우에서 하이레벨로 천이되는 시점에 비해 빠를 경우에는 상기 온도범위 지정신호(over_25)는 계속 로우레벨을 유지한다. 이는 상기 출력신호(out2, out3)와 상기 출력신호(stb)의 경우에도 적용된다.
상기 온도범위 지정신호(over_25)가 셀프 리프레쉬 모드 진입신호(SREFt20)의 입력후에 하이레벨로 되면 현재의 온도가 25℃이상임을 의미하고, 상기 온도범위 지정신호(over_50)가 셀프 리프레쉬 모드 진입신호(SREFt20)의 입력후에 하이레벨로 되면 현재의 온도가 50℃이상임을 의미하며, 상기 온도범위 지정신호(over_75)가 셀프 리프레쉬 모드 진입신호(SREFt20)의 입력후에 하이레벨로 되면 현재의 온도가 75℃이상임을 의미한다.
도 1에서, 셀프 리프레쉬 주기 조절수단(60)은 셀프 리프레쉬 모드 진입신호(SREFt20)의 입력에 의해 동작인에이블되어 일정주기(예컨대, 8μs)의 클럭을 출력하는 발진부(35)와; 상기 발진부(35)로부터의 클럭을 소정주기(예컨대, 16μs)의 클럭으로 변환하여 출력하는 제 1리플 카운터(45)와, 상기 제 1리플 카운터(45)로부터의 클럭을 소정주기(예컨대, 32μs)의 클럭으로 변환하여 출력하는 제 2리플 카운터(55)와, 상기 제 2리플 카운터(55)로부터의 클럭을 소정주기(예컨대, 64μs)의 클럭으로 변환하여 출력하는 제 3리플 카운터(65)로 된 카운터부 및; 상기 발진부(35) 및 상기 제 1∼3리플 카운터(45, 55, 65)로부터의 클럭에 대해 온도범위 지정신호(over_75, per_×2, per_×4, per_×8)를 기초로 주기조절하여 셀프 리프레쉬신호(osc_N)로서 출력하는 출력부(75)를 구비한다.
상기 온도범위 지정신호(per_×8)는 하이레벨일 경우 현재의 동작온도가 25℃이하임을 알리는 신호로서, 도 4a에 도시된 바와 같이 온도범위 지정신호(over_25, over_50, over75; 전부 로우레벨)를 입력받아 노어처리하는 단일의 노어 게이트(NOR1)에 의해 얻어진다. 상기 온도범위 지정신호(per_×4)는 하이레벨일 경우 현재의 동작온도가 25℃∼50℃ 사이임을 알리는 신호로서, 도 4b에 도시된 바와 같이 인버터(IV11)에 의해 로우레벨로 반전된 온도범위 지정신호(over_25)와 정(+; 로우레벨)의 온도범위 지정신호(over_50, over75)를 입력받아 노어처리하는 단일의 노어 게이트(NOR2)에 의해 얻어진다. 상기 온도범위 지정신호(per_×2)는 하이레벨일 경우 현재의 동작온도가 50℃∼75℃ 사이임을 알리는 신호로서, 도 4c에 도시된 바와 같이 인버터(IV12, IV13)에 의해 각각 로우레벨로 반전된 온도범위 지정신호(over_25, over_50)와 정(+; 로우레벨)의 온도범위 지정신호(over75)를 입력받아 노어처리하는 단일의 노어 게이트(NOR3)에 의해 얻어진다.
본원 발명의 경우 카운터부에서는 주기가 8μs, 16μs, 32μs, 64μs인 클럭을 발생키도록 하였으나, 이는 필요에 따라 다른 주기의 클럭이 발생되도록 하여도 무방하다.
상기 출력부(75)는 상기 발진부(35)에서 출력되는 클럭과 상기 온도범위 지정신호(over_70)를 입력받아 낸드처리하는 제 1낸드 게이트(ND1)와, 상기 제 1리플 카운터(45)에서 출력되는 클럭과 상기 온도범위 지정신호(per_×2)를 입력받아 낸드처리하는 제 2낸드 게이트(ND2)와, 상기 제 2리플 카운터(55)에서 출력되는 클럭과 상기 온도범위 지정신호(per_×4)를 입력받아 낸드처리하는 제 3낸드 게이트(ND3)와, 상기 제 3리플 카운터(65)에서 출력되는 클럭과 상기 온도범위 지정신호(per_×8)를 입력받아 낸드처리하는 제 4낸드 게이트(ND4) 및, 상기 제 1∼4낸드 게이트(ND1, ND2, ND3, ND4)의 출력신호를 입력받아 낸드처리하여 최종적인 셀프 리프레쉬신호(osc_N)로서 출력하는 제 5낸드 게이트(ND5)로 구성된다.
이어, 상기와 같이 구성된 본 발명의 실시예에 따른 셀프 리프레쉬 주기 제어장치의 동작에 대해 설명하면 다음과 같다.
셀프 리프레쉬 모드 진입신호(SREFt20)가 온도검출수단(30)으로 입력되면 지연부(10)에서는 그 셀프 리프레쉬 모드 진입신호(SREFt20)에 대해 일정한 지연시간을 갖는 신호(out1, out2, out3)를 출력하고, 가변지연부(15)에서는 온도변화에 따라 가변적인 지연시간을 갖는 신호(stb)를 출력하게 된다.
즉, 온도가 상승하게 되면 바이어스 제공부(15a)내의 NMOS트랜지스터(N1, N2, N3)내의 문턱전압(Vtn)이 감소하게 되는데, 노드(nd2) = Vdd+3Vtn이므로 온도가 상승함에 따라 상기 문턱전압(Vtn)이 감소하고 그에 따라 상기 노드(nd2)의 전위는 낮아지며, 이를 게이트 전위로 사용하는 NMOS트랜지스터(N5)의 컨덕턴스 역시 감소하여 상기 신호(stb)의 지연량(즉, 셀프 리프레쉬 모드 진입신호(SREFt20)에서 신호(stb)까지의 지연시간)이 증가하게 된다.
예를 들어, 온도가 25℃이하인 경우 도 5에서와 같은 파형이 출력되는데, 이 경우 지연부(10)의 출력신호(out1, out2, out3)가 모두 로우레벨일 때 가변지연부(15)의 출력신호(stb)가 하이레벨로 천이하게 되므로 노드(nd4, nd5, nd6; 도 2 참조)는 상기 출력신호(stb)가 천이하는 시점의 하이값이 래치되고, 이는 셀프 리프레쉬를 종료하는 시점(즉, 셀프 리프레쉬 모드 진입신호(SREFt20)가 다시 로우레벨로 떨어질 때)까지 유지된다. 그에 따라, 상기 온도검출수단(30)에서 출력되는 온도범위 지정신호(over_25, over_50, over_75)는 모두 로우레벨이 되고 셀프 리프레쉬동작을 수행하는 현재의 온도가 25℃이하임을 검출하게 된다.
한편, 온도가 상승하여 60℃일 때를 가정하면 도 6에 예시된 바와 같이 상기 지연부(10)에서 출력되는 신호(out1, out2, out3)의 지연은 온도상승과는 무관하게 거의 일정한 지연시간을 갖고, 상기 가변지연부(15)에서 출력되는 신호(stb)의 지연은 많이 커지게 된다. 이 경우, 온도검출수단(30)에서의 출력신호인 온도범위 지정신호(over_75)만 로우레벨을 유지하고, 온도범위 지정신호(over_25, over_50)는 하이레벨이 되어 현재의 온도가 50℃∼75℃사이임을 검출하게 된다.
이와 같이 온도검출수단(30)에서 출력되는 온도범위 지정신호(over_25, over_50, over_75)는 셀프 리프레쉬 주기 조절수단(60)으로 제공되고, 상기 셀프 리프레쉬 주기 조절수단(60)는 그 온도범위 지정신호(over_25, over_50, over_75)를 이용하여 셀프 리프레쉬 주기를 조절하게 된다.
즉, 셀프 리프레쉬 주기 조절수단(60)내의 발진부(35)는 하이레벨의 셀프 리프레쉬 모드 진입신호(SREFt20)가 입력됨에 따라 발진하여 주기가 8μs인 클럭을 출력하고, 이 클럭은 후단의 제 1리플 카운터(45)로 입력되어 2배의 주기(16μs)를 갖는 클럭으로 변환되어 출력되며, 제 2리플 카운터(55)를 통해서는 주기가 32μs인 클럭이 출력되며, 제 3리플 카운터(65)를 통해서는 주기가 64μs인 클럭이 출력된다.
그리고, 상기 발진부(35) 및 제 1∼3리플 카운터(45∼65)에서의 클럭은 각각 출력부(75)내의 해당 제 1∼4낸드 게이트(ND1, ND2, ND3, ND4)의 일입력단으로 입력되고, 그 제 1∼4낸드 게이트(ND1, ND2, ND3, ND4)의 다른 입력단에는 온도범위 지정신호(over_75, per_×2, per_×4, per_×8)가 각각 입력되어 낸드처리되고 나서 제 5낸드 게이트(ND5)를 통해 셀프 리프레쉬 신호(osc_N; 주기조절된 신호임)가 출력된다. 상기 셀프 리프레쉬 신호(osc_N)는 상승 엣지를 이용하여 만들게 되는데, 온도가 75℃이상일 때는 기본주기가 8μs인 발진부(35)로부터의 클럭을 셀프 리프레쉬 신호(osc_N)로 사용하고, 온도가 50℃∼75℃에서는 주기가 16μs인 제 1리플 카운터(45)로부터의 클럭을 셀프 리프레쉬 신호(osc_N)로 사용하며, 온도가 25℃∼50℃에서는 주기가 32μs인 제 2리플 카운터(55)로부터의 클럭을 셀프 리프레쉬 신호(osc_N)로 사용하고, 온도가 25℃이하에서는 주기가 64μs인 제 3리플 카운터(65)로 부터의 클럭을 셀프 리프레쉬 신호(osc_N)로 사용한다.
이상 설명한 바와 같은 본 발명에 의하면, 온도에 따라 지연변화량이 다른 회로를 이용하여 온도를 감지하고 이 감지신호를 이용하여 셀프 리프레쉬 주기를 조절함으로써 셀프 리프레쉬 전류를 줄이게 된다.
한편 본 발명은 상술한 실시예로만 한정되는 것이 아니라, 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있다.
도 1은 본 발명의 실시예에 따른 셀프 리프레쉬 주기 제어장치의 구성을 나타낸 도면,
도 2는 도 1에 도시된 온도검출수단의 내부회로도,
도 3은 도 2에 도시된 온도검출수단내의 지연신호출력단의 시뮬레이션 결과도,
도 4a 내지 도 4c는 도 1에 도시된 온도범위 지정신호를 생성하는 회로도,
도 5는 도 2에 도시된 지연부와 가변지연부의 출력신호의 예를 나타낸 파형도,
도 6은 도 2에 도시된 온도검출수단에서 출력되는 온도범위 지정신호의 예를 나타낸 파형도이다.
< 도면의 주요부분에 대한 부호의 설명>
10 : 지연부 15 : 가변지연부
20 : 신호조합부 30 : 온도검출수단
35 : 발진부 45 : 제 1리플 카운터
55 : 제 2리플 카운터 60 : 셀프 리프레쉬 주기 조절수단
65 : 제 3리플 카운터 75 : 출력부

Claims (9)

  1. 셀프 리프레쉬 모드로 진입함에 따라 반도체 소자의 동작온도를 검출하여 다수개의 온도범위 지정신호를 출력하는 온도검출수단, 및
    상기 다수개의 온도범위 지정신호에 따라 현재의 셀프 리프레쉬 주기를 조절하는 셀프 리프레쉬 주기 조절수단을 구비하고,
    상기 온도검출수단은
    셀프 리프레쉬 모드 진입신호의 입력에 따라 일정한 지연시간을 갖는 다수개의 신호를 출력하는 지연부;
    반도체 소자의 동작온도변화에 따라 가변적인 바이어스 값을 제공하고, 상기 셀프 리프레쉬 모드 진입신호가 입력됨에 따라 상기 바이어스 값에 대응하는 지연시간을 갖는 신호를 출력하는 가변지연부; 및,
    상기 지연부와 가변지연부로부터 인가되는 신호를 조합하여 온도범위를 나타내는 상기 다수개의 온도범위 지정신호를 선택적으로 활성화시키는 신호조합부를 구비하는 것을 특징으로 하는 셀프 리프레쉬 주기 제어장치.
  2. 제 1항에 있어서, 상기 지연부에서 출력되는 상기 다수개의 신호는 지연시간이 상호 차등적인 것을 특징으로 하는 셀프 리프레쉬 주기 제어장치.
  3. 제 1항에 있어서,
    상기 가변지연부는 온도변화에 따라 상기 가변적인 바이어스값을 제공하는 바이어스 제공부와, 상기 셀프 리프레쉬 모드 진입신호의 입력시 상기 바이어스 제공부로부터의 바이어스값에 따라 가변적인 지연시간을 갖는 신호를 출력하는 지연시간 출력부로 구성되는 것을 특징으로 하는 셀프 리프레쉬 주기 제어장치.
  4. 제 3항에 있어서,
    상기 바이어스 제공부는 상호 직렬접속된 다수의 NMOS소자와 저항으로 구성되는 것을 특징으로 하는 셀프 리프레쉬 주기 제어장치.
  5. 제 4항에 있어서,
    상기 지연시간 출력부는 입력되는 셀프 리프레쉬 모드 진입신호에 의해 상반되게 온/오프스위칭동작하는 상호 직렬접속된 PMOS소자와 NMOS소자 및, 상기 PMOS소자와 NMOS소자 사이에 접속되고 상기 바이어스 제공부로부터의 바이어스값에 따라 출력단의 전위를 가변시키는 NMOS소자를 구비하는 것을 특징으로 하는 셀프 리프레쉬 주기 제어장치.
  6. 제 1항에 있어서,
    상기 신호조합부는 낸드 게이트형 래치로 구성되는 것을 특징으로 하는 셀프 리프레쉬 주기 제어장치.
  7. 제 1항에 있어서,
    상기 셀프 리프레쉬 주기 조절수단은 셀프 리프레쉬 모드 진입신호의 입력에 의해 동작인에이블되어 일정주기의 클럭을 출력하는 발진부와, 상기 발진부로부터의 클럭을 입력받아 일정배수의 주기를 갖는 클럭으로 만들어 출력하는 카운터부와, 상기 발진부 및 카운터부로부터의 클럭에 대해 상기 온도범위 지정신호를 기초로 주기조절하여 셀프 리프레쉬신호로서 출력하는 출력부를 구비하는 것을 특징으로 하는 셀프 리프레쉬 주기 제어장치.
  8. 제 7항에 있어서,
    상기 출력부는 상기 발진부로부터의 클럭과 상기 온도범위 지정신호를 입력받아 디코딩하는 제 1디코딩소자와, 상기 카운터부로부터의 클럭과 상기 온도범위 지정신호를 입력받아 디코딩하는 제 2디코딩소자 및, 상기 제 1 및 제 2디코딩소자의 출력신호를 입력받아 디코딩하는 제 3디코딩소자를 구비하는 것을 특징으로 하는 셀프 리프레쉬 주기 제어장치.
  9. 제 8항에 있어서,
    상기 제 1 내지 제 3디코딩소자는 각각 낸드 게이트인 것을 특징으로 하는 셀프 리프레쉬 주기 제어장치.
KR1019980043590A 1998-10-19 1998-10-19 셀프 리프레쉬 주기 제어장치 KR100546164B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980043590A KR100546164B1 (ko) 1998-10-19 1998-10-19 셀프 리프레쉬 주기 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980043590A KR100546164B1 (ko) 1998-10-19 1998-10-19 셀프 리프레쉬 주기 제어장치

Publications (2)

Publication Number Publication Date
KR20000026172A KR20000026172A (ko) 2000-05-15
KR100546164B1 true KR100546164B1 (ko) 2007-12-31

Family

ID=19554447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980043590A KR100546164B1 (ko) 1998-10-19 1998-10-19 셀프 리프레쉬 주기 제어장치

Country Status (1)

Country Link
KR (1) KR100546164B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
KR20040019151A (ko) * 2002-08-26 2004-03-05 주식회사 하이닉스반도체 온도보상 셀프 리프레쉬 기본주기 발생회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05266658A (ja) * 1992-01-21 1993-10-15 Matsushita Electric Ind Co Ltd 温度検知回路およびダイナミック・ランダムアクセス・メモリ装置
KR950004274A (ko) * 1993-07-14 1995-02-17 김주용 반도체 소자의 전하 펌핑 회로
KR950010624A (ko) * 1993-09-17 1995-04-28 배순훈 동영상(Motion Image) 압축방법 및 장치
KR19980015460A (ko) * 1996-08-21 1998-05-25 김광호 온도 감지기를 구비한 전압 제어 오실레이터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05266658A (ja) * 1992-01-21 1993-10-15 Matsushita Electric Ind Co Ltd 温度検知回路およびダイナミック・ランダムアクセス・メモリ装置
KR950004274A (ko) * 1993-07-14 1995-02-17 김주용 반도체 소자의 전하 펌핑 회로
KR950010624A (ko) * 1993-09-17 1995-04-28 배순훈 동영상(Motion Image) 압축방법 및 장치
KR19980015460A (ko) * 1996-08-21 1998-05-25 김광호 온도 감지기를 구비한 전압 제어 오실레이터

Also Published As

Publication number Publication date
KR20000026172A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
US7459983B2 (en) Temperature detecting semiconductor device
KR100319416B1 (ko) Dll회로및그것을내장한메모리디바이스
US7642815B2 (en) Sense amplifier
US7120549B2 (en) Temperature compensated self-refresh (TCSR) circuit having a temperature sensor limiter
EP1858163B1 (en) Oscillator circuit generating oscillating signal having stable cycle
KR20010017019A (ko) 더미 비트 라인을 이용한 전류 센스 앰프 회로
KR100317317B1 (ko) 반도체입력장치의셋업/홀드타임제어회로
US9659667B2 (en) Circuit for reading one time programmable memory
US20030085748A1 (en) Clock generator to control a pules width according to input voltage level in semiconductor memory device
KR20000003558A (ko) 펄스발생장치
KR20200068262A (ko) 전압 강하 레벨을 검출하기 위한 반도체 장치 및 반도체 시스템
KR100546164B1 (ko) 셀프 리프레쉬 주기 제어장치
KR100576480B1 (ko) 온도 센서용 오실레이터 회로
JP4603229B2 (ja) パワーアップ信号発生回路
KR19980084077A (ko) 반도체소자의 읽기회로
US11830540B2 (en) Circuit for sensing antifuse of DRAMs
KR100693784B1 (ko) 전압레벨 검출장치 및 그를 이용한 내부전압 발생장치
KR100303921B1 (ko) 반도체메모리소자의dll회로
US6493279B2 (en) Semiconductor device capable of simple measurement of oscillation frequency
US20020017688A1 (en) Semiconductor memory circuit
KR20040083342A (ko) 반도체집적회로
KR20080021393A (ko) 반도체 장치의 오실레이터
KR100289647B1 (ko) 기준전압 발생회로
US20060146624A1 (en) Current folding sense amplifier
KR100231430B1 (ko) 반도체 메모리소자의 데이터출력 버퍼회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee