KR100523803B1 - 반도체 소자의 패키지 및 그 제조 방법 - Google Patents

반도체 소자의 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100523803B1
KR100523803B1 KR10-2003-0008966A KR20030008966A KR100523803B1 KR 100523803 B1 KR100523803 B1 KR 100523803B1 KR 20030008966 A KR20030008966 A KR 20030008966A KR 100523803 B1 KR100523803 B1 KR 100523803B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor
package
resin
transparent electrode
Prior art date
Application number
KR10-2003-0008966A
Other languages
English (en)
Other versions
KR20040073040A (ko
Inventor
박익성
Original Assignee
박익성
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박익성 filed Critical 박익성
Priority to KR10-2003-0008966A priority Critical patent/KR100523803B1/ko
Priority to PCT/KR2004/000297 priority patent/WO2004073075A1/en
Publication of KR20040073040A publication Critical patent/KR20040073040A/ko
Application granted granted Critical
Publication of KR100523803B1 publication Critical patent/KR100523803B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Abstract

반도체 소자의 패키지 및 그 제조 방법에 관한 것으로, 그 목적은 공정이 단순하고 짧은 시간 내에 저렴한 비용으로 반도체 소자를 패키지하고, 발광소자의 발광효율이 향상되고 더욱 소형화된 패키지 구조 및 그 제조 방법을 제공하는 것이다. 이를 위해 본 발명에서는 인쇄회로기판 상에 장착된 반도체 칩; 인쇄회로기판에 형성된 외부전극; 반도체 칩에 전력을 공급하기 위해, 외부전극과 연결되도록 반도체 칩의 상면 상에 형성된 투명전극; 및 투명전극의 상부에 형성된 몰딩수지를 포함하여 반도체 소자의 패키지를 형성하며, 이로써 와이어 본딩 패드 또는 플립칩용 본딩 패드와 같이 도전성의 불투명한 본딩 패드가 없이 패키지를 제조하는 것을 특징으로 한다.

Description

반도체 소자의 패키지 및 그 제조 방법 {Package of semiconductor device and fabrication method thereof}
본 발명은 반도체 소자의 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 투명전극을 이용하여 발광 다이오드(light emitting diode : LED)와 외부리드를 전기적으로 연결하는 반도체 패키지 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 패키지는 반도체 칩을 리드 프레임(lead frame)에 의하여 지지하고 이를 인쇄회로기판과 같은 외부 기판에 장착하여, 반도체 칩과 외부 기판을 연결하는 기능을 한다.
이와 같은 반도체 패키지는 그 구조나 기능에 따라 여러 가지로 구분되는데, 그 중에서 제품 대응성이 우수한 와이어 본딩 방식이 가장 많이 사용되고 있다.
도 1에는 특정파장의 가시광이 발산되는 LED 소자가 형성된 반도체 칩을 와이어 본딩 방식에 의해 패키징한 것이 도시되어 있다.
도 1에 도시된 바와 같은 패키징을 위해서는, 먼저 인쇄회로기판(1)에 금속물질로 이루어진 제1본딩패드(2)를 형성하고, 반도체 칩(3)에 제2본딩패드(4)를 형성한 후, 인쇄회로기판(1) 상에 반도체 칩(3)을 은 페이스트(Ag paste)(5) 등을 접착제로 사용하여 실장한다.
이어서, 금 등으로 이루어진 와이어(6)를 이용하여 인쇄회로기판(1)의 제1본딩패드(2)와 반도체 칩(3)의 제2본딩패드(4)를 서로 연결하는, 이른바 와이어 본딩 공정을 수행한다.
다음, 몰딩수지(7)로 밀봉하여 패키지를 완성한다.
이와 같이 종래에는 본딩패드를 형성하기 위해 사진식각공정을 수행한다. 그러나, 사진식각공정을 수행하기 위해서는 감광막 도포, 노광, 현상, 감광막 제거, 및 세정의 단계를 순차적으로 수행해야하므로 공정이 복잡하고 시간이 많이 소요되는 문제점이 있다.
특히 사진식각공정은 노광기, 스핀 코팅기, 현상기, 습식식각장비 등 고가의 장비를 필요로 하기 때문에, 공정 비용이 많이 드는 문제점이 있다.
또한, 불투명한 본딩패드가 반도체 칩의 상면에서 차지하는 면적은 발광에 기여하지 못하기 때문에 발광소자의 휘도에 한계가 있는 단점이 있다.
이를 극복하고자 가능한 한 본딩패드를 작게 만들고자 하며, 따라서, 본딩패드는 칩 상면의 국부적인 소정영역에 형성된다. 그러나, 이로 인해 전류의 흐름이 본딩패드와 가까운 부분에 집중되어 칩 상면의 전체 면적에 걸쳐서 골고루 퍼지지 못하고 불균일하므로 소자의 발광효율이 떨어지는 문제점이 있다.
결과적으로 와이어 본딩 방식에 의해 제조되는 반도체 패키지는 실제적인 발광소자인 반도체 칩에 비해 훨씬 크게 제작되므로, 더욱 소형화된 패키지가 요구되고 있는 실정이다.
이러한 패키지의 경박단소에 대한 요구에 따라, 지금까지 일반적으로 사용되어 오던 와이어 본딩방법과 다른 플립칩(flip chip) 패키지가 개발되었다. 플립칩 패키지는 말 그대로 칩을 뒤집어서 기판 위에 붙인 방식으로서, 칩의 입출력 패드 배치에 일치하는 접속패드를 구비한 기판 위에 칩을 서로 마주보도록 접착하고 보호막을 형성시키는 방식으로 제조한다.
이러한 플립칩 패키지는 종래의 와이어 본딩을 대신하여 칩의 본딩 패드 상에 추가로 형성시킨 도전성의 범프를 개입시킨다.
그러나, 플립칩 패키지에서도 본딩패드를 형성하기 위해 사진식각공정을 수행하여야 하므로, 공정이 복잡하고 시간과 비용이 많이 소요되는 문제점이 있으며, 전류 흐름의 불균일성으로 인해 발광효율이 저하되는 문제점이 여전히 남아있다.
본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로서, 그 목적은 공정이 단순하고 짧은 시간 내에 저렴한 비용으로 반도체 소자를 패키지하는 것이다.
본 발명의 다른 목적은 발광소자의 발광효율이 향상된 패키지 구조 및 그 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 소형화된 발광소자 패키지를 제공하는 것이다.
상술한 바와 같은 목적을 달성하기 위하여 본 발명에서는 반도체 칩의 상면 상에 투명전극을 형성하며, 와이어 본딩 패드 또는 플립칩용 본딩 패드와 같이 도전성의 불투명한 본딩 패드가 없이 패키지를 제조하는 것을 특징으로 한다.
즉, 본 발명에 따른 반도체 소자의 패키지는, 인쇄회로기판 상에 장착된 반도체 칩; 인쇄회로기판에 형성된 외부전극; 반도체 칩에 전력을 공급하기 위해, 외부전극과 연결되도록 반도체 칩의 상면 상에 형성된 투명전극; 및 투명전극의 상부에 형성된 몰딩수지를 포함하여 이루어진다.
이하, 본 발명에 따른 반도체 소자의 패키지 및 그 제조 방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 반도체 소자 패키지를 도시한 단면도이다. 이에 도시된 바와 같이, 인쇄회로기판(11) 상에는 은 페이스트(Ag paste)(12)와 같은 전도성 수지로 이루어진 접착물질을 매개로 하여 반도체 칩(13)이 장착되어 있다.
인쇄회로기판(11)에는 반도체 칩(13)에 전력을 공급하기 위한 외부전극(17, 18)이 형성되어 있다.
도 2에 도시된 본 발명의 일 실시예에서는 반도체 칩(13)으로서 p-n 접합 구조를 가져 가시광을 발산하는 발광다이오드(LED : light emitting diode)를 장착하며, 이 경우 p층과 n층 각각에 전력을 공급하기 위해, 즉 p-n 접합 구조의 상부로 전력을 공급하는 제1외부전극(17)과 p-n 접합 구조의 하부로 전력을 공급하는 제2외부전극(18)이 형성되어 있다.
반도체 칩(13)의 상면 상에는 제1외부전극(17)과 연결된 투명전극(15)이 형성되어 있다.
투명전극(15)으로는 아이티오(ITO : indium tin oxide) 등 통상적으로 사용하는 투명 전도성 소재를 사용하면 되며, 특정 물질로 한정할 필요는 없다. 또한 투명전극(15)을 필름 형태로 한정할 필요도 없으며, 투명한 전도성 고분자 물질로 형성할 수도 있다.
이 때, 반도체 칩(13)의 측면에는 절연특성의 향상을 위해 비전도성 물질로 이루어진 매립수지(14)가 형성될 수 있다.
매립수지(14)는 가시광, 자외선, 또는 적외선을 투과하는 물질로 이루어질 수도 있으나, 반드시 이에 한정될 필요는 없으며, 유백색을 띄는 물질로 이루어질 수도 있다.
이러한 매립수지(14)는 반도체 칩(13)의 측면 상에 형성되는 것이 바람직하나, 형성과정 중에 측면을 포함하여 측면과 인접한 상면의 소정영역 상에까지 형성되기가 쉽다.
이와 같이 매립수지(14)가 형성될 경우, 투명전극(15)은 매립수지(14)를 포함하여 반도체 칩(13)의 상면 상에 형성되는 것이 바람직하다.
투명전극(15)의 상부에는 몰딩수지(16)가 형성되어 있는데, 이 때 몰딩수지(16)는 발광다이오드의 휘도 향상을 위해 가시광, 자외선, 또는 적외선을 투과하는 물질로 이루어지는 것이 바람직하다.
또한, 투명전극(15)과 반도체 칩(13)이 접촉하는 계면이나, 투명전극(15)과 매립수지(14)가 접촉하는 계면, 또는 이 두 계면 모두에 접착력을 강화시키기 위한 접착유도층(미도시)이 형성될 수도 있다.
도 3은 본 발명의 다른 실시예에 따른 반도체 소자 패키지를 도시한 단면도로서, 여기서는 반도체 칩(23)이 복수개 형성된 것이 일 실시예와의 차이점이다.
즉, 인쇄회로기판(21) 상에는 은 페이스트(Ag paste)(22)와 같은 전도성 수지로 이루어진 접착물질을 매개로 하여 복수개의 반도체 칩(23)이 장착되어 있고, 복수개의 반도체 칩(23)의 측면 상에는 비전도성 물질로 이루어진 매립수지(24)가 형성되어 이웃하는 반도체 칩(23) 사이의 공간을 매립한다.
매립수지(24) 및 반도체 칩(23) 상면 상에는 투명전극(25)이 형성되어 있다.
이 때, 복수개의 반도체 칩(23) 사이에 칩(23)으로부터 발산되는 빛을 집중시키는 반사체(27)를 설치할 수도 있으며, 이 경우 매립수지(24)가 반사체(27)를 제외한 이웃하는 반도체 칩(23) 사이의 공간을 매립하며, 투명전극(25)은 반사체(27), 매립수지(24), 및 반도체 칩(23)의 상면 상에 형성되는 것이 바람직하다.
이하, 상술한 바와 같은 본 발명에 따른 반도체 소자의 패키지 제조 방법에 대해 상세히 설명한다.
먼저, 도 2에 도시된 바와 같은 본 발명의 일 실시예에 따른 반도체 소자 패키지를 제조하기 위해서는, 인쇄회로기판(11) 상에 은 페이스트(Ag paste)(12)와 같은 전도성 수지를 접착물질로 이용하여 반도체 칩(13)을 장착한 후, 반도체 칩(13)에 전력을 공급하기 위한 외부전극(17, 18)을 인쇄회로기판(11)에 형성한다.
본 발명의 일 실시예에서는 반도체 칩(13)으로서 p-n 접합 구조를 가져 가시광을 발산하는 발광다이오드(LED : light emitting diode)를 장착하며, 이 경우 p층과 n층 각각에 전력을 공급하기 위해, 즉 p-n 접합 구조의 상부로 전력을 공급하는 제1외부전극(17)과 p-n 접합 구조의 하부로 전력을 공급하는 제2외부전극(18)을 형성한다.
여기서, 발광다이오드로는 가시광, 자외선, 적외선 중의 어느 하나를 발산시키는 소자를 사용할 수 있다.
다음, 투명전극(15)을 제1외부전극(17)과 연결되도록 반도체 칩(13)의 상면 상에 형성한다.
투명전극(15)을 형성하는 방법으로는 통상적인 스퍼터링(sputtering) 방법을 이용할 수도 있으나, 이에 한정할 필요는 없고, 필름 형성 방법이면 어느 방법이나 가능하다. 또한, 투명전극(15)을 필름 형태로 한정할 필요도 없으며, 투명한 전도성 고분자 물질을 형성할 수도 있다.
이 때, 투명전극(15)을 형성하기에 앞서, 반도체 칩(13) 측면으로의 절연특성 향상을 위해 반도체 칩(13)의 측면 상에 비전도성 물질로 이루어진 매립수지(14)를 형성할 수 있다.
매립수지(14)로는 가시광, 자외선, 또는 적외선을 투과하는 물질을 형성할 수도 있으나, 반드시 이에 한정될 필요는 없으며, 유백색을 띄는 물질을 형성할 수도 있다.
이러한 매립수지(14)는 반도체 칩(13)의 측면 상에 형성하는 것이 바람직하나, 형성과정 중에 측면을 포함하여 측면과 인접한 상면의 소정영역 상에까지 형성되기가 쉽다.
이와 같이 매립수지(14)가 형성될 경우, 투명전극(15)은 매립수지(14)를 포함하여 반도체 칩(13)의 상면 상에 형성한다.
다음, 투명전극(15)의 상부에 몰딩수지(16)를 형성함으로써 패키지 제조를 완료한다. 이 때, 몰딩수지(16)로는 가시광, 자외선, 또는 적외선을 투과하는 물질을 형성하는 것이 바람직하다.
또한, 투명전극(15)과 반도체 칩(13)이 접촉하는 계면이나, 투명전극(15)과 매립수지(14)가 접촉하는 계면, 또는 이 두 계면 모두에 접착력을 강화시키기 위한 접착유도층(미도시)을 형성할 수도 있다.
도 3에 도시된, 본 발명의 다른 실시예에 따른 반도체 소자 패키지를 제조하기 위해서는, 인쇄회로기판(21) 상에 은 페이스트(Ag paste)(22)와 같은 전도성 수지로 이루어진 접착물질을 매개로 하여 복수개의 반도체 칩(23)을 장착하고, 복수개의 반도체 칩(23) 측면에 비전도성 물질로 이루어진 매립수지(24)를 형성하여 이웃하는 반도체 칩(23) 사이의 공간을 매립한다.
다음, 매립수지(24) 및 반도체 칩(23) 상면 상에는 투명전극(25)을 형성한다.
이 때, 복수개의 반도체 칩(23) 사이에, 칩(23)으로부터 발산되는 빛을 집중시키는 반사체(27)를 설치할 수도 있으며, 이 경우 매립수지(24)가 반사체(27)를 제외한 이웃하는 반도체 칩(23) 사이의 공간을 매립하도록 하며, 투명전극(25)은 반사체(27), 매립수지(24), 및 반도체 칩(23)의 상면 상에 형성하는 것이 바람직하다.
상술한 바와 같이, 본 발명에 따른 패키지 제조 방법에서는 별도로 본딩 패드를 형성하기 위한 사진식각공정이 생략되어 있다.
상술한 바와 같이 본 발명에서는 칩 상면 상에 투명전극을 형성하므로 별도의 본딩 패드를 형성하지 않으며, 이로 인해 종래 본딩 패드 형성을 위한 사진식각공정이 생략되기 때문에 공정이 단순화되고, 공정 시간이 단축되며, 공정 비용이 저렴한 효과가 있다.
결과적으로 투명전극은 거의 칩 상면의 전체면적에 형성되기 때문에, 종래 불투명한 본딩패드가 반도체 칩 상면의 국부적인 영역을 차지함으로 인해 휘도가 저하되었던 것에 비하여 발광 소자의 휘도가 향상되는 효과가 있다.
그리고, 전류의 흐름이 칩 상면의 전체 면적에 걸쳐서 균일하게 되므로, 소자의 발광효율이 향상되는 효과가 있다.
또한, 종래 와이어 본딩 방식에 비해 패키지를 더욱 소형화할 수 있는 효과가 있다.
도 1은 종래 와이어 본딩 방식에 의한 반도체 소자의 패키지를 도시한 단면도이고,
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 패키지를 도시한 단면도이며,
도 3은 본 발명의 다른 실시예에 따른 반도체 소자의 패키지를 도시한 단면도이다.

Claims (20)

  1. 인쇄회로기판 상에 장착되며, 가시광, 자외선, 및 적외선 중의 어느 하나를 발산하는 발광다이오드(LED : light emitting diode)로 이루어지는 반도체 칩;
    상기 반도체 칩의 양측면 상에 형성되며 비전도성 물질로 이루어진 매립수지;
    상기 인쇄회로기판에 형성된 외부전극;
    상기 반도체 칩에 전력을 공급하기 위해, 상기 외부전극과 연결되도록 상기 반도체 칩 및 매립수지들의 상면 상에 형성되는 투명전극; 및
    상기 투명전극의 상부에 형성된 몰딩수지
    를 포함하는 것을 특징으로 하는 반도체 소자의 패키지.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 매립수지는 상기 반도체 칩의 측면, 및 상기 측면과 인접한 상면의 소정영역 상에 형성되고, 상기 매립수지는 가시광, 자외선, 및 적외선 중의 어느 하나를 투과하는 물질로 이루어진 것을 특징으로 하는 반도체 소자의 패키지.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 몰딩수지는 가시광, 자외선 및 적외선 중의 어느 하나를 투과하는 물질로 이루어진 것을 특징으로 하는 반도체 소자의 패키지.
  6. 제 5 항에 있어서,
    상기 반도체 칩은 은 페이스트(Ag paste)를 포함하는 전도성 수지를 접착물질로 이용하여 상기 인쇄회로기판 상에 장착된 것을 특징으로 하는 반도체 소자의 패키지.
  7. 제 6 항에 있어서,
    상기 투명전극은 아이티오(ITO : indium tin oxide)를 포함하는 전도성의 투명한 박막 및 전도성의 투명한 수지 중의 어느 하나로 이루어진 것을 특징으로 하는 반도체 소자의 패키지.
  8. 제 5 항 내지 제 7 항 중의 어느 한 항에 있어서,
    상기 반도체 칩은 복수개이고, 상기 복수개의 반도체 칩의 측면 상에는 비전도성 물질로 이루어진 매립수지가 형성되어 상기 반도체 칩 사이의 공간을 매립하고, 상기 매립수지 및 상기 반도체 칩의 상면 상에 투명전극이 형성된 것을 특징으로 하는 반도체 소자의 패키지.
  9. 제 8 항에 있어서,
    상기 매립수지는 상기 반도체 칩의 측면, 및 상기 측면과 인접한 상면의 소정영역 상에 형성되고, 상기 매립수지는 가시광, 자외선, 및 적외선 중의 어느 하나를 투과하는 물질로 이루어진 것을 특징으로 하는 반도체 소자의 패키지.
  10. 제 9 항에 있어서,
    상기 복수개의 반도체 칩 사이에는 상기 반도체 칩으로부터 발산되는 빛을 집중시키는 반사체를 설치하여, 상기 매립수지가 상기 반사체를 제외한 반도체 칩 사이의 공간을 매립하며, 상기 반사체, 및 매립수지 및 반도체 칩의 상면 상에 투명전극이 형성된 것을 특징으로 하는 반도체 소자의 패키지.
  11. 인쇄회로기판 상에 가시광, 자외선, 및 적외선 중의 어느 하나를 발산하는 발광다이오드(LED : light emitting diode)로 이루어지는 반도체 칩을 장착하는 단계;
    상기 인쇄회로기판에 외부전극을 형성하는 단계;
    상기 반도체 칩의 양측면 상에 비전도성 물질로 이루어진 매립수지를 형성하는 단계;
    상기 반도체 칩에 전력을 공급하기 위해, 상기 외부전극과 연결되도록 상기 반도체 칩 및 매립수지들의 상면 상에 투명전극을 형성하는 단계; 및
    상기 투명전극의 상부에 몰딩수지를 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 패키지 제조 방법.
  12. 삭제
  13. 제 11 항에 있어서,
    상기 매립수지는 상기 반도체 칩의 측면, 및 상기 측면과 인접한 상면의 소정영역 상에 형성하고, 상기 매립수지로는 가시광, 자외선, 및 적외선 중의 어느 하나를 투과하는 물질을 형성하는 것을 특징으로 하는 반도체 소자의 패키지 제조 방법.
  14. 삭제
  15. 제 11 항에 있어서,
    상기 몰딩수지로는 가시광, 자외선, 및 적외선 중의 어느 하나를 투과하는 물질을 형성하는 것을 특징으로 하는 반도체 소자의 패키지 제조 방법.
  16. 제 15 항에 있어서,
    상기 반도체 칩을 장착하는 단계에서는, 은 페이스트(Ag paste)를 포함하는 전도성 수지를 접착물질로 이용하여 상기 인쇄회로기판 상에 상기 반도체 칩을 장착하는 것을 특징으로 하는 반도체 소자의 패키지 제조 방법.
  17. 제 16 항에 있어서,
    상기 투명전극으로는 아이티오(ITO : indium tin oxide)를 포함하는 전도성의 투명한 박막 및 전도성의 투명한 수지 중의 어느 하나를 형성하는 것을 특징으로 하는 반도체 소자의 패키지 제조 방법.
  18. 제 15 항 내지 제 17 항 중의 어느 한 항에 있어서,
    상기 반도체 칩을 복수개 장착하고, 상기 복수개의 반도체 칩의 측면 상에 비전도성 물질로 이루어진 매립수지를 형성하여 상기 반도체 칩 사이의 공간을 매립하고, 상기 매립수지 및 반도체 칩의 상면 상에 투명전극을 형성하는 것을 특징으로 하는 반도체 소자의 패키지 제조 방법.
  19. 제 18 항에 있어서,
    상기 매립수지는 상기 반도체 칩의 측면, 및 상기 측면과 인접한 상면의 소정영역 상에 형성하고, 상기 매립수지로는 가시광, 자외선, 및 적외선 중의 어느 하나를 투과하는 물질을 형성하는 것을 특징으로 하는 반도체 소자의 패키지 제조 방법.
  20. 제 19 항에 있어서,
    상기 복수개의 반도체 칩 사이에 상기 반도체 칩으로부터 발산되는 빛을 집중시키는 반사체를 설치하여, 상기 매립수지가 상기 반사체를 제외한 반도체 칩 사이의 공간을 매립하도록 하며, 상기 반사체, 매립수지, 및 반도체 칩의 상면 상에 투명전극을 형성하는 것을 특징으로 하는 반도체 소자의 패키지 제조 방법.
KR10-2003-0008966A 2003-02-13 2003-02-13 반도체 소자의 패키지 및 그 제조 방법 KR100523803B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0008966A KR100523803B1 (ko) 2003-02-13 2003-02-13 반도체 소자의 패키지 및 그 제조 방법
PCT/KR2004/000297 WO2004073075A1 (en) 2003-02-13 2004-02-13 Package of semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0008966A KR100523803B1 (ko) 2003-02-13 2003-02-13 반도체 소자의 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20040073040A KR20040073040A (ko) 2004-08-19
KR100523803B1 true KR100523803B1 (ko) 2005-10-25

Family

ID=32866884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0008966A KR100523803B1 (ko) 2003-02-13 2003-02-13 반도체 소자의 패키지 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR100523803B1 (ko)
WO (1) WO2004073075A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007008524A1 (de) * 2007-02-21 2008-08-28 Osram Opto Semiconductors Gmbh Strahlung emittierender Chip mit mindestens einem Halbleiterkörper
KR100878327B1 (ko) * 2007-07-06 2009-01-14 한국광기술원 웨이퍼레벨 패키징된 발광다이오드 및 그의 제조 방법
US8338317B2 (en) 2011-04-06 2012-12-25 Infineon Technologies Ag Method for processing a semiconductor wafer or die, and particle deposition device
KR100999733B1 (ko) * 2010-02-18 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
DE102010032512A1 (de) * 2010-07-28 2012-02-02 Osram Opto Semiconductors Gmbh Licht emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements
JP2013125816A (ja) * 2011-12-14 2013-06-24 Toshiba Corp 半導体発光素子
DE102015107591B4 (de) 2015-05-13 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
FR3111235A1 (fr) * 2020-06-04 2021-12-10 Aledia Dispositif optoélectronique pour affichage lumineux à parois de confinement lumineux conductrices et procédé de fabrication

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10162953A (ja) * 1996-12-03 1998-06-19 Hokuriku Electric Ind Co Ltd チップ型電界発光素子
JPH114020A (ja) * 1997-04-15 1999-01-06 Toshiba Corp 半導体発光素子及びその製造方法、並びに半導体発光装置
JPH1187779A (ja) * 1997-09-04 1999-03-30 Rohm Co Ltd チップ型発光素子
WO2001009963A1 (fr) * 1999-07-29 2001-02-08 Citizen Electronics Co., Ltd. Diode electroluminescente
JP4125848B2 (ja) * 1999-12-17 2008-07-30 ローム株式会社 ケース付チップ型発光装置

Also Published As

Publication number Publication date
KR20040073040A (ko) 2004-08-19
WO2004073075A1 (en) 2004-08-26

Similar Documents

Publication Publication Date Title
CN105895792B (zh) 发光组件
US6806583B2 (en) Light source
JP5260049B2 (ja) 反射レンズを備えたパワー発光ダイパッケージ
KR100441532B1 (ko) 반도체장치
KR101825473B1 (ko) 발광소자 패키지 및 그 제조방법
US8952404B2 (en) Light-emitting device package and method of manufacturing the light-emitting device package
US20140120641A1 (en) Flip chip light emitting device package and manufacturing method thereof
JP4988055B2 (ja) 発光ダイオードパッケージの製造方法
JP2006093697A (ja) 静電放電衝撃に対する保護機能が内蔵された高輝度発光ダイオード
KR20070035951A (ko) 발광소자
JP3328647B2 (ja) 光電子部品の製造方法
KR20120094280A (ko) 발광소자 패키지 및 그 제조방법
KR100646569B1 (ko) 발광 소자 패키지 및 그의 제조 방법
KR100523803B1 (ko) 반도체 소자의 패키지 및 그 제조 방법
KR101775428B1 (ko) 발광 소자 패키지 및 그 제조 방법
JP3604108B2 (ja) チップ型光半導体の製造方法
CN202159699U (zh) 一种芯片倒装的发光二极管
KR101192816B1 (ko) Ｌｅｄ 패키지 및 그 제조방법
KR20080005851A (ko) 발광 장치
KR101363980B1 (ko) 광 모듈 및 그 제조 방법
US10461226B2 (en) Semiconductor light emitting device packages
CN115547945A (zh) 一种封装结构及封装方法
KR100609971B1 (ko) 발광 소자 패키지 및 그의 제조 방법
TWI720338B (zh) 發光模組及發光模組的製作方法
US6998280B2 (en) Wafer packaging process of packaging light emitting diode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091020

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee