KR100522559B1 - 글리치를 억제하기 위한 필터 장치를 갖는 디지털 회로 - Google Patents

글리치를 억제하기 위한 필터 장치를 갖는 디지털 회로 Download PDF

Info

Publication number
KR100522559B1
KR100522559B1 KR10-2000-7002438A KR20007002438A KR100522559B1 KR 100522559 B1 KR100522559 B1 KR 100522559B1 KR 20007002438 A KR20007002438 A KR 20007002438A KR 100522559 B1 KR100522559 B1 KR 100522559B1
Authority
KR
South Korea
Prior art keywords
signal
input
out1
output
out2
Prior art date
Application number
KR10-2000-7002438A
Other languages
English (en)
Other versions
KR20010023781A (ko
Inventor
토아이-타이 레
에크하르트 브라쓰
마르쿠스 비블
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010023781A publication Critical patent/KR20010023781A/ko
Application granted granted Critical
Publication of KR100522559B1 publication Critical patent/KR100522559B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference

Abstract

본 발명은 글리치를 억제하기 위한 필터 장치를 갖는 디지털 회로에 관한 것이다. 본 발명에 따라, 디지털 회로는 신호 입력부(IN) 및 신호 출력부(OUT1')를 갖는다. 상기 디지털 회로는, 입력부는 신호 입력부(IN)에 접속되어 있고, 출력부(OUT1)는 스위칭 소자(SW1)를 통해 신호 출력부(OUT1')에 접속된 논리 회로 장치(S1)를 갖는다. 또한 디지털 회로는, 입력부는 신호 입력부(IN)에 접속되어 있고, 출력부는 스위칭 소자(SW1)의 제어 입력부에 접속된 필터 장치(F)를 갖는다. 상기 필터 장치(F)는 입력부에 인가되는 디지털 신호(A)의 글리치를 억제하는데 사용된다.

Description

글리치를 억제하기 위한 필터 장치를 갖는 디지털 회로 {DIGITAL CIRCUIT WITH FILTER UNIT FOR SUPPRESSING GLITCHES}
본 발명은 글리치를 억제하기 위한 필터 장치를 갖는 디지털 회로에 관한 것이다.
도 1은 공지된 회로를 보여준다. 도시된 것은, 디지털 회로의 입력부(IN)를 통해 입력 신호(A)가 제공되어야 하는 논리 회로 장치(S1, S2)이다. 논리 회로 장치(S1, S2)의 출력부(OUT1, OUT2)에 이에 상응하는 출력 신호가 나타난다. 입력 신호(A)는 경우에 따라, 출력부(OUT1, OUT2)의 신호에 작용해서는 안되는 글리치(Glitches)를 가질 수 있기 때문에, 도 1의 회로는 필터(F)를 가진다. 상기 필터(F)에 글리치에 관계된 입력 신호(A)가 제공되고, 상기 필터(F)는 글리치와 관계없는 신호(A")를 생성한다. 필터링된 신호(A")는 논리 회로 장치(S1, S2)에 제공된다.
기술된 선행 기술은, 입력 신호(A)에 대해 필터링된 신호(A")의 지연을 요구하는 필터 장치(F)의 사용으로 인해 입력 신호(A)와 출력부에서의 출력 신호(OUT1, OUT2)간의 전체 시간 지연 및 신호 전파 시간을 높아지는 단점이 있다. 출력부(OUT1)와 입력부(IN)간의 시간 지연은, 예컨대 필터 장치(F)에 의한 시간 지연과 제 논리 1 회로 장치(S1)에 의한 시간 지연을 합한 것이다.US 4,716,318 A에 서로 평행하게 배치된 두 개의 부분 저주파 통과 필터를 가지고 있는, 집적 회로용 저역 통과 필터가 공지되어 있으며, 상기 두개의 부분 저역 통과 필터는 포지티브(positive) 글리치를 필터링하기 위한 필터 및 네거티브 글리치를 필터링하기 위한 필터로 구성되며, 상기 두 필터는 출력측에서 NOR 게이트에 의해 형성된 플립플롭을 통해 서로 접속된다.
도 1은 전술한 선행 기술에 따른 집적 회로이고,
도 2는 본 발명에 따른 디지털 회로의 실시예이며,
도 3 및 도 4는 도 2의 필터 장치에 대한 실시예이고,
도 5는 도 3의 필터 장치에 대한 신호 진행이며,
도 6은 도 2에 도시된 실시예에 대한 신호 진행이다.
본 발명의 목적은, 회로의 입력 신호와 출력 신호간의 신호 전파 시간을 증가시키지 않으면서, 입력 신호의 글리치를 억제하는 디지털 회로를 제공하는 데 있다.
상기 목적은 청구항 제 1항에 따른 디지털 회로에 의해 달성된다. 본 발명의 개선예 및 실시예는 종속항에 기술되어 있다.
본 발명에 따른 디지털 회로는 신호 입력부과 적어도 두 개의 신호 출력부 사이에 적어도 두 개의 논리 회로 장치를 가지며, 상기 논리 회로 장치의 출력부는 각각의 스위칭 소자를 통해 디지털 회로의 신호 출력부 중 하나에 접속된다. 이경우, 논리 회로 장치의 입력부에서 발생하는 신호 레벨의 변동에 따라, 상기 논리 회로 장치의 출력부에서 출력 신호의 레벨 변동이 나타난다. 또한 상기 디지털 회로는, 입력부는 신호 입력부에 접속되어 있고 출력부는 스위칭 소자의 제어 입력부에 접속된 필터 장치를 가지며, 상기 필터 장치는 입력부에 인가되는 디지털 신호에 대한 글리치를 억제한다.
본 발명에 있어서, 경우에 따라 신호 입력부에서 글리치에 관계된 입력 신호가 필터링되지 않고 조합 연산(조합 논리 회로)에 사용되는 논리 회로 장치로 제공되기 때문에, 상기 논리 회로 장치의 출력부에서 발생하는 출력 신호가 글리치에 의해 영향받게 된다. 그러나 상기 논리 회로 장치에 대해 동시에 입력 신호가 필터 장치에도 제공되며, 상기 필터 장치는 필터링된 신호를 생성하는데, 상기 필터링된 신호는 입력 신호에 비해 더 적은 글리치를 갖거나, 바람직하게는 전혀 글리치를 가지지 않는다. 필터링된 신호는 스위칭 소자를 제어하는데 사용되며, 상기 스위칭 소자는 바람직하게 논리 게이트, 예컨대 AND 또는 OR 게이트이다. 필터링된 신호에 의해 스위칭 소자를 제어함으로써, 논리 회로 장치의 출력 신호에서 입력 신호의 글리치에 의해 영향받는 부분은 디지털 회로의 신호 출력부에 접속되지 않는다.
본 발명은 디지털 회로의 양 신호 출력부에서 발생되는데, 이 때 신호 입력부에서 발생하는 입력 신호의 글리치와 관계없는 출력 신호들이 이러한 신호들간의 전체 시간 지연은 논리 회로 장치를 통한 신호 전파 시간 지연보다 실질적으로 더 길지 않다. 따라서, 본 발명에 따른 디지털 회로는 도 1에 도시된 회로보다 더 신속하다.
첨부한 도면을 참고로 본 발명의 실시예를 자세히 살펴보면 하기와 같다.
도 2는 신호 입력부(IN), 제 1 신호 출력부(OUT1'), 그리고 제 2 신호 출력부(OUT2')를 갖는 디지털 회로를 보여준다. 신호 출력부(OUT1', OUT2')의 앞에 각각의 스위칭 소자(SW1, SW2)가 접속되어 있다. 제 1 스위칭 소자(SW1)는 AND 게이트이고, 제 2 스위칭 소자(SW2)는 N-채널 트랜지스터이다. 제 1 논리 회로 장치(S1)의 입력측은 신호 입력부(IN)에, 출력측은 제 1 스위칭 소자(SW1)의 입력부에 접속되어 있다. 제 2 논리 회로 장치(S2)의 입력부는 마찬가지로 신호 입력부(IN)에, 출력부는 제 2 스위칭 소자(SW2)를 통해 제 2 신호 출력부(OUT2')에 접속되어 있다.
본 실시예에서, 논리 회로 장치(S1, S2)는 조합 연산을 실시하기 위한 조합회로이다. 본 발명은 또한 다른 회로 장치에도 적용될 수 있다. 그러나 모든 논리 회로 장치(S1, S2)에는 다음과 같은 사실이 적용되어야 한다: 출력부(OUT1, OUT2)에서의 출력신호가 특정 신호 전파 시간 지연후에 신호 입력부(IN)에서 나타나는 "액티브 레벨이 높은(high active)" 입력 신호(A)의 레벨 변동에 따른 레벨 변동을 갖도록 조절된다. 도 2는 논리 회로 장치(S1, S2)가 신호 입력부(IN)에 접속되지 않은 추가 입력부를 가질 수 있다는 것을 보여준다. 또한 상기 회로 장치(S1, S2)는 추가 출력부도 가질 수 있다.
도 2는 입력부는 신호 입력부(IN)와, 출력부는 스위칭 소자(SW1, SW2)의 각각의 제어 입력부에 접속된 필터 장치(F)를 보여준다. 제 1 스위칭 소자(SW1)의 제어 입력부는 AND 게이트의 추가 입력부이다. 제 2 스위칭 소자(SW2)의 제어 입력부는 n-채널 트랜지스터의 게이트 접속부이다. 스위칭 소자(SW1, SW2)는 다른 방식으로도 구현될 수 있는데, 특히 양쪽이 동일한 타입인 경우에는 예컨대 양 쪽 모두 AND 게이트로 구현될 수 있다. 필터 장치(F)는 입력 신호(A)로부터 필터링된 신호(A")를 생성하는데 사용되며, 상기 필터링된 신호(A")에서는 경우에 따라 입력 신호(A)가 갖는 글리치가 억제된다. 상기 필터링된 신호(A")에 의해 스위칭 소자(SW1, SW2)의 제어가 이루어진다.
도 3은 도 2의 필터 장치(F)에 대한 실시예를 보여준다. 상기 필터 장치(F)는, 액티브 레벨이 높은(high) 입력 신호(A)에 나타나는 포지티브(positive) 글리치(glitches)를 필터링하기 위해 사용된다. 상기 필터 장치(F)는 AND 게이트(G)를 가지며, 상기 AND 게이트 출력부에 필터링된 신호(A")가 나타난다. AND 게이트(G)의 제 1 입력부에 입력 신호(A)가 제공된다. 상기 입력 신호(A)는 시간 지연(tD)을 갖는 지연 장치(V)에 의해, 지연된 입력 신호(A')로서 AND 게이트(G)의 제 2 입력부에 제공된다.
도 5는 도 3에 표시된 신호의 신호 진행을 나타낸 것이다. 입력 신호(A)는, 폭(tW)을 갖는 실제 유효 신호가 나타나기 전에, 우선 폭(tG)을 가지는 포지티브 글리치를 갖는다. 지연 장치(V)의 출력부에서 나타나는 지연된 신호(A')는, 입력 신호(A)에 비해 지연 장치(V)의 시간 지연(tD) 만큼 쉬프트된다. 이에 상응하여, 필터링된 신호(A")에 있어서 도시된 바와 같은 진행이 일어나며, 상기 필터링된 신호(A")는 입력 신호(A) 및 지연된 신호(A')가 높은 레벨을 가질 경우에만, 높은 레벨을 갖는다. 도 2의 스위칭 소자(SW1, SW2)는 필터링된 신호(A'')가 높은 레벨일 경우에만, 도 6에서 더 자세히 설명되는 것과 같이, 도통될 수 있다.
필터 장치(F)가 입력 신호(A)에 나타나는 글리치를 억제하기 위해, 도 3에 도시된 지연 장치(V)의 시간 지연(tD)은 글리치의 폭(tG)보다 더 커야만 한다. 더 큰 폭(tG)을 갖는 글리치는 필터 장치에 의해 억제되지 않는다. 물론, 시간 지연(tD)은 유효 신호의 폭(tW)보다 작아야 한다.
도 4는 "액티브 레벨이 낮은(low)" 입력 신호에 나타나는 네거티브(negative) 글리치를 필터링하기 위한 필터 장치(F)의 추가 실시예이다. 도 3에 따른 필터 장치(F)와의 차이는, AND 게이트 대신에 OR 게이트(G)가 사용된다는데 있다. 도 4에 따른 필터 장치(F)를 사용할 때, 경우에 따라 도 2에 도시된 스위칭 소자(SW1, SW2)의 타입이 변경된다. 또한 연산 방식에 있어서는 도 3의 필터 장치(F)에 대해 하기에 설명되는 스위칭 소자의 타입과 유사하다.
도 6은 도 2에 도시된 신호 중 몇 개의 신호 진행을 나타낸 것이다. 입력 신호(A) 및 필터링된 신호(A")는 도 5에 의해 이미 설명되었다. 또한 제 1 논리 회로 장치(S1)의 출력 신호(OUT1)의 진행은 도 6에 도시된다. 상기 출력 신호(OUT1)는 입력 신호(A)의 레벨 변동에 따른 레벨 변동을 갖는다. 입력 신호(A)에 비해, 출력 신호(OUT1)는 필터 장치(F) 및 상기 필터 장치의 지연 장치(V)에 의한 시간 지연(tD)보다 더 짧은 신호 지연(tS1)을 갖는다. 도 6은 출력 신호(OUT1)의 진행을 도시한다. 상기 출력 신호(OUT1)는 글리치에 의해 입력 신호(A)에 발생한 레벨 변동을 갖는다. 그러나, 글리치에 의해 발생한 레벨 변동은 디지털 회로의 출력(OUT1')시에는 나타나지 않는다. 왜냐하면, 이를 통해 뒤에 접속된 회로 장치의 연산이 방해받기 때문이다. 도 6에서, 신호가 제 1 회로 장치(S1)의 출력(OUT1)시 진행 시간(tS1)만큼 지연되었음을 알 수 있다.
도 6은 디지털 회로의 신호 출력부에서 일어나는, 출력 신호(OUT1')의 신호 진행을 나타낸다. 본 발명에 따라 필터링된 신호(A")를 통해 제 1 스위칭 소자(SW1)가 구동되기 때문에, 제 1 논리 회로 장치(S1)의 출력부에서 입력 신호(A)의 글리치에 의해 발생된 출력 신호(OUT1)의 레벨 변동은 신호 출력부(OUT1')에 전달되지 않는다.
도 2에 도시된 것과는 다르게, 본 발명에 따른 디지털 회로는 단지 신호 입력부(IN)에 접속된 논리 회로 장치(S1, S2)중 하나만을 가지거나 둘 이상을 가질 수 있다. 회로의 연산에 오류가 발생하지 않도록 하기 위해, 필터 장치(F)의 시간 지연(tD)은 어떠한 경우에라도, 상기 필터 장치의 논리 회로 장치(S1, S2)의 시간 지연(tS1, tS2) - 이 경우에 상기 시간 지연(tS1, tS2)은 최대값을 가짐 - 보다 더 커야만 한다. 또한, 도 5 및 도 6에 나타나 있는 입력 신호(A)의 유효 신호가 갖는 폭(tW)은 가장 오래 지속되는 논리 회로 장치(S1, S2)의 신호 전파 지연(tS1, tS2)보다 더 커야만 한다.
도 6에서 본 발명의 디지털 회로의 신호 출력부(OUT1')에서 발생하는 신호가 입력 신호(A)에 비해 전체적으로 단지 필터 장치(F)의 시간 지연(tD)만큼만 지연된다는 것을 알 수 있다(스위칭 소자(SW1)의 전파 시간을 가산하였을 경우). 따라서, 본 발명에 따른 디지털 회로는 도 1에 도시된 회로보다 더 빠르며, 도 1의 회로에서의 출력 신호(OUT1)는 입력 신호(A)에 비해 필터 장치(F)의 시간 지연(억제될 글리치의 최대 폭(tG)에 따른)과 논리 회로 장치(S1)의 신호 전파 시간을 합한 값만큼 지연된다. 본 발명에 있어서, 전체 시간 지연은 필터 장치(F)의 시간 지연(tD)과 동일하다. 상기 시간 지연(tD)은 이미 언급했듯이, 회로 장치(S1)의 전파 지연(tS1)보다 약간 더 길어야만 한다.
본 발명은 예컨대 디지털 메모리, 특히 DRAM에서 존재하는 것과 같이, 비동기식 디지털 장치의 간섭에 대한 저항을 높이기에 적합하다. 상기 DRAM의 경우에 있어서, 본 발명은 경우에 따라 글리치에 관계된 외부 신호로부터 내부 출력 인에이블 신호, 기록 인에이블 신호, CAS(열 어드레스 스트로브) 또는 RAS(행 어드레스 스트로브) 신호를 발생시키기에 적합하다.
본 발명에 있어서, 회로 장치의 전체 시간 지연이 동일할 경우 필터 장치(F)의 시간 지연(tD)은 도 1에서 설명된 선행 기술에서보다 더 길게 선택될 수 있다. 따라서 본 발명에 있어서, 회로의 전체 시간 지연이 동일할 경우, 지금까지의 경우보다 더 큰 폭(tG)의 글리치가 억제될 수 있다.
본 발명은 도 1의 회로 장치에 비해 추가 장점을 갖는다. 즉, 도 1에 도시된 회로의 출력 신호(OUT1, OUT2)에서 발생하는 레벨 변동 시점은, 단지 이에 상응하는 논리 회로 장치(S1, S2)를 통한 신호 전파 시간에 따른 것이다. 그러나, 본 발명에 있어서 신호 출력부(OUT1', OUT2')에서 발생하는 신호의 레벨 변동 시점은, 필터링된 공통의 신호(A")를 통한 스위칭 소자(SW1, SW2)의 트리거링에 의해 서로 동기화되기 때문에, 전체 장치의 시간 특성이 더 쉽게 예정될 수 있다.

Claims (4)

  1. 신호 입력부(IN) 및 적어도 두 개의 신호 출력부(OUT1',OUT2')를 갖는 디지털 회로에 있어서,
    - 상기 신호 입력부(IN)에 접속되는 입력부 및 개별 스위칭 소자(SW1; SW2)를 통해 상기 신호 출력부(OUT1', OUT2')에 접속되는 출력부(OUT1, OUT2)를 가지며, 논리 연산을 수행하기 위한 적어도 두개의 논리 회로 장치(S1, S2)를 포함하고,
    - 상기 논리 회로 장치(S1, S2)의 상기 입력부에서 발생하는 레벨 변동과 유사하게 상기 논리 회로 장치(S1, S2)의 상기 출력부(OUT1, OUT2)에서 레벨 변동이 발생하며,
    - 상기 신호 입력부(IN)에 접속되는 입력부를 가지며, 상기 입력부에 인가되는 디지털 신호(A)의 글리치(glitch)를 억제하여, 출력부에서 상기 신호를 글리치없이 출력하는 필터 장치(F)를 포함하고,
    - 상기 스위칭 소자(SW1; SW2)는 상기 필터 장치(F)의 상기 출력부에 접속되는 각각의 제어 입력부를 가지고, 상기 제어 입력부를 통해 상기 스위칭 소자(SW1; SW2)는 두 개의 동작 상태가 될 수 있으며,
    - 상기 스위칭 소자(SW1; SW2)의 제 1 동작 상태에서, 상기 스위칭 소자(SW1; SW2)의 상응하는 신호 출력부(OUT1', OUT2')에서의 신호는 상응하는 논리 회로 장치(S1, S2)의 출력부(OUT1, OUT2)에서의 신호와 일치하고,
    - 상기 스위칭 소자(SW1; SW2)의 제 2 동작 상태에서, 상기 스위칭 소자(SW1; SW2)의 상응하는 신호 출력부(OUT1', OUT2')에서의 신호는 상응하는 논리 회로 장치(S1, S2)의 출력부(OUT1, OUT2)에서의 신호와 독립적이며,
    - 상기 필터 장치(F)는 먼저 상기 신호 입력부(IN)의 상기 디지털 신호(A)의 레벨 변동 이전에 상기 스위칭 소자(SW1; SW2)를 상기 제 2 동작 상태에 고정시키고, 시간 지연(tD)후에 상기 레벨 변동이 발생하면 상기 스위칭 소자(SW1; SW2)를 상기 제 1 동작 상태로 변환하며, 상기 시간 지연(tD)은 상기 논리 회로 장치(S1, S2)의 상기 입력부와 상기 출력부(OUT1, OUT2) 사이의 신호 전파 지연(tS1)의 값이 최대일 때보다 더 긴 것을 특징으로 하는 디지털 회로.
  2. 제 1항에 있어서, 상기 필터 장치(F)는,
    - 상기 필터 장치(F)의 입력부에 접속되는 제 1 입력부,
    - 상기 지연 장치(V)를 통해 상기 필터 장치(F)의 상기 입력부에 접속되는 제 2 입력부, 및
    - 상기 필터 장치(F)의 출력부에 접속되는 출력부를 가지는 논리 게이트(G)를 포함하는 것을 특징으로 하는 디지털 회로.
  3. 제 1항 또는 제 2항에 있어서,
    상기 스위칭 소자들 중 하나(SW1)는 논리 게이트 또는 트랜지스터인 것을 특징으로 하는 디지털 회로.
  4. 삭제
KR10-2000-7002438A 1997-09-08 1998-08-24 글리치를 억제하기 위한 필터 장치를 갖는 디지털 회로 KR100522559B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19739245.8 1997-09-08
DE19739245A DE19739245C2 (de) 1997-09-08 1997-09-08 Digitale Schaltung mit einer Filtereinheit zur Unterdrückung von Störimpulsen
PCT/DE1998/002476 WO1999013573A1 (de) 1997-09-08 1998-08-24 Digitale schaltung mit einer filtereinheit zur unterdrückung von störimpulsen

Publications (2)

Publication Number Publication Date
KR20010023781A KR20010023781A (ko) 2001-03-26
KR100522559B1 true KR100522559B1 (ko) 2005-10-19

Family

ID=7841560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7002438A KR100522559B1 (ko) 1997-09-08 1998-08-24 글리치를 억제하기 위한 필터 장치를 갖는 디지털 회로

Country Status (7)

Country Link
US (1) US6389086B1 (ko)
EP (1) EP1012973B1 (ko)
JP (1) JP3926562B2 (ko)
KR (1) KR100522559B1 (ko)
DE (2) DE19739245C2 (ko)
TW (1) TW504902B (ko)
WO (1) WO1999013573A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10131708B4 (de) * 2001-06-29 2007-02-22 Infineon Technologies Ag Integrierte Schaltung zum Empfang eines Taktsignals, insbesondere für eine Halbleiterspeicherschaltung
US6891404B2 (en) * 2002-06-11 2005-05-10 Infineon Technologies Auto-adjustment of self-refresh frequency
KR100727884B1 (ko) * 2003-05-20 2007-06-14 학교법인 인하학원 디지털/아날로그 변환기의 성능 개선을 위한 글리치 억제회로
DE102004043035B4 (de) * 2004-09-06 2007-04-26 Infineon Technologies Ag Integrierter Halbleiterspeicher mit Takterzeugung
US7571202B2 (en) * 2005-09-07 2009-08-04 Via Technologies, Inc. Method and apparatus for digital noise mask filtering

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2841171C3 (de) * 1978-09-21 1984-04-26 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum Entstören von Übertragungseinrichtungen für digitale Signale, insbesondere zum Ausblenden von höherfrequenten Störimpulsen beliebiger Polarität
US4486752A (en) * 1982-03-29 1984-12-04 Rockwell International Corporation Pulse width discriminator applicable to ATC transponders
JPS61191114A (ja) 1985-02-19 1986-08-25 Nec Corp パルス発生回路
JPS61208919A (ja) * 1985-03-13 1986-09-17 Toshiba Corp 集積回路内蔵型低域通過フイルタ
US5187385A (en) * 1986-08-29 1993-02-16 Kabushiki Kaisha Toshiba Latch circuit including filter for metastable prevention
EP0309849A1 (de) * 1987-09-28 1989-04-05 Siemens Aktiengesellschaft Anordnung zur Entzerrung der Impulsbreiten eines Digitalsignals
JPH01288008A (ja) * 1988-05-13 1989-11-20 Sharp Corp パルス発生回路
US4965474A (en) * 1988-09-16 1990-10-23 Texas Instruments Incorporated Glitch suppression circuit
US5198710A (en) * 1991-05-30 1993-03-30 Texas Instruments Incorporated Bi-directional digital noise glitch filter
US5336938A (en) * 1992-06-25 1994-08-09 Cypress Semiconductor Corporation Apparatus for generating an asynchronous status flag with defined minimum pulse
US5289060A (en) * 1992-09-16 1994-02-22 Texas Instruments Incorporated Programmable glitch filter
US6037827A (en) * 1997-06-27 2000-03-14 United Memories, Inc. Noise isolation circuit

Also Published As

Publication number Publication date
EP1012973A1 (de) 2000-06-28
US6389086B1 (en) 2002-05-14
TW504902B (en) 2002-10-01
JP2001516979A (ja) 2001-10-02
WO1999013573A1 (de) 1999-03-18
KR20010023781A (ko) 2001-03-26
DE19739245A1 (de) 1999-03-11
DE19739245C2 (de) 1999-08-19
EP1012973B1 (de) 2002-01-16
DE59802662D1 (de) 2002-02-21
JP3926562B2 (ja) 2007-06-06

Similar Documents

Publication Publication Date Title
EP0668592B1 (en) Internal timing method and circuit for programmable memories
KR940004955A (ko) 반도체 소자의 입력 전이 검출회로
JPH03219719A (ja) 遅延回路及びそれを用いた半導体装置
KR100200507B1 (ko) 클럭신호를 위한 동기멀티플렉서
US5418486A (en) Universal digital filter for noisy lines
KR100522559B1 (ko) 글리치를 억제하기 위한 필터 장치를 갖는 디지털 회로
US6392474B1 (en) Circuit for filtering single event effect (see) induced glitches
US6249141B1 (en) Enhanced glitch removal circuit
JP2725601B2 (ja) 入出力バッファ
JP3024774B2 (ja) 回路素子
US5644262A (en) Digitally controlled capacitive load
US5933032A (en) Apparatus and method for generating a pulse signal
US5698991A (en) Bus driver
US6279145B1 (en) Apparatus and method for isolating noisy signals in an integrated circuit
JP3717606B2 (ja) 制御可能な入力バッファ、それを含む集積回路、および論理装置のセットアップおよびホールド時間を調整するための方法
JPH07249976A (ja) 同時変化出力によるノイズの低減回路
KR19980014086A (ko) 셋업/홀드 시간을 갖는 반도체 장치
JPH01202021A (ja) 書き込みタイミング信号発生回路
JP3084856B2 (ja) 双方向バッファ回路
KR20000007158A (ko) 입/출력 버퍼의 글리치 제거회로
JPH0594414A (ja) バスフアイト防止回路付きバスドライバ
JPH11136106A (ja) アンダシュート・オーバシュート防止回路
JPH0561714B2 (ko)
KR20000025177A (ko) 노이즈 제거폭 가변회로
KR19990087853A (ko) 가변지연회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121005

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131004

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee