KR100519893B1 - 기판상의 상호접속부 제조 방법 - Google Patents

기판상의 상호접속부 제조 방법 Download PDF

Info

Publication number
KR100519893B1
KR100519893B1 KR10-2002-0070969A KR20020070969A KR100519893B1 KR 100519893 B1 KR100519893 B1 KR 100519893B1 KR 20020070969 A KR20020070969 A KR 20020070969A KR 100519893 B1 KR100519893 B1 KR 100519893B1
Authority
KR
South Korea
Prior art keywords
mask
interconnect
layer
substrate
copper
Prior art date
Application number
KR10-2002-0070969A
Other languages
English (en)
Other versions
KR20030040178A (ko
Inventor
브린트징거악셀
Original Assignee
인피니온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니온 테크놀로지스 아게 filed Critical 인피니온 테크놀로지스 아게
Publication of KR20030040178A publication Critical patent/KR20030040178A/ko
Application granted granted Critical
Publication of KR100519893B1 publication Critical patent/KR100519893B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 기판(1) 상에 상호접속부(4)를 제조하는 방법에 관한 것이다.
이 방법은 기판(1) 상에 마스크(7)를 도포하는 단계, 마스크(7)를 패턴화하여 상호접속부(4)에 대응하는 개구부를 갖게 하는 단계, 기판(1) 상의 개구부에 상호접속부(4)를 제공하는 단계, 상호접속부(4)에 측면으로 인접하는 영역을 벗기기 위해 개구부를 넓히는 단계, 넓혀진 개구부에 상호접속부의 캡슐화를 제공하는 단계, 및 마스크(7)를 제거하는 단계를 포함한다.

Description

기판상의 상호접속부 제조 방법{FABRICATION METHOD FOR AN INTERCONNECT ON A SUBSTRATE}
본 발명은 반도체 기판 상의 상호접속부의 제조 방법에 관한 것이다.
웨이퍼 레벨 패키징(wafer level packaging, WLP), 웨이퍼 레벨 테스트(WLT) 및 웨이퍼 레벨 번인(burn-in)(WLBI)의 기술의 도래로, 반도체 기판 또는 반도체 칩에, X, Y 및 X축의 방향으로 내장된 컴플라이언스(compliance)(유연성)를 갖는 전기 접속 소자를 구비할 필요가 있게 되었다.
다른 조건은, 반도체(semi-conductor)에서 인쇄회로기판까지 안정한 전기 접속을 제공하는 것이 필요하다는 것이다.
동 상호접속부(copper interconnect)의 경우, 이 금속은 산화 및 부식에 보호되어야 한다. 이는 흔히 동을 다른 니켈과 같은 부식 및 산화에 보다 저항력이 큰 금속으로 캡슐화하므로써 실현되고 있다.
이와 같은 보호의 단점은, 부수적인 포토레지스트 단계가 제조에서 필요하다는 것이다. 이는 공정을 보다 복잡하게 하고 비용이 많이 들게 한다.
도 8은 커스텀 방법에 따른 상호접속부가 제공된 반도체 기판(1)의 단면도를 도시한다. 후속하는 모든 코팅 단계에 대한 확산 배리어 및 쇼트회로(short-circuit)층으로서 역할을 하는 티타늄 화합물로 된 층(2)이 스퍼터링 방법에 의해 기판(1)에 도포된다.
게다가, 스퍼터링 방법에 의해 도포되고 동 상호접속부(4)에의 후속하는 코팅이 가능하게 하는데 필요한 동 캐리어 층(copper carrier layer)(3)이 인접한다.
전착(electrodeposited) 될 수 있는 포토레지스트로 된 포토리소그래픽 패턴 마스크(7)는 상호접속부의 폭을 결정한다.
니켈층(5)은 동 상호접속부(4)위에 도포된다. 니켈층 위에서, 후자는 금 층(gold layer)(6)에 인접하는데, 이 금 층(6)은 솔더를 갖는 표면의 적합한 습기가 니켈에 발생하지 않기 때문에 솔더에 습기를 제공하는데 필요하다.
니켈층(5)은 금이 동으로 완전히 확산할 것이기 때문에 동층(4)과 금 층(6)간에 확산 배리어로서의 역할을 한다.
도 9는 전착될 수 있는 포토레지스트로 된 마스크(7)의 제거 후의 구성을 도시한다. 동 상호접속부(4)의 측벽(8)들이 벗겨져 부식에 노출된다.
도 10은 동 캐리어층(3)의 구조 에칭후 그리고 티타늄 화합물로 된 층(2)의 구조적 에칭 후의 구성을 도시한다. 동 상호접속부(4) 및 동 캐리어층(3)의 측벽(8)이 벗겨지고 부식할 수 있다. 언더컷(undercut)(9)은 기판(1) 상의 이 상호접속부 구성의 강도를 손상시킬 수 있다.
비-컴플라이언트(non-compliant)(비-유연성) 웨이퍼 레벨 패키지(WLP)(즉, 플립-플롭)의 경우, 이와 같은 상호접속 구성의 동 구성요소에 대한 부식 보호층은 상기 (언더범프 야금(underbump metallurgy)) UBM 금속 상호접속부에 도포되는 솔더(solder)를 릴리퀴파이(reliquefying)하므로써 도포될 수 있다.
이와 같은 릴리퀴팩션(reliquefaction)으로 인해 솔더(SnPb)가 동의 가장자리 위를 흐르고 공정에서 동을 캡슐화할 수 있게 된다.
다른 방법은 추가적인 포토리소그래픽 단계를 이용하고, 이 금속을 유전체, 즉 벤조사이클로부틴(benzocyclobutene)(BCB) 또는 다른 항부식 재료로 캡슐화한다.
컴플라이언트(유연한) 웨이퍼 레벨 패키지(WLP)의 경우에, 어떠한 캡슐화 방법도 개시되어 있지 않다.
동을 캡슐화하기 위해 솔더를 릴리퀴파이하는 것(reliquefying the solder)은 높은 경비를 필요로 하고 비용이 많이 들 수 있다. 금속의 캡슐화를 보장하기 위해 부수적인 포토리소그래픽 단계의 사용은 높은 경비 및 고 비용과 연관되어 있다.
본 발명의 목적은, 웨이퍼 레벨 패키징(WLP) 분야에서, 특히 동(copper)과 같은 부식성 재료의 부식 보호를 보장할 수 있는 기판 상의 상호접속부의 제조 방법을 제공하는 것이다.
본 발명에 따르면, 이 목적은 특허청구의 범위 제1항에 기재된 기판 상의 상호접속부의 제조 방법에 의해 달성된다.
본 발명이 기초하는 개념은, 후속하는 증착 공정(코팅)이 넓혀진 개구부에 놓인 상호접속부를 캡슐화할 수 있도록, 포토레지스트에서 구조 개구부(structure opening)를 넓히기 위해 이미 도포되고 패턴화된 포토레지스트 층을 처리하는 것으로 구성된다.
본 발명에서, 도입부에 언급된 문제들은, 특히, 예를 들어 동으로 된 부식층이 부수적인 포토리소그래픽 단계를 필요로 하지 않고 비부식성 재료, 특히 항부식 금속에 의해 캡슐화된다는 사실에 의해 해결된다. 포토레지스트가 짧은 시간 동안에만 에칭 공정에 노출되어, 그 결과 포토레지스트에서 개구부의 구조 폭이 확대되고 항부식성 재료를 이용한 후속하는 코팅이 하부의 층을 봉입하게 된다. 결국, 한번의 포토리소그래픽 단계만이 사용된다.
본 발명의 장점 및 개선점은 종속항에서 알 수 있다.
바람직한 실시예에 따르면, 상호접속부에 측면으로 인접하는 영역을 언더컷하기 위해 마스크내의 개구부의 넓힘은, 등방성 에칭 공정, 특히 습식 에칭 공정으로 달성되는데, 이 공정 동안 포토레지스트 층의 선정된 두께가 제거된다.
다른 바람직한 실시예에 따르면, 수산화물 용액, 특히 수산화 나트륨 용액이 마스크내의 개구부를 넓히기 위한 에칭 공정 동안 사용된다.
또 다른 바람직한 실시예에 따르면, 포토레지스트는 전기화학적 증착 공정에 의해 층착된다.
도면에서, 동일한 참조 부호는 동일하거나 기능적으로 동일한 구성요소를 지칭한다.
도 1은 본 발명의 실시예를 명확하게 하기 위한 구성의 단면도이다. 후속하는 도면 2 내지 7과 관련하여, 도 1은 본 발명에 따른 제조 방법의 시작점을 나타낸다.
도 1을 참조하면, 층(2)의 티타늄 화합물(Ti/TiN 또는 Ti/TiW)이 반도체 기판(1)에 스퍼터링된다. 티타늄 화합물로 된 층(2)은 확산 배리어로서의 역할을 하고 또한 전기화학적으로 도포되도록 의도된 후속하는 코팅이 가능하도록 쇼트-회로층(shor-circuit layer)으로서의 역할을 한다.
티타늄 화합물로 된 층(2)의 도포 후에, 동 캐리어층(3)이 스퍼터링 방법에 의해 도포된다. 동 캐리어층(3)은 후속하는 전기 동 코팅을 가능하게 하는데 필요한다.
전기 증착 공정에서 도포되는 포토레지스트층은 포토리소그래픽 공정에서 패턴화되고, 동 코팅을 위한 폭(d)의 마스크 개구부를 갖는 마스크 레지스트로서의 역할을 한다.
따라서 동 코팅은 마스크 개구부의 폭(d)을 갖는 상호접속부(4)를 만든다.
도 2는 마스크(7)의 포토레지스트의 등방성 에칭 공정 후의 구성의 단면도를 도시한다. 이를 위해, 전기영동(electrophorestc) 포토레지스트 (레지스트)가 또한 마스크를 제거하기 위한 스트리퍼(stripper)로서의 역할을 하는 수산화 나트륨 용액(NaOH)와 짧은 시간 동안(즉 2분) 접속하게 되며, 결국 도 1 및 2에서 점선으로 표시한 바와 같이 약 1μm만큼 포토레지스트 마스크(7)의 두께를 반드시 균일하게 감소시키게 된다.
이 에칭 공정의 결과로서, 포토레지스트 층(7)은 수산화 나트륨 용액(NaOH)과 접촉하게 되는 모든 표면에서 이 두께만큼 감소된다. 이는 결국 폭 d에서 폭 D로 마스크 개구부를 넓히게 된다.
도 3은 넓혀진 개구부에서 동 캐리어 층(3)이 제거되는 부수적인 에칭 공정 이후의 구성의 단면도를 도시한다. 패터닝을 위해 필요한 동 캐리어층(3)뿐 아니라 상부의 동 코팅(4)도 이 에칭 공정에서 공격을 받는다.
그러나, 예를들어, 약 150nm의 동 캐리어층(3)의 두께가 예를 들어 2,000nm의 동 코팅(4)의 두께보다 적어도 작은 크기이기 때문에, 동 코팅(4)의 층 두께의 감소는 받아들일 수 있다.
도 4는 부식성 동으로 된 층(3, 4)을 캡슐화하는 니켈 같은 항부식 재료(5)로 코팅부후의 구성의 단면도를 도시한다.
도 5는 도 4에 따른 구조에 금 층(gold layer)(6)을 도포한 후의 구성의 단면도를 도시한다. 이 금 층(6)은 솔더의 습기가 니켈에 대해 만족할 만하게 보장되지 않기 때문에 나중에 솔더에 습기(즉 SnPb)를 제공하기 위해 필요하다.
항부식 금 코팅(6)은, 금 코팅(6)이 동 층(4) 및 동 캐리어층(3)으로 완전하기 확산할 것이기 때문에 확산 배리어로서의 역할을 하는 니켈층(5)에 의해 동 코팅(4)으로부터 분리되어야 한다.
도 6은 포토레지스트 층(7)의 완전한 제거, 및 캡슐화되지 않은 캐리어 기본층이 제거되는 추가적인 에칭 공정 이후의 구성의 단면도를 도시한다.
도 7은 쇼트-회로층 및 배리어층으로서의 역할을 하는 티타늄 화합물로 된 층(2)이 덮이지 않은 영역에서 약간의 언더컷으로 제거되는 추가적인 에칭 공정 이후의 구성의 단면도를 도시한다.
니켈 층(5)은 동 층(4, 5)를 캡슐화하고, 결국 이들을 부식으로부터 보호하며, 따라서 또한 특히 동 층(3, 4)의 언더컷으로 보호할 수 있다.
비록 본 발명이 몇몇 특정 실시예를 참조로 설명되었지만, 이 설명은 본 발명이 이에 한정되지 않고 다양하게 수정될 수 있다.
특히, 다른 층 재료를 사용하거나 부수적인 상호접속 층을 제공하는 것이 가능하다.
더욱이, 본 발명은 언급된 어플리케이션에 제한되어 있지 않다.
본 발명의 예시적인 실시예가 도면에 도시되고, 이하의 설명에서 보다 상세히 설명된다.
도 1은 제조 공정에서 기본 단계 후에 본 발명의 실시예를 명확하게 하기 위한 구성의 단면도,
도 2는 포토레지스트에서 개구부(opening)를 넓게 하는 방법 단계후의 구성의 단면도,
도 3은 캐리어 층 에칭의 방법 단계 후의 구성의 단면도,
도 4는 제1 코팅 단계후의 구성의 단면도,
도 5는 다른 코팅 단계후의 구성의 단면도,
도 6은 포토레지스트로 된 마스크의 제거 및 캐리어층(carrier layer) 에칭 공정후의 구성의 단면도,
도 7은 기판에 놓인 확산 배리어(diffusion barrier)의 에칭 공정 후의 구성의 단면도,
도 8은 제조 방법에서 기본 단계들 후의 커스텀 방법(customary method)을 명확하게 하기 위한 커스텀 구성의 단면도,
도 9는 포토레지스트로 된 마스크를 제거하는 방법 단계후의 커스텀 구성의 단면도, 및
도 10은 제조 방법에서 부수적인 두 번의 에칭 공정후의 커스텀 구성의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1: 반도체 기판
2: 확산 배리어 및/또는 쇼트-회로층(Ti/TiN 또는 Ti/TiW)
3: 동으로 된 캐리어층 4: 동 코팅부(상호접속부)
5: 니켈 코팅부 6: 금 코팅부
7: 전착(electrodeposited) 될 수 있는 포토레지스트(ED 레지스트로 된 마스크)
8: 부식에 노출되는 동 측벽 9: 언더컷
10: 부식 및 언더컷 보호부
d: 포토레지스트에서 초기 개구부의 폭
D: 포토레지스트에서 넓어진 개구부의 폭
(D > d)

Claims (22)

  1. 기판(1) 상에 상호접속부(4)를 제조하는 방법에 있어서,
    상기 기판(1) 상에 마스크(7)를 도포하는 단계;
    상기 마스크(7)를 패턴화하여, 상기 상호접속부(4)에 대응하는 개구부를 갖게 하는 단계;
    기판(1) 상의 개구부에 상기 상호접속부(4)를 제공하는 단계;
    상기 상호접속부(4)에 측면으로 인접하는 영역을 벗기기 위해 등방성 에칭 공정을 사용하여 상기 개구부를 넓히는 단계;
    상기 넓혀진 개구부에 상기 상호접속부의 캡슐화를 제공하는 단계; 및
    상기 마스크(7)를 제거하는 단계를 포함하는 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  2. 제 1 항에 있어서, 상기 마스크(7)의 도포 이전에, 확산 배리어 및/또는 쇼트-회로층이 상기 기판(1) 상에 도포되는 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  3. 제 2 항에 있어서, 상기 확산 배리어(2) 및/또는 쇼트-회로층(2)은 금속층(2)을 구비하는 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  4. 제 3 항에 있어서, 상기 금속층(2)은 티타늄(Ti)을 포함하는 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  5. 제 2 항에 있어서, 상기 마스크(7)의 도포 이전에, 캐리어층(3)이 상기 기판(1)상에 도포되는 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  6. 제 5 항에 있어서, 상기 캐리어층(3)은 상기 확산층(2) 및/또는 쇼트-회로층(2)의 도포 이후에 도포되는 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  7. 제 6 항에 있어서, 상기 캐리어층(3)은 부식성 금속 화합물 또는 부식성 금속을 포함하는 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  8. 제 7 항에 있어서, 상기 캐리어층(3)의 상기 부식성 금속 화합물은 동을 포함하거나 상기 부식성 금속은 동을 포함하는 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  9. 제 1 항에 있어서, 상기 상호접속부(4)는 부식성 금속을 포함하는 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  10. 제 9 항에 있어서, 상기 상호접속부(4)의 상기 부식성 금속은 동인 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  11. 제 1 항에 있어서, 상기 마스크(7)는 전기 증착 공정에 의해 도포되는 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  12. 제 1 항에 있어서, 상기 마스크(7)는 포토리소그래픽 공정에 의해 패턴화되는 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  13. 상기 선행하는 청구항 중의 적어도 한 항에 있어서,
    상기 상호접속부(4)에 측면으로 인접하는 영역을 벗기기 위해 상기 마스크(7) 내의 개구부의 넓힘은 에칭 공정에 의해 실시되는 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  14. 제 13 항에 있어서, 상기 마스크(7)내의 개구부를 넓히기 위한 에칭 공정은 반드시 등방성으로 실시되는 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  15. 제 14 항에 있어서, 상기 마스크(7)는 포토레지스트 마스크이고, 수산화물 용액, 특히 수산화 나트륨 용액(NaOH)가 에칭 공정 동안 사용되는 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  16. 상기 선행하는 청구항 중의 적어도 한 항에 있어서, 상기 마스크(7)의 넓혀진 개구부에서 상기 상호접속부(4)의 캡슐화는 비-부식 재료의 증착에 의해 실시되는 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  17. 제 16 항에 있어서, 상기 비-부식 재료는 금속성인 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  18. 제17항에 있어서, 상기 비-부식 재료는 니켈(Ni)인 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  19. 제 1 항에 있어서, 상기 상호접속부(4)의 캡슐화를 제공한 후에, 추가적인 층(6)이 상기 상호접속부에 도포되는 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  20. 제 19 항에 있어서, 상기 추가적인 층(6)은 비-부식 금속, 특히 금(Au)를 포함하는 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  21. 제 6 항에 있어서, 상기 마스크(7)의 제거 후에, 상기 캐리어 층(3)을 제거하기 위한 적어도 하나의 부수적인 에칭 공정이 발생하는 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
  22. 제 1 항에 있어서, 상기 상호접속부(4)의 캡슐화는 부식 보호를 형성하는 것을 특징으로 하는 기판상의 상호접속부 제조 방법.
KR10-2002-0070969A 2001-11-15 2002-11-15 기판상의 상호접속부 제조 방법 KR100519893B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10156054.0 2001-11-15
DE10156054A DE10156054C2 (de) 2001-11-15 2001-11-15 Herstellungsverfahren für eine Leiterbahn auf einem Substrat

Publications (2)

Publication Number Publication Date
KR20030040178A KR20030040178A (ko) 2003-05-22
KR100519893B1 true KR100519893B1 (ko) 2005-10-13

Family

ID=7705801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0070969A KR100519893B1 (ko) 2001-11-15 2002-11-15 기판상의 상호접속부 제조 방법

Country Status (3)

Country Link
US (1) US6911390B2 (ko)
KR (1) KR100519893B1 (ko)
DE (1) DE10156054C2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005022B4 (de) * 2004-01-30 2006-02-16 Infineon Technologies Ag Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen
DE102004005361B4 (de) 2004-02-03 2008-01-17 Qimonda Ag Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
DE102004023897A1 (de) * 2004-05-12 2005-12-15 Infineon Technologies Ag Verfahren zur Herstellung geschützter Leitbahnen und Kontaktflächen
US7713861B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump and seal for semiconductor device
US8829676B2 (en) * 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US10699948B2 (en) * 2017-11-13 2020-06-30 Analog Devices Global Unlimited Company Plated metallization structures
JP7164777B2 (ja) * 2018-11-13 2022-11-02 東京エレクトロン株式会社 ウェハ上の欠陥、金属粒子汚染及び膜成長を抑制するシステム及び方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135533A (ja) * 1997-08-25 1999-05-21 Showa Denko Kk 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法
JPH11176860A (ja) * 1997-12-09 1999-07-02 Oki Electric Ind Co Ltd ハンダバンプ構造とその形成方法
JPH11274201A (ja) * 1998-03-18 1999-10-08 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2000299337A (ja) * 1999-04-13 2000-10-24 Fujitsu Ltd 半導体装置及びその製造方法
JP2001093929A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 半導体装置およびその製造方法
JP2001267357A (ja) * 2000-02-18 2001-09-28 Texas Instr Inc <Ti> 銅メタライズされた集積回路のボンドパッドの構造及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4861425A (en) * 1988-08-22 1989-08-29 International Business Machines Corporation Lift-off process for terminal metals
US5427983A (en) * 1992-12-29 1995-06-27 International Business Machines Corporation Process for corrosion free multi-layer metal conductors
US5656525A (en) * 1994-12-12 1997-08-12 Industrial Technology Research Institute Method of manufacturing high aspect-ratio field emitters for flat panel displays
US6441473B1 (en) * 1997-09-12 2002-08-27 Agere Systems Guardian Corp. Flip chip semiconductor device
TW531873B (en) * 2001-06-12 2003-05-11 Advanced Interconnect Tech Ltd Barrier cap for under bump metal

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135533A (ja) * 1997-08-25 1999-05-21 Showa Denko Kk 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法
JPH11176860A (ja) * 1997-12-09 1999-07-02 Oki Electric Ind Co Ltd ハンダバンプ構造とその形成方法
JPH11274201A (ja) * 1998-03-18 1999-10-08 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2000299337A (ja) * 1999-04-13 2000-10-24 Fujitsu Ltd 半導体装置及びその製造方法
JP2001093929A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 半導体装置およびその製造方法
JP2001267357A (ja) * 2000-02-18 2001-09-28 Texas Instr Inc <Ti> 銅メタライズされた集積回路のボンドパッドの構造及びその製造方法

Also Published As

Publication number Publication date
KR20030040178A (ko) 2003-05-22
DE10156054C2 (de) 2003-11-13
US20030092274A1 (en) 2003-05-15
DE10156054A1 (de) 2003-05-28
US6911390B2 (en) 2005-06-28

Similar Documents

Publication Publication Date Title
US7638421B2 (en) Manufacturing method for semiconductor device and semiconductor device
US5631499A (en) Semiconductor device comprising fine bump electrode having small side etch portion and stable characteristics
KR100367702B1 (ko) 티타늄장벽층을포함하는솔더범프제조방법및구조
US6790759B1 (en) Semiconductor device with strain relieving bump design
KR100319813B1 (ko) 유비엠 언더컷을 개선한 솔더 범프의 형성 방법
US6936923B2 (en) Method to form very a fine pitch solder bump using methods of electroplating
KR100753006B1 (ko) 기판상의 상호접속부 및 대응하는 상호접속부의 제조 방법
US7781331B2 (en) Method for producing electrically conductive bushings through non-conductive or semiconductive substrates
US20060234489A1 (en) Method of forming low stress multi-layer metallurgical structures and high reliable lead free solder termination electrodes
US20060175686A1 (en) Semiconductor device and fabrication method thereof
KR100519893B1 (ko) 기판상의 상호접속부 제조 방법
US5384283A (en) Resist protection of ball limiting metal during etch process
US20060244109A1 (en) Method for fabricating connection regions of an integrated circuit, and integrated circuit having connection regions
KR100639703B1 (ko) 금속기저층의 언더컷 보상 방법 및 그를 이용한 웨이퍼레벨 칩 스케일 패키지 제조 방법
JP3972211B2 (ja) 半導体装置及びその製造方法
US20040124171A1 (en) [bump-forming process]
US7541273B2 (en) Method for forming bumps
US20240290735A1 (en) Alloy for metal undercut reduction
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
EP4345893A1 (en) Semiconductor device with redistribution metallization and method therefor
JP2003243394A (ja) 半導体装置の製造方法
JP2005129665A (ja) 半導体装置およびその製造方法
JPH1012619A (ja) 外部接続用電極の製造方法及び外部接続用電極及び 半導体装置
KR100597994B1 (ko) 반도체 패키지의 솔더 범프 및 그 제조 방법
KR100220796B1 (ko) 반도체 기판의 범프 에어리어 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130919

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee