KR100502418B1 - 반도체 제조 장치 및 이에 사용되는 보트 - Google Patents
반도체 제조 장치 및 이에 사용되는 보트 Download PDFInfo
- Publication number
- KR100502418B1 KR100502418B1 KR10-2002-0081095A KR20020081095A KR100502418B1 KR 100502418 B1 KR100502418 B1 KR 100502418B1 KR 20020081095 A KR20020081095 A KR 20020081095A KR 100502418 B1 KR100502418 B1 KR 100502418B1
- Authority
- KR
- South Korea
- Prior art keywords
- base
- rods
- protrusion
- semiconductor object
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 23
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 7
- 239000010453 quartz Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000012546 transfer Methods 0.000 abstract description 12
- 238000001816 cooling Methods 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
- H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
본 발명은 반도체 대상물을 지지하는 장치에 관한 것으로, 상기 장치는 제 1베이스, 제 2베이스, 그리고 상기 제 1베이스와 상기 제 2베이스 사이에 위치되며 이들과 결합되는 세 개의 로드들을 포함한다. 상기 세개의 로드들은 그들 사이에 반도체 대상물이 위치질 수 있도록 상호간에 소정간격으로 이격되어 배치된다. 각각의 상기 로드들은 제 1측면, 제 2측면, 그리고 반경방향의 안쪽으로 돌출된 적어도 하나의 돌출부를 구비한다. 상기 적어도 하나의 돌출부는 하부면, 상기 반도체 대상물의 일부분이 놓여지는 상부면, 제 3측면, 그리고 제 4측면을 구비한다. 상기 제 3측면은 상기 제 1측면으로부터 측면방향의 안쪽으로 위치되고, 상기 제 4측면은 상기 제 2측면으로부터 측면방향의 안쪽으로 위치된다.
이에 의해 반도체 대상물로부터 돌출부로의 전도에 의한 열 전달을 최소화할 수 있어, 돌출부 근처에서 반도체 대상물의 국부적인 냉각을 방지할 수 있다.
Description
본 발명은 반도체공정에 사용되는 장치에 관한 것으로, 더 상세하게는 반도체 대상물들이 거치되는 보트와 상기 보트를 사용하는 공정챔버에 관한 것이다.
반도체 공정에서 다양한 다른 타입의 공정 스텝들을 위해 확산로(furnace)가 널리 사용된다. 확산로를 이용하는 공정들은 매우 많으며, 몇 가지 예를 들면 화학 기상 증착(CVD), 어닐링(annealing), 산화(oxidation) 등에 사용되는 장치들을 포함한다. 종래의 확산로에서, 수십 매의 반도체 웨이퍼들은 쿼츠(quartz)로 된 래크(rack) 또는 보트(boat)에 놓여진다. 종래의 보트는 보통 각각의 끝부분이 캡에 연결된 3개 또는 4개의 레일을 가진다. 이들 레일들은 소정간격 떨어져 있으며, 웨이퍼들을 지지하기 위해 상하로 소정간격 이격된 복수의 링들(rings)이나 안쪽으로 돌출된 탭들(tabs)이 제공된다. 웨이퍼들이 로딩된 후, 보트는 반응기 안에 위치되도록 이동되며, 수행되는 공정에 따라 반응가스들이 반응기 내부로 유입되거나, 그들로부터 배기된다.
종래의 보트들은 몇 가지 문제점들을 가진다. 각각의 웨이퍼들을 지지하기 위해 상하로 소정간격 이격된 복수의 링들을 포함한 경우, 링들은 열적 변형에 의해 빈번하게 파손되거나 휘어지게 된다. 링이 파손되면, 수리를 위해 보트를 설비 밖으로 꺼내야 하며, 수리과정에서 많은 시간과 비용이 소요된다. 휘어진 링은 웨이퍼에 증착된 막의 특성을 변형시킨다. 막 특성의 변화는 주로 많은 형태의 CVD공정에서 질량 전달이 제대로 이루어지지 않기 때문이다. 상술한 공정들에서 질량 전달에 영향을 주는 것을 줄이기 위해 보트에 있는 웨이퍼들 사이의 피치 또는 간격은 중요하다. 만약에 웨이퍼를 지지하는 하나 또는 복수의 링들이 휘어지게 되면, 임계간격이 변화될 것이고 이는 증착동안에 막질이 결함을 가지도록 한다. 링 대신에 안쪽으로 돌출된 탭들을 포함하는 종래의 고안들에서 웨이퍼와 탭들 사이에 전도에 의한 열전달에 의해 웨이퍼들에 부분적인 냉각문제가 발생한다. 종래의 탭 형상은 비교적 넓은 부분에서 웨이퍼와 접촉되므로 웨이퍼의 국부적인 냉각이 이루어질 정도로 전도에 의한 열전달이 일어난다. 이들 국부적인 냉각은 탭 근처에 바운더리 레이어에 나쁜 영향을 미친다. 이는 특히 중·고온 산화막 공정에서 바람직하지 않은 막특성을 유발한다.
본 발명은 상술한 문제점을 줄이거나 제거할 수 있는 보트 및 상기 보트를 포함하는 챔버를 구비한 반도체 제조 장치를 제공하는 것을 목적으로 한다.
상술한 문제점을 해결하기 위해 본 발명인 장치는 제 1베이스, 제 2베이스, 그리고 상기 제 1베이스와 상기 제 2베이스 사이에 위치되며 이들과 결합되는 세 개의 로드들을 포함한다. 상기 세개의 로드들은 그들 사이에 반도체 대상물이 위치 될 수 있도록 상호간에 소정간격으로 이격되어 배치된다. 각각의 상기 로드들은 제 1측면, 제 2측면, 그리고 반경방향의 안쪽으로 돌출된 적어도 하나의 돌출부를 구비한다. 상기 적어도 하나의 돌출부는 하부면, 상기 반도체 대상물의 일부분이 놓여지는 상부면, 제 3측면, 그리고 제 4측면을 구비한다. 상기 제 3측면은 상기 제 1측면으로부터 측면방향의 안쪽으로 위치되고, 상기 제 4측면은 상기 제 2측면으로부터 측면방향의 안쪽으로 위치된다.
또한, 본 발명에 따른 반도체 제조 장치는 적어도 하나의 반도체 대상물에 대해 공정이 진행되는 공정챔버을 구비한다. 상기 공정챔버 내에는 상기 적어도 하나의 반도체 대상물을 홀딩하기 위한 보트가 위치된다. 상기 보트는 제 1베이스, 제 2베이스, 그리고 상기 제 1베이스와 상기 제 2베이스 사이에 위치되며 이들과 결합되는 세 개의 로드들을 포함한다. 상기 세개의 로드들은 그들 사이에 반도체 대상물이 위치질 수 있도록 상호간에 소정간격으로 이격되어 배치된다. 각각의 상기 로드들은 제 1측면, 제 2측면, 그리고 반경방향의 안쪽으로 돌출된 적어도 하나의 돌출부를 구비한다. 상기 적어도 하나의 돌출부는 하부면, 상기 반도체 대상물의 일부분이 놓여지는 상부면, 제 3측면, 그리고 제 4측면을 구비한다. 상기 제 3측면은 상기 제 1측면으로부터 측면방향의 안쪽으로 위치되고, 상기 제 4측면은 상기 제 2측면으로부터 측면방향의 안쪽으로 위치된다.
본 발명의 실시예를 첨부된 도면 도 1 내지 도 7을 참조하면서 보다 상세히 설명한다. 상기 도면들에 있어서 동일한 기능을 수행하는 구성요소에 대해서는 동일한 참조번호가 병기되어 있다.
도 1은 하나 또는 복수의 반도체 대상물(12, 14)들을 홀딩하기 위한 본 발명의 바람직한 일예에 따른 장치(10)의 사시도이다. 상기 장치(10)는 일반적으로 산업현장에서 래크 또는 보트로 불려진다. 설명을 용이하게 하기 위해 오직 두개의 대상물들(12, 14)만이 도시되었다. 그러나 상기 보트(10)에 의해 홀딩되는 반도체 대상물들(12, 14)의 수는 변화될 수 있다. 필요에 따라 하나 또는 수십매의 대상물을 홀딩하도록 상기 보트(10)를 만드는 것은 쉽게 고려될 수 있다. 반도체 대상물들(12, 14)은 반도체 웨이퍼들, SOI(semiconductor on insulator) 웨이퍼들 또는 실질적으로 집적회로 제조에 사용되는 어느 다른 형태의 대상물들일 수 있다.
상기 보트(10)는 공정챔버(processing chamber)(15)내에 삽입되도록 제조되다. 예컨대, 상기 공정챔버(15)는 화학기상증착(chemical vapor deposition : CVD) 챔버, 저압 화학기상증착(low pressure CVD) 챔버, 플라즈마 강화 화학기상증착(plasma enhanced CVD)챔버, 어닐링(annealing) 챔버, 산화공정(oxidation) 챔버 등과 같은 반도체 공정에 사용되는 다양한 챔버들 중 어느 하나일 수 있다.
상기 보트(10)는 원형의 베이스(base)(16)와 원형의 베이스(base)(18), 상기 베이스들(16, 18)과 결합되어 그들 사이에 위치되는 세개 또는 더 많은 수의 길이가 긴 부재나 로드들(rods)(20, 22, 24)을 포함한다. 상기 로드들(20, 22, 24)은 상기 반도체 대상물들(semiconductor workpieces)(12, 14)이 그들 사이에 위치되도록 소정공간이 이격된 상태로 배치된다. 상기 반도체 대상물들(12, 14)을 지지하기 위해 상기 로드들(20, 22, 24) 각각은 하나 또는 더 많은 수의 반경방향의 안쪽으로 돌출된 돌출부들(26)을 가진다. 도 1에서 상기 로드들(20, 22, 24) 중 하나의 로드(20)는 거기에 형성된 돌출부가 도시되지 않았다. 이들 돌출부들(26)의 구조와 기능은 도 2내지 도 4와 함께 아래에서 더 자세하게 설명된다. 도 1의 사시도는 상기 베이스(18)의 구조가 보이도록 상기 보트(10)를 위에서 아래로 보면서 도시된 것이다. 상기 공정챔버(15)에 삽입될 때, 상기 보트(10)의 상기 베이스(18)는 페데스탈(pedestal)(27)상에 위치된다. 비록 도면에서 보여지지는 않지만 상부에 위치되는 상기 베이스(18)처럼 하부에 위치된 상기 베이스(16)에는 상기 페데스탈(27) 상에 상기 베이스(16)가 용이하고 안정적으로 놓여지도록 하기 위해, 상기 베이스(16)는 돌출된 플랜지(flange)(28)와 하나 또는 복수의 정렬심들(alignment shims)(30, 32)을 가질 수 있다. 상기 보트(10)의 다양한 구성요소들은 쿼츠(quartz), 실리콘(slilcon), 실리콘 카바이드(slilcon carbide) 등으로 제조될 수 있다. 상기 보트(10)의 다양한 구성요소들의 재질은 화학작용이 일어나지 않도록 선택된다. 상기 보트(10의 다양한 구성요소들은 용접(welding)이나 접착제(adhesives) 등에 의해서 결합될 수 있다. 예컨대 상기 베이스들(16, 18)과 상기 로드들(20, 22, 24)은 쿼츠로 이루어지고, 상기 로드들(20, 22, 24)은 글라스용접(glass welding) 기술에 의해 상기 베이스들(16, 18)에 결합될 수 있다. 이와 달리, 상기 보트(10) 전체는 일체로 제조될 수 있다.
안쪽으로 돌출된 상기 돌출부들(26)의 구조와 기능을 더 자세히 설명하기 위해, 상기 로드(20)의 일부분과 상기 반도체 대상물(12, 14)을 포함하는 도 1의 선택된 부분의 측면도가 도 2에 확대되어 도시되어 있다. 후에 설명될 하나의 로드(10)의 구조와 기능은 다른 로드들(12, 14)과 동일하다. 도 1의 선 3-3을 따라 절단한 단면도인 도 3을 같이 참고한다. 도 3은 상기 반도체 대상물(14)을 물리적으로 지지하기 위해 각각 반경 방향의 안쪽으로 돌출된 상기 돌출부들(26)을 보여준다. 도 2에서 보는 바와 같이 안쪽으로 돌출된 각각의 상기 돌출부들(26)은 상기 반도체 대상물들(12, 14) 중 어느 하나의 일부분이 놓여지는 상부면(36)을 가진다. 이들 각각의 상기 돌출부(26)는 상기 로드(20)와 일체로 형성되거나, 각각 제조된 후 용접, 접착제 또는 잘 알려진 결합기술들에 의해 상기 로드(20)에 결합될 수 있다.
인접한 상기 돌출부들(26) 사이의 공간 또는 피치(X)는 상기 보트(10)가 사용되는 공정에서 반응역학에 적합하도록 결정된다. 예컨대 실란(silane)과 아산화질소(nitrous oxide)의 반응을 통한 중·고온 산화 CVD와 같은 질량 전달이 제한되는 반응에서 피치 X는 반응을 위한 틸러 모듈러스(Thiele modulus) 요구를 충족시키도록 결정될 수 있다. 인접하는 상기 돌출부들(26) 사이의 피치는 모두 동일할 수 있다. 그러나 이와 달리 상기 돌출부들(26)의 일부는 피치 X를 가지고, 다른 일부는 피치 X'를 가지도록 배치될 수 있다. 안쪽으로 돌출된 상기 돌출부들(26)은 높은 열 저항을 가지도록, 다시 말하면 상기 반도체 대상물(12, 14)로부터 상기 보트(10)로 전도에 의한 열전달이 적게 되도록 하는 형상을 가진다. 이것은 종래에 보트에 의해 제공된 것보다 실질적으로 줄어든 풋프린트(footprint)를 가지는 상기 돌출부들(26)에 의해 이루어진다. 상기 로드(22)와 상기 반도체 대상물(14)의 일부를 포함하는 도 3의 일부분의 확대도인 도 4에서 명백히 보여진 바와 같이, 상기 로드(22)는 측면들(38, 40)을 포함한다. 상기 돌출부(26)의 줄어든 프로파일(profile)은 상기 돌출부가(26) 상기 로드(22)의 측면들(38, 40)로부터 각각 안쪽으로 위치되도록 형성된 측면들(42)를 가지도록 함으로써 제공된다. 상기 돌출부들(26)의 줄어든 풋프린트(footprint)는 상기 반도체 대상물(14)과 상기 돌출부(26) 사이에 전도에 의한 열전달에 대해 높은 열적 저항을 제공한다. 감소된 열전도는 상기 로드(20, 22, 24) 근처에서 상기 반도체 대상물(12, 14)의 국부적인 냉각을 줄일수 있으며, 이에 의해 상기 반도체 대상물(12, 14)에 대한 공정동안에 바운더리 레이어(boundary layer) 형성에 영향을 미치는 것을 줄일 수 있다. 국부적인 냉각에 의해 바운더리 레이어가 영향을 받는 것을 줄이는 것은 매우 중요하다.
상기 로드(22)의 형상을 더 자세히 설명하면, 상기 로드(22)는 일측에 라운드진 부분(22)을 가지고, 상기 라운드진 부분의 양단으로부터 각각 안쪽으로 서로 평행하도록 상기 제 1측면(38)과 상기 제 2측면(40)이 형성된다. 상기 로드(22)의 상기 라운드진 부분의 맞은 편에는 상기 웨이퍼가 놓이는 상기 돌출부(26)가 형성된다. 상기 돌출부(26)는 상기 제 3측면(42)과 상기 제 4측면(4)을 가진다. 상기 제 3측면은 상기 제 1측면(38)으로부터 안쪽으로 함입되며 상기 제 1측면(38)과 평행하게 형성되고, 상기 제 4측면(44)은 상기 제 2측면(40)으로부터 안쪽으로 함입되며 상기 제 2측면(40)과 평행하게 형성된다. 그리고 상기 로드(22)의 상기 라운드진 부분과 마주보며, 가장 안쪽에 위치되는 상기 돌출부의 일측은 직선으로 이루어진다. 이러한 구조에 의해서 상기 돌출부(26)의 상기 제 3측면(42)과 상기 제 4측면(44)사이의 폭은 상기 로드(22)의 상기 제 1측면(38)과 상기 제 2측면(40) 사이의 폭보다 좁게 형성된다. 상기 로드(22)의 상기 라운드진 부분 또는 상기 돌출부(26)의 상기 일측은 본 발명의 주요 특징을 이루는 부분이 아니다. 따라서 상기 로드(22)의 라운드진 부분이 직선등 다양한 형상으로 형성될 수 있으며, 상기 돌출부(26)의 일측은 라우드지는 등 다양한 형상으로 형성될 수 있다.
상기 로드들 특히 돌출부들(26)의 형상은 도 5에서 도시된 종래의 로드와 대조적이다. 도 5는 도 4와 유사한 사시도의 단면도이다. 도 5에 도시된 종래의 로드(46)는 대상물(50)을 물리적으로 지지할 수 있는 부분(48)을 포함한다. 로드(46)의 일부분(48)과 상기 대상물(50) 사이에 비교적 큰 접촉 면적은 화학반응동안에 전도에 의한 열전달의 결과로서 바운더리 레이어 형성에 영향을 준다. 이것은 상기 로드(46) 근처 상기 대상물(50)에 형성된 막의 성질에서 국부적인 변형을 유도한다.
전도에 의한 열전달에 더 큰 저항을 가지도록 상기 돌출부의 구조를 변형한 실시예들이 생각될 수 있다. 제 1 변형예는 도 6을 참고하여 설명된다. 도 6은 비록 반도체 대상물들(12, 14)이 도시되지 않았지만 도 2와 동일한 사시도의 측면도이다. 제 1 변형예에서 상기 로드(122)는 상술한 바와 같이 반경방향의 안쪽으로 돌출된 돌출부들(126)을 가진다. 각각의 상기 돌출부들(126)의 상부면(136)은 상기 반도체 대상물이 놓여지도록 수평으로 형성된다. 그러나 제 1 변형예에서 상기 돌출부(126)는 테이퍼진 하부면(152)을 가진다. 이것은 대칭인 사각형상을 가질 때에 비해 각각의 상기 돌출부들(126)의 전체 체적을 줄이기 위한 것이다.
열전도에 대해 더 큰 저항을 제공하기 위한 구조적 특징을 보여주는 제 2 변형예가 도 7에 보여진다. 도 7은 비록 반도체 대상물들(12, 14)이 도시되지 않았지만 도 4와 동일한 사시도로부터 절단된 단면도이다. 제 2 변형예에서 상기 로드(122)는 상술한 바와 같이 반경방향의 안쪽으로 돌출된 돌출부들(226)을 가진다. 그러나 체적의 감소와 이로 인한 상기 돌출부(226)로의 열전달을 줄이기 위해 상기 돌출부들(226)은 하나 또는 복수의 홀들(holes)(254)을 가진다. 상기 홀들(254)의 수와 형상은 다양하게 변할 수 있다. 바람직하게는 상기 돌출부들(226)은 테이퍼진 하부면과 홀들을 모두 가질 수 있다.
본 발명은 다양한 변형 및 선택적인 형상이 있을 수 있으며, 그 중 일부 예들만이 도면에 도시되고 여기에서 상세히 설명되었다. 그러나 이것은 본 발명이 도시되거나 설명된 특별한 형상으로만 한정하고자 하는 것이 아니다. 본 발명은 청구항에 기재된 것처럼 발명의 기술적 사상 내에서 동일한, 그리고 변형된 예들을 모두 포함한다.
본 발명인 보트는 반도체 대상물을 지지하는 돌출부들의 폭이 종래에 비해 매우 좁으므로, 반도체 대상물로부터 돌출부로 전도에 의한 열전달을 줄여 반도체 대상물의 국부적인 냉각을 방지할 수 있으며, 이로 인해 돌출부 근처에서 바운더리 레이어에 악영향이 미치는 것을 최소화활 수 있다.
도 1은 본 발명의 바람직한 일 실시예에 따른 적어도 하나의 반도체 대상물을 홀딩하기에 적합한 장치를 보여주는 사시도;
도 2는 도1의 일부분을 확대하여 보여주는 부분측면도;
도 3은 도 1의 선 3-3을 따라 절단한 단면도;
도 4는 반경방향의 안쪽으로 돌출된 돌출부를 포함하는 도 3의 부분확대도.
도 5는 종래의 돌출부를 보여주는 단면도;
도 6은 본 발명의 돌출부의 제 1 변형예를 보여주는 측면도; 그리고
도 7은 본 발명의 돌출부의 제 2 변형예를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
15 : 공정챔버 10 : 보트
16, 18 : 베이스 20, 22, 24 : 로드
26 : 돌출부 254 : 홀
Claims (15)
- 반도체 제조 장치에서 반도체 대상물을 지지하기 위해 사용되는 보트에 있어서,제 1베이스와;제 2베이스와; 그리고상기 제 1베이스와 상기 제 2베이스 사이에 위치되며 이들과 결합되는, 그리고 반도체 대상물이 위치질 수 있도록 상호간에 소정간격으로 이격된 세 개의 로드들을 포함하되,각각의 상기 로드들은 제 1측면, 제 2측면, 그리고 반경방향의 안쪽으로 돌출된 적어도 하나의 돌출부를 구비하고, 상기 돌출부는 하부면, 상기 반도체 대상물의 일부분이 놓여지는 상부면, 상기 제 1측면으로부터 측면방향의 안쪽으로 함입된 제 3측면, 그리고 상기 제 2측면으로부터 측면방향의 안쪽으로 함입된 제 4측면을 구비하되,상기 돌출부의 상기 상부면에는 홀이 형성된 것을 특징으로 하는 보트.
- 제 1항에 있어서,상기 돌출부의 상기 하부면은 테이퍼진 것을 특징으로 하는 보트.
- 제 1베이스와;제 2베이스와; 그리고상기 제 1베이스와 상기 제 2베이스 사이에 위치되며 이들과 결합되는, 그리고 반도체 대상물이 위치질 수 있도록 상호간에 소정간격으로 이격된 세 개의 로드들을 포함하되,각각의 상기 로드들은 제 1측면, 제 2측면, 그리고 반경방향의 안쪽으로 돌출된 적어도 하나의 돌출부를 구비하고, 상기 돌출부는 하부면, 상기 반도체 대상물의 일부분이 놓여지는 상부면, 상기 제 1측면으로부터 측면방향의 안쪽으로 함입된 제 3측면, 그리고 상기 제 2측면으로부터 측면방향의 안쪽으로 함입된 제 4측면을 구비하되,상기 돌출부의 상기 하부면은 테이퍼진 것을 특징으로 하는 보트.
- 제 1항 또는 제 3항에 있어서,상기 세 개의 로드들은 쿼츠(quartz)로 이루어진 것을 특징으로 하는 보트.
- 삭제
- 제 1항 또는 제 3항에 있어서,각각의 상기 로드들은 상호간에 소정간격 이격된 복수의 상기 돌출부들을 가지는 것을 특징으로 하는 보트.
- 적어도 하나의 반도체 대상물에 대해 공정이 진행되는 공정챔버와;상기 적어도 하나의 반도체 대상물을 홀딩하기 위해 상기 공정챔버 내에 위치되는 보트를 구비하되,상기 보트는 제 1베이스, 제 2베이스, 그리고 상기 제 1베이스와 상기 제 2베이스 사이에 위치되어 이들과 결합되며 반도체 대상물이 놓여질 수 있도록 상호간에 소정간격으로 이격된 세 개의 로드들을 포함하며,각각의 상기 로드들은 제 1측면, 제 2측면, 그리고 반경방향의 안쪽으로 돌출된 적어도 하나의 돌출부를 구비하고, 상기 돌출부는 하부면, 상기 반도체 대상물의 일부분이 놓여지는 상부면, 상기 제 1측면으로부터 측면방향의 안쪽으로 함입된 제 3측면, 그리고 상기 제 2측면으로부터 측면방향의 안쪽으로 함입된 제 4측면을 구비하고,상기 돌출부의 상기 상부면에는 홀이 형성된 것을 특징으로 하는 반도체 제조 장치.
- 제 7항에 있어서,상기 돌출부의 상기 하부면은 테이퍼진 것을 특징으로 하는 반도체 제조 장치.
- 적어도 하나의 반도체 대상물에 대해 공정이 진행되는 공정챔버와;상기 적어도 하나의 반도체 대상물을 홀딩하기 위해 상기 공정챔버 내에 위치되는 보트를 구비하되,상기 보트는 제 1베이스, 제 2베이스, 그리고 상기 제 1베이스와 상기 제 2베이스 사이에 위치되어 이들과 결합되며 반도체 대상물이 놓여질 수 있도록 상호간에 소정간격으로 이격된 세 개의 로드들을 포함하며,각각의 상기 로드들은 제 1측면, 제 2측면, 그리고 반경방향의 안쪽으로 돌출된 적어도 하나의 돌출부를 구비하고, 상기 돌출부는 하부면, 상기 반도체 대상물의 일부분이 놓여지는 상부면, 상기 제 1측면으로부터 측면방향의 안쪽으로 함입된 제 3측면, 그리고 상기 제 2측면으로부터 측면방향의 안쪽으로 함입된 제 4측면을 구비하고,상기 돌출부의 상기 하부면은 테이퍼진 것을 특징으로 하는 반도체 제조 장치.
- 제 7항에 있어서,상기 공정챔버는 확산로 또는 화학기상증착 챔버인 것을 특징으로 하는 반도체 제조 장치.
- 제 9항에 있어서,상기 공정챔버는 확산로 또는 화학기상증착 챔버인 것을 특징으로 하는 반도체 제조 장치.
- 제 7항 또는 제 9항에 있어서,세 개의 상기 로드들은 쿼츠(quartz)로 이루어진 것을 특징으로 하는 반도체 제조 장치.
- 제 7항 또는 제 9항에 있어서,각각의 상기 로드들은 반경방향의 안쪽으로 돌출되며 상호간에 이격된 복수의 돌출부들을 가지는 것을 특징으로 하는 반도체 제조 장치.
- 확산로 또는 화학기상증착 장치에서 반도체 대상물을 홀딩하는 보트에 있어서,제 1베이스와;제 2베이스와; 그리고상기 제 1베이스와 상기 제 2베이스 사이에 위치되며 이들과 결합되는, 그리고 반도체 대상물이 위치될 수 있도록 상호간에 소정거리 이격된 로드들을 포함하되,각각의 상기 로드들은 안쪽으로 돌출되어 상기 반도체 대상물의 일부를 지지하는 돌출부를 구비하고, 상기 돌출부에서 상기 반도체 대상물과 접촉되는 면에는 홀이 형성된 것을 특징으로 하는 보트.
- 확산로 또는 화학기상증착 장치에서 반도체 대상물을 홀딩하는 보트에 있어서,제 1베이스와;제 2베이스와; 그리고상기 제 1베이스와 상기 제 2베이스 사이에 위치되며 이들과 결합되는, 그리고 반도체 대상물이 위치될 수 있도록 상호간에 소정거리 이격된 로드들을 포함하되,각각의 상기 로드들은 안쪽으로 돌출되어 상기 반도체 대상물의 일부를 지지하는 돌출부를 구비하고, 상기 돌출부의 하부면은 테이퍼진 것을 특징으로 하는 보트.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/261,368 | 2002-09-30 | ||
US10/261,368 US6939132B2 (en) | 2002-09-30 | 2002-09-30 | Semiconductor workpiece apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040028467A KR20040028467A (ko) | 2004-04-03 |
KR100502418B1 true KR100502418B1 (ko) | 2005-07-20 |
Family
ID=32029972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0081095A KR100502418B1 (ko) | 2002-09-30 | 2002-12-18 | 반도체 제조 장치 및 이에 사용되는 보트 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6939132B2 (ko) |
KR (1) | KR100502418B1 (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6455395B1 (en) * | 2000-06-30 | 2002-09-24 | Integrated Materials, Inc. | Method of fabricating silicon structures including fixtures for supporting wafers |
JP4698354B2 (ja) * | 2005-09-15 | 2011-06-08 | 株式会社リコー | Cvd装置 |
KR101231182B1 (ko) * | 2007-09-12 | 2013-02-07 | 삼성전자주식회사 | 반도체 세정 설비의 웨이퍼 브로큰 방지용 웨이퍼 가이드 |
US8276898B2 (en) * | 2008-06-11 | 2012-10-02 | Lam Research Corporation | Electrode transporter and fixture sets incorporating the same |
JP5545055B2 (ja) * | 2010-06-15 | 2014-07-09 | 東京エレクトロン株式会社 | 支持体構造及び処理装置 |
JP2012004408A (ja) * | 2010-06-18 | 2012-01-05 | Tokyo Electron Ltd | 支持体構造及び処理装置 |
JP5243519B2 (ja) * | 2010-12-22 | 2013-07-24 | 東京エレクトロン株式会社 | 成膜装置 |
TWI541928B (zh) * | 2011-10-14 | 2016-07-11 | 晶元光電股份有限公司 | 晶圓載具 |
JP5977274B2 (ja) * | 2013-03-21 | 2016-08-24 | 東京エレクトロン株式会社 | バッチ式縦型基板処理装置および基板保持具 |
CN103743239B (zh) * | 2013-12-27 | 2015-05-20 | 深圳市华星光电技术有限公司 | 石英卡夹装置及其制作方法与带该石英卡夹装置的oled高温炉 |
JP6770461B2 (ja) * | 2017-02-21 | 2020-10-14 | クアーズテック株式会社 | 縦型ウエハボート |
JP7030604B2 (ja) * | 2018-04-19 | 2022-03-07 | 三菱電機株式会社 | ウエハボートおよびその製造方法 |
US12046495B2 (en) * | 2020-06-26 | 2024-07-23 | Globalwafers Co., Ltd. | Wafer boats for supporting semiconductor wafers in a furnace |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4263872A (en) * | 1980-01-31 | 1981-04-28 | Rca Corporation | Radiation heated reactor for chemical vapor deposition on substrates |
US5679168A (en) * | 1995-03-03 | 1997-10-21 | Silicon Valley Group, Inc. | Thermal processing apparatus and process |
KR100207461B1 (ko) * | 1996-02-22 | 1999-07-15 | 윤종용 | 수직형 퍼니스용 보트 |
US5931666A (en) * | 1998-02-27 | 1999-08-03 | Saint-Gobain Industrial Ceramics, Inc. | Slip free vertical rack design having rounded horizontal arms |
FR2785270B1 (fr) * | 1998-10-30 | 2001-01-19 | St Microelectronics Sa | Cassette de transport de plaquettes de semiconducteur |
US6340090B1 (en) * | 1999-01-07 | 2002-01-22 | Tooltek Engineering Corporation | Substrate fixturing device |
JP2002324830A (ja) | 2001-02-20 | 2002-11-08 | Mitsubishi Electric Corp | 基板熱処理用保持具、基板熱処理装置、半導体装置の製造方法、基板熱処理用保持具の製造方法及び基板熱処理用保持具の構造決定方法 |
JP2002343789A (ja) * | 2001-05-16 | 2002-11-29 | Mitsubishi Electric Corp | 補助保温治具、その製造方法、板状断熱材付きウエハボート、縦型熱処理装置、縦型熱処理装置の改造方法および半導体装置の製造方法 |
-
2002
- 2002-09-30 US US10/261,368 patent/US6939132B2/en not_active Expired - Fee Related
- 2002-12-18 KR KR10-2002-0081095A patent/KR100502418B1/ko not_active IP Right Cessation
-
2005
- 2005-06-06 US US11/145,617 patent/US8323411B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20050230892A1 (en) | 2005-10-20 |
US8323411B2 (en) | 2012-12-04 |
US6939132B2 (en) | 2005-09-06 |
KR20040028467A (ko) | 2004-04-03 |
US20040061210A1 (en) | 2004-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8323411B2 (en) | Semiconductor workpiece apparatus | |
KR100530407B1 (ko) | 반도체 제조 장치 | |
KR100269564B1 (ko) | 반도체웨이퍼처리용서셉터 | |
JP4669476B2 (ja) | 半導体製造時にウェハを支持するホルダ | |
US6840767B2 (en) | Susceptor pocket profile to improve process performance | |
KR20040107477A (ko) | 서셉터를 포함한 처리 챔버에서 반도체 기판을 가열하기위한 공정 및 시스템 | |
KR20010041263A (ko) | 둥근 수평 아암을 갖는 슬립 가능한 수직형 래크 | |
KR100883285B1 (ko) | 열 분산 플레이트 및 에지 지지대를 구비하는 어셈블리 | |
WO2004008493A2 (en) | Method and apparatus for supporting semiconductor wafers | |
EP2541590B1 (en) | Plasma processing device | |
KR20030074620A (ko) | 열 프로세싱 시스템을 저항적으로 가열하는 장치 및 방법 | |
KR100976369B1 (ko) | 반도체 제조에 사용되는 웨이퍼 보트 | |
JP2008034729A (ja) | ウエハボート | |
JP2000150402A (ja) | 基板支持治具 | |
JPH1050626A (ja) | 縦型ウエハ支持装置 | |
KR101096602B1 (ko) | 가열 장치, 기판 처리 장치 및 반도체 장치의 제조 방법 | |
JPH1167424A (ja) | ヒータ支持装置 | |
JP2001237193A (ja) | 熱処理装置用ウェハボートおよび熱処理方法 | |
JP2009021368A (ja) | ウエーハ熱処理用治具およびこれを備えた縦型熱処理用ボート | |
JP2002289537A (ja) | CVD―SiC中空体縦型ウェハボート | |
JP2008021824A (ja) | ボートトレイ及びウェーハ用熱処理炉 | |
JPH09298236A (ja) | 基板支持治具及び基板支持手段 | |
KR100524374B1 (ko) | 반도체 제조장치 | |
JP2009088395A (ja) | 基板処理装置 | |
KR100533586B1 (ko) | 반도체 기판 지지용 기판 홀더 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110705 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |