KR100499163B1 - 웨이퍼 디펙트 분류 방법 - Google Patents

웨이퍼 디펙트 분류 방법 Download PDF

Info

Publication number
KR100499163B1
KR100499163B1 KR1019970067953A KR19970067953A KR100499163B1 KR 100499163 B1 KR100499163 B1 KR 100499163B1 KR 1019970067953 A KR1019970067953 A KR 1019970067953A KR 19970067953 A KR19970067953 A KR 19970067953A KR 100499163 B1 KR100499163 B1 KR 100499163B1
Authority
KR
South Korea
Prior art keywords
defect
die
wafer
defects
reticle
Prior art date
Application number
KR1019970067953A
Other languages
English (en)
Other versions
KR19990049102A (ko
Inventor
김형진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970067953A priority Critical patent/KR100499163B1/ko
Publication of KR19990049102A publication Critical patent/KR19990049102A/ko
Application granted granted Critical
Publication of KR100499163B1 publication Critical patent/KR100499163B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67271Sorting devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

노광과 현상을 수행한 웨이퍼에 대한 검사 결과 레티클 불량에 기인한 디펙트(Defect)를 별도로 분류하고 데이터 분석시 이를 별도로 표시함으로써 레티클 불량으로 인한 반복적인 불량 발생을 방지하도록 개선시킨 웨이퍼 디펙트 분류 방법에 관한 것으로서, 노광과 현상 공정을 거친 웨이퍼의 표면에 형성된 패턴을 검사하여 발견된 디펙트를 유형 별로 분류하는 웨이퍼 디펙트 분류 방법에 있어서, 상기 웨이퍼의 다이 별로 동일 좌표에 디펙트가 반복하여 존재하는가 판단하는 단계 및 상기 다이 별로 동일 좌표에 상기 디펙트가 반복 존재하면 레티클 불량에 기인한 디펙트로 정의하는 단계를 구비하여 이루어지고, 그 후 분류된 결과를 분석할 때 공지의 웨이퍼 맵을 구성함에 있어서 레티클 불량에 기인한 디펙트가 발생된 다이를 다른 다이와 구분할 수 있는 구분 표시를 함으로써, 레티클 불량에 따른 공정 사고를 예방할 수 있다.

Description

웨이퍼 디펙트 분류 방법
본 발명은 웨이퍼 디펙트 분류 방법에 관한 것으로서, 보다 상세하게는 노광과 현상을 수행한 웨이퍼에 대한 검사 결과 레티클 불량에 기인한 디펙트(Defect)를 별도로 분류하고 데이터 분석시 이를 별도로 표시함으로써 레티클 불량으로 인한 반복적인 불량 발생을 방지하도록 개선시킨 웨이퍼 디펙트 분류 방법에 관한 것이다.
종래의 반도체 제조 공정에서 웨이퍼는 다양한 원인으로 디펙트가 발생되며, 웨이퍼는 단위 공정을 수행한 후 그에 대한 각각의 검사 공정을 거치게 된다.
그 중 노광과 현상에 있어서 웨이퍼 상의 디펙트는 검사 설비를 이용하여 검사한 후 다른 리뷰(Review) 설비를 통해 검사된 디펙트를 일일이 리뷰하여 어떤 불량인지 확인하였고, 그 확인 결과에 따라서 문제점이 발생된 공정은 이를 개선시켜서 수율과 생산성의 안정성을 도모해 왔다.
그러나, 검사과정에 있어서의 검사 설비와 리뷰 설비를 위한 이중투자가 발생되는 문제점이 있었으며, 이는 제조단가의 상승 요인으로 작용될 뿐만 아니라 한정된 생산라인 내의 공간적인 문제점을 발생시키는 문제가 있었다.
그러므로, 전술한 문제점을 해결하고자 검사와 리뷰를 하나에서 수행하는 자동 디펙트 분류 장치(Auto Defect Classification Apparatus)가 개발되어서 적용되고 있으며, 자동 디펙트 분류 장치는 검사와 리뷰를 함께 수행하며, 디지타이저 보드(Digitizer Board)와 퍼스널 컴퓨터(Personal Computer)와 같은 하드웨어가 장착되어 있다. 여기에서 웨이퍼는 검사 후 언로딩되지 않고 다시 해당 디펙트에 대하여 수십가지 항목으로 자동으로 평가 및 분류된다.
그러나, 전술한 바와 같은 종래의 자동 디펙트 분류 장치는 포토 공정에 이용되는 레티클에 문제점이 있어서 발생되는 디펙트는 정확히 인식하지 못하는 단점이 있었다.
구체적으로, 레티클에 문제점이 있어서 웨이퍼에 형성되는 다이별로 동일 좌표에 반복되게 디펙트가 발견되면, 종래의 자동 디펙트 분류 장치에서 전술한 디펙트는 레티클 불량에 기인한 디펙트로 분류되지 않고 해당 다이에 한정된 동일한 원인의 각 다이별 디펙트로 판정하였다. 그러므로, 정확한 불량원인이 판명되지 않아서 불량 레티클로 공정이 계속됨으로 인한 대형 사고가 발생되는 문제점이 있었다.
본 발명의 목적은, 노광과 현상 공정을 수행한 웨이퍼에서 레티클 상의 이상으로 다이 별로 동일 위치에 반복되는 디펙트를 레티클 불량으로 인식하여 분류하고 경보하기 위한 웨이퍼 디펙트 분류 방법을 제공하는 데 있다.
본 발명의 다른 목적은, 노광과 현상 공정을 수행한 웨이퍼를 검사한 후 그 검사 결과를 분석할 때 레티클 불량으로 기인한 디펙트에 대하여 다른 불량과 구분하여 표시하기 위한 웨이퍼 디펙트 분류 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 웨이퍼 디펙트 분류 방법은, 노광과 현상 공정을 거친 웨이퍼의 표면에 형성된 패턴을 검사하여 발견된 디펙트를 유형 별로 분류하는 웨이퍼 디펙트 분류 방법에 있어서, 상기 웨이퍼의 다이 별로 동일 좌표에 디펙트가 반복하여 존재하는가 판단하는 단계 및 상기 다이 별로 동일 좌표에 상기 디펙트가 반복 존재하면 레티클 불량에 기인한 디펙트로 정의하는 단계를 구비하여 이루어진다.
그리고, 상기 디펙트 정의는 둘 이상의 상기 다이에서 반복적으로 반복적으로 디펙트가 존재하면 적용시킴이 바람직하다.
그리고, 상기 디펙트가 정의되면 경보 메시지를 발생시키는 단계를 더 구비함이 바람직하다.
그리고, 상기 레티클 불량에 기인한 디펙트가 발생된 다이에 대하여 상기 검사후 분류된 결과를 분석할 때 공지의 웨이퍼 맵을 구성함에 있어서 다른 다이와 구분할 수 있는 구분 표시를 함이 바람직하며, 상기 구분 표시는 상기 웨이퍼 맵 상의 다이를 위미하는 영역 내의 특정 영역을 상기 디펙트를 표시하기 위한 영역으로 할당하여, 상기 디펙트를 갖는 다이와 다른 다이를 상기 특정 영역 내에 문양 또는 색상을 다르게 형성시킬 수 있다.
또한, 상기 레티클 불량에 기인한 디펙트가 발생된 다이에 대하여 검사후 분류된 결과를 분석하기 위하여 출력될 때 다른 다이와 구분하여 표시할 수 있다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명은 자동 디펙트 분류 장치에서 반도체 공정에서 원하는 패턴을 만들기 위하여 사용하는 레티클에 의하여 노광된 웨이퍼에 불량을 분류하고 처리하는 방법이다.
도1을 참조하면, 자동 디펙트 분류 장치(도시되지 않음)는 노광 및 현상이 진행된 후 검사를 위하여 투입된 웨이퍼에 대하여 검사 공정(S10)을 수행하여 표면에 형성된 다이별 디펙트를 검사한다. 그리고, 자동 디펙트 분류 장치는 검사 공정(S10)의 수행 결과 다이별로 판정된 디펙트에 대하여 리뷰(Review)하는 공정(S12)을 수행한다.
자동 디펙트 분류 장치는 검사 공정(S10)에 대한 결과로 여러 개의 다이별로 동일 좌표에 디펙트가 발생되었는지 공정(S14)에서 먼저 확인하고, 다이별로 동일 좌표에 반복되는 디펙트가 발생되지 않았으면 해당 특성 별로 불량을 추출하여 디펙트에 대한 특성을 결정짓는 공정(S16)를 수행하며, 그 후 해당 디펙트 별로 특성지어진 바에 따라서 빈(BIN)코드를 부여하고 그에 대한 데이터를 보관하는 공정(S18)을 수행한다.
만약 공정(S12)에서 불량을 리뷰한 결과를 공정(S14)에서 확인하는 과정에서 여러 다이의 동일 좌표에 디펙트가 반복하여 발생되었으면, 해당 디펙트를 레티클 불량에 따른 반복하여 발생된 디펙트로 판단하여 단계 S20을 수행하여 해당 디펙트는 레티클 디펙트로 정의하고 코드를 부여한 후 그에 대한 데이터를 보관한다. 그리고, 연속하여 공정(S22)을 수행하여 자동 디펙트 분류 장치에 설치되는 모니터(도시되지 않음)를 통하여 불량에 대한 경보동작 즉, 경보 메시지가 출력된다.
그리고, 전술한 리뷰 과정에서 레티클 디펙트로 처리된 데이터는 그를 분석하는 설비에서 활용된다.
구체적으로, 검사 결과에 대한 웨이퍼 맵을 디스플레이시킬 때 다른 디펙트와 구분되게 웨이퍼 맵의 다이에 해당하는 영역 중 특정 영역을 할당하여 구분표시를 한다. 구분 표시는 도2에 도시된 바와 같다.
도2를 참조하면, 도2는 검사 결과를 분석이 용이하게 웨이퍼 맵으로 처리하는 도면으로서, 웨이퍼 영역(10) 내부에 노광 및 현상에 의하여 형성된 다이 영역(12)이 복수 개 소정 형상으로 배치되어 있으며, 웨이퍼 표면에는 스크래치에 의한 디펙트(14), 파티클 오염에 의한 디펙트(16) 등이 표시되어 있다.
그리고, 다이 영역(12) 내부에 레티클 디펙트에 대한 표시 영역(18)이 별도로 설정되어 있고, 표시 영역(18)의 색상으로써 레티클 디펙트가 시각적으로 확인된다. 즉, 도2에서 표시 영역(18)이 검게 표시되는 다이가 레티클 디펙트가 발생된 다이를 나타내는 것이다.
본 발명에 따른 실시예로써 다이의 일부 영역의 색상을 다르게 형성하여 구성하는 것에 대하여 언급하였으나, 이와 유사하게 기타 문양이나 부호로 구분 표시를 형성시킬 수 있음은 자명하다.
그리고, 다른 출력 양식을 통하여 검사된 결과를 분석하여 출력할 때도 다른 디펙트와 구분되는 표시를 이용하여 구분할 수 있다.
따라서, 본 발명에 의하면 레티클 불량에 기인하여 웨이퍼의 다이 상에 나타나는 디펙트를 정확히 분류 및 인식하고 이와 더불어 경보함으로써 레티클 불량으로 인한 대형 공정 사고가 예방되는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도1은 본 발명에 따른 웨이퍼 디펙트 분류 방법의 바람직한 실시예를 나타내는 공정도이다.
도2는 본 발명에 따른 웨이퍼 디펙트 분류 방법에 의하여 레티클 디펙트를 구분하여 표시하는 하나의 예를 나타내는 웨이퍼 맵이다.
※도면의 주요부분에 대한 부호 설명
10 : 웨이퍼 영역 12 : 다이 영역
14, 16 : 디펙트 18 : 표시 영역

Claims (5)

  1. 노광과 현상 공정을 거친 웨이퍼 표면에 형성되어 있는 패턴을 검사하여 웨이퍼의 각 다이별로 디펙트를 출력하는 단계;
    상기 디펙트의 위치를 조사함으로서 상기 각 다이별로 동일 좌표에 상기 디펙트가 반복하여 존재하는지를 판단하는 단계;
    둘 이상의 서로 다른 다이에서 동일 좌표에 상기 디펙트가 반복하여 존재하면 레티클 불량에 기인한 디펙트로 정의하는 단계; 및
    상기 레티클 불량에 따른 디펙트 발생 다이가 구분되도록 각 디펙트의 분류 결과를 출력하는 단계;
    를 구비함을 특징으로 하는 웨이퍼 디펙트 분류 방법.
  2. 제 1 항에 있어서,
    상기 디펙트가 정의되면 경보 메시지를 발생시키는 단계를 더 구비하는 것을 특징으로 하는 상기 디펙트 분류 방법.
  3. 제 1 항에 있어서,
    상기 디펙트 분류 결과는 상기 레티클 불량에 기인한 디펙트가 발생된 다이를 다른 다이와 구분할 수 있는 구분 표시가 된 웨이퍼 맵 형태로 출력하는 것을 특징으로 하는 웨이퍼 디펙트 분류 방법.
  4. 제 3 항에 있어서,
    상기 구분 표시는 상기 웨이퍼 맵 상의 다이를 의미하는 영역 내의 특정 영역을 상기 디펙트를 표시하기 위한 영역으로 할당하여, 상기 디펙트를 갖는 다이와 다른 다이를 상기 특정 영역 내에 문양을 다르게 형성시킨 것을 특징으로 하는 웨이퍼 디펙트 분류 방법.
  5. 제 3 항에 있어서,
    상기 구분 표시는 상기 웨이퍼 맵 상의 다이를 의미하는 영역 내의 특정 영역을 상기 디펙트를 표시하기 위한 영역으로 할당하여, 상기 디펙트를 갖는 다이와 다른 다이를 상기 특정 영역 내에 색상을 다르게 형성시킨 것을 특징으로 하는 웨이퍼 디펙트 분류 방법.
KR1019970067953A 1997-12-11 1997-12-11 웨이퍼 디펙트 분류 방법 KR100499163B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970067953A KR100499163B1 (ko) 1997-12-11 1997-12-11 웨이퍼 디펙트 분류 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970067953A KR100499163B1 (ko) 1997-12-11 1997-12-11 웨이퍼 디펙트 분류 방법

Publications (2)

Publication Number Publication Date
KR19990049102A KR19990049102A (ko) 1999-07-05
KR100499163B1 true KR100499163B1 (ko) 2005-09-30

Family

ID=37305108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970067953A KR100499163B1 (ko) 1997-12-11 1997-12-11 웨이퍼 디펙트 분류 방법

Country Status (1)

Country Link
KR (1) KR100499163B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100836070B1 (ko) 2007-07-27 2008-06-09 세메스 주식회사 반도체 제조에서의 공정 표시 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100389135B1 (ko) * 2001-02-20 2003-06-25 삼성전자주식회사 웨이퍼 디펙트 소스의 성분별 불량칩수 표시 방법
KR100689694B1 (ko) * 2001-12-27 2007-03-08 삼성전자주식회사 웨이퍼상에 발생된 결함을 검출하는 방법 및 장치
KR100591736B1 (ko) 2004-07-13 2006-06-22 삼성전자주식회사 기판의 반복 결함 분류 방법 및 장치
KR100792687B1 (ko) * 2006-11-06 2008-01-09 삼성전자주식회사 반도체 기판 패턴 결함 검출 방법 및 장치
KR100867634B1 (ko) * 2007-03-09 2008-11-10 삼성전자주식회사 웨이퍼 시료 분석 방법
CN117558645B (zh) * 2024-01-09 2024-03-29 武汉中导光电设备有限公司 大数据Wafer缺陷确定方法、装置、设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61100941A (ja) * 1984-10-23 1986-05-19 Hitachi Ltd 半導体素子の検査データ分析装置
JPH04348541A (ja) * 1991-05-27 1992-12-03 Nec Corp レチクルのパターン検査方法
KR970072245A (ko) * 1996-04-24 1997-11-07 김광호 반도체소자 제조장비 및 공정 제어방법
KR0132024B1 (ko) * 1993-12-21 1998-04-14 김주용 공정 결함 분석방법
US5913105A (en) * 1995-11-29 1999-06-15 Advanced Micro Devices Inc Method and system for recognizing scratch patterns on semiconductor wafers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61100941A (ja) * 1984-10-23 1986-05-19 Hitachi Ltd 半導体素子の検査データ分析装置
JPH04348541A (ja) * 1991-05-27 1992-12-03 Nec Corp レチクルのパターン検査方法
KR0132024B1 (ko) * 1993-12-21 1998-04-14 김주용 공정 결함 분석방법
US5913105A (en) * 1995-11-29 1999-06-15 Advanced Micro Devices Inc Method and system for recognizing scratch patterns on semiconductor wafers
KR970072245A (ko) * 1996-04-24 1997-11-07 김광호 반도체소자 제조장비 및 공정 제어방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100836070B1 (ko) 2007-07-27 2008-06-09 세메스 주식회사 반도체 제조에서의 공정 표시 방법

Also Published As

Publication number Publication date
KR19990049102A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
JP4014379B2 (ja) 欠陥レビュー装置及び方法
JP3904419B2 (ja) 検査装置および検査システム
JP4122735B2 (ja) 半導体デバイスの検査方法および検査条件設定方法
KR100808652B1 (ko) 패턴 검사 방법
US10297021B2 (en) Defect quantification method, defect quantification device, and defect evaluation value display device
US6775817B2 (en) Inspection system and semiconductor device manufacturing method
US6334097B1 (en) Method of determining lethality of defects in circuit pattern inspection method of selecting defects to be reviewed and inspection system of circuit patterns involved with the methods
EP1928583A2 (en) A method and a system for establishing an inspection recipe
US6724929B1 (en) Wafer inspecting apparatus
JP2020041889A (ja) ワーク検査方法及びワーク検査システム
KR100499163B1 (ko) 웨이퍼 디펙트 분류 방법
KR20030051064A (ko) 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템
KR20060075691A (ko) 결함 검사 방법
JP2007017290A (ja) 欠陥データ処理方法、およびデータの処理装置
US6795186B2 (en) Adaptive tolerance reference inspection system
JP2000223385A (ja) 電子デバイスの品質管理方法
JP3536884B2 (ja) 半導体ウエハの欠陥分類方法及びその装置
JP2018091771A (ja) 検査方法、事前画像選別装置及び検査システム
Heriansyah et al. Neural network paradigm for classification of defects on PCB
KR100472776B1 (ko) 반도체 장치의 웨이퍼 결함 검사 방법
KR970007974B1 (ko) 반도체 공정결함 검사방법
JP2004165395A (ja) 検査データ解析プログラムと検査方法
JP2003057193A (ja) 異物検査装置
CN116242830A (zh) 引线框架的瑕疵检测方法
JP4248319B2 (ja) 検査条件評価プログラム及び検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee