KR100493773B1 - Ａｃ-방전 플라즈마 표시 패널의 구동 방법 - Google Patents

Ａｃ-방전 플라즈마 표시 패널의 구동 방법 Download PDF

Info

Publication number
KR100493773B1
KR100493773B1 KR10-2000-0001648A KR20000001648A KR100493773B1 KR 100493773 B1 KR100493773 B1 KR 100493773B1 KR 20000001648 A KR20000001648 A KR 20000001648A KR 100493773 B1 KR100493773 B1 KR 100493773B1
Authority
KR
South Korea
Prior art keywords
pulse
discharge
scan
period
electrode
Prior art date
Application number
KR10-2000-0001648A
Other languages
English (en)
Other versions
KR20000053490A (ko
Inventor
미조바따에이시
Original Assignee
파이오니아 플라즈마 디스플레이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP846999A external-priority patent/JP3233120B2/ja
Priority claimed from JP3440799A external-priority patent/JP3266130B2/ja
Priority claimed from JP4086099A external-priority patent/JP3328932B2/ja
Application filed by 파이오니아 플라즈마 디스플레이 가부시키가이샤 filed Critical 파이오니아 플라즈마 디스플레이 가부시키가이샤
Publication of KR20000053490A publication Critical patent/KR20000053490A/ko
Application granted granted Critical
Publication of KR100493773B1 publication Critical patent/KR100493773B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2922—Details of erasing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2948—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by increasing the total sustaining time with respect to other times in the frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

교류 방전형 PDP를 구동시키는 방법이 제공되는데, 만족할 만하게 긴 유지 펄스를 보장하고 주사선의 갯수가 증가되어도 표시 화면의 휘도가 낮아지는 것을 방지한다. PDP는 매트릭스 어레이로 배열된 화소를 형성하는 행 전극 및 열 전극, 및 화소를 덮도록 형성된 유전층을 갖는다. 단계 (a)에서, 주사 펄스는 행 전극에 연속적으로 인가되고 데이타 펄스는 주사 기간에서 표시 신호에 따라 열 전극에 인가되어, 기입 방전에 기초하여 유전층의 벽 방전을 발생시킨다. 각 화소내의 벽 전하의 양은 표시 신호에 따라 변화한다. 단계 (b)에서, 변환 방전은 주사 기간 이후의 변환 기간에서 발생되어, 화소내의 벽 전하의 양이 감소한다. 변환 방전은 벽 전하의 양에 따라 화소 각각에서 다른 상태로 발생된다. 단계 (c)에서 유지 펄스는 변환 기간 이후의 유지 기간에서 행 전극에 인가되어, 유지 방전을 발생시킨다. 유지 방전은 변환 기간에서 발생되었던 변환 방전의 상태에 따라 화소의 일부에서 발생하여, 광을 방출시킨다.

Description

ＡＣ-방전 플라즈마 표시 패널의 구동 방법{METHOD OF DRIVING AC-DISCHARGE PLASMA DISPLAY PANEL}
본 발명은 플라즈마 표시 패널(PDP)에 관한 것으로, 특히, 예비 방전 펄스 또는 펄스들을 주사 전극에 인가하는 예비 방전 기간, 각각의 주사 전극에 주사 펄스를 연속해서 인가하는 주사 기간, 및 주사 전극에 유지(sustain) 펄스를 인가하는 유지 기간를 갖는 PDP 구동 방법에 관한 것이다.
PDP는, 대형 평판 표시 패널로서 용이하게 제조될 수 있고, 넓은 시야각과 신속한 응답을 제공할 수 있다는 많은 장점이 있다. 따라서, 최근에는, 각종 컴퓨터, 벽걸이용 텔레비젼 (TV) 셋트, 공공 정보 표시 패널 등의 평판형 표시 장치용으로 사용되고 있다.
PDP는 통상 구동 방법에 따라, 직류 (dc) 방전형과 교류 (ac) 방전형의 2 그룹으로 분류된다. dc 방전형은, 전극을 방전 스페이스 (즉, 방전 가스)에 노출시키고 dc 방전을 이용하여 PDP를 구동한다. dc 방전은, dc 구동 전압이 인가되는 기간 동안 유지된다. 한편, ac 방전형은, 전극을 유전층으로 덮어서 방전 스페이스 (즉, 방전 가스)에 노출되지 않도록 하고, ac 방전을 이용하여 PDP를 구동한다. 방전은 ac 구동 전압의 반복적인 극 반전에 의해 유지된다.
본 발명은 ac 방전형 PDP에 관한 것이므로, ac 방전형 PDP에 대해서만 설명한다.
ac 방전형 PDP는 각 방전 셀 또는 화소내의 전극 수에 따라서 2 전극형 및 3 전극형의 2 그룹으로 분류된다. 3 전극형 PDP의 전형적인 예가 도 20 및 도 21에 도시된다.
도 20은 3 전극형 PDP의 방전 셀의 구성을 도시한다. 도 21은 이 PDP의 전극의 레이아웃을 도시한다.
도 20 및 도 21에 도시된 바와 같이, PDP는 서로 대향하여 함께 고정된 전면 기판(20)과 배면 기판(21)을 포함한다. 통상 유리판으로 이루어진 기판(20 및 21)은 일정 거리를 두고 서로 평행하게 배열된다.
복수의 주사 전극(22)(즉, S1, S2,...,Sm)이 전면 기판(20)의 내면 상에 서로 평행하게 형성되는데, 여기서 m은 1보다 큰 정수이다. 복수의 공통 전극(23)(즉, C1, C2,...Cm)이 전면 기판(20)의 동일한 내면 상에 서로 평행하게 형성된다. 주사 전극(22)과 공통 전극(23)이 동일 방향 (도 21에서 측면 방향)으로 교대로 연장된다. 기판(20)의 내면 상에 투명 유전층(24)이 형성되어 주사 전극(22)과 공통 전극(23)을 덮는다. 유전층(24) 상에는, MgO로 이루어진 보호층(25)이 형성되어 층(24)을 방전으로부터 보호한다.
한편, 배면 기판(21)의 내면 상에 복수의 데이타 전극(29)(즉, D1, D2,...Dn)이 서로 평행하게 형성되는데, 여기서 n은 1보다 큰 정수이다. 데이타 전극(29)은 주사 전극(22)과 공통 전극(23)에 수직이다. 기판(21)의 내면 상에 백색 유전층(28)이 형성되어 데이타 전극(29)을 덮는다. 유전층(28) 상에는, 형광층(27)이 형성되어 가시광을 광 방출한다.
복수의 구획 벽(도시되지 않음)이 형성되어 전면 기판(20)과 배면 기판(21) 사이의 스페이스에서 데이타 전극(29)과 평행하게 연장된다. 이 벽들은 기판(20 및 21)과 표시 셀 또는 화소(31) 사이에 방전 스페이스(26)를 형성하는 역할을 한다. 셀(31)은 매트릭스 어레이로 배열된다. He, Ne, Xe 등의 특정 방전 가스는 스페이스(26) 내에 한한다.
상술한 PDP 구조는, 각종 문헌, 예를 들면, 1998년 5월자로 "Cell Structure and Driving Method of a 25-in. (64-cm) Diagonal High-Resolution Color ac Plasma Display" 라는 명칭의 Society for Information Display(SID) Digest pp. 279-281에 개시되어 있다.
다음으로, 도 20 및 도 21에 도시된 3 전극, ac 방전형 PDP의 종래의 구동 방법을 후술한다. 이 방법은 소위 어드레스 표시 기간 분리 서브 필드 (ADS) 방법중의 하나이고, 이런 종류의 방법의 주류를 이루고 있다.
도 1의 (a) 내지 도 1의 (e)는 1개의 서브 필드 T1 동안의 종래의 구동 방법을 설명하는 파형 챠트이다. 서브 필드 T1은 예비 방전 기간 T2, 주사 기간 T3, 및 유지 기간 T4로 이루어진다.
예비 방전 기간 T2에서, 예비 방전 펄스(114) (여기서는, 음임)가 공통 전극(23)(즉, C1 내지 Cm)에 공통으로 인가된다. 따라서, 선행하는 인접한 서브 필드 t1의 벽 전하 형성 상태의 차이가 초기화를 위해 리셋되거나 소거된다. 이와 동시에, 모든 방전 셀(31)에서 ac 방전이 일어나 그 내부에 포함되어 있는 데이타를 소거함으로써, 다음 기입 방전이 낮은 인가 전압에서 발생할 수 있도록 한다. 즉, "프라이밍 효과(priming effect)"를 가능하게 한다. 그 결과, 예비 방전 펄스(114)는 후술하는 주사 펄스 및 유지 펄스보다도 큰 진폭이나 전압 레벨을 가질 필요가 있다.
도 1의 (a)에서는 1개의 예비 방전 펄스(114)가 사용된다. 그러나, 벽 전하 형성 상태의 차를 제거하고 프라이밍 효과를 야기시키는 2가지 역할이 각각의 펄스에 의해 행해질 수 있다. 구체적으로는, 이전의 서브 필드의 상태를 리셋하기 위한 유지-방전 소거 펄스가 공통 전극(23)(즉, C1 내지 Cm)에 인가될 수 있고, 그 다음, 모든 셀(31)에 프라이밍 효과를 발생시키기 위한 프라이밍 펄스가 인가될 수 있다. 이 경우, 유지-방전 소거 펄스의 카운트가 1로 제한되지 않는다. 2 이상일 수 있다.
프라이밍 효과가 모든 서브 필드마다 필요한 것은 아니다. 몇몇 구동 방법에서는, 몇 개의 연속 서브 필드 동안 단일 프라이밍 펄스만이 인가된다. 프라이밍 펄스는 모든 셀(31)을 활성화하여 셀(31)이 표시된 정보를 갖는지 갖지 않는지의 여부와 관계없이 광 방출하게 한다. 따라서, 프라이밍 펄스의 카운트가 감소하면, 셀(31)이 흑색을 표시하는 때의 휘도가 억제될 수 있다.
도 1의 (a)에 도시된 바와 같은 예비 방전 펄스(114)를 사용하여, 몇 개의 연속 서브 필드 동안 단일 프라이밍 동작을 유발하면, 펄스(114)의 전압 레벨이나 진폭은 리셋 동작만을 수행할 정도로 충분히 낮게 설정될 수 있다. 이 경우, 리셋 동작을 보장하기 위해, 펄스(114) 대신에 다른 펄스나 펄스들이 수회에 걸쳐 인가될 수 있다.
예비 방전 펄스(114)에 이어, 예비 방전 기간 T2에서는, 예비 방전 소거 펄스(115) (여기서는, 음)가 주사 전극(22)(S1 내지 Sm)에 공통으로 인가될 수 있다. 따라서, 예비 방전 펄스(114)로 인한 예비 방전에 의해 유전층(24 및 28)에 유도되었던 벽 전하가 소거되거나 원하는 량으로 제어된다.
도 1의 (b) 내지 도 1의 (d)에서는, 1개의 예비 방전 소거 펄스(115)가 인가되지만, 2 이상의 펄스(115)가 주사 전극(22)에 인가되어 주사 펄스와 유지 펄스의 역할을 보장하고, 모든 셀(31)의 광 방출 상태의 변동을 억제하며, 부하 변동을 극복하여 동작을 표시할 수 있다. 예비 방전 소거 펄스나 펄스들(115)이 주사 전극(22)이 아닌 다른 전극에 인가될 수 있다.
그 다음, 주사 기간 T3에서는, 주사 펄스(109)(여기서는, 음)가, 도 1의 (b) 내지 도 1의 (d)에 도시된 바와 같이, 각각의 주사 전극(22)(즉, S1 내지 Sm)에 연속하여 인가된다. 여기서, 주사 바이어스 펄스(112)는 전체 기간 T3에서 주사 전극(22)에 인가되고 주사 펄스(109)는 이 바이어스 펄스(112)에 중첩된다. 이렇게 인가된 주사 펄스(109)에 응답하여, 데이타 펄스(100)(여기서는, 양임)가, 도 1의 (e)에 도시한 바와 같이, 기간 T3에서 요구된 표시 패턴에 따라 데이타 전극(29)중 특정 전극에 인가된다.
데이타 펄스(110)가 인가된 셀(31)에서는, 대응하는 주사 전극(22) 및 데이타 전극(29)에 고 전압이 인가되고, 따라서 기입 방전이 발생한다. 따라서, 많은 량의 양의 벽 전하가 주사 전극(22) 및 공통 전극(23)을 덮는 유전층(24) 내에 유도되는 한편 많은량의 음의 벽 전하가 데이타 전극(29)을 덮는 유전층(28) 내에 유도된다. 한편, 데이타 펄스(109)가 인가되지 않은 셀(31)에서는, 대응하는 주사 전극(22)과 데이타 전극(29)에 저 전압만이 인가되고, 따라서, 기입 방전이 발생하지 않고 이전의 서브 필드 T1에 형성되었던 벽 전하의 상태가 변하지 않는다. 상술한 바와 같이, 데이타 펄스(110)의 유무에 따라서 2개의 서로 다른 벽 전하 상태가 발생할 수 있다.
도 1의 (e)의 데이타 펄스(110)에 도시된 슬래쉬(즉, 사선)은, 표시 데이타에 따라 데이타 펄스(110)의 유무가 변한다는 사실을 나타낸다.
주사 펄스(109)의 모든 주사 전극(22)(S1 내지 Sm)으로의 인가가 종료된 경우, 유지 기간 T4가 시작되고, 이 때 유지 펄스(111)(양의 극성)가 모든 주사 전극(22) 및 모든 공통 전극(23)(C1 내지 Cn)에 교대로 인가된다. 유지 펄스(111)의 진폭이나 전압 레벨은 방전을 시작할 정도로 충분히 낮게 설정된다. 따라서, 기입 방전이 발생하지 않고 벽 전하량이 작거나 제로인 셀(31)에서는, 유지 펄스(111)가 주사 전극(22)이나 공통 전극(23)에 인가된다 해도 유지 방전이 발생하지 않는다.
이와는 달리, 특정 기입 방전이 발생하고 많은 량의 벽 전하가 발생된 셀(31)에서 유지 방전이 발생한다. 이는, 주사 전극(22)에 공통으로 인가된, 유지 펄스(111)의 첫 번째 펄스(제1 유지 펄스)가 주사 전극측 상부의 유전층(24)에 존재하는 잔여의 양의 벽 전하에 추가되거나 중첩되고, 따라서 스페이스(26) 양단에 인가된 최종 전압이 특정 방전-개시 전압을 초과하기 때문이다. 이러한 유지 방전으로 인해, 주사 전극측에 음의 전하가 유도되어 축적되고, 동시에 양의 전하가 공통 전극측 상에 유도되어 축적된다.
다음으로, 두 번째 유지 펄스(111)(즉, 제2 유지 펄스)가 공통 전극(23)에 인가되는 경우, 공통 전극측 상의 유전층(24) 내에 존재하는 잔여의 양의 벽 전하에 중첩되고, 따라서 스페이스(26) 양단에 인가된 최종 전압이 특정 방전 개시 전압을 초과한다. 따라서, 제1 유지 펄스(111)와 반대 극성의 벽 전하가 주사 전극 및 공통 전극측 상에 각각 유도되어 축적된다.
상술한 단계가 전체 유지 기간 T4 동안 반복되기 때문에, 광 방출 셀(31)에서 기간 T4 동안 유지 방전이 유지된다.
상술한 바와 같이, x번째 유지 펄스(111)에 의해 유도된 벽 전하에 의해 야기된 전위차 (또는 전압)가 (x+1) 번째 유지 펄스(111)의 전압에 중첩된다는 현상에 의해 유지 방전이 유지된다. 유지 펄스(111)의 카운트(즉, 반복횟수)가 광 방출량을 결정한다.
연속 서브 필스 T1의 조합은 PDP의 표시 영역 상에 화상 정보를 표시하는 기간로 정의되는 "필드(field)"를 구성한다. 설명한 바와 같이, 각각의 서브 필드 T1이 예비 방전 기간 T2, 주사 기간 T3, 및 유지 기간 T4에 의해 형성된다. 따라서, 유지 펄스(111)의 카운트가 각각의 서브 필드 T1에서 변화되면, PDP의 스크린 상의 표시 톤(즉, 명암 레벨)이 선택적으로 조절될 수 있다.
도 1의 (a) 내지 도 1의 (e)를 참조하여 PDP를 구동하는 상술한 종래의 방법에 의해, 이 방법이 고분해능의 표시 패널에 적용되면, 주사 기간 T3은 주사선(즉, 주사 펄스(109)의 카운트)의 증가로 인해 확장되거나 연장될 필요가 있다. 이는 서브 필드 T1의 길이와 예비 방전 기간 T2의 길이가 고정되면, 주사 기간 T3의 연장에 따라 유지 기간 T4가 단축될 필요가 있다는 것을 의미한다. 그 결과, 서브 필드 T1의 광 방출 기간가 감소되어 표시 스크린의 휘도를 감소시킨다는 문제가 있다.
다음으로, 도 20 및 도 21에 도시된 3-전극, ac 방전형 PDP의 또 다른 종래의 구동 방법이 후술된다. 이 방법 또한 소위 ADS형이다.
도 2의 (a) 내지 도 2의 (e)는 1 서브 필드 T1 동안의 종래 기술의 구동 방법을 설명하는 파형 챠트이다. 서브 필드 T1은 예비 방전 기간 T2, 주사 기간 T3, 및 유지 기간 T4에 의해 형성되는데, 이는 도 1의 (a) 내지 도 1의 (e)의 종래의 방법과 동일하다.
예비 방전 기간 T2에서, 예비 방전 펄스(212)가 공통 전극(23)(즉, C1 내지 Cm)에 공통으로 인가된다. 따라서, 선행하는, 인접한 서브 필드 T1의 벽 전하 형성 상태의 차가 초기화를 위해 리셋되거나 소거된다. 이와 동시에, 모든 방전 셀(31)에서 ac 방전이 야기되어 데이타 기입을 소거하고, 만족스럽게 낮은 전압에서 다음 기입 방전을 가능하게 한다. 즉, "프라이밍 효과"를 발생시킨다. 그 결과, 예비 방전 펄스(212)는 후술하는 주사 펄스 및 유지 펄스보다도 큰 진폭을 가질 필요가 있다. 이는 도 1의 (a) 내지 도 1의 (e)의 종래 방법과 동일하다.
도 1의 (a) 내지 도 1의 (e)의 종래의 방법에 설명된 것과 유사하게, 벽 전하 형성 상태의 차를 제거하고 펄스(212)의 프라이밍 효과를 유발하는 2가지 역할이 2개의 펄스에 의해 행해질 수 있다. 구체적으로는, 이전의 서브 필드 T1의 상태를 리셋하는 방전 소거 펄스가 공통 전극(23)에 인가된 다음, 모든 셀(31)에 프라이밍 효과를 발생시키는 프라이밍 펄스가 인가될 수 있다. 방전 소거 펄스의 카운트는 2 이상일 수 있다.
모든 서브 필드 T1에 프라이밍 효과가 필요한 것은 아니다. 프라이밍 펄스는, 셀(31)이 표시된 정보를 갖는지 갖지 않는 지의 여부에 관계없이, 모든 셀(31)을 활성화하여 광 방출한다. 따라서, 프라이밍 펄스의 카운트가 감소되면, 셀(31)이 흑색을 표시하는 때의 휘도가 억제될 수 있다.
도 2의 (a)에 도시된 바와 같은 예비 방전 펄스(212)를 이용하여, 몇개의 연속 서브 필드 T1 동안 단일 프라이밍 동작을 유발하면, 펄스(212)의 레벨 또는 진폭이 리셋 동작만을 수행할만큼 충분히 낮게 설정될 수 있다. 이 경우, 리셋 동작을 보장하기 위해, 펄스(212) 대신에, 또 다른 펄스가 수회에 걸쳐 인가될 수 있다.
후속하여, 예비 방전 기간 T2 동안, 예비 방전 소거 펄스(207)가 주사 전극(22)(S1 내지 Sm)에 공통으로 인가된다. 따라서, 예비 방전에 의해 유전층(24 및 28)에 유도된 벽 전하가 소거되거나 원하는 량으로 제어된다.
도 2의 (b)에서는, 하나의 예비 방전 소거 펄스(207)가 인가되지만, 2 이상의 펄스(207)가 전극(22)에 인가되어 주사 펄스 및 유지 펄스의 역할을 보장하고, 모든 셀(31)의 광 방출 상태의 변동을 억제하며, 부하 변동을 극복하여 동작을 표시할 수 있다. 예비 방전 소거 펄스 또는 펄스들(207)이 주사 전극(22)이 아닌 다른 전극에도 인가될 수 있다.
그 다음, 주사 기간 T3에서, 주사 펄스(208)가, 도 2의 (b) 내지 도 2의 (d)에 도시된 바와 같이, 각각의 주사 전극(22)(즉, S1 내지 Sm)에 연속하여 인가된다. 주사 펄스(208)에 응답하여, 데이타 펄스(209)가, 도 2의 (e)에 도시된 바와 같이, 요구된 표시 패턴에 따라 데이타 전극(즉, D1 내지 Dn)중 특정 데이타 전극에 인가된다.
데이타 펄스(209)가 인가된 셀(31)에서는, 주사 전극(22)과 데이타 전극(29)에 고 전압이 인가되어, 기입 방전이 발생한다. 그 결과, 많은 량의 양의 벽 전하가 주사 전극(22) 상에 유도되고 많은 량의 음의 벽 전하가 데이타 전극(29) 상에 유도된다. 한편, 데이타 펄스(29)가 인가되지 않은 셀(31)에서는, 주사 전극(22)과 데이타 전극(29)에 저 전압만이 인가되어, 기입 방전이 발생하지 않는다. 따라서, 벽 전하의 상태가 주사 전극(22) 및 데이타 전극(29) 상에서 변하지 않는다. 따라서, 데이타 펄스(209)의 유무에 따라서, 2가지의 서로 다른 벽 전하가 형성될 수 있다.
도 2의 (e)의 데이타 펄스에 도시된 슬래쉬는 필요한 표시 데이타에 따라서 데이타 펄스(209)의 유무가 변한다는 사실을 나타낸다.
모든 주사 전극(22)(S1 내지 Sm)으로의 주사 펄스(208)의 인가가 완료한 경우, 유지 기간 t4가 시작되는데, 이 때 유지 펄스(210)는 모든 주사 전극(22)과 모든 공통 전극(23)(C1 내지 Cn)에 교대로 인가된다. 상술한 1의 (a) 내지 도 1의 (e)의 종래 기술의 방법과는 다르게, 펄스(210)는 음의 극성을 갖는다.
펄스(210)의 진폭 또는 전압값은 방전을 방지할 정도로 충분히 낮게 설정된다. 따라서, 유지 펄스(210)가 인가되더라도, 주사 기간 T3 내에 기입 방전이 발생하지 않는 셀(31)에서 방전이 발생하지 않고, 그 결과, 벽 전하량이 작다. 이와는 다르게, 주사 기간 T3에서 특정 기입 방전이 발생하는 셀(31)에서는 유지 방전이 발생하고, 그 결과 주사 전극(22) 상에 양의 벽 전하가 존재하거나 남게된다. 이는 첫번째 유지 펄스(210)(즉, 제1 유지 펄스)가 남아있는 양의 벽 전하에 추가되거나 중첩됨에 따라서, 방전 개시 전압보다도 높은 전압이 스페이스(26)에 인가되어 유지 방전을 발생시키기 때문이다. 이 유지 방전으로 인해, 주사 전극(22) 상에 음의 전하가 유도되어 축적되고 공통 전극(23) 상에 양의 전하가 유도되어 축적된다.
그 다음, 두 번째 유지 펄스(210)(즉, 제2 유지 펄스)가 공통 전극(23)에 인가되어 상술한 벽 전하를 유도한 다음, 중첩된다. 따라서, 제1 유지 펄스(210)에 의해 반대 극성의 벽 전하가 주사 전극(22)에 유도되어 축적된다. 따라서, 동일한 단계가 반복되어, 광 방출 셀(31)의 방전을 유지한다.
상술한 바와 같이, 도 1의 (a) 내지 도 1의 (e)의 상술한 종래의 방법과 유사하게, x번째 유지 방전에 의해 유도된 벽 전하에 의해 야기되는 전위차를 (x+1)번째 유지 펄스(210)에 의한 것에 중첩시킴으로써 유지 방전이 유지된다. 기간 T4의 유지 펄스(210)의 카운트(즉, 반복수)가 광 방출량을 결정한다. 도 2의 (a) 내지 도 2의 (e)를 참조하여 PDP를 구동하는 상술한 종래 방법은, 다음과 같은 문제를 야기시킨다.
구체적으로는, 예비 방전 펄스(212)가 공통 전극(23)에 공통으로 인가되어 리셋팅 동작을 수행하고 예비 방전 기간 T2에 프라이밍 효과를 야기시키기 때문에, 방전 스페이스(26)에 인가된 전압이 이전의 서브 필드 T1에서 발생된 벽 전하의 상태에 따라서 변한다. 환언하면, 방전 스페이스(26)에 인가된 전압은 벽 전하를 인가된 펄스 전압에 중첩시킴으로써 얻어진 전압과 동일한데, 벽 전하량은 대응하는 셀(31)이 이전의 서브 필드 T1에서 광 방출을 갖는지 갖지 않는지의 여부에 따라서 변한다. 따라서, 스페이스(26)에는 이전 서브 필드 T1에서 대응하는 셀(31)의 상태에 따라 서로 다른 전압이 인가된다.
한편, 프라이밍 효과의 레벨이 스페이스(26)에 인가된 전압에 따라 변하기 때문에, 주사 기간 T3의 후속 기입 방전의 개시 전압이 변할 것이다. 그 결과, 대응하는 셀(31)이 이전 서브 필드 T1에서 광 방출을 갖는지의 여부에 따라, 표시 오류가 일어나기 쉬운 문제가 있다. 예를 들면, 광 방출하도록 구동된 특정 셀(31)은 오류로 광 방출하지 않거나 그 반대가 된다.
또한, 유지 펄스와 프라이밍 펄스가 예비 방전 기간 T2에서 사용되면, 유지 소거 펄스에 의해 리셋팅 동작이 행해진 다음, 프라이밍 펄스가 인가된다. 따라서, 셀(31)의 오류 광 방출과 같은 문제가 발생하기 어렵다. 그러나, 이 경우에는 예비 방전 기간 T2가 길어지고 그 결과, 주사 기간 T3이 연장될 필요가 있다. 이는, 서브 필드 T1의 길이가 고정되면, 유지 기간 T4가 예비 방전 기간 T2의 연장에 의해 단축될 필요가 있다. 그 결과, 광 방출 기간가 단축되어 표시 스크린의 휘도를 저하시키게 되는 또 다른 문제가 발생하게 된다.
1994년 2월자로 출원된 일본 미심사 특허 출원 제6-43829호는, 도 2의 (a) 내지 도 2의 (e)의 종래 방법의 PDP의 유사한 구동 방법을 개시하는데, 어드레스 기간와 유지 기간는 모든 방전 셀에 표시 데이타를 기입하는데 사용된다. 어드레스 기간에서는, 유지 방전에 필요한 벽 전하가 표시 데이타에 따라 발생된다. 유지 기간에서는, 유지 방전이 반복되어 광 방출한다. 표시 데이타에 따라 유지 기간에 벽 전하를 발생시키는 연속 구동은 인터레이스 주사 방식으로 행해진다. 따라서, 표시 스크린의 휘도는 향상되고 안정한 구동 상태가 실현된다.
도 3의 (a) 내지 도 3의 (e)는 1 서브 필드 T1 동안 다른 종래의 구동 방법을 설명하는 파형 챠트이다. 도 2의 (a) 내지 도 2의 (e)의 종래의 방법과 유사하게, 서브 필드 T1은 예비 방전 기간 T2, 주사 기간 T3 및 유지 기간 T4에 의해 형성된다.
예비 방전 기간 T2에서, 예비 방전 펄스(305)가 공통 전극(23)에 공통으로 인가된다. 따라서, 선행하는 인접한 서브 필드 T1의 벽 전하 형성 상태의 차가 리셋되고 모든 기존의 벽 전하는 초기화를 위해 방전되어 소거된다. 이와 동시에, 모든 방전 셀(31)에서 ac 방전이 야기되어 포함되어 있는 데이타를 소거함으로써, 다음 기입 방전이 저 인가 전압에서 발생할 수 있도록 한다. 즉, "프라이밍 효과"를 발생시킨다. 그 결과, 예비 방전 펄스(305)는 주사 펄스 및 유지 펄스보다도 높은 진폭을 가질 필요가 있다. 이는 도 1의 (a) 내지 도 1의 (e)의 종래의 방법에서 설명한 것과 같다.
다음으로, 예비 방전 소거 펄스(306)가 주사 전극(22)에 공통으로 인가되어, 유전층(24)에 존재하는 벽 전하를 제거하거나 벽 전하량을 적당하게 제어한다.
주사 기간 T3에서는, 주사 펄스(307)가 주사 전극(22)에 연속적으로 인가되고 표시 데이타에 따라 데이타 펄스(308)가 데이타 전극(29)에 적당하게 인가되어, 기입 방전을 야기시켜 대응 셀(31)에 표시 데이타를 기입한다.
유지 기간 T4에서는, 유지 펄스(309)가 주사 전극(22)및 공통 전극(23)에 공통으로나 교대로 인가되어, 대응 셀(31)로부터 광 방출한다.
상술한 바와 같이, x번째 유지 방전에 의해 유도된 벽 전하에 의해 야기되는 전위차를 (x+1)번째 유지 펄스(309)에 의해 유도된 것에 중첩시킴으로써 유지 방전을 유지한다. 유지 펄스(309)의 카운트(즉, 반복수)가 광 방출량을 결정한다.
한편, 표시 영역 상에 화상 정보를 표시하는 기간인 필드는 복수의 서브 필드 T1에 의해 형성된다. 상술한 바와 같이, 각 서브 필드 T1은 예비 방전 기간 T2, 주사 기간 T3, 및 유지 기간 T4를 포함한다. 유지 펄스(111)의 카운트가 각 서브 필드 T1에서 변경되면, 표시 톤(즉, 명암 레벨)이 조절될 수 있다.
도 3의 (a) 내지 도 3의 (e)를 참조하여 PDP를 구동하는 상술한 종래의 방법에서는, 데이타 전극(29)의 전위가, 양의 제1 유지 펄스(309)가 주사 전극(22)에 인가된 때의 접지 레벨(즉, 대략 0V)과 같다. 따라서, 제1 유지 펄스(309)의 양의 전압이 주사 기간 T3에 기입 방전에 의해 발생된 주사 전극(22)과 데이타 전극(29) 상에 각각 존재하는 양 및 음의 벽 전하에 의해 야기되는 전압에 중첩된다. 그 결과, 주사 전극(22) 및 공통 전극(23) 간의 방전 스페이스(26)에 큰 전압이 인가된다. 따라서, 주사 전극(22) 및 데이타 전극(29) 간의 방전 스페이스(26)에 인가된 전압이 주사 전극(22) 및 공통 전극(23) 간의 스페이스(26)에 인가된 전압보다 높다. 이는, 유지 방전 이전에 반대의 방전이 발생하여, 주사 전극(22) 상에 벽 전하를 야기시킨다는 것을 의미한다. 따라서, 주사 전극(22)과 공통 전극(23) 간의 전압 또는 전위차가 낮아져서 유지 방전의 발생을 방해한다. 따라서, 셀(31)이, 인가된 유지 펄스(309)에도 불구하고 광 방출하지 않을 가능성이 있다.
이 경우, 이전의 서브 필드 T1에서 발생된 벽 전하의 상태가 완전하게 리셋되기 어렵기 때문에 광 방출 오류가 야기된다.
따라서, 본 발명의 목적은, 주사선의 카운트가 증가되더라도 만족스러운 긴 유지 기간를 보장하는 ac 방전형 PDP의 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은, 주사선의 카운트가 증가하더라도 표시 스크린의 휘도가 낮아지는 것을 방지하는 ac 방전형 PDP의 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은, 화소나 방전 셀이 이전의 서브 필드에서 광 방출을 갖든 갖지 않든간에 대략 동일한 레벨에서 프라이밍 효과를 유발하는 ac 방전형 PDP의 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은, 화소나 방전 셀이 오류로 광 방출하거나 광 방출하지 않는 것을 방지하고 PDP가 안정적으로 동작할 수 있도록 하는 ac 방전형 PDP의 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은, 예비 방전 기간에서 이전의 서브 필드에서 벽 전하나 광 방출의 상태의 리셋팅 동작을 보정하는 ac 방전형 PDP의 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은, 유지 기간의 시작에서 이전 유지 필드에서 광 방출을 갖는 방전 셀의 유지 방전을 보장하는 ac 방전형 PDP의 구동 방법을 제공하는 것이다.
상기 목적 및 그 외의 것은 다음의 설명으로부터 당 분야에 숙련된 자에게 명백해질 것이다.
본 발명의 제1 양태에 따르면, 매트릭스 어레이로 배열된 화소들을 형성하는 행 전극 및 열 전극, 및 화소들을 커버하도록 형성된 유전층을 갖는 ac-방전 PDP를 구동하는 방법이 제공된다.
상기 방법은 다음의 단계들을 포함한다:
(a) 데이타 펄스가 주사 기간에 표시 신호에 따라 열 전극에 인가되는 동안 주사 펄스가 행 전극에 연속적으로 인가되어, 기입 방전에 기인하여 유전층에 벽 전하를 발생시킨다.
각각의 화소의 벽 전하량은 표시 신호에 따라 변한다.
(b) 주사 기간 후 변환 기간에 변환 방전이 야기되어, 화소들의 벽 전하량을 감소시킨다.
변환 방전은 벽 전하량에 따라 각각의 화소마다 상이한 상태로 생긴다.
(c) 변환 기간 후 유지 기간에 유지 펄스가 행 전극에 인가되어, 유지 방전이 야기된다.
유지 방전이 변환 기간에 야기되는 변환 방전의 상태에 따라 화소들의 일부에 발생되어, 광 방출이 일어난다.
본 발명의 제1 양태에 따른 방법에 의하면, 변환 기간가 주사 기간와 유지 기간 사이에 제공되어 변환 방전을 일으켜, 화소의 벽 전하량을 감소시킨다. 변환 방전은 벽 전하량에 따라 각각의 화소들의 상이한 상태에 생긴다.
또한, 유지 기간에, 변환 기간에 생기는 변환 방전의 상태에 따라 화소의 일부에 유지 방전이 생겨, 광 방출을 일으킨다. 즉, 화소로부터의 광 방출이 변환 방전의 상태에 따라 결정된다.
따라서, 기입 방전을 일으키기 위한 주사 기간에 행 전극에 인가된 전압이 상승될 수 있고, 주사 펄스의 폭을 감소시킨다. 그 결과, 주사선의 카운트가 증가하더라도, 주사 기간의 길이가 짧게 유지될 수 있다. 이는, 충분히 긴 유지 기간가 확보되고, 주사선의 카운트가 증가됨에도 불구하고 표시 스크린의 휘도가 저하되는 것이 방지된다는 것을 의미한다.
제1 양태에 따른 방법의 바람직한 실시예에서, 기입 방전은 광 방출하는 화소들과 광 방출하지 않는 화소들 양자의 주사 기간에 일어난다. 이 실시예에서는, 기입 방전을 일으키기 위한 주사 기간에 행 전극에 인가된 전압이 더욱 상승될 수 있고, 주가 펄스의 폭이 더욱 감소되는 부가적인 이점이 있다.
제1 양태에 따른 방법의 다른 바람직한 실시예에서, 광 방출하지 않는 화소에 기입 방전을 일으키는 전압은 광 방출하는 화소보다 높다. 변환 방전은 광 방출하지 않는 화소에 생기며 변환 기간에 광 방출하는 화소에서는 생기지 않는다. 이 실시예에서는, 주사 펄스의 파형이 간단해질 수 있는 이점이 있다.
제1 양태에 따른 방법의 또 다른 바람직한 실시예에서, 기입 방전이 주사 기간에 생기는 행 및 열 전극 양단의 전압은 상기 변환 기간에 실질적으로 제로이다. 이 실시예에서는, 광 방출하지 않는 화소의 벽 전하가 실질적으로 소거될 수 있고, 그 결과 유지 방전이 생기는 화소와 유지 방전이 생기지 않는 화소 간의 마진이 생기는 부가적인 이점이 있다.
제1 양태에 따른 방법의 바람직한 실시예에서, 행과 열 전극 간의 기입 방전과 극성이 반대인 예비 방전을 발생시키기 위한 예비 방전 기간가 주사 기간 이전에 더 제공된다. 예비 방전은 행 전극에 인가된 주사 펄스와 극성이 반대인 펄스에 의해 일어난다. 예비 방전은 주사 기간에 기입 방전에 의해 발생된 벽 전하와 극성이 반대인 예비벽 전하를 발생시킨다. 이 실시예에서는, 기입 방전시 행과 열 전극 양단에 고 전압이 인가될 수 있고, 그 결과 주사 펄스의 길이가 더욱 짧아질 수 있는 부가적인 이점이 있다.
제1 양태에 따른 방법의 또 다른 바람직한 실시예에서, 제1 주사 바이어스 펄스가 주사 펄스의 인가 전에 주사 전극에 공통으로 인가되며, 제2 주사 바이어스 전압이 주사 기간에 주사 펄스의 인가 후에 주사 전극에 공통으로 인가된다. 제1 주사 바이어스 펄스는 주사 펄스와 극성이 같으며 주사 펄스보다 작은 진폭(또는 절대값)을 갖는다. 선택적으로 제1 주사 바이어스 펄스는 주사 펄스와 극성이 반대이다. 제2 주사 바이어스 펄스는 제1 주사 바이어스 펄스보다는 크고 주사 펄스보다는 작은 진폭(또는 절대값)을 갖는다. 이 실시예에서는, 주사 기간에 에러 방전이 발생되는 것을 방지할 수 있는 부가적인 이점이 있다.
제1 양태에 따른 또 다른 바람직한 실시예에서, 행 전극이 2개 이상의 그룹으로 분할된다. 행 전극의 각각의 그룹마다의 주사 기간로부터 변환 기간로의 전이 타이밍이 특정 기간만큼 시프트된다. 이 실시예에서는, 변환 기간에 흐르는 피크 전류가 감소될 수 있는 부가적인 이점이 있다.
본 발명의 제2 양태에 따르면, ac-방전 PDP를 구동하는 다른 방법이 제공된다.
상기 방법은 다음의 단계를 포함한다:
(a) 제1 예비 방전 펄스가 예비 방전 기간에 행 전극에 공통으로 인가된다.
제1 예비 방전 펄스는 인접하는 이전의 유지 기간에 방전이 생길 때만 방전을 유도하는 기능을 한다.
(b) 제2 예비 방전 펄스가 예비 방전 기간에 행 전극에 공통으로 인가된다.
제2 예비 방전 펄스는 인접하는 이전의 유지 기간에 방전이 생기지 않을 때에만 방전을 유도하는 기능을 한다.
(c) 데이타 펄스가 예비 방전 기간 다음의 주사 기간에 표시 신호에 따라 열 전극에 인가되는 동안 주사 펄스가 행 전극에 연속적으로 인가되어, 기입 방전에 기인하여 유전층에 벽 방전을 발생시킨다.
(d) 유지 펄스가 주사 기간 다음의 유지 기간에 행 전극에 인가되어, 유지 방전을 일으킨다.
인접하는 이전의 유지 기간에 발생되는 벽 전하의 상태가 초기화를 위한 제1 또는 제2 예비 방전 펄스에 의해 예비 방전 기간로 리셋된다.
본 발명의 제2 양태에 따른 방법에 의하면, 인접하는 이전의 유지 기간에 방전이 생긴 때에만 방전을 유도하는 기능을 갖는 제1 예비 방전 펄스 및 동일한 이전의 유지 기간에 방전이 생기지 않은 때에만 방전을 유도하는 기능을 갖는 제2 예비 방전 펄스가 동일한 예비 방전 기간에 인가된다. 따라서, 이전의 서브-필드의 인접하는 이전의 유지 기간에 발생된 벽 전하의 상태가 화소 또는 방전 셀이 이전의 서브-필드에서 광 방출되거나 또는 광 방출되지 않는지에 상관없이 제1 또는 제2 예비 방전 펄스에 의해 리셋될 수 있다.
이 때, 존재하는 벽 전하량이 이전의 방전 기간의 개시점에서 다르더라도, 존재하는 벽 전하는 제1 또는 제2 예비 방전 펄스에 의해 서로 같아질 수 있다. 따라서, 이전의 유지 기간에서 셀이 광 방출하는지 또는 광 방출하지 않는지에 상관없이 대부분 동일한 프라이밍 효과가 주어질 수 있다.
따라서, 셀 또는 화소가 에러로 광 방출되거나 또는 광 방출되지 않는 문제점이 해결될 수 있고, PDP는 유지-방전 소거 펄스를 사용하지 않고서 안정하게 동작될 수 있다.
PDP가 주사 전극, 공통 전극 및 데이타 전극을 갖는 3-전극형이고, 동시에 상이한 벽 전하량이 이들 전극에 각각 발생된 경우, 존재하는 벽 전하는 단일 펄스를 인가하여 소거되는 것이 어렵다. 본 발명에서는, 데이타 전극 상의 벽 전하가 거의 제로 레벨로 감소된다. 따라서, 주사, 공통, 및 데이타 전극 상에 발생된 벽 전하량이 서로 다르더라도, 이들 전극 상에 발생된 벽 전하의 소거가 용이해질 수 있다.
제2 양태에 따른 방법의 바람직한 실시예에서, 제1 예비 방전 펄스가 인가된 때 행 전극들(예를 들면, 주사 및 데이타 전극) 간의 전위차 또는 전압이 제2 예비 방전 펄스가 인가된 때보다도 작다.
제2 양태에 따른 방법의 다른 바람직한 실시예에 있어서, 제1 예비 방전 펄스는 제2 예비 방전 펄스에 앞서 행 전극에 인가된다.
제2 양태에 따른 방법의 또 다른 바람직한 실시예에 있어서, 제1 및 제2 예비 방전 펄스는 유지 기간에서 최종 유지 펄스가 인가된 것과 동일한 행 전극에 인가됨으로, 행 및 열 전극 간의 전위차의 극성이 반전된다.
제2 양태에 따른 방법의 또 다른 실시예에 있어서, 제1 예비 방전 펄스가 인가된 때의 행 및 열 전극 간의 전위차는 제2 예비 방전 펄스가 유지 펄스의 전압으로 인가된 때의 것보다 낮다. 이 실시예는 제1 및 제2 예비 방전 펄스가 실질적으로 동일한 방전 강도를 갖게 되어 프라이밍 효과의 레벨이 서로 동일하게 되는 추가의 장점을 갖는다.
제2 양태에 따른 방법의 또 다른 실시예에서, 모든 셀에 대한 예비 방전, 주사 및 유지 기간의 타이밍은 서로 같다.
제2 양태에 따른 방법의 또 다른 실시예에서, PDP의 행 전극은 공통 전극 및 주사 전극을 포함하고, PDP의 열 전극은 데이타 전극을 포함한다. 공통 전극 및 주사 전극은 서로 병렬로 연장한다. 데이타 전극은 주사 전극 및 공통 전극에 수직으로 연장한다. 이것은 PDP가 3개의 전극 형태로 되어 있다는 것을 의미한다. 이 경우에, 제1 및 제2 예비 방전 펄스가 주사 및 공통 전극에 공통으로 인가되는 것이 바람직하다. 이것은 앞선 서브 필드에서의 유지 펄스에 의해서 발생된 벽 전하의 량이 제1 예비 방전 펄스에 의해서 적절한 값으로 조절될 수 있는 추가의 장점이 있다.
제2 양태에 따른 방법의 또 다른 실시예에서, 데이타 전극의 전위 또는 전압은 주사 전극 및 공통 전극의 전위 또는 전압 간에 존재하는 값으로 설정된다. 따라서, 이것은 데이타 전극 위에서 발생된 벽 전하의 량이 감소될 수 있는 추가의 장점이 있다.
제2 양태에 따른 방법의 또 다른 실시예에서, 주사 및 데이타 전극 간의 전위차 또는 전압은 주사 및 공통 전극 간의 전위차 또는 전압의 대략 절반과 동일하게 설정된다. 따라서, 이것은 추가의 벽 전하의 소거가 촉진되어 벽 전하 소거 펄스의 필요한 수를 감소시킬 수 있는 추가의 장점이 있다.
제2 양태에 따른 방법의 또 다른 실시예에서, 예비 방전 기간에서의 데이타 전극의 전위 또는 전압은 셀들이 주사 기간 동안에 빛을 광 방출하는 지의 여부에 따라 데이타 전극의 2개의 전위 또는 전압값 중 하나와 같다. 따라서, 이것은 데이타 드라이버의 전압의 설정이 불필요하게 되는 추가의 장점이 있다.
제2 양태에 따른 방법의 또 다른 실시예에서, 예비 방전 기간에서의 데이타 전극의 전위 또는 전압은 접지 전위와 대략 동일하게 설정된다. 따라서, 이것은 제1 및 제2 예비 방전 펄스가 저하될 수 있는 추가의 장점이 있다.
제2 양태에 따른 방법의 또 다른 실시예에서, 예비 방전 기간에서, 예비 방전의 소거 펄스는 제1 및 제2 예비 방전 펄스가 인가된 후에 행 전극에 인가된다. 예비 방전 소거 펄스는 그의 전압값을 점진적으로 변화시켜 피크 전압값에 도달하게 하는 파형을 갖는다. 피크 전압은 제1 또는 제2 예비 방전 펄스가 인가될 때에 행 및 열 전극 간의 전위차 또는 전압과 실질적으로 동일하다.
본 발명의 제3 양태에 따르면, ac 방전 PDP를 구동하는 다른 방법에서 PDP는 주사 전극, 공통 전극 및 데이타 전극을 가진다. 공통 전극 및 주사 전극은 서로 병렬로 연장하며, 데이타 전극은 상기 주사 전극 및 공통 전극에 수직으로 연장하므로 매트릭스 어레이로 배열된 화소가 형성된다.
상기 방법은 데이타 펄스가 주사 기간 동안 표시 신호에 따라 데이타 전극에 인가되는 동안 주사 펄스가 주사 전극에 연속적으로 인가됨으로, 기입 방전이 발생된다.
유지 펄스는 주사 기간에 이은 유지 기간에서 주사 전극 및 공통 전극에 교대로 인가됨으로 광 방출을 위한 유지 방전이 발생된다.
유지 펄스 중 제1 유지 펄스가 유지 기간 중에 주사 전극 또는 공통 전극에 인가될 때에, 주사 전극 및 데이타 전극 양단에 인가된 전압은 주사 전극 및 공통 전극 양단에 인가된 전압 보다 낮게 설정된다.
본 발명의 제3 양태에 따른 방법에 의하면, 다음의 이유로 인하여, 유지 기간의 개시시에 이전의 서브 필드에서 광을 방출한 방전셀의 유지 방전이 항상 유도되어, 그 결과 이전의 서브 필드에서의 벽 전하 또는 광 방출의 상태의 리세팅 동작이 보장된다.
일반적으로, 방전은 특정한 시간 지연 또는 지연 시간에 의해서 전압의 인가후에 개시된다. 여기서, 시간 지연은 인가된 전압에 따라 변한다. 시간 지연은 인가된 전압이 증가함에 따라 짧게된다.
제3 양태에 따른 방법에 의하면, 유지 펄스 중 제1 펄스가 유지 기간 동안 주사 전극 또는 공통 전극에 인가될 때에, 주사 전극 또는 데이타 전극 양단에 인가된 전압은 주사 전극 및 공통 전극 양단에 인가된 전압 보다 낮게 설정된다. 따라서, 유지 방전의 개시시에, 표면 방전은 대향 방전이 주사 및 데이타 전극 사이에서 발생되기 전에 주사 및 공통 전극 사이에서 발생될 수 있다. 따라서, 유지 방전은 기입 방전이 유지 펄스 중 제1 유지 펄스에서 이전의 서브 필드에서 발생된 경우에 화소에서 확실히 발생된다. 이것은 광의 거짓 방출이 방지됨과 동시에 이전의 서브 필드에서의 벽 전하 또는 광 방출의 상태의 리세팅 동작이 행해짐을 의미한다.
또한, 주사 및 유지 전압 등에 대하여 큰 구동 마진이 설정될 수 있으므로, 이웃하는 화소에서 광을 방출하는 상태에 의해서 유도된 광의 거짓 방출이 주사 펄스 전압 및/또는 유지 펄스 전압이 변동하여도 방지될 수 있다.
제3 양태에 따른 방법의 바람직한 실시예에서, 데이타 전극의 전압 레벨은 유지 펄스 중의 제1 유지 펄스가 인가될 때에 데이타 펄스의 것과 대략 같다. 데이타 전극의 전압 레벨은 유지 펄스 중 제1 유지 펄스가 인가된 후에 대략 접지 레벨로 유지된다. 유지 펄스의 제2 내지 최종 유지 펄스는 양 및 음의 극성을 가지며, 주사 전극 및 공통 전극에 교대로 인가된다.
이 실시예에서, 유지 펄스 중 제1 유지 펄스가 인가될 때에 주사 전극과 공통 전극 간의 전위차 또는 전압은 도 3의 (a) 내지 도 3의 (e)의 종래 기술의 방법에서의 것 보다 낮게 설정될 수 있다. 따라서, 주사 기간에 기입 방전에 의해서 발생된 데이타 전극 상의 벽 전하가 소거될 수 있어서 유지 펄스 중 제1 유지 펄스에 의해서 유지 방전이 용이하게 될 수 있다.
또한, 데이타 전극 상의 벽 전하의 량이 유지 기간 동안 적절한 값으로 조정된 경우에, 주사 및 공통 전극 위에 존재하는 벽 전하만이 예비 방전 기간에서의 방전에 의해서 조정될 수 있다.
또한, 예를 들면, 데이타 전극의 전위가 어떤 데이타 펄스도 인가되지 않은 때에 제로(0) V로 설정된 경우에, 제로(0) 및 데이타 펄스 전압의 2개의 값이 데이타 드라이버에서 필요하다. 그러나, 이 경우에, 임의의 다른 전압값 또는 값들 없이 PDP가 2값의 드라이버에 의해서 구동될 수 있는 추가의 장점이 있다.
제3 양태에 따른 방법의 다른 바람직한 실시예에서, 데이타 전극의 전압 레벨은 유지 펄스 중 제1 유지 펄스가 인가될 때에 데이타 펄스의 것과 대략 동일하다. 데이타 전극의 전압 레벨은 유지 펄스 증 제1 유지 펄스가 인가된 후에 대략 접지 레벨로 유지된다. 유지 펄스 중 제2 내지 최종의 유지 펄스는 양의 극성 만을 가지며 주사 전극 및 공통 전극에 교대로 인가된다.
이 실시예에서, 주사 전극 및 공통 전극 간의 전위차 또는 전압은 유지 펄스 중 제1 유지 펄스가 인가될 경우에 도 3의 (a) 내지 도 3의 (e)의 종래 방법에서의 것보다 낮게 설정될 수 있는 추가의 장점이 있다.
제3 양태에 따른 방법의 또 다른 바람직한 실시예에서, 데이타 전극의 전압 레벨은 전체 유지 기간에서 접지 레벨의 것과 대략 같다. 유지 펄스들 중 첫번째 펄스는 주사 전극용 음극과 공통 전극용 접지 레벨을 가진다. 유지 펄스들 중 제1 펄스 내지 최종 펄스는 양극 및 음극을 가지며, 주사 전극들과 공통 전극들에 교대로 인가된다.
본 실시예에서, 전술된 바와 같은 동일한 부가 이점이 있다.
제3 특징에 따른 방법의 바람직한 실시예에서, 데이타 전극의 전압 레벨은 전체 유지 기간에서 데이타 펄스의 것과 거의 동일하게 유지된다. 유지 펄스의 첫번째 펄스는 주사 전극용 양극과 공통 전극용 음극을 가진다. 유지 펄스들 중 제2 펄스 내지 최종 펄스는 양극을 가지고, 주사 전극과 공통 전극에 교대로 인가된다.
본 실시예에서, 전술된 바와 같은 동일한 부가 이점이 있다.
제3 특징에 따른 방법의 바람직한 실시예에서, 데이타 전극의 전압 레벨은 전체 유지 기간에서 접지 레벨의 것과 거의 동일하게 유지된다. 유저 펄스의 첫번째 펄스는 주사 전극용 접지 레벨과 공통 전극용 음극을 가진다. 유지 펄스들 중 제2 펄스 내지 최종 펄스는 양극을 가지며, 주사 전극들과 공통 전극들에 교대로 인가된다.
본 실시예에서, 전술된 바와 같은 동일한 부가 이점이 있다.
제3 실시예에 따른 방법의 또 다른 바람직한 실시예에서, 데이타 전극의 전압 레벨은 유지 펄스들 중 첫번째 펄스가 인가될 때 접지 레벨의 것과 거의 동일하고, 유지 펄스들 중 첫번째 펄스가 인가된 후 데이타 전극의 것과 거의 동일하게 유지된다. 유지 펄스들 중 첫번째 펄스는 주사 전극용 접지 레벨과 공통 전극용 음극을 갖는다. 유지 펄스들 중 제2 펄스 내지 최종 펄스는 양극을 가지고 주사 전극들과 공통 전극들에 교대로 인가된다.
본 실시예에서, 전술된 바와 같은 부가적인 이점이 있다.
제3 특징에 따른 방법의 또 다른 실시예에서, 데이타 전극의 전압 레벨은 전체 유지 기간에서 접지 레벨의 것과 거의 동일하다. 유지 펄스들의 첫번째 펄스는 주사 전극용 접지 레벨과 공통 전극용 음극을 갖는다. 유지 펄스들의 제2 펄스 내지 최종 펄스는 양극을 가지며, 주사 전극들과 공통 전극들에 교대로 인가된다.
본 실시예에서는 다음과 같은 부가적 이점이 있다.
본 발명의 바람직한 실시예는 첨부된 도면을 참조하여 이하에 상세히 설명될 것이다.
제1 실시예
본 발명의 제1 실시예에 따른 ac-방전형 PDP를 구동하는 방법은 도 4의 (a) 내지 (e)에 나타나 있다. 본 실시예와 후술된 다른 실시예에서, ac-방전형 PDP는 도 20과 도 21에 나타난 구성을 갖는다.
도 4의 (a) 내지 (e)에 나타난 바와 같이, 본 구동 방법은 예비 방전 기간 T2, 주사 기간 T3, 유지 기간 T4 및 변환 기간 T5로 형성된 서브 필드 T1을 포함한다. 이는 변환 기간 T5가 주사 기간 T3 및 유지 기간 T4사이에 부가된다는 점에서 도 1의 (a) 내지 (e)에 나타난 종래 방법과는 상이하다.
예비 방전 기간 T2에서, 우선 도 4의 (b) 내지 도 4의 (d)에 나타난 바와 같이, 유지 소거 펄스(6)는 주사 전극(22; S1 내지 Sm)에 공통적으로 인가된다. 여기서, 도 4의 (b) 내지 (d)에 나타난 바와 같이, 펄스(6)는 전압 Vs가 제로로부터 특정 양의 피크값까지 점차적으로 상승하는 무딘 또는 둔감한 파형을 갖는다. 이 무딘 파형 대신에, 전압 Vs가 제로로부터 동일 피크값으로 선형적으로 상승하는 펄스(6)에 삼각 파형이 인가될 수도 있다. 펄스(6)의 전압 Vs의 피크 또는 최종값은 예를 들면 160 내지 180V로서 설정된다.
둘째로, 구형파이며 음의 값을 갖는 제1 벽 전하 형성 펄스(7a)가 주사 전극(22)에 공통적으로 인가된다. 펄스(7a)의 것과 동일한 타이밍에서, 도 4의 (a)에 나타난 바와 같이, 구형파이며 음의 값을 갖는 제1 공통 바이어스 펄스(8a)는 공통 전극(23)(C1 내지 Cm)에 공통적으로 인가된다. 제1 공통 바이어스 펄스(8a)의 진폭은 제1 벽 전하 형성 펄스(7a)의 진폭보다 작다.
세번째로, 구형파이며 양의 값을 갖는 제2 벽 전하 형성 펄스(7b)가 주사 전극(22)에 공통적으로 인가된다. 펄스(7b)의 타이밍과 동일한 타이밍에서, 도 4의 (a)에 나타난 바와 같이, 구형파이며 양의 값을 갖는 제2 공통 바이어스 펄스(8b)가 공통 전극(23)에 공통적으로 인가된다. 제2 공통 바이어스 펄스(8b)의 진폭은 제2 벽 전하 형성 펄스(7b)의 진폭보다 작거나 거의 동일하다.
예를 들면, 제1 벽 전하 형성 펄스(7a)의 전압값(Vs)은 -180V 내지 -200V로 설정되고, 제2 벽 전하 형성 펄스(7b)의 전압값은 100V 내지 120V로 설정된다. 제1 공통 바이어스 펄스(8a)의 전압값(Vc)는 -80V 내지 -110V로 설정되고, 제2 공통 바이어스 펄스(8b)의 전압값은 80 내지 110V로 설정된다.
이어서, 주사 기간 T3에서, 구형파를 갖는 주사 바이어스 펄스(12)가 유지되어 전체 기간 T3 동안 주사 전극(22)에 공통적으로 인가된다. 펄스(12)의 전압값(Vs)는 예를 들면, -50V 내지 -90V이다. 또한, 동일한 구형파를 갖는 주사 펄스(9)는 S1으로부터 Sn까지 주사 전극(22)에 연속적으로 인가되어 주사 바이어스 펄스(12)에 중첩된다. 예를 들면, 주사 펄스(9)의 전압값은 -170V 내지 -190V로 설정되고 이에 대한 펄스폭은 1.2 내지 1.5㎲로 설정된다.
인가된 주사 펄스(9)와 동기하여, 동일한 구형파를 갖는 데이타 펄스(10)는 각기 화상 신호에 따라 데이타 전극(29)(즉, D1 내지 Dn)에 적합하게 인가된다. 예를 들면, 데이타 펄스(10)의 전압값(VD)는 80V 내지 90V로 설정된다.
모든 주사 전극(22)은 주사되고, 변환 기간 T5가 시작한다. 이 변환 기간 T5에서, 모든 주사 전극(22), 공통 전극(23), 및 데이타 전극(29)은 동일한 접지 레벨, 즉 0V에서 유지된다.
이어지는 유지 기간 T4에서, 구형 유지 펄스(11)는 공통 전극(23)과 주사 전극(22)에 공통적이며 연속적으로 인가된다. 공통 전극(23)과 주사 전극(22)에 펄스(11)의 인가 타이밍은 서로 상이하다. 구체적으로, 펄스(11)는 이들 전극(22, 23)에 교대로 인가된다. 바꾸어 말하자면, 펄스(11)들 중 특정 펄스가 주사 전극(22)에 공통으로 인가될 때, 공통 전극(23)에 인가되지 않는다. 이에 비해, 펄스(11)들 중 특정 펄스가 공통 전극(23)에 공통적으로 인가될 때, 주사 전극(22)에 인가되지 않는다.
도 4의 (a) 내지 (d)로부터 알 수 있는 바와 같이, 유지 기간 T4에서, 유지 펄스(11)들 중 첫번째 펄스(즉, 제1 유지 펄스)는 주사 전극(22)에 공통적으로 인가되고, 이들 중 두번째 펄스(즉, 제2 유지 펄스)는 공통 전극(23)에 공통적으로 인가된다. 유지 펄스(11)들 중 최종 펄스(즉, 최종 유지 펄스)는 공통 전극(23)에 공통적으로 인가된다.
유지 펄스(11)들의 전압값은 예를 들면, 160V 내지 180V로 설정된다. 전체 유지 기간 T4 동안, 구형 데이타 바이어스 펄스(13)는 데이타 전극(29)에 공통적으로 인가된다. 데이타 바이어스 펄스(13)의 전압값은 유지 펄스(11)의 1/2 전압값으로 설정된다.
다음으로, 제1 실시예에 따른 구동 방법에 의해 유발된 PDP의 동작은 이하에 설명된다.
첫번째로, 예비 방전 기간 T2에서, 방전 셀(31)이 선행하는 인접 서브 필드 T1에서 광 방출 상태에 있는지의 여부에 따라 동작이 변경된다.
선행하는 인접 서브 필드 T1에서 광 방출 상태에 있지 않은 셀(31)에서, 벽 전하가 선행 서브 필드 T1의 변환 기간 T5에서 전체적으로 제거된 후 어떠한 방전도 일어나지 않는다. 따라서, 유지 소거 펄스(6)가 현재의 서브 필드 T1의 예비 방전 기간 T2에 인가되기 직전에는, 어떠한 벽 전하도 발생되지 않는다. 따라서, 유지 소거 펄스(6)가 예비 방전 기간 T2에서 주사 전극(22)에 인가된다고 할지라도 어떠한 방전도 일어나지 않는다.
한편, 선행하는 인접 서브 필드 T1에서 광 방전 상태에 있는 셀(31)에서, 일부 양 전하는 주사 전극(22) 상의 유전층(24)의 영역에 발생되고 일부 음의 전하는 선행 서브 필드 T1에서 최종 유지 펄스(11)의 인가에 의해 공통 전극(23) 상의 층(24)의 영역에 발생되었다. 따라서, 현재의 서브 필드 T1의 예비 방전 기간 T2에서, 유지 소거 펄스(6)의 인가로 인해 약한 방전이 발생한다. 펄스(6)의 전압 레벨이 시간에 따라 상승함에 따라, 주사 전극(22)과 공통 전극(23)을 통해 존재하는 벽 전하는 점진적으로 감소한다. 펄스(6)의 인가가 종료될 때, 현존 벽 전하는 전체적으로 제거된다.
연속하여, 주사 전극(22)에 제1 벽 전하 형성 펄스(7a)를 공통적으로 인가함으로써, 대향 방전은 주사 전극(22)과 데이타 전극(29) 사이에서 유도된다. 그러나, 펄스(7a)와 동일한 타이밍에, 제1 공통 바이어스 펄스(8a)는 공통 전극(23)에 공통적으로 인가된다. 따라서, 주사 전극(22)과 공통 전극(23) 사이에는 어떠한 표면 방전도 발생하지 않는다. 그 결과, 주사 전극(22) 상에 양의 전하가 유도되고 데이타 전극(29) 상에 음의 전하가 유도된다.
제1 벽 전하 형성 펄스(7a)에 연속하여, 펄스(7a)와 극성이 반대인 양의 제2 벽 전하 형성 펄스(7b)가 주사 전극(22)에 공통적으로 인가된다. 펄스(7b)와 동일한 타이밍에, 양의 제2 공통 바이어스 펄스(8b)는 공통 전극(23)에 공통적으로 인가된다. 따라서, 주사 전극(22)과 공통 전극(23) 사이에는 어떠한 표면 방전도 발생하지 않으며, 주사 전극(22) 상에 소량의 음의 벽 전하가 발생되고 데이타 전극(29) 상에 소량의 양의 벽 전하가 발생된다.
다음으로, 주사 기간 T3은 소량의 음의 벽 전하가 주사 전극(22) 상에 존재하고 소량의 양의 벽 전하가 데이타 전극(29) 상에 존재하는 상태에서 시작한다. 주사 펄스(9)는 주사 바이어스 펄스(12)를 따라 주사 전극(22)에 연속적으로 인가되고, 도 1의 (a) 내지 (e)의 종래 방법의 것과 동일하다.
음의 벽 전하는 주사 전극(22) 상에 존재하고 양의 벽 전하는 데이타 전극(29) 상에 존재하기 때문에, 방전 스페이스(26) 양단에 인가된 최종 전압은 주사 및 주사 바이어스 펄스들(9, 12)과 데이타 펄스(10)에 의해 인가된 전압보다 크게됨으로써, 주사 및 데이타 전극(22, 29) 사이에서 대향 방전을 유발한다. 이 대향 방전은 데이타 펄스(10)의 인가 여부에 상관없이 발생되며, 바꾸어 말하자면, 대향 방전은 모든 셀(31)에 발생한다.
방전 스페이스(26) 양단에 인가된 전술된 최종 전압에 부가하여, 데이타 펄스(10)는 화상 데이타에 따라 대응 셀들(31)에 더 인가된다. 따라서, 특정 화상 데이타는 전술된 대향 방전으로 인해 대응 셀(31)에 기입된다. 이는 기입 방전이 도 1의 (a) 내지 (e)의 종래 방법에서의 것보다 높은 전압에 의해 유도된다는 것을 의미하기 때문에, 기입 방전의 발생에 대한 주사 및 데이타 펄스(9, 10)의 인가로부터의 지연 또는 시간 지체는 짧아질 수 있다. 예를 들면, 펄스(9)의 길이는 1.2 내지 1.5㎛로 설정될 수 있다.
벽 전하량은 데이타 펄스(10)의 유무에 따라 변화한다. 데이타 펄스(10)의 인가는 주사 펄스(9)에 의해서만 발생되는 벽 전하량을 증가시킨다.
도 4의 (a) 내지 (e)의 제1 실시예에 따른 구동 방법에서, 데이타 펄스(10)는 광 방출 셀(31)에 인가되지 않은 한편 비 광 방출 셀(31)에는 인가된다. 주사 전극(22)을 통해 유도된 벽 전하는 양의 값이고 데이타 전극(29)을 통해 유도된 벽 전하는 음의 값이다. 주사 바이어스 펄스(12)는 주사 전극(22)에 인가되어 그렇게 유도된 벽 전하로 인한 어떠한 대향 방전도 발생하지 않게 된다.
주사 기간 T3가 완료된 후, 변환 기간 T5가 시작한다. 변환 기간 T5에서, 모든 전극들(22, 23, 29)은 접지 전위(즉, 0V)에서 유지된다.
비 방출 셀(31)에서, 데이타 펄스(10)는 기입 방전이 주사 기간 T3에 발생할 때 데이타 전극(29)에 인가되고 대량의 벽 전하가 유도되었다. 이 벽 전하는 변환 기간 T5에서 대향 방전으로 인해 사라진다. 이는 유지 펄스(11)가 유지 기간 T4에서 주사 및 공통 전극(22, 23)에 인가된다고 할지라도 어떠한 유지 방전도 발생하지 않을 것이며 셀(31)은 광을 방출하지 않을 것이다.
한편, 방출 셀(31)에서, 데이타 펄스(10)는 기입 방전이 발생할 때 데이타 전극(29)에 인가되지 않기 때문에, 주사 기간 T3에 유도된 벽 전하량은 작다. 이 변환 기간 T5에는 어떠한 방전도 발생하지 않는다. 따라서, 이 변환 기간 T5에는 소량의 벽 전하가 변하지 않은채로 유지된다. 이는 인가된 유지 펄스(11)로 인해, 유지 방전이 발생할 것이고 대응 셀(31)은 광을 방출할 것이라는 것을 의미한다.
이 유지 기간 T4에서, 데이타 전극(29)의 전압은 인가된 유지 펄스(11)의 전압의 중간 레벨로 설정된다. 따라서, 데이타 전극(29)에 걸쳐 존재하는 벽 전하는 전계에 의해 유도된 전하 입자의 움직임을 활용함으로써 전체적으로 제거될 수 있다.
상세히 설명된 바와 같이, 본 발명의 제1 실시예에 따른 구동 방법을 사용함으로써, 소량의 음의 벽 전하는 주사 전극(22) 상에 발생되고 소량의 양의 벽 전하는 주사 기간 T3의 초기에 데이타 전극(29) 상에 발생된다. 다음으로, 주사 기간 T3에서, 음 및 양의 벽 전하에 부가하여, 주사 펄스(9)는 주사 바이어스 펄스(12)에 따라 주사 전극(22)에 연속적으로 인가되지만 데이타 펄스(10)는 디스플레이 신호에 대응하는 데이타 전극(29)에 인가됨으로써, 도 1의 (a) 내지 (e)의 종래 방법에서의 전압보다 높은 전압에 의해 기입 방전을 유발한다.
따라서, 기입 방전(즉, 주사 펄스(9)의 길이)의 발생에 대한 주사 및 데이타 펄스(9, 10)의 인가로부터의 시간 지연은 짧아질 수 있다. 따라서, 주사선의 카운트가 고선명 TV(HDTV)용 종래의 주사선 개수(예를 들면, 480선)에 대해 두배가 된다고 할지라도, 주사 기간 T3의 길이는 변하지 않은 채로 유지된다. 이는 유지 기간 T4이 짧아질 필요가 없고 디스플레이 스크린의 휘도 감소가 방지될 수 있다는 것을 의미한다.
제2 실시예
도 5의 (a) 내지 (e)는 본 발명의 제2 실시예에 따른 ac-방전형 PDP를 구동하는 방법을 나타내는 것으로서, 한쌍의 주사 바이어스 펄스(12a, 12b)가 주사 바이어스 펄스(12) 대신에 사용된다는 것을 제외하고, 도 4의 (a) 내지 (e)의 제1 실시예에 따른 방법에서와 것들과 동일한 스텝과 펄스를 사용한다. 따라서, 동일한 스텝과 펄스에 대한 설명은 도 5의 (a) 내지 (e)의 동일 소자들에 도 4의 (a) 내지 (e)의 것들과 동일한 참조 부호들을 부여함으로써 단순화시키기 위하여 여기서 생략된다
도 5의 (b) 내지 (d)에 나타난 바와 같이, 전자의 주사 바이어스 펄스(12b)는 주사 펄스(9)의 인가전에 주사 전극(22)에 연속적으로 인가되고, 후자의 주사 바이어스 펄스(12b)는 주사 펄스(9)의 인가후에 주사 전극(22)에 연속적으로 인가된다. 주사 바이어스 펄스(12b)의 진폭 또는 전압 레벨은 주사 바이어스 펄스(12b)의 것보다 낮다.
주사 펄스(9)가 주사 기간 T3에서 주사 전극(22)에 인가되기 전에, 음의 벽 전하는 주사 전극(22)에 걸쳐서 존재한다. 펄스(9)의 인가 후, 양의 벽 전하가 주사 전극(22) 상에 나타나게 된다. 따라서, 전압 레벨이 서로 다른 펄스들(12a 및 12b)을 사용하면, 주사 펄스(9)의 인가 전후 모두에 오류 방전이 발생하는 것이 어렵게 된다는 장점이 부가된다.
예를 들면, 펄스들(12a 및 12b)의 전압 레벨을 각각 -20V 및 -80V로 설정할 수 있다.
전압 레벨이 서로 다른 주사 바이어스 펄스들(12a 및 12b)의 사용은 후술하게 될 다른 실시예들에도 적용될 수 있다.
제3 실시예
도 6의 (a) 내지 도 6의 (e)는 본 발명의 제3 실시예에 따른 ac-방전형 PDP 구동 방법을 도시하는 것으로, 양극 및 음극을 모두 갖는 유지 펄스들(11a)을 양극만을 갖는 유지 펄스들(11) 대신에 사용한다는 점과, 데이타 바이어스 펄스(13)가 유지 기간 T4에는 빠져 있다는 점을 제외하고는, 도 4의 (a) 내지 도 4의 (e)의 제1 실시예에 따른 ac-방전형 PDP 구동 방법과 동일한 단계 및 펄스를 사용한다. 그러므로, 도 4의 (a) 내지 도 4의 (e)에 소자에 따른 참조 부호를 도 6의 (a) 내지 도 6의 (e)의 동일한 소자에 동일하게 부여함으로써, 본 명세서를 간소하게 하도록 동일한 단계 및 펄스에 대한 설명을 생략한다.
도 6의 (a) 내지 도 6의 (d)에 도시된 바와 같이, 유지 펄스(11a)값은 양의 값과 음의 값 사이에서 변동한다. 예를 들면, 유지 펄스(11a)의 전압 레벨을 +80V 및 -80V로 설정한다.
유지 기간 T4에 데이타 전극(29)에 인가된 데이타 바이어스 펄스(13)가 빠져 있으므로, 전극들(29)은 전체 기간 T4에 접지 레벨 (즉, 0V)에 있게 된다.
제4 실시예
도 7의 (a) 내지 도 7의 (e)는 본 발명의 제4 실시예에 따른 ac-방전형 PDP 구동 방법을 도시하는 것으로, 예비 방전 기간 T2의 제1 공통 바이어스 펄스(8a)가 빠져 있고, 데이타 바이어스 펄스(14)를 동일한 기간 T2에 데이타 전극들(29)에 인가한다는 점을 제외하고는, 도 4의 (a) 내지 도 4의 (e)의 제1 실시예에 따른 방법과 동일한 단계와 펄스를 사용한다. 그러므로, 도 4의 (a) 내지 도 4의 (e)의 소자의 참조 부호를 도 7의 (a) 내지 도 7의 (e)의 동일한 소자에 동일하게 부여함으로써, 본 명세서를 간소하게 하도록 동일한 단계 및 펄스에 대한 설명을 생략한다.
도 7의 (a) 내지 도 7의 (e)에 도시된 바와 같이, 예비 방전 기간 T2에서는, 제1 실시예의 제1 공통 바이어스 펄스(8a)가 빠져 있다. 그러므로, 제2 공통 바이어스 펄스(8a)에 대응하는 공통 바이어스 펄스(8)만을 공통 전극들(23)에 인가하게 된다.
또한, 예비 방전 기간 T2에서는, 데이타 펄스(14)를 제1 실시예의 제1 공통 바이어스 펄스(8a)와 동일한 타이밍에 데이타 전극들(29)에 인가한다. 이 펄스(14)의 전압 레벨은 제1 공통 바이어스 펄스(8a)의 전압 레벨과 동일하다.
양의 전압만을 공통 전극들(23)에 인가할 수 있다는 장점이 부가된다.
상기 제1 내지 제4 실시예에 있어서, 변환 기간 T5은 주사 기간 T3 후의 그 동일한 타이밍에서 시작한다. 그러나, 이 경우, 누설 전류가 PDP 자체에서 크게 되는 경향이 있다는 단점이 발생하게 된다. 이러한 단점을 해소하기 위해서는, 도 22에 도시된 바와 같이, 주사 전극들(22)을 2 이상의 그룹들로 분할하고, 각 그룹에 대한 기간 T5의 개시 타이밍을 (예컨대, 각각 수 μsec인) 특정의 짧은 기간만큼 시프트한다.
도 22에 있어서, 전극들(22)을 2개의 그룹(22a 및 22b)으로 간단히 분할한다. 그러나, 물론, 상기 전극들을 3 이상의 그룹들로 분할할 수도 있다.
제5 실시예
도 8의 (a) 내지 도 8의 (e)는 본 발명의 제5 실시예에 따른 ac-방전형 PDP 구동 방법을 도시한다.
이 방법에 있어서, 도 8의 (a) 내지 도 8의 (d)에 도시된 바와 같이, 주사 펄스들(48)은 주사 기간 T3에 주사 전극들(22)에 연속적으로 인가하는 반면, 데이타 펄스들(49)은 데이타 전극들(29)에 인가한다. 예를 들면, 주사 펄스들(48)의 전압 레벨 및 폭은 각각 -180V 내지 -200V 및 2 내지 3μsec이다. 예를 들면, 데이타 펄스의 전압 레벨 및 폭은 각각 80V 내지 90V 및 3 내지 4μsec이다.
유지 펄스(50)는 유지 기간 T4에 주사 전극들(22) 및 공통 전극들(23)에 선택적으로 인가한다. 예를 들면, 유지 펄스들(50)의 전압 레벨은 -160V 내지 -180V이다.
주사, 데이타, 및 유지 펄스들(48, 49, 및 50)의 파형 및 타이밍은 각각 도 2의 (a) 내지 도 2의 (e)의 종래 방법에서의 펄스들(208, 209, 및 210)의 파형 및 타이밍과 동일하다. 따라서, 여기에서 이들 펄스들(48, 49, 및 50)에 대한 설명은 생략한다.
도 2의 (a) 내지 도 2의 (e)의 종래 방법과 달리, 예비 방전 기간 T2에서는, 제1 예비 방전 펄스(45a) 및 제2 예비 방전 펄스(46a)는 주사 전극들(22)에 공통으로 인가하고, 제1 예비 방전 펄스(45b) 및 제2 예비 방전 펄스(46b)는 공통 전극들(23)에 공통으로 인가한다. 제1 및 제2 예비 방전 펄스들(45a 및 46a)은 양극이고, 제1 및 제2 예비 방전 펄스들(45b 및 46b)은 음극이다. 제1 펄스(45a)는 제1 펄스(45b)의 전압 레벨 (즉, 진폭), 펄스 폭, 및 인가 타이밍과 동일하다. 제2 펄스(46a)는 제2 펄스(46b)의 전압 레벨, 펄스 폭, 및 인가 타이밍과 동일하다. 따라서, 예비 방전 기간 T2에서 주사 전극들(22)과 공통 전극들(23) 간의 전위 차 또는 전압은, 유지 기간 T4에 주사 전극들(22)에 인가된 유지 펄스들(50) 중 최종 펄스에 의해 생성되는 전압과 반대 극성으로 유지된다.
제1 예비 펄스들(45a 및 45b)의 전압 레벨은 유지 펄스(10)의 전압 레벨(즉, 160 내지 180V)의 1/2과 거의 동일한 80 내지 90V로 설정한다. 제2 예비 방전 펄스들(46a 및 46b)의 전압 레벨은 유지 펄스(50)의 전압 레벨과 거의 동일한 160V 내지 180V로 설정한다. 펄스들(45a, 45b, 46a, 및 46b)의 펄스 폭은 3 내지 5μsec 내의 값으로 설정한다.
특정한 시간이 예비 방전 기간 T2의 개시로부터 지난 후에, 제1 및 제2 예비 방전 펄스들(45a 및 46a)을 어떤 타임 래그도 없이 주사 전극들(22)에 공통으로 인가하게 된다. 펄스들(45a 및 46a)과 동기화하여, 제1 및 제2 예비 방전 펄스들(45a 및 46b)을 공통 전극들(23)에 공통으로 인가한다.
그 다음, 주사 및 공통 전극들(22 및 23)을 잠시 동안 접지 레벨로 설정한 후, 예비 방전 소거 펄스(47)를 주사 전극들(22)에 공통으로 인가한다. 이 펄스(47)는 0으로부터 특정한 음의 피크값까지 전압 Vs을 점진적으로 감소시키는 둔한 또는 단조로운 파형을 가지며, 커패시터(들) 및 저항기(들)를 사용하여 생성한다. 이 펄스(47)의 펄스 폭은 80 내지 150μsec이고, 그 피크 전압은 -180 내지 -210V이다.
데이타 전극들(29)은 도 8의 (e)에 도시된 바와 같이, 전체 예비 방전 기간 T2에서 접지 레벨을 유지한다.
다음으로, 제5 실시예에 따른 구동 방법에 의한 PDP 동작을 하기 설명한다.
이전에는 광 방출하지 않았고 서브 필드 T1에 인접하는 방전 셀(31)에 있어서, 이전의 서브 필드 T1 동안 어떠한 방전도 일어나지 않았기 때문에, 거의 어떤 벽 전하도 생성되지 않았다. 이 경우, 제1 예비 방전 펄스들(45a 및 45b)을 각각 주사 및 공통 전극들(22 및 23)에 인가하면, 이들 전극들(22 및 23) 간의 전위 차 또는 전압은 펄스들(45a 및 45b)의 전압 레벨(즉, 160 내지 180V)의 거의 2배와 동일하게 된다. 방전 개시 전압이 약 200V이므로, 이러한 상태에서는 어떠한 방전도 일어나지 않는다.
이어서, 제2 예비 방전 펄스들(46a 및 46b)을 각각 주사 및 공통 전극들(22 및 23)에 인가한다. 이러한 상태에서는, 이들 전극들(22 및 23) 간의 전위 차가 펄스들(46a 및 46b)의 전압 레벨의 거의 2배(즉, 320 내지 360V)와 동일하게 되어, 강한 방전이 일어난다. 따라서, 셀들(31)의 충전된 분자들의 수가 증가하게 되어, 이후의 주사 기간 T3의 방전 개시 전압을 감소시킨다. 이 때, 데이타 전극들(29)의 전위는 도 8의 (e)에 도시된 바와 같이 접지 전위에 있도록 설정한다. 이는, 주사 및 공통 전극들(22 및 23) 간의 전위차의 중간 점에서 데이타 전극들(29)의 전위 레벨을 설정하는 것이다.
결과적으로, 데이타 전극들(29)과 주사 또는 공통 전극들(22 또는 23) 사이에 반대 방전이 발생하거나, 주사 및 공통 전극들(22 및 23) 사이에 발생하는 표면 방전으로 인해 충전된 분자들의 부착이 발생함에도 불구하고, 데이타 전극(29) 위에서는 벽 전하가 거의 발생하지 않는다. 이는 이후의 예비 방전 소거 펄스(47)가 주사 및 공통 전극들(22 및 23) 위에 존재하는 벽 전하만을 소거하는 데 충분하다는 것을 의미하며, 이로써 방전 소거를 용이하게 할 수 있다. 따라서, 방전 소거는 단 하나의 예비 방전 소거 펄스(47)에 의해 달성할 수 있는데, 이는 2 이상의 예비 방전 소거 펄스(47)가 불필요하다는 것을 의미한다.
한편, 주사 및 공통 전극들(22 및 23) 간의 상기 강한 방전으로 인해, 많은 양의 음의 벽 전하가 주사 전극들(22) 상에 발생하고, 동시에, 많은 양의 양의 벽 전하가 공통 전극들(23) 상에 발생한다. 이러한 벽 전하의 일부는, 예비 방전 펄스(46a 및 46b)의 하강 시간에 유도되는 방전을 자가 소거(self-erasing)함으로써, 자동적으로 소거된다. 자가 소거 방전은 예비 방전 펄스들(46a 및 46b)의 전압을 감소시키는 데 기인하여 주사 및 공통 전극들(22 및 23) 간에 발생하는 반대 극성의 전위 차에 의해 유도된다.
하기, 현존하는 벽 전하를 보다 감소시키기 위해, 예비 방전 소거 펄스(47)를 주사 전극들(22)에 공통으로 인가한다. 도 8의 (a) 내지 도 8의 (e)의 제5 실시예에 있어서, 이 펄스(47)가 0으로부터 특정한 음의 피크값까지 전압 Vs을 점전적으로 감소시키는 둔한 또는 단조로운 파형을 가지므로, 약한 방전이 연속적으로 발생하고, 벽 전하가 점진적으로 감소한다. 벽 전하는 펄스(47)의 끝에서 완전하게 제거된다.
다음으로, 이전에 광 방출했고, 서브 필드 T1에 인접하는 셀(31)을 이하 설명한다.
이 경우, 이전의 유지 기간 T4에 인가된 유지 펄스들(50) 중 최종 펄스 (즉, 최종 유지 펄스)는 음이고, 이 펄스를 주사 전극들(22)에 공통으로 인가한다. 따라서, 이 최종 유지 펄스(50)에 의해 유도된 방전으로 인해, 양의 벽 전하가 주사 전극들(22) 상에 발생하였고, 음의 벽 전하가 공통 전극들(23) 상에 발생하였다. 또한, 데이타 전극들(29)이 이 단계에서 접지에 접속되므로, 음의 벽 전하가 데이타 전극들(29) 상에 발생하였다. 이러한 벽 전하의 존재로 인하여, 약 160 내지 180V의 총 전위 또는 전압이 주사 및 공통 전극들(22 및 23)을 덮는 유전층(24)에 발생하였다.
그 후, 만일 제1 예비 충전 펄스들(45a 및 45b)을 예비 방전 기간 T2에 주사 및 공통 전극들(22 및 23)에 각각 인가하면, 이 펄스들(45a 및 45b)에 의한 전압은 약 160 내지 180V의 전위차 또는 전압을 더하게 되어, 주사 및 공통 전극들(22 및 23) 사이에는 약 320 내지 360V의 총 전위차 또는 전압이 발생한다. 따라서, 이전에 광 방출하지 않았고 서브 필드 T1에 인접한 셀(31)과 유사하게 강한 방전이 일어난다.
결과적으로, 셀들(31)이 광 방출하지 않았던 경우에서 유발되었던 바와 거의 동일한 프라이밍 효과를 얻을 수 있다. 이는, 셀들(31)이 광 방출하였는가 또는 이전의 유지 기간 T4에 있었는가에 관계없이, 주사 기간 T3의 방전 개시 전압이 서로 동일하게 될 수 있다는 것을 의미한다. 이는 오류 시 셀들(31)이 광 방출하는 문제 및 그 역의 경우의 문제를 해결한 것이다.
이 때, 셀들(31)이 광 방출하지 않은 경우와 유사하게, 데이타 전극들(29)의 전위를 접지 레벨로서 설정하여, 주사 및 공통 전극들(22 및 23) 간의 전위차 중 중간 점에서 데이타 전극들(29)의 전위 레벨을 설정한다. 또한, 방전 소거가 용이하게 되어, 방전 소거는 단 한 번의 예비 방전 소거 펄스(47)에 의해 달성할 수 있다.
상술한 바와 같이, 도 8의 (a) 내지 도 8의 (e)의 제5 실시예에 따른 방법으로는, 이전의 서브 필드 T1에서 생성된 벽 전하의 상태를 적은 수의 펄스에 의해 재설정할 수 있고, 동시에, 셀들(31)이 광 방출하거나 이전의 유지 기간 T4에 있지 않은가에 관계없이, 거의 동일한 프라이밍 효과를 얻을 수 있다. 따라서, 셀들(31)이 광 방출하거나 오류 상태에 있게 되는 문제점을 해결하여, PDP가 안정적으로 동작할 수 있게 된다.
상술한 제5 실시예에 있어서, 음극의 최종 유지 펄스(50)는 도 8의 (b) 내지 도 8의 (d)에 도시된 바와 같이 주사 전극들(22)에 공통으로 인가한다. 그러나, 음극의 최종 유지 펄스(50)를 공통 전극들(22)에 공통으로 인가하면, 동일한 장점을 얻게 된다. 이 경우, 제1 및 제2 예비 방전 펄스들(45a 및 46a)의 파형을 제1 및 제2 예비 방전 펄스(45b 및 46b)의 파형으로 대체할 필요가 있다. 이는 이하의 제6 내지 제9 실시예에 적용될 수 있다.
제6 실시예
도 9의 (a) 내지 도 9의 (e)는 본 발명의 제6 실시예에 따른 ac-방전형 PDP 구동 방법을 도시하는 것으로, 삼각 예비 방전 소거 펄스(47a)가 무딘 펄스(47) 대신에 사용한다는 점을 제외하면, 도 8의 (a) 내지 도 8의 (e)의 제5 실시예에 따른 ac-방전형 PDP 구동 방법과 동일한 단계 및 펄스를 사용한다. 그러므로, 도 8의 (a) 내지 도 8의 (e)의 소자의 참조 부호를 도 9의 (a) 내지 도 9의 (e)의 동일한 소자에 동일하게 부여함으로써, 본 명세서를 간소하게 하도록 동일한 단계 및 펄스에 관한 설명은 생략한다.
물론, 제5 실시예와 동일한 장점들이 있다.
도 9의 (a) 내지 도 9의 (e)에 도시된 바와 같이, 예비 방전 소거 펄스(47a)는 삼각 또는 톱니형 파형을 갖는다. 이러한 파형으로 인하여, 제5 실시예에서 펄스(47)의 상승 시간에 발생하는 돌발적인 전압이 상쇄될 수 있다. 따라서, 이러한 상승 시간에 잘못된 광 방출이 발생하는 문제를 방지할 수 있는 장점이 추가된다.
제7 실시예
도 10의 (a) 내지 도 10의 (e)는 본 발명의 제7 실시예에 따른 ac-방전형 PDP 구동 방법을 도시하는 것으로, 예비 방전 기간 T2에 상기 펄스들(45a, 45b, 46a, 및 46b) 대신에 다른 펄스들(45c, 46c, 및 46d)을 사용한다는 점을 제외하면, 도 8의 (a) 내지 도 8의 (e)의 제5 실시예에 따른 방법과 동일한 단계 및 펄스를 사용한다. 그러므로, 도 8의 (a) 내지 도 8의 (e)의 소자의 참조 부호를 도 10의 (a) 내지 도 10의 (e)의 동일한 소자에 동일하게 부여함으로써, 본 명세서를 간소하게 하도록 동일한 단계 및 펄스에 관한 설명은 생략한다.
주사 기간 T3에서의 주사 펄스(48)는 전압값이 -180 내지 -200V이며 펄스 폭은 2 내지 3μsec이다. 주사 기간 T3에서의 데이타 펄스(49)는 전압값이 70 내지 90V이며 펄스 폭은 3 내지 4μsec이다. 유지 기간 T4에서의 유지 펄스(50)는 전압값이 -160 내지 -180V이다.
도 10의 (a) 내지 도 10의 (e)에 도시된 바와 같이, 음의 최종 유지 펄스(50)를 유지 기간 T4에 주사 전극들(22)에 공통으로 인가한다.
예비 방전 기간 T2에서는, 양극의 제1 예비 방전 펄스(45c)를 주사 전극들(22)에 공통으로 인가한 다음, 어떤 타임 래그도 없이 양극의 제2 예비 방전 펄스(46c)를 동일한 전극들(22)에 공통으로 인가한다. 도 8의 (a) 내지 도 8의 (e)의 제5 실시예와 달리, 펄스들(45c 및 46c)의 전압 레벨이 서로 동일하게 되어, 160 내지 180V로서 설정된다. 이 펄스들(45c 및 46c)은 3 내지 5μsec의 동일한 펄스 폭을 갖게 된다.
제2 예비 방전 펄스(46d)는 펄스(46c)의 극성과 반대이고, 제2 예비 방전 펄스(46c)와 동기된 공통 전극들(23)에 공통으로 인가한다. 이 펄스(46d)의 전압 레벨은 제2 예비 방전 펄스(46c)의 전압 레벨과 동일하다.
본 실시예에서는 공통 전극(23)용 제1 예비 방전 펄스를 사용하지 않는다. 상기 펄스 대신에, 도 10의 (e)에 도시된 바와 같이, 양극의 데이타 바이어스 펄스(51)는 주사 전극(22)용 제1 예비 방전 펄스(45c)와 동기된 데이타 전극들(51)에 공통으로 인가한다. 펄스(51)의 전압 레벨은 데이타 펄스(49)의 전압 레벨과 동일하다.
그 후, 주사 및 공통 전극들(22 및 23)을 잠시 동안 접지 레벨로서 설정한 후, 예비 방전 소거 펄스(47)를 주사 전극들(22)에 공통으로 인가한다. 이 펄스(47)는 도 8의 (a) 내지 도 8의 (e)의 제5 실시예에서 사용된 바와 동일한 무딘 또는 단조로운 파형을 갖는다.
무딘 펄스(47) 대신에 도 9의 (a) 내지 도 9의 (d)에 도시된 바와 같은 삼각 펄스를 사용할 수 있다.
물론, 제7 실시예의 방법은 제5 실시예와 동일한 장점을 갖는다.
제8 실시예
도 11의 (a) 내지 도 11의 (e)는 본 발명의 제8 실시예에 따른 ac-반전형 PDP 구동 방법을 도시하는 것으로, 예비 방전 기간 T2에 상기 펄스들(45a, 45b, 46a, 및 46b) 대신에 다른 펄스들(45e, 45f, 46e, 및 46f)을 사용한다는 점을 제외하면, 도 8의 (a) 내지 도 8의 (e)의 제5 실시예에 따른 방법과 동일한 단계 및 펄스를 사용한다. 그러므로, 도 11의 (a) 내지 도 11의 (e)의 소자의 참조 부호를 도 8의 (a) 내지 도 8의 (e)의 동일한 소자에 동일하게 부여함으로써, 본 명세서를 간소하게 하도록 동일한 단계 및 펄스에 관한 설명은 생략한다.
도 11의 (a) 내지 도 11의 (e)에 도시된 바와 같이, 예비 방전 기간 T2에서는, 제1 예비 방전 펄스(45e)를 주사 전극들(22)에 공통으로 인가한 다음, 제2 예비 방전 펄스(46e)를 주사 전극들(22)에 공통으로 인가한다. 이 펄스들(45e 및 46e)은 양극으로서, 도 8의 (a) 내지 도 8의 (e)의 제5 실시예에서 사용된 펄스들(45a 및 46a)과 동일한 극성을 갖는다.
제1 예비 방전 펄스(45f)를 펄스(45e)와 동기된 공통 전극들(23)에 공통으로 인가한 후, 제2 예비 방전 펄스(46f)를 펄스(46e)와 동기된 공통 전극들(23)에 공통으로 인가한다. 이 펄스들(45f 및 46f)은 음극으로서, 제5 실시예에서 사용된 펄스들(45a 및 46a)과 동일한 극성을 갖는다.
따라서, 주사 및 공통 전극들(22 및 23) 간의 전위차 또는 전압은, 최종 유지 펄스(50)를 주사 전극들(22)에 인가한 때에서의 극성과 반대의 극성을 갖는다.
양의 제1 예비 방전 펄스(45e)의 전압 레벨은 유지 펄스들(50)의 전압 레벨의 1/2(80 내지 90V)이다. 음의 제1 예비 방전 펄스(45f)의 전압 레벨은 유지 펄스들(50)의 전압 레벨의 1/2(-80 내지 -90V)이다. 양의 제2 예비 방전 펄스(46e)의 전압 레벨은 유지 펄스들(50)의 전압 레벨의 3/2(240 내지 270V)이다. 음의 제2 예비 방전 펄스(46f)의 전압 레벨은 유지 펄스(46e)의 전압 레벨과 동일하다. 상기 펄스들(45e, 46e, 45f, 및 46f)의 펄스 폭은 3 내지 5μsec이다.
또한, 양극의 데이타 바이어스 펄스(51a)를 제2 예비 방전 펄스들(46e 및 46f)과 동기된 데이타 전극들(11)에 공통으로 인가한다. 펄스(51)의 전압 레벨은 데이타 펄스들(49)의 전압 레벨과 동일하다.
물론, 제8 실시예의 방법은 제5 실시예와 동일한 장점을 갖는다.
제9 실시예
도 12의 (a) 내지 도 12의 (e)는 본 발명의 제9 실시예에 따른 ac-방전형 PDP 구동 방법을 도시하는 것으로, 예비 방전 기간 T2에 상기 펄스들(45a, 45b, 46a, 및 46b) 대신에 다른 펄스들(45g, 45h, 46g, 및 46h)을 사용한다는 점을 제외하면, 도 8의 (a) 내지 도 8의 (e)의 제5 실시예에 따른 방법과 동일한 단계 및 펄스를 사용한다. 그러므로, 동일한 공정 및 펄스에 대한 설명은 간략화를 위해서 도 12의 (a) 내지 도 12의 (e)에서의 동일한 요소에 대하여 도 8의 (a) 내지 도 8의 (e)에 도시된 것과 동일한 도면 참조 번호를 병기하여 생략한다.
도 12의 (a) 및 도 12의 (e)에 도시된 바와 같이, 예비 방전 기간 T2에서, 제1 예비 방전 펄스(45g)가 주사 전극(22)에 공통적으로 인가되고, 이어서, 제2 예비 방전 펄스(46g)가 주사 전극(22)에 공통적으로 인가된다. 펄스(45g) 및 펄스(46g)는 양의 극성이며 제5 실시예에 사용된 펄스(45a 및 46a)의 것과 동일하다.
제2 예비 방전 펄스(46h)는 제2 예비 방전 펄스(46g)에 동기된 공통 전극(23)에 공통으로 인가된다. 펄스(46h)는 음의 극성이며 제5 실시예에서 사용된 펄스(45a) 및 펄스(46a)의 것과 동일하다.
제1 예비 방전 펄스는 사용되지 않는다. 제1 예비 방전 펄스 대신에, 양의 극성의 데이타 바이어스 펄스(51b)가 제1 및 제2 예비 방전 펄스(45g 및 46g)에 동기된 데이타 전극(11)에 공통으로 인가된다. 펄스(51b)의 전압 레벨은 데이타 펄스(49)의 것과 동일하다.
따라서, 주사 전극(22) 및 공통 전극(23)간의 전위 차 또는 전압은 최종 유지 펄스(10)가 주사 전극(22)에 인가될 때의 경우와 반대의 극성을 갖는다.
제1 예비 방전 펄스(45g)의 전압 레벨은 유지 펄스(50)의 것(160 내지 180V)와 동일하다. 제2 예비 방전 펄스(46g)의 전압 레벨은 유지 펄스(50)의 전압 레벨의 3/2(240 내지 270V)와 동일하다. 제2 예비 방전 펄스(46h)의 전압 레벨은 유지 펄스(50)의 전압 레벨의 절반(-80 내지 -90V)와 동일하다. 이들 펄스(45g, 46g, 46h)의 펄스폭은 3 내지 5㎲로서 설정된다. 펄스(51h)의 펄스폭은 펄스(45g) 및 펄스(46g)의 것의 합과 같다.
말할 필요없이, 제8 실시예의 방법은 제5 실시예에서의 것과 동일한 효과를 갖는다.
제10 실시예
도 13의 (a) 내지 도 13의 (e)는 서로 다른 펄스가 유지 기간 T4에 사용된다는 점을 제외하고, 도 3의 (a) 내지 3의 (e)의 종래 기술의 방법에서의 것과 동일한 공정 및 펄스를 사용하는 본 발명의 제10 실시예에 따른 ac-방전형 PDP를 구동하는 방법을 도시하고 있다. 따라서, 동일한 공정 및 펄스에 대한 설명은 간략화를 위해서 도 13의 (a) 내지 13의 (e)에서의 동일한 요소에 도 3의 (a) 내지 3의 (e)에서의 것과 동일한 도면 참조 번호를 병기하여 생략한다.
예비 방전 기간 T2에서, 예비 방전 펄스(65)는 대략 -200V의 전압 레벨 및 대략 4 내지 6㎛의 펄스폭을 갖는다. 예비 방전 소거 펄스(66)는 덜(dull) 또는 인티그레이션 파형(integration waveform) 및 대략 160 내지 180V의 정의 피크 전압 레벨을 갖는다.
주사 기간 T3에서, 주사 바이어스 펄스(71)는 전체 주사 기간 T3 동안에 주사 전극(22)에 공통으로 인가된다. 주사 바이어스 펄스(71)는 대략 -50 내지 -90의 전압 레벨을 갖는다. 주사 펄스(67)는 연속적으로 주사 전극(22)에 연속적으로 인가되어 주사 바이어스 펄스(71)에 중첩된다. 주사 펄스(67)는 대략 -170 내지 -190V의 전압 레벨을 갖는다. 펄스(67)는 주사 펄스(67)에 동기된 대략 2.0 내지 3.0㎲의 폭을 가지며, 데이타 펄스(68)는 표시 데이타 또는 신호에 따른 데이타 전극(29)에 인가된다. 데이타 펄스(68)는 대략 60 내지 80V의 전압 레벨을 갖는다. 모든 주사 전극(22)( 즉, S1 내지 Sm)이 스캔되며, 유지 기간 T4가 시작된다.
유지 기간 T4에서, 제1 유지 펄스(69a)가 주사 전극(22)에 공통으로 인가될 때에, 데이타 바이어스 펄스(70)가 데이타 전극(29)에 공통으로 인가되고, 펄스(70)는 데이타 펄스(68)의 것과 동일한 전압 레벨을 레벨을 갖는다. 펄스(69a)의 인가가 완료된 후에, 데이타 전극(29)의 전압 레벨이 접지 레벨로 감소된다.
제1 펄스(69a)를 포함하는 유지 펄스(69)는 양 및 음의 극성을 갖는다. 펄스(69)는 주사 전극(22) 및 공통 전극(23)에 교대로 인가된다. 펄스(69)를 주사 전극(22) 및 공통 전극(23)에 인가하는 것은 대향 극성으로 교대로 행해진다. 각 극성에서의 피크 전압 레벨은 대략 ±75 내지 90V로서 설정된다.
이어서, PDP의 동작에 대하여 이하 설명한다.
예비 방전 및 주사 기간 T2 및 기간 T3에서의 동작이 도 3의 (a)내지 도 3의 (e)의 종래 방법의 것과 동일하므로, 그 설명을 생략한다.
주사 기간 T3가 완료된 후에, 유지 기간 T4에서의 동작은 다음의 방식으로 시작된다.
선행하는 서브-필드 T1에서 광 방출하지 못한 셀(31)은 데이타 펄스(68)가 데이타 전극(29)에 인가되지 못한다. 따라서, 기입 방전은 발생되지 못하고, 어떤 벽 전하도 임의의 전극 상에서 발생되지 않는다. 이 경우에, 방전을 야기하지 못하는 전압 레벨을 가진 유지 펄스(69)가 유지 기간 T4 동안에 주사 전극(22) 및 공통 전극(23)에 인가되어도 방전이 발생되지 않고 대응하는 셀(31)은 광 방출하지 못한다.
한편, 선행하는 서브-필드 T1에서 광 방출한 셀(31)은 데이타 펄스(68)가 데이타 전극(29)에 인가되므로, 기입 방전이 발생되고, 이어서 양의 벽 전하가 주사 전극(22) 위에서 발생되고, 음의 벽 전하가 데이타 전극(29) 위에서 발생된다. 따라서, 이들 벽 전하에 의해서 형성된 전위차 또는 전압은 주사 펄스(67)의 종료 타이밍 시에 2차 방전에 의해서 유도된 전하를 주사 및 데이타 펄스(67) 및 (67)에 의해서 유도된 합 전하로부터 감산함으로써 제공된 것과 거의 동일하다. 예를 들면, 전위차는 대략 200 내지 250V와 같다. 따라서, 제1 유지 펄스(69a)가 주사 전극(22) 및 공통 전극(23)에 인가될 때에 주사 전극(22) 및 데이타 전극(29) 사이의 방전 스페이스(26) 양단에 걸리는 전압은 대략 195 내지 280V와 같다.
한편, 주사 전극(22) 및 공통 전극(23) 사이의 방전 스페이스(26)에서, 주사 전극(22) 및 공통 전극(23) 위에 존재하는 벽 전하는 유지 펄스(69)에 의해서 유도된 전위 또는 전압( 대략 150 내지 180V)에 중첩된다.
공통 전극(23) 상에서의 벽 전하는 예비 방전 기간 T2 동안 거의 모두 소거된다. 따라서, 실질적으로, 주사 전극(22) 위에 존재하는 벽 전하만이 유지 펄스(69)에 의해서 유도된 전위에 중첩된다. 기입 방전이 셀(31)에서의 데이타 전극(29) 위로 연장하는 것으로 하고, 주사 전극(22) 위에서 벽 전하에 의해서 야기된 전위가 주사 펄스(67) 와 데이타 펄스(68) 사이의 전위차의 2/3보다 큰것으로 가정한다. 이것은 130V 이상의 벽 전하 전압이 발생되는 것을 의미한다. 따라서, 주사 전극(22) 및 데이타 전극(29) 사이의 방전 스페이스(26) 양단에 걸린 전압이 280V (= 150V + 130V) 이상이 될 것이다.
일반적으로, 방전은 전압 인가 후에 특정한 시간 동안 지연 시간을 가진 후에 시작된다. 여기서 시간 지연은 인가된 전압에 따라 변한다. 시간 지연은 인가된 전압이 증가함에 따라서, 짧아진다. 따라서, 제10 실시예에서, 표면 방전은 주사 전극(22) 및 데이타 전극(29) 간의 대향 방전에 앞서 주사 전극(22) 및 공통 전극(23) 사이에서 야기될 수 있다. 주사 전극(22) 및 데이타 전극(29) 간의 대향 방전의 발생은 시간 지연의 양 및 벽 전하의 발생 속도에 의해서 결정된다.
그러나, 제10 실시예에서, 표면 방전의 발생은 상기 이유로 인하여 보장된다. 일단 표면 방전이 발생되면, 인가된 유지 펄스(69)에 의해서 유도된 전위차에 거의 동일한 벽 전하가 형성된다. 결국, 벽 전하의 중첩에 의해서, 제2 내지 최종 유지 펄스(69)에 의해서 유도된 전위차의 대략 2배와 같은 전위차가 주사 전극(22) 및 공통 전극(23) 양단에 인가되고, 유지 기간 T4 동안 유지 방전을 보장한다.
상술한 바와 같이, 도 13의 (a) 내지 13의 (e)의 제10 실시예에 따른 구동 방법에서는 제1 유지 펄스(69a 및 69b)가 주사 전극(22) 및 공통 전극(23)에 각각 인가될 때에, 표면 방전이 항상 발생되어 유지 방전의 결여로 인하여 고장 셀(31)이 발생되는 것을 방지한다.
또한, 제1 유지 펄스(9a 및 9b)를 제외한 제2 내지 최종의 유지 펄스(69)가 인가될 때에, 데이타 전극(29)의 전위가 대략 접지 레벨(즉, 0V)로서 설정된다. 따라서, 기입 방전에 의해서 데이타 전극(29) 상에 유도된 벽 전하는 유지 방전에 의해서 발생된 하전된 입자의 부착에 의해서 소거된다. 데이타 전극(29) 위의 벽 전하가 유지 기간 T4 동안에 데이타 기입에 앞선 상태로 복원되므로, 벽 전하의 상태는 주사 전극(22) 및 공통 전극(23) 사이에서 다음의 예비 전하 기간 T2 동안에서만 리세트 또는 초기화된다. 이것은 리세팅 동작에 필요한 펄스 카운트가 도 3의 (a) 내지 3의 (e)의 종래 기술의 방법과 비교되어 감소될 수 있다.
제11 실시예
도 14의 (a) 내지 도 14의 (e)는 서로 다른 펄스가 유지 기간 T4 동안 사용된다는 점을 제외하고 도 13의 (a) 내지 13의 (e)에 따른 방법에서의 것과 동일한 공정 및 펄스를 사용한 본 발명의 제11 실시예에 따른 ac-방전형 PDP를 구동하는 방법을 나타낸다.
따라서, 동일한 공정 및 펄스에 때한 설명은 간략화를 위해서 도 14의 (a) 내지 14의 (e)에서의 동일한 요소에 도 13의 (a) 내지 13의 (e)에서의 것과 동일한 도면 참조 부호를 병기하여 생략한다.
도 14의 (a) 및 14의 (e)에 도시된 바와 같이, 유지 기간 T4에서 양의 극성의 제1 유지 펄스(69c)는 주사 전극(22)에 공통으로 인가되며, 동시에 음의 극성의 제1 유지 펄스(69d)는 공통 전극(23)에 공통으로 인가된다.
양의 전극만으로 된 주사 전극(22) 및 공통 전극(23)에 대한 제2 내지 최종 유지 펄스(69)는 주사 전극(22) 및 공통 전극(23)에 교대로 인가된다. 주사 전극(22) 및 공통 전극(23)에 대한 제2 내지 최종 펄스(69)의 크기는 도 13의 (a) 내지 13의 (e)의 제10 실시예의 방법에서 사용된 제2 내지 최종 펄스(69)에 의해서 발생된 전압과 동일하게 설정된다. 이러한 점은 제10 실시예와 다른 것이다.
데이타 전극(29)의 전압 레벨 또는 전위가 도 13의 (a) 내지 13의 (e)의 제10 실시예의 것과 동일함으로, 이것은 주사 전극(22) 및 공통 전극(23)의 것 보다 낮게 또는 동일하게 유지된다. 따라서, 유지 기간 T4의 끝에서, 양의 벽 전하는 하전된 전하의 부착 또는 흡수에 의해서 데이타 전극(29) 위에서 발생된다. 이렇게 발생된 양의 벽 전하는 다음 주사 기간 T3 동안 남게되고, 이어서 이 전하는 동일한 기간 T3 에서 데이타 펄스(68)에 중첩됨으로 기입 방전을 야기한다.
말할 필요없이, 제11 실시예는 제10 실시예와 동일한 효과를 갖는다.
제12 실시예
도 15의 (a) 내지 도 15의 (e)는 서로 다른 펄스가 유지 펄스 T4에서 사용된다는 점을 제외하고, 도 13의 (a) 내지 도 13의 (e)의 제10 실시예에 따른 방법에서의 것과 동일한 공정 및 펄스를 사용하는 본 발명의 제12 실시예에 따른 ac-방전형 PDP를 구동하는 방법을 도시한다.
유지 기간 T4에서, 제2 내지 최종 유지 펄스(69)는 도 13의 (a) 내지 13의 (e)의 제10 실시예의 것과 동일하다. 그러나, 이와 달리, 제1 유지 펄스(69e) 및 (69f)의 전압 레벨은 제10 실시예의 것보다 낮다. 펄스(69e)의 전압 레벨은 접지 레벨, 즉 0V와 같다. 펄스(69f)의 전압 레벨은 -150 내지 -180V로 설정된다. 또한, 데이타 전극(29)의 전압 레벨은 전체 유지 기간 T4에서 접지 레벨로 유지된다. 결국, 기입 방전 및 그의 2차 방전에 의해서 발생된 벽 전하에 대응하는 대략 200 내지 250의 전압은 공통 전극(23) 및 데이타 전극(29) 사이의 스페이스(26) 양단에 인가된다.
한편, 기입 방전에 의해서 발생된 130V에 대응하는 벽 전하에 대응하는 대략 150 내지 180V의 전압, 및 유지 펄스(69)에 의해서 인가된 대략 150 내지 180V의 전압은 서로 가합되어 280V 이상의 합 전압을 형성한다. 합 전압은 주사 전극(22) 및 공통 전극(23) 사이의 스페이스(26) 양단에 인가된다.
이러한 이유로 인하여, 표면 방전은 주사 및 데이타 전극(23) 및 (29) 간의 대향 방전 이전에 주사 전극(22) 및 공통 전극(23) 사이에서 시작된다. 따라서, 제10 실시예에의 것과 동일한 효과를 갖는다.
제13 실시예
도 16의 (a) 내지 16의 (e)는 서로 다른 펄스가 유지 기간 T4 동안에 사용된다는 점을 제외하고 도 13의 (a) 내지 13의 (e)의 제10 실시예에 따른 방법에서의 것과 동일한 공정 및 펄스를 사용하는 본 발명의 제13 실시예에 따른 ac-방전형 PDP를 구동시키는 방법을 도시한다.
도 16의 (a) 및 16의 (e)에 도시된 바와 같이, 유지 기간 T4에 인가된 유지 펄스(69)는 도 14의 (a) 내지 14의 (e)의 제11 실시예에서의 것과 동일하다. 따라서, 제1 유지 펄스(69a) 및 (69h)는 제11 실시예에서의 펄스(69c) 및 (69d)와 동일하다. 제11 실시예와 달리, 데이타 바이어스 펄스(70a)는 전체 유지 기간 T4 중에 데이타 전극(29)에 인가된다. 따라서, 데이타 전극(29)의 전압 레벨 또는 전위는 주사 전극(22) 및 공통 전극(23)의 전압 레벨 사이에 있으며, 데이타 전극(29) 위에 존재하는 거의 모든 벽 전하는 주사 기간 T4의 끝에서 소거될 수 있다. 이것은 다음의 예비기간 T2에서의 벽 전하의 리세팅 동작이 주사 전극(22) 및 공통 전극(23)사이에서 소수의 인가된 펄스에 의해서 행해 질 수 있다.
말할 필요없이 제13 실시예는 제10 실시예와 동일한 효과를 갖는다.
제14 실시예
도 17의 (a) 내지 17의 (e)는 서로 다른 펄스가 유지 기간 T4 동안에 사용된다는 점을 제외하고 도 13의 (a) 내지 13의 (e)의 제10 실시예에 따른 방법에서의 것과 동일한 공정 및 펄스를 사용하는 본 발명의 제14 실시예에 따른 ac-방전형 PDP를 구동시키는 방법을 도시한다.
도 17의 (a) 및 17의 (e)에 도시된 바와 같이, 유지 기간 T4에서, 접지 전압 레벨을 가진 제1 유지 펄스(69i)는 주사 전극(22)에 인가된다. 음의 전압 레벨을 가진 제1 유지 펄스(69j)는 공통 전극(23)에 인가된다. 펄스(69i) 및 펄스(69j)의 전압 레벨은 도 16의 (a) 내지 도 16의 (e)의 제13 실시예의 펄스(69g) 및 (69h)의 것보다 낮다. 제2 내지 최종 유지 펄스(69)는 제13 실시예의 것과 동일하다.
데이타 전극(29)은 전체 유지 기간 T4에서 접지 레벨로 유지된다. 따라서, 제14 실시예의 방법에서, 주사 전극(22) 및 데이타 전극(29) 사이의 전압이 도 3의 (a) 내지 3의 (e)의 종래 방법의 것보다 크므로 제10 실시예의 것과 동일한 효과를 갖는다.
제15 실시예
도 18의 (a) 내지 18의 (e)는 서로 다른 펄스가 유지 기간 T4 동안에 사용된다는 점을 제외하고 도 13의 (a) 내지 13의 (e)의 제10 실시예에 따른 방법에서의 것과 동일한 공정 및 펄스를 사용하는 본 발명의 제15 실시예에 따른 ac-방전형 PDP를 구동시키는 방법을 도시한다.
주사 전극(22)에 인가된 제1 유지 펄스(69k) 및 공통 전극(23)에 인가된 제1 유지 펄스(69l)는 도 17의 (a) 내지 17의 (e)의 제15 실시예의 펄스(69i 및 69j)와 동일하다. 주사 전극(22) 및 공통 전극(23)에 대한 제2 내지 최종 유지 펄스는 제14 실시예의 유지 펄스(69)와 동일하다.
제14 실시예와 달리, 유지 기간 T4에서, 데이타 바이어스 펄스(70b)는 제1 펄스(69k) 및 (69l)가 주사 전극(22) 및 공통 전극(23)에 각각 인가된 후에 데이타 전극(29)에 인가된다. 데이타 바이어스 펄스(70b)는 데이타 펄스(68)의 것과 동일한 전압 레벨을 갖는다.
말할 필요없이, 제15 실시예는 제10 실시예와 동일한 효과를 갖는다.
제16 실시예
도 19의 (a) 내지 19의 (e)는 펄스(70b)가 유지 기간 T4 동안에 사용된다는 점을 제외하고 도 18의 (a) 내지 18의 (e)의 제15 실시예에 따른 방법에서의 것과 동일한 공정 및 펄스를 사용하는 본 발명의 제16 실시예에 따른 ac-방전형 PDP를 구동시키는 방법을 도시한다. 이 펄스(70b)는 도 16의 (a) 및 16의 (e)의 제13 실시예에 사용된 것과 동일하다.
주사 전극(22)에 대한 제1 유지 펄스(69k)는 대략 -150 내지 -180V의 음의 전압 레벨을 갖는다. 펄스(70a)의 전압 레벨은 데이타 펄스(68)의 전압 레벨, 대략 60 내지 80V으로 설정된다.
기입 방전이 발생될 경우, 주사 전극(22) 및 공통 전극(23) 위의 벽 전하의 합에 의해서 형성된 전압은 대략 200 내지 250이고, 주사 전극(22) 및 공통 전극(23) 간의 전압은 대략 60 내지 80V(데이타 바이어스 펄스(70a)의 전압과 같음)이다. 이 경우에, 전자 및 후자의 전압은 극성이 다르므로 주사 전극(22) 및 데이타 전극(29) 간의 스페이스(26) 양단에 걸리는 전압은 대략 140 내지 170V가 된다.
다른 한편으로, 도 15의 (a) 내지 15의 (e)의 제12 실시예와 유사하게, 주사 전극(22) 및 공통 전극(23)사이의 스페이스(26) 양단에 280V 이상의 전압이 걸린다. 따라서, 표면 방전이 보장된다.
말할 필요없이, 제16 실시예는 제10 실시예와 동일한 효과를 갖는다.
이제 까지 본 발명의 바람직한 실시 형태에 대하여 설명하였지만, 본 발명의 정신을 이탈하지 않고 그 변형이 가능하다는 것은 본 기술 분야에 숙련된 자에게 자명하다는 것을 이해해야 한다. 따라서, 본 발명의 영역은 다음의 특허 청구의 범위에 의해서만 정해져야 한다.
도 1의 (a) 내지 (e)는 각기 ac-방전 PDP를 구동하는 종래 방법을 나타내는 파형도.
도 2의 (a) 내지 (e)는 각기 ac-방전 PDP를 구동하는 다른 종래 방법을 나타내는 파형도.
도 3의 (a) 내지 (e)는 각기 ac-방전 PDP를 구동하는 또 다른 종래 방법을 나타내는 파형도.
도 4의 (a) 내지 (e)는 각기 본 발명의 제1 실시예에 따른 ac-방전 PDP를 구동하는 방법을 나타낸 파형도.
도 5의 (a) 내지 (e)는 각기 본 발명의 제2 실시예에 따른 ac-방전 PDP를 구동하는 방법을 나타낸 파형도.
도 6의 (a) 내지 (e)는 각기 본 발명의 제3 실시예에 따른 ac-방전 PDP를 구동하는 방법을 나타낸 파형도.
도 7의 (a) 내지 (e)는 각기 본 발명의 제4 실시예에 따른 ac-방전 PDP를 구동하는 방법을 나타낸 파형도.
도 8의 (a) 내지 (e)는 각기 본 발명의 제5 실시예에 따른 ac-방전 PDP를 구동하는 방법을 나타낸 파형도.
도 9의 (a) 내지 (e)는 각기 본 발명의 제6 실시예에 따른 ac-방전 PDP를 구동하는 방법을 나타낸 파형도.
도 10의 (a) 내지 (e)는 각기 본 발명의 제7 실시예에 따른 ac-방전 PDP를 구동하는 방법을 나타낸 파형도.
도 11의 (a) 내지 (e)는 각기 본 발명의 제8 실시예에 따른 ac-방전 PDP를 구동하는 방법을 나타낸 파형도.
도 12의 (a) 내지 (e)는 각기 본 발명의 제9 실시예에 따른 ac-방전 PDP를 구동하는 방법을 나타낸 파형도.
도 13의 (a) 내지 (e)는 각기 본 발명의 제10 실시예에 따른 ac-방전 PDP를 구동하는 방법을 나타낸 파형도.
도 14의 (a) 내지 (e)는 각기 본 발명의 제11 실시예에 따른 ac-방전 PDP를 구동하는 방법을 나타낸 파형도.
도 15의 (a) 내지 (e)는 각기 본 발명의 제12 실시예에 따른 ac-방전 PDP를 구동하는 방법을 나타낸 파형도.
도 16의 (a) 내지 (e)는 각기 본 발명의 제13 실시예에 따른 ac-방전 PDP를 구동하는 방법을 나타낸 파형도.
도 17의 (a) 내지 (e)는 각기 본 발명의 제14 실시예에 따른 ac-방전 PDP를 구동하는 방법을 나타낸 파형도.
도 18의 (a) 내지 (e)는 각기 본 발명의 제15 실시예에 따른 ac-방전 PDP를 구동하는 방법을 나타낸 파형도.
도 19의 (a) 내지 (e)는 각기 본 발명의 제16 실시예에 따른 ac-방전 PDP를 구동하는 방법을 나타낸 파형도.
도 20은 방전 셀의 구성을 나타내는 ac-방전 PDP의 부분 개략적인 단면도.
도 21은 도 20에 나타난 ac-방전 PDP의 개략적인 평면도.
도 22는 제1 내지 제4 실시예의 변화를 나타내는, 도 20에 나타난 ac-방전 PDP의 개략적인 평면도.
<도면의 주요 부분에 대한 부호의 설명>
20 : 전면 기판
21 : 배면 기판
22 : 주사 전극
23 : 공통 전극
24 : 투명 유전층
25 : 보호층
26 : 방전 스페이스
27 : 형광층

Claims (32)

  1. 매트릭스 어레이로 배열된 화소를 형성하는 행 전극 및 열 전극, 및 상기 화소를 덮도록 형성된 유전층을 갖는 교류 방전 PDP를 구동시키는 방법에 있어서,
    (a) 주사 기간에서 표시 신호에 따라 상기 열 전극에 데이타 펄스를 인가하는 동안 상기 행 전극에 주사 펄스를 연속적으로 인가하여, 기입 방전에 기초하여 상기 유전층에 벽 전하를 발생시키는 단계-상기 화소들 각각의 상기 벽 전하의 양은 상기 표시 신호에 따라 변화함-;
    (b) 상기 주사 기간 이후의 변환 기간에서 변환 방전을 발생시켜, 상기 화소들내의 상기 벽 전하의 양을 감소시키는 단계-상기 벽 전하의 양에 따라 상기 변환 방전이 발생 또는 정지되고, 상기 변환 방전의 유무에 따라 상기 화소의 광 방출, 비 광 방출로 변환함 -; 및
    (c) 상기 변환 기간 이후의 유지 기간에서 상기 행 전극에 유지 펄스를 인가하여 유지 방전을 유발하는 단계-상기 유지 방전은 상기 변환 기간에서 발생되었던 상기 변환 방전의 상태에 따라 상기 화소들의 일부에서 발생하여 광을 방출시킴-
    를 포함하고,
    상기 기입 방전은, 상기 주사 기간에서, 광을 방출시키는 화소와 광을 방출시키지 않는 화소 모두에서 발생하는 방법.
  2. 삭제
  3. 제1항에 있어서, 광을 방출시키지 않는 상기 화소들내의 상기 기입 방전을 발생시키는 전압은 광을 방출시키지 않는 상기 화소들내의 전압보다 높은 방법.
  4. 제1항에 있어서, 상기 변환 방전은 상기 변환 기간에서 광을 방출시키지 않는 상기 화소들에서 발생하고 광을 발생시키는 상기 화소들내에서 발생하지 않는 방법.
  5. 제1항에 있어서, 상기 변환 방전은 상기 기입 방전이 상기 주사 기간에서 발생한 상기 전극들 사이에서 발생하는 방법.
  6. 제1항에 있어서, 상기 기입 방전이 상기 주사 기간에서 발생한 상기 행 및 열 전극들 양단 전압은 상기 변환 기간에서 실질적으로 제로인 방법.
  7. 제1항에 있어서, 상기 행 전극은 주사 전극 및 공통 전극을 포함하고,
    상기 주사 기간에서 상기 주사 전극에는 상기 주사 펄스가 인가되고,
    상기 유지 방전은 상기 공통 전극과 상기 주사 전극 사이에서 발생하는 방법.
  8. 제7항에 있어서, 상기 주사 전극은 2개 이상의 그룹으로 분할되고,
    상기 주사 기간으로부터 상기 변환 기간으로의 전이 타이밍은 상기 주사 전극의 상기 그룹들에 대하여 특정 기간만큼 시프트되는 방법.
  9. 제1항에 있어서, 상기 주사 기간 바로 전에, 상기 기입 방전과 극성이 반대인 예비 방전이 상기 행 및 열 전극 사이에서 발생되는 방법.
  10. 제9항에 있어서, 상기 예비 방전은 상기 행 및 열 전극에 예비 방전 펄스를 인가함으로써 발생되고,
    상기 예비 방전 펄스는 상기 주사 펄스 및 상기 데이타 펄스의 인가에 의해 상기 행 및 열 전극 사이에서 발생되는 전압과 극성이 반대인 방법.
  11. 제1항에 있어서, 제1 주사 바이어스 펄스가 상기 주사 펄스의 인가 전에 상기 주사 전극에 공통으로 인가되고, 제2 주사 바이어스 전압이 상기 주사 기간에서 상기 주사 펄스의 인가 후에 상기 주사 전극에 공통으로 인가되고,
    상기 제1 주사 바이어스 펄스는 상기 주사 펄스와 극성이 동일하고 상기 주사 펄스의 것보다 적은 진폭을 갖고, 또는 상기 제1 주사 바이어스 펄스는 상기 주사 펄스와 극성이 반대이고,
    상기 제2 주사 바이어스 펄스는 상기 제1 주사 바이어스 펄스의 것보다 크고 상기 주사 펄스의 것보다 적은 진폭을 갖는 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
KR10-2000-0001648A 1999-01-14 2000-01-14 Ａｃ-방전 플라즈마 표시 패널의 구동 방법 KR100493773B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP1999-008469 1999-01-14
JP846999A JP3233120B2 (ja) 1999-01-14 1999-01-14 交流放電型プラズマディスプレイパネルの駆動方法
JP1999-034407 1999-02-12
JP3440799A JP3266130B2 (ja) 1999-02-12 1999-02-12 プラズマディスプレイパネルの駆動方法
JP4086099A JP3328932B2 (ja) 1999-02-19 1999-02-19 プラズマディスプレイパネルの駆動方法
JP1999-040860 1999-02-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR10-2005-0003987A Division KR100493775B1 (ko) 1999-01-14 2005-01-15 Ａｃ-방전 플라즈마 표시 패널의 구동 방법

Publications (2)

Publication Number Publication Date
KR20000053490A KR20000053490A (ko) 2000-08-25
KR100493773B1 true KR100493773B1 (ko) 2005-06-08

Family

ID=27278029

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2000-0001648A KR100493773B1 (ko) 1999-01-14 2000-01-14 Ａｃ-방전 플라즈마 표시 패널의 구동 방법
KR10-2005-0003987A KR100493775B1 (ko) 1999-01-14 2005-01-15 Ａｃ-방전 플라즈마 표시 패널의 구동 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR10-2005-0003987A KR100493775B1 (ko) 1999-01-14 2005-01-15 Ａｃ-방전 플라즈마 표시 패널의 구동 방법

Country Status (3)

Country Link
US (3) US6573878B1 (ko)
EP (1) EP1022713A3 (ko)
KR (2) KR100493773B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176372B2 (en) * 1999-10-19 2007-02-13 Medialab Solutions Llc Interactive digital music recorder and player
CN1269093C (zh) * 1999-12-14 2006-08-09 松下电器产业株式会社 等离子显示面板的驱动方法及等离子显示装置
JP3560143B2 (ja) * 2000-02-28 2004-09-02 日本電気株式会社 プラズマディスプレイパネルの駆動方法及び駆動回路
KR100349923B1 (ko) * 2000-10-13 2002-08-24 삼성에스디아이 주식회사 플라즈마 표시패널의 구동방법
KR20030013561A (ko) * 2001-08-08 2003-02-15 오리온전기 주식회사 교류형 플라즈마 디스플레이 패널의 구동방법
JP4493250B2 (ja) * 2001-11-22 2010-06-30 パナソニック株式会社 Ａｃ型プラズマディスプレイパネルの駆動方法
EP1316936A1 (en) * 2001-11-30 2003-06-04 Deutsche Thomson-Brandt Gmbh Method and apparatus for driving a plasma display panel
EP1329869A1 (en) * 2002-01-16 2003-07-23 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video pictures
JP3868826B2 (ja) 2002-02-25 2007-01-17 シャープ株式会社 画像表示装置の駆動方法および画像表示装置の駆動装置
KR20030089237A (ko) * 2002-05-17 2003-11-21 주식회사옌트 교류형 플라즈마 디스플레이 패널의 고속 기입을 위한구동 방법
KR100722612B1 (ko) * 2003-06-18 2007-05-28 마쯔시다덴기산교 가부시키가이샤 플라즈마 디스플레이 패널의 제조 방법
KR100598184B1 (ko) * 2004-04-09 2006-07-10 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치
KR100726634B1 (ko) * 2004-04-27 2007-06-12 엘지전자 주식회사 플라즈마 표시 패널의 구동 방법
CN100479013C (zh) * 2004-05-25 2009-04-15 筱田等离子有限公司 显示装置的驱动方法
US7710372B2 (en) * 2004-07-26 2010-05-04 Panasonic Corporation PDP data driver, PDP driving method, plasma display device, and control method for the same
KR20060033242A (ko) * 2004-10-14 2006-04-19 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100705836B1 (ko) * 2004-11-10 2007-04-10 엘지전자 주식회사 플라즈마 표시 패널의 구동 방법
KR20070095489A (ko) * 2005-09-22 2007-10-01 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100774943B1 (ko) * 2005-10-14 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동방법
KR100784510B1 (ko) * 2005-12-30 2007-12-11 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동방법
US8456463B2 (en) * 2006-10-03 2013-06-04 Analog Devices, Inc. Low voltage driver for high voltage LCD
KR20090044780A (ko) * 2007-11-01 2009-05-07 엘지전자 주식회사 플라즈마 디스플레이 장치

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5549755B2 (ko) 1974-01-23 1980-12-13
JPS50135945A (ko) 1974-04-16 1975-10-28
US4692665A (en) * 1985-07-05 1987-09-08 Nec Corporation Driving method for driving plasma display with improved power consumption and driving device for performing the same method
JP3259253B2 (ja) * 1990-11-28 2002-02-25 富士通株式会社 フラット型表示装置の階調駆動方法及び階調駆動装置
DE69220019T2 (de) * 1991-12-20 1997-09-25 Fujitsu Ltd Verfahren und Vorrichtung zur Steuerung einer Anzeigetafel
JP3276406B2 (ja) 1992-07-24 2002-04-22 富士通株式会社 プラズマディスプレイの駆動方法
JP2772753B2 (ja) * 1993-12-10 1998-07-09 富士通株式会社 プラズマディスプレイパネル並びにその駆動方法及び駆動回路
JP2770726B2 (ja) 1993-12-27 1998-07-02 日本電気株式会社 プラズマディスプレイパネルの駆動方法
US5656893A (en) * 1994-04-28 1997-08-12 Matsushita Electric Industrial Co., Ltd. Gas discharge display apparatus
JP3369395B2 (ja) 1995-04-17 2003-01-20 パイオニア株式会社 マトリクス方式プラズマディスプレイパネルの駆動方法
JPH0934397A (ja) 1995-07-24 1997-02-07 Fujitsu Ltd プラズマ・ディスプレイ・パネル
US6373452B1 (en) * 1995-08-03 2002-04-16 Fujiitsu Limited Plasma display panel, method of driving same and plasma display apparatus
JP2801909B1 (ja) 1995-08-03 1998-09-21 富士通株式会社 プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置
JP3522013B2 (ja) 1995-09-04 2004-04-26 富士通株式会社 画像表示装置、および画像表示装置の駆動方法
JP3433032B2 (ja) * 1995-12-28 2003-08-04 パイオニア株式会社 面放電交流型プラズマディスプレイ装置及びその駆動方法
JP3263310B2 (ja) * 1996-05-17 2002-03-04 富士通株式会社 プラズマディスプレイパネル駆動方法及びこの駆動方法を用いたプラズマディスプレイ装置
JPH09311611A (ja) 1996-05-20 1997-12-02 Ricoh Co Ltd 画像形成装置
JP3704813B2 (ja) * 1996-06-18 2005-10-12 三菱電機株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ
JP3417246B2 (ja) * 1996-09-25 2003-06-16 日本電気株式会社 階調表示方法
JP3318497B2 (ja) * 1996-11-11 2002-08-26 富士通株式会社 Ａｃ型ｐｄｐの駆動方法
JPH10247075A (ja) * 1996-11-30 1998-09-14 Lg Electron Inc ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）駆動方法
JPH10177363A (ja) 1996-12-18 1998-06-30 Pioneer Electron Corp プラズマディスプレイパネルの駆動方法
JP3221341B2 (ja) * 1997-01-27 2001-10-22 富士通株式会社 プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及び表示装置
US6020687A (en) * 1997-03-18 2000-02-01 Fujitsu Limited Method for driving a plasma display panel
JP3457173B2 (ja) 1997-03-18 2003-10-14 富士通株式会社 プラズマディスプレイパネルの駆動方法
JP3787713B2 (ja) 1997-05-23 2006-06-21 株式会社日立プラズマパテントライセンシング プラズマディスプレイ装置
JP3019031B2 (ja) 1997-07-18 2000-03-13 日本電気株式会社 プラズマディスプレイ
JP3697338B2 (ja) 1997-09-30 2005-09-21 松下電器産業株式会社 Ａｃ型プラズマディスプレイパネルの駆動方法
KR20000069299A (ko) * 1997-10-06 2000-11-25 요시후미 아마노 Ａｃ형 방전표시장치의 구동방법
JPH11282416A (ja) 1998-01-30 1999-10-15 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動回路、その駆動方法およびプラズマディスプレイパネル装置
JP3365324B2 (ja) * 1998-10-27 2003-01-08 日本電気株式会社 プラズマディスプレイ及びその駆動方法
JP3642689B2 (ja) 1998-12-08 2005-04-27 富士通株式会社 プラズマディスプレイパネル装置

Also Published As

Publication number Publication date
EP1022713A2 (en) 2000-07-26
KR100493775B1 (ko) 2005-06-08
US6734844B2 (en) 2004-05-11
KR20050021393A (ko) 2005-03-07
EP1022713A3 (en) 2000-12-06
US20030193452A1 (en) 2003-10-16
US20030193453A1 (en) 2003-10-16
US6731275B2 (en) 2004-05-04
KR20000053490A (ko) 2000-08-25
US6573878B1 (en) 2003-06-03

Similar Documents

Publication Publication Date Title
KR100493775B1 (ko) Ａｃ-방전 플라즈마 표시 패널의 구동 방법
KR100350751B1 (ko) Ａｃ 형 플라즈마 디스플레이 및 ａｃ 형 플라즈마디스플레이의 구동방법
JP3429438B2 (ja) Ａｃ型ｐｄｐの駆動方法
KR100705807B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
JP3466098B2 (ja) ガス放電パネルの駆動方法
KR100807488B1 (ko) 플라즈마 디스플레이 장치의 구동 방법
US20030189533A1 (en) Method for driving plasma display panel
US7602356B2 (en) Plasma display panel and driving method thereof
US7659870B2 (en) Method of driving plasma display panel
JP3259766B2 (ja) プラズマディスプレイパネルの駆動方法
JP4089759B2 (ja) Ａｃ型ｐｄｐの駆動方法
JP3328932B2 (ja) プラズマディスプレイパネルの駆動方法
JP3233120B2 (ja) 交流放電型プラズマディスプレイパネルの駆動方法
KR100331970B1 (ko) 미세홈을 갖는 디스플레이 패널 및 그 구동 방법
US6335712B1 (en) Method of driving plasma display panel
KR100304780B1 (ko) 저전력소비로고휘도를갖는플라즈마디스플레이패널
US7436375B2 (en) Method for driving plasma display panel
JP2002189443A (ja) プラズマディスプレイパネルの駆動方法
JP2002351397A (ja) プラズマディスプレイパネルおよびその駆動方法
JP3424602B2 (ja) プラズマディスプレイパネルの駆動方法及びそれを用いたディスプレイ装置
JP2001296834A (ja) Ａｃ型プラズマディスプレイパネルの駆動方法
JP3402272B2 (ja) プラズマディスプレイパネル駆動方法
JP3367095B2 (ja) プラズマディスプレイパネルの駆動方法
KR100488153B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100515339B1 (ko) 플라즈마 표시 패널 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020926

Effective date: 20040915

Free format text: TRIAL NUMBER: 2002101003619; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020926

Effective date: 20040915

S901 Examination by remand of revocation
N231 Notification of change of applicant
E902 Notification of reason for refusal
A107 Divisional application of patent
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100525

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee