KR100473896B1 - Tv 방송 프로그램 신호 복제 방지 방법 및 텔레비전 신호 기록 및 재생 장치 - Google Patents

Abstract

포맷에 관련된 보조 정보를 위한 기록 영역을 지정하고 디지털 영상 신호를 위한 다른 기록 영역을 지정하는 포맷으로 수신되고 기록된 저작권 보호 텔레비전 방송 프로그램 신호가 제공된다. 기록을 위해 수신된 입력 신호가 텔레비전 방송 프로그램 신호인 것으로 결정될 때, 이에 삽입된 세대 제한 신호가 저작권 보호 상태로 설정되어 복제를 금지하도록 기록된다.

Description

TV 방송 프로그램 신호 복제 방지 방법 및 텔레비전 신호 기록 및 재생 장치

본 발명의 배경

본 발명은 디지털 화상 신호를 기록하고 재생하는 것에 관한 것이며, 특히 디지털 화상 신호로서 기록 및 재생되는 저작권 보호 텔레비전 방송 프로그램들에 관한 것이다.

텔레비전 방송 프로그램들은 비디오 테이프 레코더(VTR)를 이용하여 시청자에 의해 기록되고 재생된다. VTR은 아날로그 VTR일 수도 있지만, 아날로그 기술은 고화질로 TV 프로그램을 기록할 수 없으며, 그 결과로서, 재생된 아날로그 TV 방송 프로그램은 원래 방송 TV 프로그램보다 더 낮은 화질을 갖는다.

한편, 상업적으로 입수가능한 디지털 VTR은 고화질 기록을 제공한다. 그러므로, 디지털 VTR로 재생된 TV 프로그램은 실질적으로 원래 방송 TV 프로그램과 같은 화질을 갖는다.

비디오 테이프상의 비디오 프로그램들의 저작권 보호는 아날로그 및 디지털 VTR들 모두에서 사용가능하다. 아날로그 VTR에서는 기록되기 전의 아날로그 비디오 신호의 빈 공간에 저작권 보호 신호가 삽입된다. 저작권 보호 신호는 아날로그 VTR이 상업적으로 입수가능한 아날로그 비디오 테이프로부터 저작권 보호된 아날로그 비디오 프로그램을 복제하는 것을 방지한다. 디지털 VTR은 디지털 비디오 테이프상에 디지털 비디오 프로그램을 저작권 보호하도록 SCMS(Serial Copy Management System)를 제공한다. SCMS 저작권 보호 시스템의 형태는 DAT(Digital Audio Tape)에 기록된 오디오 데이터의 복제를 방지하는데 사용된다. SCMS 기술은 복제를 제한하지만, 디지털 신호 출력의 복제 방지로만 제한할 경우, 이러한 디지털 신호를 아날로그 신호 형태로 변환하면 유효하지 못하다.

문제는, 앞서 기재된 저작권 보호 기술들을 교묘하게 피해갈 수 있다는 것이다. 또 다른 디지털 VTR이 디지털 비디오 프로그램을 복제하는 것을 방지하도록 디지털 VTR이 디지털 비디오 데이터에 저작권 보호 코드를 삽입한다면, 디지털 비디오 프로그램의 아날로그 형태로의 변환은 이러한 보호에 있어서 문제가 되지 않을 수 있다. 아날로그 VTR은 디지털적으로 기록된 저작권 보호 신호를 인식하지 않는다. 그러므로, 디지털 VTR의 아날로그 출력 단자로부터 아날로그 비디오 프로그램을 얻음으로서, 상기의 저작권 보호 방식들을 교묘하게 피한다. 더욱 심하게는, 디지털 VTR의 고화질 재생으로부터 무단 복제가 이루어지기 때문에, 고화질의 무단 복제가 생산된다.

디지털 VTR에서 사용되는 저작권 프로그램을 보호하는 기술이 일본 특허 출원 Nos. 5-277633 및 6-82576에서 공개되어 있다. 제안된 기술에 따르면, 비디오 신호는 비디오 신호의 라인에 보호 신호를 포함하는 라인을 지정하는 데이터와 함께 저작권 보호 신호를 삽입하여 기록된다. 저작권 보호 신호를 부호화하기 위한 매개변수는 데이터 팩(data pack)에 기록된다. 그러나, 제안된 기술은 TV 방송 신호들을 저작권 보호하지 못한다.

본 발명의 목적 및 요약

그러므로, 본 발명의 목적은 TV 방송 프로그램의 저작권 보호를 제공하는 것이다.

본 발명의 다른 목적은 디지털적으로 기록된 프로그램이 또 다른 디지털 VTR에 의해, 또는 디지털 인터페이스를 통해 연결된 아날로그 VTR에 의해, 또는 아날로그 비디오 출력을 갖는 디지털 VTR에 의해 재생되더라도 효과적인 디지털 VTR에 의해 기록된 TV 방송 프로그램의 저작권 보호를 제공하는 것이다.

상기의 목적들에 따르면, 테이프 포맷의 구조에 관한 보조 정보와 입력 영상 신호를 위한 기록 영역들을 예약하는 디지털 포맷으로 기록되는 텔레비전 방송 프로그램의 복제를 방지하기 위한 복제 방지 방법 및 장치가 제공된다. 입력 신호가 텔레비전 방송 프로그램인 것으로 결정되면, 세대 제한 신호가 복제 방지 상태로 설정되고 기록하기 위해 수신된 신호에 삽입된다. 양호하게, 이러한 세대 제한 신호는 보조 정보와 함께 팩에 기록된다. 디지털적으로 기록된 텔레비전 신호가 출력 아날로그 신호로서 재생되어 공급되면, 세대 제한 신호는 복제 방지 신호를 아날로그 출력에 삽입하는데 사용된다.

양호한 실시예의 상세한 설명

여러 도면에 걸쳐 동일 참조 번호는 동일 또는 대응하는 부분들을 나타내며, 도면들을 참조하여, 본 발명을 이하에 설명한다.

테이프 포맷

본 발명을 설명하기 전에, 디지털 비디오 신호가 테이프상에 기록되는 포맷을 참조한다. 디지털 VTR은 나선형의 기록 기술을 이용해 트랙을 기록하고, 여기서 회전 자기 헤드는 헤드 주사 방향을 따라 이동하는 비디오 테이프에 대해 일정한 각도로 회전한다. 결과적인 트랙 패턴은 테이프 매체(도시되지 않음)를 따라 비스듬하게 배열된 트랙을 갖는다. 트랙에 대한 포맷의 예가 제 1 도에 도시되는데, 여기서 트랙은 데이터 영역을 정의하는 마진(margin)(1250 비트)들로 시작하고 끝난다. 각 트랙의 시작부에는 ITI(Insert and Track Information)가 제공되어 트랙내에 오디오, 비디오, 및 서브 코드 영역들의 위치를 나타내는 타이밍 정보를 포함한다. 블록간 갭들(IBG1, IBG2, IBG3)은 트랙의 오디오, 비디오, 및 서브 코드 영역들을 분리한다. 10500 비트의 오디오 영역은 오디오 데이터 저장을 위해 제공되고, 이어서 비디오 데이터 저장을 위한 111,750 비트의 비디오 영역과 서브 코드 저장을 위한 1200 비트의 서브 코드 영역이 주어진다. 이전-앰블(Pre-amb1e)들과 이후-앰블(Post-amb1e)들이 오디오, 비디오, 및 서브 코드 영역들을 경계짓는다. 525 라인/50㎐ VTR 시스템에서는 10개의 이러한 트랙들이 오디오/비디오 프로그램의 단일 비디오 프레임(오디오 데이터를 포함하는)을 기록하는데 사용되고, 625 라인/60㎐ 시스템에서는 12개 트랙들이 수용된다.

ITI는 트랙의 헤더로, 기록 동작들 이후에 트랙내에 오디오, 비디오, 및 서브 코드 데이터를 정렬하기 위한 정보를 포함한다. 제 2 도에 도시된 바와 같이, ITI는 VTR의 자기 헤드에 대한 런인(run-in)으로 사용되는 1400 비트로 구성된 이전-앰블로 시작한다. 이전-앰블은 61 싱크 블록(각 30 비트)들을 갖는 1830 비트로 구성되는 SSA(Start Sync Block Area)로 이어진다. 이러한 싱크 블록들은 각 트랙의 오디오, 비디오, 및 서브 코드 영역들의 타이밍을 위해 사용되는 동기화 정보를 포함한다. 예를 들어, 오디오 복제 또는 재기록이 실행될 때, 오디오 영역에 대한 타이밍 정보를 포함하는 싱크 블록은 SSA로부터 검출되고 원하는 오디오 영역의 위치는 그로부터 결정될 수 있다.

기계적인 제한들 때문에 VTR의 자기 헤드를 각 트랙의 입구측과 접하도록 유지시키는 것이 어려워서 각 트랙의 입구측 주사가 불안정하게 되는 것을 알 수 있다. 이는 각 트랙의 입구 부근에 위치하는 ITI 영역에 대해 그러하다. 싱크 블록들의 감지 확률을 향상시키기 위해, 싱크 블록들의 길이를 짧게 하고 싱크 블록들의 수를 증가시킨다.

상세히 설명되는 바와 같이, SSA에 후속하여, 트랙에 대한 정보를 저장하는 3 블록으로 형성된 TIA(Track Information Area) 90 비트가 이어진다. 각 블록은 트랙 피치(pitch)를 나타내는 SP/LP 비트를 포함하는 트랙(APT ; Application ID of a Track)(3 비트), 지정 비트, 및 서보 시스템에 대한 참조를 나타내는 PF(Pilot Frame)를 포함한다. TIA는 ITI 영역에 대한 마진을 제공하는데 사용되는 280 비트로 구성되는 이후-앰블로 이어진다.

제 1 도에서의 트랙은 오디오, 비디오, 및 서브 코드 영역을 포함하지만, 각 트랙은 제 3 도에 도시된 바와 같이 n개의 데이터 영역들을 포함할 수 있다. ITI는 이러한 영역이 시작/종료되는 위치를 나타내고, 디지털 VTR은 원하는 영역(AREA1, AREA2, AREA3)을 신속히 찾아 검색하도록 ITI를 사용한다. 응용 ID는 각 영역마다 제공될 수 있다.

TIA에 저장된 응용 ID(APT)는 비디오, 오디오, 또는 서브 코드 영역들인 다른 영역들을 지정한다. 응용 ID(APT)는 바람직하게 제 4 도에 도시된 바와 같이 응용 ID들의 계층 구조로 배열된다. 이러한 계층 구조(hierarchical structure)에 의하면 계층 구조의 "트리(tree)"인 여러 개의 영역을 포함하는 전체적인 데이터의 분기는 디지털 VTR에 의해 추출될 수 있다. 그러므로, 새롭게 정의된 데이터 영역들이 이러한 계층 구조에 의해 수용될 수 있다.

이러한 계층 구조는 테이프의 TIA에 저장하는 이외에도, 계층은 디지털 VTR과 사용되는 테이프 카세트의 메모리 IC(MIC)에 저장될 수 있다. MIC는 새롭게 장착된 기록 매체에 데이터를 기록하고 재생할 때 VTR을 보조하도록 비디오 테이프상에 모든 기록 프로그램들에 관한 정보를 저장하는데 사용될 수 있다. 예를 들면, MIC는 소정의 프로그램을 표시하고, 프로그램들의 재생 순서를 지정하고, 정지 영상(즉, 사진)을 재생하기 위한 소정의 화면을 지정하고, 타이머 기록 동작을 지정하는 등 이를 실행하는데 사용될 수 있다.

MIC의 응용 ID(APM)은 제 4 도에 도시되고 어드레스(0)의 상위 3 비트를 차지할 수 있다. 트랙들의 응용 ID(APT)의 계층 구조와 유사한 방법으로, APM은 MIC의 데이터 구조를 결정한다. 일본 특허 출원 5-277633 및 6-82576은 이러한 목적을 위해 사용될 수 있는 MIC를 기재하고 있다.

응용 ID는 디지털 VTR의 응용을 정의하기 위한 ID가 아니고, 기록 매체의 영역에 대한 데이터 구조를 정의하는 ID임을 알 수 있다. 즉, TIA에 저장된 응용 ID(APT)는 트랙상에서의 데이터 구조를 정의하고, MIC의 응용 ID(APM)는 MIC의 데이터 구조를 정의한다.

트랙의 다른 영역들에 대한 데이터 구조를 정의하는 응용 ID(APT)의 예로, 제 5A도 및 제 5B 도를 참조한다. 응용 ID(APT)가 = 000으로 설정될 때, 트랙은 3 영역들(AREA1, AREA2, AREA3)로 제 5A 도에 도시된 바와 같이 배열된다. 응용 ID들(AP1, AP2, AP3)은 각 영역에 저장되고 각 영역내에 데이터의 배열에 대한 정보를 포함한다. 예를 들면, AP1에 정보가 = 000으로 설정될 때는 AREA1의 데이터 구조가 오디오 보조 데이터(AAUX)를 포함하는 오디오 데이터 구조이고, AP2에 정보가 = 000으로 설정될 때는 AREA2의 데이터가 비디오 보조 데이터(VAUX)를 포함하는 비디오 데이터이고, 또한 AP3가 = 000으로 설정될 때는 AREA3의 데이터가 서브 코드 데이터이다. 3 영역들(AP1, AP2, AP3)에 대한 응용 ID = 000으로 구성하는 것은 상업적인 이용을 위한 구성에 대응하는 것을 알 수 있다. 그러므로, 제 5A 도에 도시된 3 영역들(AREA1, AREA2, AREA3)은 각각 제 5B 도에 도시된 바와 같이 오디오, 비디오, 및 서브 코드 영역들로 지정된다. 물론, 응용 ID를 위한 임의의 디지털 표시가 데이터 구조를 나타내도록 사용될 수 있다. 또한, 응용 ID(APM)는 유사한 구조가 될 수 있다.

응용 ID(APT)로 설정된 특정 포맷으로, 디지털 VTR은 기록 매체상에 다른 데이터(오디오, 비디오, 서브 코드)를 기록한다. 실질적인 AAUX, VAUX, 및 서브 코드 데이터는 제 6 도에 도시된 공통 팩 구조를 갖는 팩으로 칭하여지는 다수의 구조들로 영역들(AREA1, AREA2, AREA3)에 기록된다. 도시된 바와 같이, 한 팩은 데이터를 위해 지정된 4개의 하위 바이트와 헤더(PC0)로 지정된 상위 바이트를 포함하는 5개 바이트들로 구성된다.

헤더는 제 7 도에 도시된 계층 구조로 분할된다. 예를 들면, 헤더(PC0)의 상위 또는 상단 4 비트는 상단 헤더로 동작하고, 헤더의 하위 4 비트는 제 7도에 도시된 계층 구조에서 하단 헤더로 동작한다. 계층은 하단 헤더에서의 비트를 사용함으로서 하단 레벨로 더 확장될 수 있다. 이러한 배열로, 각 팩의 내용을 명백히 시스템화하고 그 팩들을 용이하게 확장하는 것이 가능하다. 예를 들어, 팩 헤더가 테이블로 나타내어질 때, 8비트의 팩 헤더는 256개의 다른 팩 구조들을 나타낼 수 있다.

제 8 도는 대응하는 팩의 구조를 정의하는 팩 헤더 코드들을 테이블화하기 위한 팩 헤더 테이블을 도시한다. 팩 헤더 테이블의 상단 4 비트는 소위 큰 항목을 구성하고, 하단 4 비트는 소위 작은 항목을 구성한다. 큰 항목은 팩 구조에 대한 정보를 포함하는 작은 항목이 적용될 방법을 나타낸다. 제 8 도는 제어를 제공하기 위해 "0000"으로 설정된 큰 항목, 타이틀(tit1e)을 나타내는 "0001"의 큰 항목, 장(chapter)을 나타내는 "0010"의 큰 항목, 부분을 나타내는 "0011"의 큰 항목, 프로그램을 나타내는 "0100"의 큰 항목, AAUX 데이터를 나타내는 "0101"의 큰 항목, VAUX를 나타내는 "0110"의 큰 항목, 카메라를 나타내는 "0111"의 큰 항목, 라인을 나타내는 "1000"의 큰 항목, 및 소프트 모드를 나타내는 "1111"의 큰 항목을 도시한다. AAUX 데이터를 나타내는 큰 항목 "0101"과 VAUX 데이터를 나타내는 큰 항목 "0110"은 소스 제어 "0001", 기록 신호 소스 "0000", 기록 날짜 "0010", 및 기록 시간 "0011"과 같은 작은 항목을 제공한다.

큰 항목 "1000"은 비디오 신호로부터 샘플링된 데이터와 같은 TV 신호의 효율적인 주사 주기나 수직 블랭킹 주기의 라인의 기록 동작에 대한 정보를 제공하는 작은 항목을 제공한다. 라인 "1000"에 대한 작은 항목 정보는 예를 들면, 라인 헤더 "0000", 휘도(Y) "0001", 색차 "0010" (R-Y), "0011"(B-Y), 적색(R) "0101", 녹색(G) "0110", 및 청색(B) "0111"과 같은 비디오 라인을 기록하기 위한 정보를 제공한다.

제 8 도에서 큰 항목들 "1001" 내지 "1110"은 부가 데이터를 위해 지정되는 것을 알 수 있다. 정의되지 않은 항목들은 예를 들어, 지정된 큰 항목들로 부호화 될 수 있고, 그러므로, 이후에 새로운 데이터를 선택적으로 기록하기 위한 새로운 정의들을 정의한다.

소스 제어 큰 항목 "0000"에 의해 나타내지는 AAUX나 VAUX에 대한 소스 제어 팩의 예가 제 6 도에 도시된 팩의 데이터 영역(PC1)으로서 제 9 도에 도시된다. SCMS(Serial Copy Management System) 데이터는 기록된 비디오 프로그램의 저작권 보호를 결정하는 PC1의 처음 두 비트에 저장되고, 복제 소스 데이터는 복제되는 데이터의 소스를 결정하는 다음 두 비트에 저장되고, 복제 발생 데이터는 이어지는 두 비트에 저장되고, 암호형(cipher type)은 다음 비트에 저장되고, 또한 암호 데이터는 최하위 비트(LSB)에 저장된다.

제 13 도에 도시된 바와 같이, 팩들은 예를 들어, AAUX에 대응하는 각 팩들(0 ... 8)과 격자형으로 트랙내에 배열된다. 각 데이터 팩은 5 바이트로 길이가 고정된다. 그러나, 데이터가 MIC로 기록될 때, 팩 구조는 MIC의 가장 효율적인 이용을 얻기 위해 MIC가 용량에 채워질 수 있도록 가변 길이를 갖는다.

오디오 데이터는 이전-앰블, 오디오 영역, 및 이후-앰블을 포함하는 제 10 도에 도시된 배열로 기록 매체상의 오디오 섹터에 저장된다. 비디오 데이터는 아날로그 비디오 섹터에 저장된다. 이전-앰블은 오디오 영역에서 오디오 싱크 블록들을 미리 검출하는데 사용되는 이전 싱크(pre-sync)의 100 비트에 후속하는 PLL을 동기화하기 위한 400 비트의 런업(run-up)을 포함한다. 오디오 영역은 오디오 데이터를 저장하고 14 오디오 싱크 블록(10,500 비트)들로 구성된다. 이후-앰블은 기록 후의 오디오 데이터가 다음 비디오 섹터에 겹쳐지는 것(overlapping)을 방지하기 위한 가드 영역(guard area)의 500 비트에 후속하는 오디오 섹터의 끝부분을 명확히 표시하는데 사용되는 이후 싱크 블록의 50 비트를 포함한다.

이전 싱크 및 이후 싱크 블록들은 각각 제 11A 도 및 제 11B 도에서 보다 상세히 도시된다. 이전 싱크 블록은 6 바이트를 갖고, SP/LP 바이트를 포함하여 스탠다드-플레이(SP) 또는 롱-플레이(LP) 모드를 나타내는 것으로 도시된다. 특히, SP/LP 바이트는 제 11B 도의 이후 싱크 블록으로부터 생략된다. 예를 들어, SP/LP 블록이 = FFh로 설정될 때는 SP 모드가 나타내지고, SP/LP가 = 00h로 설정될 때는 LP 모드가 나타내진다. SP/LP 바이트는 ITI의 TIA 영역에서 SP/LP 플래그로 저장되고, TIA영역이 판독될 수 없는 경우에는 백업으로 이전 싱크 블록에 저장되는 것을 알 수 있다. 이전 싱크 및 이후 싱크 블록의 나머지는 3 식별 바이트(ID0, ID1, IDP)로 이어지는 2 싱크 바이트를 포함한다.

이전 싱크 및 이후 싱크 블록들에 대한 비트 길이들은 다음과 같이 계산된다. 이전 싱크 블록은 각 바이트에 8 비트를 포함하는 6 바이트(제 11A 도)를 분기므로 총 48 비트가 된다. 이전 싱크 블록은 24 대 25 변환에 의해 24 비트 데이터에서 25 비트 데이터로 변환되어, 25/24 변환 요소는 48 비트 = 50 이전 싱크 비트를 이룬다. 두 이전 싱크 블록들이 있으므로, 6 × 2 × 8 × 25 / 28 = 100 비트가 된다. 단 하나만의 이후 싱크 블록이 6 × 1 × 8 × 25 / 24 = 50 비트를 초래하여 동일한 전체 구조를 갖는다.

오디오 싱크 블록들은 제 12A 도에 도시된 바와 같이 트랙당 14 싱크 블록들의 그룹들로 집합되어 기록 매체상에서 오디오 영역(제 5B 도)에 기록된다. 첫번째 9개 오디오 싱크 블록들(0 ... 8)은 오디오 데이터를 포함하는 반면, 마지막 5개 싱크 블록들은 패리티(parity) 정보를 위해 지정된다. 제 12A 도 및 제 12B 도에 도시된 바와 같이, 각 오디오 싱크 블록의 5 바이트는 AAUX 팩을 위해 지정되고, 싱크 블록의 2 바이트는 싱크 바이트를 위해 지정되고, 또한 싱크 블록의 3 바이트는 ID 바이트를 위해 지정된다. 디지털 VTR이 디지털 신호의 기록에 앞서 "24 대 25" 변환을 실행하는 것을 고려하면, 트랙당 14 싱크 블록들의 그룹의 총 비트 길이는 오디오 싱크 블록(제 12B 도)당 90 바이트 × 오디오 싱크 블록 14 × 바이트당 8 비트 × 25/24 변환 요소 = 10,500 비트이다.

제 12A 도의 오디오 영역은 양호하게 패리티 섹터들(C1, C2)을 포함한다. 각 오디오 싱크 블록의 마지막 8 바이트를 차지하는 패리티 섹터(C1)는 각 오디오 싱크 블록들의 데이터 내의 검출 영역에서 C1이 디지털 VTR을 보조하기 때문에 수평 패리티로 공지된다. 한편, 제 12A 도의 마지막 5 오디오 싱크 블록 위치를 차지하는 패리티 섹터(C2)는 모든 싱크 블록들에서 수직 에러들로 보여지는 것을 결정하도록 C2가 디지털 VTR을 보조하기 때문에 수직 패리티로 공지된다.

디지털 VTR은 제 13 도에 도시된 방법으로 기록 매체상에 데이터 팩들로서 AAUX 데이터를 기록한다. 제 13 도에서 각 팩 번호들(0 ... 8)은 제 12A 도에서 의 AAUX 팩들(0 ... 8)을 나타내고, 팩(0 ... 8)은 팩 헤더 (50)내지 (55)(16진수)와 선택 팩들(a ... g)으로 구성된다. 제 12A 도에 도시된 바와 같이, AAUX 팩들은 데이터의 일부가 기계적인 실수(mechanical failure)에 인해 손실될지라도 각 데이터 팩내의 정보가 재생 동작동안 확실하게 회복되도록 10 트랙들에 걸쳐 10회 기록된다. 10 트랙들에 걸쳐 팩 데이터를 반복적으로 기록함으로서, 기록 매체의 일부가 손상되더라도 AAUX 데이터의 회복이 확실해진다.

선택 팩들도 또한 10회 기록된다. 그러나, 총 선택 팩들의 수는 비디오 시스템에 따라 변한다. 예를 들면, 제 13 도의 525/60 VTR 시스템에서는 30개 선택 팩들이 비디오 프레임에 기록되므로, 10 트랙들에 걸쳐 각 트랙에 3개의 선택 팩들이 기록된다. 한편, 625/60 VTR 시스템에서는 36 선택 팩들이 기록된다. 그 선택 팩들은 실제로 선택적인 것으로, 제 8 도에서 팩 헤더 테이블에 의해 도시된 데이터의 종류들 중에서 선택되거나 선택되지 않을 수 있음을 알 수 있다.

일본 특허 출원 6-19991호에서는 수직 블랭킹 주기(VBID)로부터 회복된 데이터를 팩킹하는 방법이 설명된다. 팩킹된 데이터는 재생(playback)하는 동안 수직 블랭킹 주기에 저장되고, 기록되는 동안에는 화상 데이터가 기록되지만 수직 블랭킹 주기는 버려진다.

주 영역의 데이터 블록은 예를 들면, 오디오 신호를 재구성하기 위한 샘플링 주파수와 각 샘플에서의 양자화 비트 수와 같은 오디오 데이터에 대한 필수적인 정보를 저장한다. 일반적으로, 이러한 팩들은 순차적으로 링크되지만, 또한 다른 순서로도 링크될 수 있다. 예를 들면, 제 13 도에서는 오디오 팩들은 시퀀스를 형성하는 화살표 방향(A, B, C, 50, 51, 52, 53, 54, 55)으로 연결된다. 일본 특허 출원 6-19991은 주요 영역의 데이터 팩의 팩 헤더들(61h, 51h)에 의해 나타내지는 팩들로부터 VBID 데이터를 저장하는 것을 설명한다.

AAUX 팩으로 구성된 데이터 팩의 예가 제 14 도에 도시된다. 팩 헤더(PC0)는 팩 헤더 테이블(제 8 도)에 따라 AAUX 팩을 나타내는 큰 항목 "0101"을 포함한다. 바이트(PC1)는 복제 세대 제한 신호들(CGMS)과 결합하는 두 비트의 SCMS 코드(제 9 도)를 포함하는 복제 발생 정보를 포함한다. SCMS 코드의 개별 비트는 제 9 도에 도시된 CGMS 정보를 나타내고 대응하는 오디오 데이터가 저작권이 있는가 여부를 나타낸다. SCMS 비트의 두 비트 조합은 CGMS 정보 관리를 위한 SCMS 정보를 나타낸다. 여기서는 편의상 제 9 도에 도시된 특정한 지정이 재생된다.

예를 들면, AAUX 팩으로부터 판독된 CGMS 비트 "10"은 저작권 있는 원본 오디오 트랙의 일회 복제를 허용하는 것을 나타낸다. 이때, CGMS 데이터는 더 이상의 복제를 방지하도록 팩 (PC1)에 "11"로 재기록된다. 제 14 도의 AAUX 팩은 대응하는 오디오 데이터의 복제를 금지 또는 허용하는 기록 금지(RI) 비트를 바이트(PC4)로 포함한다.

비디오 데이터는 제 10 도에 도시된 오디오 영역과 유사한 형태로 비디오 영역의 싱크 블록에 저장된다. 오디오 영역과 유사하게, 비디오 영역은 이전-앰블, 비디오 데이터, 및 이후-앰블을 포함한다. 그러나, 비디오 데이터가 오디오 데이터보다 더 포괄적이므로 오디오 영역에 의한 것보다 비디오 영역에 의해 더 많은 비디오 싱크 블록들(즉, 비디오 싱크 블록당 바이트)이 사용된다. 특히, 비디오 영역은 111,750 비트(오디오 영역의 경우는 10,500 비트인데 반해)로 형성되고 비디오 가드 영역은 925 비트(오디오 가드 영역의 경우는 500 비트인데 반해)로 형성된다. 비디오 데이터의 가드 영역은 비디오 데이터가 오디오 데이터보다 더 크고 비디오 데이터가 기록 매체의 인접한 영역과 겹치지 않도록하기 위해 더 많은 수의 보호 비트가 양호한 경향이 있기 때문에 오디오 데이터에서보다 더 크다. 비디오 섹터의 비디오 싱크 블록들은 또한 제 12A 도에서 도시된 바와 유사한 패리티 부분들(C1, C2)을 포함할 수 있다.

예를 들어, VAUX 소스 제어 팩으로 구성된 데이터 팩이 제 15 도에 도시된다. 제 14 도의 AAUX 소스 제어 팩과 유사하게, VAUX 소스 제어 팩은 VAUX 데이터를 나타내는 큰 항목 "0110"의 팩 헤더, 바이트 (PC1)에서의 복제 세대 제한 신호들, 및 바이트 (PC4)에서의 기록 금지 비트(RI)를 포함한다.

서브 코드 데이터는 또한 데이터 팩 배열로 기록 매체상에 기록된다. 서브 코드 영역은 1200 비트의 이전-앰블, 1200 비트의 서브 코드 영역, 및 1325(또는 1200) 비트의 이후-앰블을 포함한다. 오디오 및 비디오 영역들과 달리, 서브 코드 영역의 이전-앰블은 이전 싱크 블록을 갖지 않고, 서브 코드 영역의 이후-앰블은 이후 싱크 블록을 갖지 않는다. 이는 서브 코드 영역이 검색동안 인덱싱하기 위해 종종 재기록되기 때문에, 매 탐색시에 이전 싱크 및 이후 싱크 블록을 갱신하는 것이 시간 소모적이다. 서브 코드 영역은 양호하게 제 12A 도에 도시된 바와 같이 각각이 5 이전 싱크 바이트를 포함하는 12개의 서브 코드 싱크 블록들, 보조 데이터의 5 데이터 바이트, 및 2 패리티 바이트(C1)을 포함하여 12 바이트 싱크 블록들을 형성한다.

AAUX 및 VAUX 소스 제어 팩들(제 14 도, 제 15 도)이 CGMS 데이터는 추출되어 제 16 도에 도시된 디지털 비디오 신호의 수직 블랭킹 주기 데이터(VBID)에 직접 복제된다. 도시된 바와 같이, CGMS 비트는 VBID의 데이터부 중 BIT 7 및 BIT 8에 삽입된다. VBID는 또한 전송 영상비 (BIT 1)와 화상 디스플레이 포맷(BIT 2)을 포함하는 WIDE ID 데이터(비트 1, 비트 2), 비디오 신호의 모드를 나타내는 MODE ID(비트 3 내지 비트 6), 데이터 비트 7 내지 비트 14, 및 비트 15 내지 비트 20에서의 CRCC정보를 포함한다.

CGMS 회복/TV 방송 검출

본 발명은 초기에 비디오 신호가 TV 방송 신호인가 여부를 결정하고, 그런 경우, AAUX, VAUX 제어 소스 팩들(제 14 도, 제 15 도)로부터 CGMS 데이터를 회복한다. TV 방송 신호를 식별하기 위해, 본 발명은 제 17A 도 및 제 17B 도에 도시된 비디오 간격 테스트 신호(VITS) 또는 제 18 도에 도시된 비디오 간격 기준 신호(VIR)와 같은 TV 방송 신호를 나타내는 신호들을 감지한다. VITS나 VIR 신호는 TV 방송 신호가 제공되므로, 이러한 신호들을 식별하는 것은 입력된 비디오 신호가 TV 방송 신호임을 결정한다. VITS 신호는 제 17A 도, 제 17B 도에 도시된 바와 같이 각각 프레임의 제 1 및 제 2 필드 모두에 삽입된다. VITS 신호는 전송되는 TV 방송 신호의 CCIR 473 표준에서 두 필드들 모두의 라인(17) 상에 삽입되고, 미국에서는 미국내의 TBC 전송이 VITS 신호가 한 라인만큼 쉬프트되도록 야기할 수 있기 때문에 VITS 신호가 라인들(17, 18) 상에 삽입된다. 따라서, 본 발명은 VITS 신호를 식별하여 TV 방송 신호를 검출하도록 라인들(16, 17, 18)의 범위를 검색한다.

디지털 VTR과는 달리, 아날로그 VTR은 수직 블랭킹 주기를 절단하지 않기 때문에 아날로그 VTR은 TV 방송 신호와 함께 VITS나 VIR 신호를 기록하는 것을 알수 있다. 확실치 않게, 이러한 아날로그 기록 TV 방송 신호는 본 발명에서 원본 TV 방송 신호(복제본에 반대됨)로 주어진다. 다행히, 아날로그 VTR은 VITS나 VIR 신호의 고주파수, 일반적으로는 수 Mhz를 감지할 수 없다. 결과적으로, 아날로그 VTR은 고주파수의 VITS 및 VIR 신호를 평활화하여 본 발명은 그로부터 TV 방송 신호를 잘못 검출하지 않는다. 본 발명이 아날로그 VTR 출력 신호가 원본의 TV 방송 신호임을 잘못 감지하더라도, 본 발명은 아날로그 출력 신호를 자동적으로 저작권을 갖는 것처럼 다루며, 아날로그 출력 신호는 본 발명에 문제가 되지 않는다.

자기 테이프나 디스크상에 기록된 비디오 신호들은 또한 VBID 신호나 저작권 보호 신호를 포함하는 것을 알 수 있다. 본 발명은 이와 같이 미리 기록된 신호를 원본 TV 방송 신호들로 다루어 이러한 신호들을 자동적으로 저작권 보호한다.

제 19 도에 도시된 바와 같이, 디지털 VTR에 결합된 본 발명은 TV 방송 신호를 검출하고 CGMS를 설정한다. 즉, 아날로그 비디오 신호(복합 비디오 신호)가 입력될 때, 본 발명이 저작권 보호 신호(매크로비젼(Macrovision)에 의해 사용되는 형태와 같은)를 감지하는가 여부는 질문(S1)에서 입력 아날로그 비디오 신호에 주어진다. 그런 경우, 입력 비디오 신호는 복제본인 것으로 가정되어, 지시(S2)에서 CGMS = "11"을 설정함으로서 그 이상의 복제를 금지한다(제 9 도 참조).

그러나, 어떠한 저작권 보호 신호도 검출되지 않을 경우, 루틴(routine)은 VBID 신호가 입력 아날로그 비디오 신호에 주어지는가를 결정하도록 질문(S3)으로 진행한다. VBID 신호가 검출되면, 루틴은 입력 비디오 신호가 텔레비전 방송으로부터 직접 수신된 것으로, 예를 들면 미리 기록되거나 복제된 것이 아닌 것으로 결정한다. 이때, 루틴은 질문(S7)으로 진행하여 수신된 비디오 신호가 디지털 VTR의 디지털 VTR 출력 또는 아날로그 비디오 출력에 공급되는가 여부를 결정한다. 비디오 신호가 아날로그 비디오 출력에 공급되면, 루틴은 단계(S8)에서 아날로그 비디오 출력으로부터 직접 CGMS 데이터를 추출하고, 그렇지 않은 경우 비디오 신호가 디지털 VTR 출력에 공급되면 단계(S9)에 도시된 소정의 값에 따라 CGMS가 설정된다.

저작권 보호 신호나 VBID 신호가 모두 검출되지 않으면, 루틴은 질문(S4)으로 진행하여 VITS 신호가 입력 아날로그 비디오 신호에 주어지는가 여부를 결정한다. 그런 경우, 루틴은 CGMS 비트 = "10"을 설정함으로서 대응하는 입력 아날로그 비디오 신호가 한 번 복제되는 것을 허용한다(제 9도 참조).

저작권 보호 신호, VBID 신호, 및 VITS 신호가 검출되지 않을 때, 루틴은 단계(S6)로 진행하고 이는 입력 아날로그 비디오 신호가 저작권 있는 신호가 아님을 의미한다. 이 순간, 루틴은 단계(S6)에서 입력 아날로그 비디오 신호가 저작권이 없음을 나타내는 CGMS 데이터 = "00"을 설정하고, 그에 의해 비디오 입력이 아날로그 출력 단자나 디지털 VTR 출력 단자에 공급되든 또 다른 VTR이 입력 아날로그 비디오 신호를 자유롭게 복제하는 것을 허용한다.

단계(S9)에서, 루틴은 복제가 허용되는가, 한번만 허용되는가, 또는 완전히 금지되는가 여부를 결정하도록 CGMS 비트에 응답한다. 제 19 도의 예에서는 CGMS가 "00"으로 설정될 때, VBID 신호와 VITS 신호가 감지되지 않고 기록이 허용된다. CGMS가 "10"으로 설정될 때는 VITS 신호가 감지되어 일회 복제가 허용되므로, 또 다른 발생을 방지하도록 기록이 허용된 후에 CGMS가 "11"로 설정된다. CGMS = "11"일 때, 본 발명은 복제를 완전히 금지한다.

기록 회로

본 발명에 따른 기록 회로가 제 20 도에 도시되는데, 여기서 TV 방송 신호는 안테나(1)를 통해 튜너(2)에 의해 수신되어 복합 비디오 신호와 오디오 신호로 저장된다. 저장된 비디오 신호는 입력 단자(4)에 공급되는 외부 아날로그 비디오 입력 신호와 저장된 비디오 신호간에 교환되는 스위치(3a)를 통해 Y/C 분리 회로(6)로 교환된다. Y/C 분리 회로는 저장된 비디오 신호에서 색차 (R-Y, B-Y) 신호로부터 휘도(Y) 신호를 분리한다. 분리된 신호는 저역 통과 필터(LPF)들(7a, 7b, 7c)에 의해 저역 통과 필터 처리되고, 이어서 아날로그-대-디지털 변환기들(8a, 8b, 8c)에 의해 디지털화된다. 블록킹 회로(9)는 디지털화된 데이터를 블록으로 형성하고, 데이터 압축/부호화부(14)에 의해 실행되는 데이터 압축과 부호화를 대비하여 셔플링(shuffling) 회로(10)는 블록을 셔플링한다. 부호화된 데이터는 프레임 회로(15)에 의해 싱크 블록들로 형성되고, VAUX 회로(17)로부터 부가 회로(16)에 의해 그에 부가되는 VAUX 데이터는 VADATA 출력을 형성한다.

스위치(3a)에 의해 제공되는 비디오 신호는 수평 및 수직 동기화 신호들을 분리하는 싱크 분리 회로(11)에 연결된다. 분리된 동기화 신호는 약 13.5 M㎐의 차수로 클럭 신호를 발생하도록 PLL(phase locked loop) 회로(12)에 공급된다. 이 클럭 신호는 샘플링 신호로서 A/D 변환기(8a)에 공급되고 분할기(13)에서 2의 요소나 4의 요소에 의해 주파수 분할되어 샘플링 신호로서 A/D 변환기들(8b, 8c)에 공급된다. 휘도(Y) 및 색차(R-T, B-Y) 성분은 4 : 2 : 2 비디오 포맷에 대응하여 비례되는 양으로, 휘도(Y) 데이터의 4 픽셀은 두 픽셀의 색차(R-Y) 데이터와 두 픽셀들의 색차(B-Y) 데이터와 전달되는 것을 알 수 있다. 여기서, 4 : 2 : 2 비디오 포맷은 색차(R-Y, B-Y) 신호들을 샘플링하는 그 샘플링 주파수의 반과 휘도(Y) 신호를 샘플링하는 샘플링 주파수 13.5 M㎐를 이용하여 샘플링된다.

525라인들/60㎐ NTSC 시스템의 4 : 1 : 1 신호는 샘플링될 수 있고, 휘도 신호(Y)는 색차이 신호들(R-Y, B-Y)의 모든 픽셀에 대해 4 픽셀들을 갖는다. 유사하게, 625라인들/50㎐ PAL 시스템에서의 4 : 2 : 0 신호가 샘플링될 수 있다.

Y/C 분리 회로(6)에 의해 제공되는 분리된 휘도 및 색차 신호들의 주파수의 예로, 휘도 신호(Y)는 약 5.75 Mhz의 최대 주파수를 갖고 색차 신호들(R-Y, B-Y)은 한 종류의 포맷에 대해 약 2.75 Mhz의 최대 주파수들을 가질 수 있고, 또한 휘도 신호(Y)는 약 5.75 Mhz의 최대 주파수를 갖고 색차 신호들은 약 1.4 Mhz의 최대 주파수를 갖을 수 있다. 제 20 도의 저역 통과 필터는 이러한 절단 주파수로 설계되는 것을 알 수 있다.

블록킹 회로(9)는 예를 들면, 디지털화된 샘플들을 8 × 8 (샘플들 × 라인) 블록들로 형성한다. 셔플링 회로(10)는 자기 테이프의 수평 손상(impairment)이나 헤드 클로깅(clogging)으로 인해 데이터가 손상되는 경우 효율적으로 데이터를 분산 배치하도록 이러한 블록을 셔플링시킨다. 셔플링된 블록을 압축하고 부호화하기 위한 압축 및 부호화부(14)는 이산 코싸인 변환(DCT)이나 가변 길이 부호화(VLC)를 이용해 블록을 압축하는 압축 유닛, 압축된 데이터 양을 추정하는 추정기 유닛, 및 추정기 유닛에 의해 조절가능한 양자화 계수로 압축된 데이터 블록을 양자화하는 양자화 회로를 포함한다. 양자화된 데이터는 프레임 회로(15)에 의해 싱크 블록의 프레임들로 형성되고, VAUX 회로(17)로부터 공급된 VAUX 데이터는 부가 회로(16)에 의해 프레임에 삽입되어 출력 비디오 데이터(VADATA)를 제공한다.

튜너(2)에서 제공된 오디오 신호는 스위치(3b)로 전달되어 기록된 오디오 신호와 외부 아날로그 오디오 신호간에 선택적으로 교환된다. 선택된 오디오 신호는 아날로그-대-디지털 변환 회로(21)에 의해 디지털화되고, 셔플링 회로(22)는 디지털화된 오디오 신호를 셔플링시키고, 또한 프레임 회로(23)는 각 싱크 블록이 셔플링된 오디오 데이터를 포함하는 싱크 블록들의 프레임들을 형성한다. AAUX 회로(19)에 의해 발생된 AAUX 데이터는 부가 회로(24)에 의해 프레임에 부가되어 출력 오디오 데이터(ADATA)를 제공한다.

VAUX 및 AAUX 데이터는 모드 처리 마이크로컴퓨터(34)에 의해 필수적으로 발생된다. 모드 처리 마이크로컴퓨터는 VTR의 기계적인 동작들을 제어하는 기계적 제어 마이크로컴퓨터(28)와 인터페이스한다. 예를 들어, 패스트 포워드(fast forward)와 같이 사용자가 특정한 플레이백 모드를 선택할 때, 기계적 제어 마이크로컴퓨터는 패스트/포워드 모드에 대응하도록 테이프의 속도를 제어한다.

신호 처리 마이크로컴퓨터(20)는 보조 데이터(AAUX 또는 VAUX)의 소정 위치에 제공되는 "타이틀 종료(TITLE END)" 팩에 포함된 절대 트랙수를 발생한다. 부가하여, 신호 처리 마이크로컴퓨터는 서브 코드 데이터에 저장된 타이틀 시간 코드(TTC)를 발생한다. 서브 코드 데이터는 비디오 프로그램의 고속 탐색에서 사용되고, 또한 타이틀 시간 코드(TTC)는 고속 탐색 동안 비디오 모니터 상에 서브-타이틀을 디스플레이하는데 사용되는 것을 알 수 있다.

모드 처리 마이크로컴퓨터(34)는 60㎐나 50㎐의 TV 영상 주파수와 동기화 하게 동작될 수 있다. 한편, 신호 처리 마이크로컴퓨터(20)는 9,000 rpm의 주파수 (159㎐의 주파수로 변환됨)로 회전하는 VTR의 회전 드럼과 동기화하여 훨씬 높은 비율로 동작한다.

신호 처리 마이크로컴퓨터(20)에 의해 발생되는 VAUX, AAUX, 및 서브 코드 데이터는 각각 VAUX 회로(17), AAUX 회로(19), 및 서브 코드 회로(18)에서 공급된다. VAUX 회로(17)로부터 전해지는 VAUX 데이터는 프레임 회로(15)에 의해 발생된 프레임에 가산기(16)에 의해 삽입되어 비디오 데이터(VDATA)를 형성한다. AAUX 회로(19)로부터 전해지는 AAUX 데이터는 프레임 회로(23)에 의해 발생된 프레임에 가산 회로(24)에 의해 삽입되어 오디오 데이터(ADATA)를 형성한다. 서브 코드 회로(18)에 저장된 서브 코드 데이터는 데이터 팩(SDATA)와 ID부의 AP3 및 SID 데이터로 발생된다.

상기는 보조 데이터를 발생시키는 것을 설명한다. 이제는 데이터의 기록이 설명된다. 스위치(26)는 적절한 발생기(25)에 의해 제공된 AV ID 이전 싱크/이후 싱크 데이터 입력, 가산 회로(26)에 의해 형성된 ADATA, 가산 회로(16)에 의해 형성된 VDATA, 서브 코드 회로(18)로부터의 SID와 SDATA, 및 디지털 버스 데이터간을 선택적으로 교환한다. 스위치(26)는 제 1 도에 도시된 오디오 영역과 같이, 오디오, 비디오, 및 서브 코드 영역을 형성하도록 이러한 입력들 간에 스위칭하도록 시간 조절된다. 예를 들면, 초기에는 AV ID 이전 싱크/이후 싱크 회로(25)에 의해 발생된 이전 싱크/이후 싱크 데이터가 스위치(26)에 의해 선택된다. 이때, 스위치(26)는 오디오 데이터(ADATA), 비디오 데이터(VDATA), SID, 및 서브 코드 데이터(SDATA) 입력들 간에 스위칭함으로써 각 영역에 대한 싱크 블록들을 형성한다. 부가하여, 스위치(26)는 디지털 버스로부터 정보를 수신하도록 디지털 버스 입력에 선택적으로 스위칭한다. 디지털 버스의 처리 과정에 대할 상세한 내용은 제 33 도를 참조하여 추후 설명된다.

스위치(26)에 의해 선택된 데이터는 제 12A 도에 도시된 패리티 코드들(C1, C2)을 발생하도록 에러 정정 코드 발생 회로(27)에 전달된다. 선택된 데이터와 에러 정정 코드 발생 회로에 의해 발생된 패리티들은 기록될 데이터를 쉬프트하지 않기 위해 랜덤 샘플링 회로(29)에 의해 샘플링된다. 24/25 변환 회로(30)는 데이터에서 d.c 성분들을 제거하도록 24 비트에서 25 비트로의 변환을 실행하고, 가산 회로(31)는 24/25 변환 회로(30)에 의해 변환된 데이터에 싱크 패턴 데이터(제 11A 도)를 부가한다. 도시되지는 않았지만, 25 비트 데이터에는 부분 응답 클래스 4 (PR4) 기술에 의해 (1/1-D2) 부호화가 더 실행될 수 있다.

스위치(32)는 가산 회로(31)에 의해 발생된 데이터, VTR에 의해 미리 형성된 앰블 패턴, 또한 제 1 도의 테이프 포맷에 따라 기록 매체의 트랙상에 데이터를 형성하는 삽입 및 트랙 정보(ITI) 회로(33) 간을 선택적으로 스위칭한다. 초기에는 스위치(32)가 ITI 데이터를 형성하는 각 트랙의 시작부에서 ITI 입력 단자에 스위칭한다. 다음에는 스위치(32)가 앰블 패턴을 입력하도록 앰블 패턴 입력 단자를 선택한다. 이어서, 스위치(32)는 오디오, 비디오, 또는 서브 코드 패턴 데이터를 선택하고, 스위치(32)를 앰블 패턴 입력 단자에 선택적으로 스위칭함으로써 또 다른 앰블 패턴이 트랙상에 형성된다.

ITI 데이터는 모드 처리 마이크로컴퓨터(34)에 의해 ITI 데이터 회로(33)에 저장된다. 모드 처리 마이크로컴퓨터는 응용 ID (APT), 사용자에 의해 설정된 SP/LP 설정, 및 파일롯 프레임(pilot frame) 데이터 (PF)로부터 ITI 데이터를 발생시킨다. 부가하여, 응용 ID는 테이프 카세트(40) 내에 설치된 MIC에서의 응용 ID (APM)로부터 결정될 수 있다. MIC 데이터는 카세트 (40)의 MIC로부터 MIC 접촉(39)을 통해 MIC 마이크로컴퓨터(38)에서 의해 회복된다.

스위치(32)에 의해 정보가 제 1 도의 테이프 포맷으로 배열된 후에는 정보가 기록 매체에 기록될 준비가 된다. VTR의 이중 기록 헤드 (37a), (37b) (제 20 도)는 정보를 기록 매체의 다른 트랙에 번갈아 기록한다. 스위치(35)는 제 1 도의 정보를 연속되는 트랙들에 번갈아 기록하기 위해 바뀌는 순차에 따라 이중 기록 헤드에 정보를 번갈아 교환한다. 제 1 증폭기(36a)는 제 1 헤드(37a)에 교환된 정보를 증폭시키고, 제 2 증폭기(36b)는 제 2 헤드(37b)에 교환된 정보를 증폭시킨다.

보조 데이터를 기록하는 기록 회로예

제 20 도를 참조하여 설명되는 기록 회로의 동작예로 비디오 보조 데이터(VAUX)의 기록이 설명된다. 본 예는 VAUX 데이터에 관련되지만, 보조 데이터의 항목은 같은 데이터 구조를 가지므로 AAUX 데이터의 기록도 같은 동작을 따르는 것을 알 수 있다.

제 21 도에 보다 상세히 도시된 모드 처리 마이크로컴퓨터(34)는 VAUX 팩 데이터를 발생한다. 팩 데이터 발생 회로(100)는 8개 병렬 비트들로 제 15 도에 도시된 팩 데이터를 발생한다. 이러한 8 병렬 비트들은 마이크로컴퓨터간 통신 프로토롤에 따라 기계적인 제어 마이크로컴퓨터(28)를 통해 모드 처리 마이크로컴퓨터에서 신호 처리 마이크로컴퓨터(20)로 전송되도록 병렬/직렬 변환 회로(108)에서 의해 직렬 비트열로 변환된다.

직렬 비트의 전송이후에 신호 처리 마이크로컴퓨터의 직렬/병렬 변환기(109)는 전송된 직렬 비트를 팩 데이터의 8개 병렬 비트들로 변환한다. 병렬 팩 데이터의 8 비트는 팩 헤더 감지 회로(110)와 스위치(112)에 모두 전달된다. 팩 헤더 감지 회로는 예를 들면, 바이트(PC0)로부터 팩 헤더를 감지한다. 팩 헤더 감지 회로는 5 바이트의 각 팩의 시작부에 위치하는 팩 헤더를 회복하고, 그로부터 팩 데이터가 절대 트랙수를 필요로 하는가 여부를 결정한다. 절대 트랙수가 필요할 때, 팩 헤더 감지 회로는 스위치(112)가 절대 트랙수 발생 회로(111)에 교환되어 그로부터 필요한 절대 트랙수를 수신하게 한다. 이 절대 트랙수는 팩에 대해 기록 매체상의 고정된 위치를 결정하고, 트랙수 데이터는 (PC1), (PC2), 또는 (PC3)에 제공된다. 일반적으로, 스위치(112)는 버퍼(113)에 저장되도록 직렬 병렬 변환기(109)로부터의 팩 헤더와 팩 데이터를 선택하고, 필요할 때, 스위치에 의해 버퍼에 절대 트랙수가 공급된다.

바람직하게, 신호 처리 마이크로컴퓨터(20)는 ASIC(Application Specific Intergrated Circuit)들 하드웨어의 값비싼 이용을 피하기 위해 소프트웨어에 의해 운행된다. 예를 들면, 직렬/병렬 변환 회로(109)의 기능은 신호 처리 마이크로컴퓨터의 직렬 I/O 포트에 의해 실행된다. 팩 헤더를 감지하는 것은 하드웨어로 구체화된 팩 헤더 감지 회로를 사용하는 대신에 신호 처리 마이크로컴퓨터에 의해 운용되는 소프트웨어 프로그램에 의해 이루어질 수 있다. 유사하게, 절대 트랙수 발생 회로(111)와 스위치(112)도 신호 처리 마이크로컴퓨터에 의해 운용되는 소프트웨어 프로그램들로 대치된다. 버퍼(113)는 신호 처리 마이크로컴퓨터의 RAM으로 구성될 수 있다. 실질적으로, 신호 처리 마이크로컴퓨터는 상술된 소프트웨어를 이용해 데이터 팩을 처리하기에 충분히 빠르므로, 값비싼 ASIC 하드웨어 이용을 피할 수 있다.

버퍼(113)에 저장된 팩 데이터는 기록 타이밍 제어기(115)의 명령으로 VAUX 회로(17)에 전달된다. VAUX 회로는 주 영역(제 13 도)의 팩 데이터(샘플링 주파수와 양자화 비트수와 같이 주로 기본적인 항목을 저장함)와 선택적 영역의 데이터간을 구별한다. 기록 타이밍 제어기는 스위치(114)가 주요 영역 정보가 운반되는 6 팩들의 처음 반을 FIFO 버퍼(116)에 교환하도록 제어한다. 주요 영역의 팩 데이터가 FIFO(116)에 연결된 후에 기록 타이밍 제어기는 스위치(114)가 나머지 390 팩에 대해 선택적 영역 팩 데이터를 FIFO 버퍼(117)에 교환하도록 제어한다. 양호하게, 주요 영역 팩 데이터를 위한 FIFO(116)는 30 바이트의 용량을 갖고, 선택적 영역 팩 데이터를 위한 FIFO(117)는 525 라인들/60㎐ 시스템에 대해 1950 바이트의 용량을, 또한 625 라인들/50㎐ 시스템에 대해 2340 바이트의 용량을 갖는다.

FIFO(116, 117)에 저장된 데이터 팩들은 비디오 신호의 VAUX 데이터로 기록 매체상에 기록된다. VAUX 데이터의 기록은 스위치(118)가 준 영역 팩 데이터가 호출될 때의 주 영역을 위한 FIFO(116)와, VAUX 데이터의 나머지 선택적 영역 팩 데이터가 호출될 때의 선택 영역을 위한 FIFO(117)간을 선택적으로 교환하도록 제어하는 판독 타이밍 제어기(119)에 의해 제어된다. 판독 타이밍 제어기는 프레임의 트랙 수와 그 프레임내의 트랙 싱크 수를 근거로 이러한 교환을 실행한다. 이러한 방법으로, 주 영역과 선택 영역 팩 데이터가 FIFO(116, 117)로부터 판독되어 프레임 회로(115)에 의해 발생된 비디오 데이터의 프레임에 삽입되도록 가산회로(16)에 전달된다.

TR 팩과 같은 특정한 데이터 팩은 예를 들면, PAL 및 EDTV-2 텔레비전 표준들에 관한 비디오 화상 정보를 포함한다. TR 팩은 예를 들면, 팩 헤더 (PC0)에서 66h의 값으로 지정될 수 있다. 바이트(PC1)는 바이트(PC2 내지 PC4)에서 이어지는 데이터의 종류를 나타내는데 사용된다. 일반적으로, 단일 TR 팩은 각각의 주 영역(제 13 도)에 포함된다. 그러나, 부가 TR 팩이 예를 들면, 주 영역의 제 6 데이터 팩에 포함되면, 이 부가 데이터도 또한 주 영역을 위한 FIFO(116)에 기록된다. 유사하게, 주 영역에서 손상된 청각을 위해 자막 처리된 데이터를 포함하는 자막 처리 팩도 주 영역을 위한 FIFO(116)에 기록된다. 양호하게, 부가 팩 데이터(TR 팩이나 자막 처리 팩)는 각 트랙 쌍에 대해 주 영역을 위한 FIFO(116)에 기록된다.

VAUX 데이터는 프레임 회로(15)에 의해 발생된 프레임에서 예를 들면, 제 22A 도에 도시된 비디오 싱크 블록들(19, 20, 156)에 가산 회로(16)에 의해 삽입된다. 주 영역은 + 방위각 트랙(azimuth track)에서 비디오 싱크 블록(156)의 두 번째 반과 - 방위각 트랙에 대한 비디오 싱크 블록(19)의 첫 번째 반에 위치하는 것을 알 수 있다. 제 22B 도는 한 비디오 프레임을 기록하는데 사용되는 10개 트랙들(TRACK 0 ... TRACK 9)을 도시하는데, 여기서 비디오 싱크 블록(19)의 첫 번째 반과 블록(156)의 두 번째 반에 위치하는 주 영역은 트랙이 번갈아 순차를 이룰 때 인접한 쌍을 형성하는 것을 알 수 있다. 본 발명은 주 영역 데이터 팩들의 각 인접한 쌍에 대한 펄스를 발생하도록 시간 조절되는 nMAIN 신호를 제공한다. nMAIN 신호는 스위치(118)가 비디오 싱크 블록(156)의 두 번째 반 동안 FIFO(116)로부터 주 영역 팩 데이터를 출력하고 nMAIN 신호의 저레벨 상태 "L" 동안 비디오 싱크 블록(19)의 첫 번째 반을 출력하도록 제어하기 위해 판독 타이밍 제어기(119)(제 21 도)에 의해 발생된다.

일반적으로, 단일 TR 팩이나 단일 자막 처리 팩은 주 영역 데이터 팩의 제 6 팩으로 기록되고, VTR은 주 영역을 위한 FIFO(116)에 저장된 데이터를 제 13 도에 도시된 바와 같이 525 라인들/60㎐ 비디오 시스템에 대해 10회(625 라인들/50㎐ 시스템에 대해서는 12회) 기록한다. 한편, 다수의 TR 팩이나 자막 처리 팩이 기록될 때는 이러한 데이터가 각 트랙 쌍에 대해 FIFO(116)에 기록되기 때문에, 즉 같은 데이터가 각 트랙으로 기록되기 때문에 신호(nMAIN)의 저레벨 상태 "L" 동안 주 영역을 위한 FIFO(116)에 저장된 데이터가 2회 기록된다. 신호(nMAIN)가 고레벨 상태 "H"로 설정될 때, 판독 측 타이밍 제어기는 선택 영역을 위한 FIFO(117)가 선택 팩 데이터를 출력하도록 한다.

VAUX 팩 데이터 발생 회로

제 23 도를 참조하여 모드 처리 마이크로컴퓨터(34)(제 20 도)의 VAUX 팩 데이터 발생 회로(100)가 상세히 설명된다. VAUX 팩 데이터 발생 회로는 주 영역 팩을 위한 데이터 수집 및 발생 회로(101)와 선택 영역 팩을 위한 데이터 수집 및 발생 회로(103)를 포함한다.

주 영역 팩을 위한 데이터 수집 및 발생 회로(101)는 디지털 버스나 튜너로부터 CGMS, CP, DISP, 및 CLOSED CAPTION 데이터를 수신하고 그로부터 제 24 도에 도시된 데이터 그룹을 발생한다. 이러한 데이터 그룹들은 양호하게 주 데이터 팩의 예약된 필드에 삽입된다. 팩 헤더(60h ... 65h)는 스위치(102)의 제어에 의해 예를 들면, 주 영역 데이터 팩의 바이트(0)에 삽입된다. 주 영역 데이터 팩들을 위한 데이터 수집 및 발생 회로에 의해 발생된 데이터 그룹과 팩 헤더는 스위치(106)를 통해 병렬/직렬 변환기(108)에서 연결된다.

선택 영역 데이터 팩을 위한 데이터 수집 및 발생 회로(103)는 예를 들면, TELTEXT 데이터와 PROGRAM TITLE 데이터를 수신하고 그로부터 선택 영역 팩들로 삽입될 데이터를 발생한다. 선택 영역 팩들은 스위치(105)의 동작에 의해 예를 들면, 선택 영역 데이터 팩의 바이트(0)에 선택적으로 삽입되는 팩 헤더 설정 회로(104)에 의해 설정된 팩 헤더를 갖는다. 결과적인 선택 팩 데이터는 스위치(105)를 통해 병렬/직렬 변환기(108)에서 연결된다.

타이밍 조절 회로(107)는 주 영역 및 선택 영역 팩 데이터를 병렬 대 직렬 변환기(108)에서 연결시키는 스위치들(102, 105, 106)의 타이밍을 제어한다. 스위치(106)의 동작에 의해, 주 영역 팩 데이터와 그에 삽입된 팩 헤더는 선택 팩 데이터와 그에 삽입된 팩 헤더와 같이, 신호 처리 마이크로컴퓨터(20)(제 20 도)에 출력된다. 신호 처리 마이크로컴퓨터는 가산 회로(16)에 의해 프레임에 삽입되도록 VAUX 회로(17)에 VAUX 팩 데이터를 저장한다.

바람직하게, VAUX 팩 데이터 발생기(100)는 주 영역과 선택 영역 팩 데이터를 발생하는 소프트웨어를 사용하는 처리기이다. 본 양호한 실시예에서, 병렬/직렬 변환기는 모드 처리 마이크로컴퓨터(34)(제 20 도)의 직렬 I/O 포트들 중 하나이다. 또한, 양호하게 소프트웨어 프로그램은 주 영역을 위한 데이터 수집 및 발생 회로(101), 주 영역 팩 데이터에 대한 팩 헤더를 결정하는 스위치(102), 선택 영역을 위한 데이터 수집 및 발생 회로(103), 선택 영역 팩 데이터의 팩 헤더를 설정하는 팩 헤더 설정 회로(104), 선택 영역 팩 데이터와 선택 영역 팩 헤더로부터 선택 영역 팩 데이터를 형성하는 스위치(105), 주 영역과 선택 영역 팩 데이터를 선택하는 스위치(106), 및 스위치(106)를 제어하는 타이밍 조절 회로(107)의 기능을 실행한다. 본 양호한 실시예로, VAUX 팩 데이터 발생기(100)는 소프트웨어 운행 처리기로 구현되고, 그 결과로 값비싼 ASIC 하드웨어의 사용을 피할 수 있다.

모드 처리 마이크로컴퓨터(34)내에 포함된 AAUX 팩 데이터 발생기가 제 25 도에 도시되는데, 이는 제 23 도의 VAUX 팩 데이터 발생기와 유사하다. 여기서는 이 회로들 간의 유사점들이 설명되지 않지만, 이는 제 23 도의 VAUX 팩 데이터 발생기에 대한 설명으로부터 명백하다. 제 25 도의 AAUX 팩 데이터 발생기는 AAUX 팩 데이터를 발생하고 그에 입력되는 데이터는 오디오 데이터에 관련된다. 그러므로, VAUX 팩 발생기와의 한 차이점은 AAUX 팩 데이터 발생기에 의해 처리되는 데이터의 종류가 오디오 종류라는 점이다. 예를 들면, 선택 영역에 대한 프로그램 타이틀은 음악 프로그램, 예로 디지털 오디오 PCM 프로그램의 타이틀이다. 제 23 도의 VAUX 팩 데이터 발생기와의 또 다른 차이점은 제 25 도의 AAUX 팩 데이터 발생기가 일반적으로 수신된 비디오 신호의 수직 블랭킹 주기에서 운반되는 자막 처리 데이터를 추출하는 디코더(129)를 더 포함하는 점이다. 일단 수직 블랭킹 주기로부터 자막 처리 정보가 추출되면, 이는 제 23 도의 VAUX 팩 데이터 발생기의 데이터와 같은 방법으로 처리된다.

주 영역 데이터 팩들을 위한 데이터 수집 회로(121)는 디지털 버스와 튜너로부터 CGMS, AUDIO MODE, SMP, QU, 및 CP와 같은 여러개의 종류의 데이터를 수신하여 제 26 도에 나타내진 바와 같이 여러 종류들의 데이터 팩들을 발생시킨다. 발생된 데이터 팩들은 주 팩에 배열되고 스위치(122)에 의해 팩 헤더가 부가된다. 그 결과 데이터 팩은 스위치(126)를 통해 병렬/직렬 변환기(128)에서 인가된다.

선택 영역 데이터 팩을 위한 데이터 수집 회로(123)는 튜너로부터 프로그램 타이틀과 같은 데이터를 수신한다. 팩 헤더는 팩 헤더 설정 회로(124)에 의해 설정되고 스위치(125)를 통해 팩 데이터에 부가된다. 이때, 결과적인 팩은 스위치(126)를 통해 변환기(128)에서 인가된다. 스위치들(122, 125, 126)의 타이밍은 타이밍 조절 회로(127)에 의해 제어된다.

VAUX 팩 발생기와 유사하게, 변환기(128)는 양호하게 마이크로컴퓨터의 직렬 I/O 포트이고, 데이터 수집 회로(121), 스위치(122), 데이터 수집 회로(123), 팩 헤더 설정 회로(124), 스위치들(125, 126), 및 타이밍 조절 회로(127)는 마이크로컴퓨터(34)에서 운행되는 소프트웨어 프로그램에 의해 실행된다.

데이터 팩 기록

보조 데이터의 기록은 상기에 기술되었고, 이제는 제 20 도와 연관되어 팩 데이터의 기록에 대해 보다 상세히 설명된다. AV ID 이전 싱크(pre-sync)/이후 싱크(post-sync) 회로(25)는 데이터 팩들의 싱크 블록들을 동기화하도록 동기화 신호를 발생한다. 이러한 동기화 신호들은 응용 ID (AP1, AP2), 오디오/비디오(AV) 신호의 이전 싱크 및 이후 싱크를 포함한다.

스위치(26)는 제 10 도에 도시된 싱크 블록들의 영역들을 발생하도록 이러한 동기화 신호들, 오디오 데이터(ADATA), 비디오 데이터(VDATA), SID, 및 서브 코드 데이터(SDATA)간에 선택적으로 교환된다. 이 신호들은 싱크 블록들에 패리티들(C1, C2)을 부가하는 (예를 들면, 제 12A 도에 도시된 바와 같이) 에러 정정 코드 발생 회로(27)에 연결된다.

채널 인코더는 에러 정정 코드 발생 회로(27)로부터 ECC 부호화된 신호들을 수신하고 기록 데이터를 쉬프트하지 않는 랜덤 샘플링 회로(29)를 이용해 랜덤 샘플링 동작을 실행한다. 이어서, 샘플링된 데이터의 24 비트를 25 비트로 변환하도록 24/25 변환기(30)가 24-대-25 변환(24 to 25 conversion)을 실행한다. 유리하게, 24 대 25 변환은 기록 데이터로부터 DC 성분을 제거한다. 24 대 25 변환은 자기적 기록을 위한 데이터를 제시하는 부분 응답 클래스 4 (PRC4) 부호화 처리 (1/1-D²)를 포함할 수 있다.

이어서, 채널 인코더는 기록 매체에 기록하도록 제 1 도의 테이프 포맷으로 변환된 데이터를 배열한다. 각 트랙은 ITI(Insert and Track Information)으로 시작하므로, 스위치(32)는 그로부터 ITI 영역 데이터를 수신하도록 ITI 회로(33)를 선택한다. 스위치(32)는 24/25 변환 회로(30)에 의해 변환된 데이터로 이어지는 앰블 패턴을 선택한다. 제 1 도에 도시된 트랙 포맷으로 배열된 데이터는 변환기(30)로부터의 오디오 데이터와 A/V 싱크 패턴 및 서브 코드 싱크 패턴을 가산기(31)에서 결합함으로서 제 10 도에 도시된 오디오 영역과 같은 데이터 영역들로 더 배열된다. 스위치(35)는 다시 앰블 패턴으로 교환되어, 그에 의해 제 1도에 도시된 테이프 포맷에 따라 앰블 패턴에 의해 각 데이터 영역을 경계짓는다.

이전-앰블, 이후-앰블, 및 SSA(Start Sync Block Area)를 포함하는 ITI 데이터 포맷은 내부적으로 ITI 회로(33)에 의해 발생될 수 있다. 데이터 팩들의 배열을 나타내는 응용 ID (APT), 스탠다드 플레이/롱 플레이 설정 (SP/LP), 및 파일롯 프레임(PF)을 포함하는 트랙 정보 영역 (TIA)은 외부 정보에 의존하므로, 예를 들면 모드 처리 마이크로컴퓨터(34)에서 ITI 회로(33)로 외부적으로 제공된다.

모드 처리 마이크로컴퓨터(34)는 사용자와 인터페이스하고, 사용자가 선택한 설정으로부터 모드 정보를 발생한다. 스위치(41)는 모드 처리 마이크로컴퓨터의 모드를 설정하도록 사용자에 의해 선택될 수 있는 스위치의 어레이를 나타낸다. 스위치의 어레이는 예를 들면, 모드 처리 마이크로컴퓨터를 스탠다드 플레이 또는 롱 플레이 모드에 설정하도록 SP/LP 기록 모드 설정 스위치를 포함할 수 있다. 모드 처리 마이크로컴퓨터는 스위치(41)의 어레이에 의해 설정된 SP/LP 기록 모드를 감지하고 그로부터 SP/LP 데이터를 발생한다.

모드 처리 마이크로컴퓨터(34)는 또한 스위치들의 어레이(41) 설정으로부터 VTR의 기계적인 동작을 제어한다. 예를 들면, 사용자가 SP/LP 기록 모드를 스탠다드 플레이(SP)에서 롱 플레이(LP)로 설정하면, 모드 처리 마이크로컴퓨터는 기계적 제어 마이크로컴퓨터(28)가 더 느린 LP 속도에 대응하도록 테이프 매체의 속도를 줄이게 한다.

모드 처리 마이크로컴퓨터는 또한 각 트랙의 TIA 영역에 삽입되도록 ITI 회로(33)에 전달되는 응용 ID(APT)를 발생한다. 응용 ID(APT)는 스위치(41)의 어레이의 설정들에 의해 발생되거나, 테이프 카세트(40)에 수납된 메모리인 메모리 IC(MIC)의 응용 ID(APM)에 의해 결정될 수 있다. MIC 접촉(39)은 MIC 데이터를 MIC 마이크로컴퓨터(38)에서 연결시키고, APM으로부터 팩 데이터를 발생하여 이 팩 데이터를 모드 처리 마이크로컴퓨터를 통해 ITI 회로에 전달한다.

대안으로, 모드 처리 마이크로컴퓨터(34)에 의해 발생된 응용 ID(APT)는 MIC의 응용 ID(APM)로서 카세트(40)의 MIC에 삽입될 수 있다. MIC 마이크로컴퓨터의 보다 상세한 도면은 제 27 도에 도시되는데, 여기서 MIC 마이크로컴퓨터(38)는 모드 처리 마이크로컴퓨터(34)에서부터의 응용 ID(APT)를 처리하고 처리된 응용 ID(APT)를 MIC 접촉(39)을 통해 저장한다. 도시된 바와 같이, 직렬/병렬 변환 회로(139)는 모드 처리 마이크로컴퓨터로부터의 직렬 데이터 비트열을 예를 들면, 8개 병렬 비트로 변환한다. MIC 마이크로컴퓨터는 이 비트를 주 영역 데이터 팩들과 선택 영역 데이터 팩들을 포함하는 데이터 팩들로 처리한다.

주 영역 팩들을 위한 데이터 수집 및 발생 회로(131)는 모드 처리 마이크로컴퓨터로부터 기본적인 정보를 수집하고 이 기본 정보를 스위치(132)에 전달한다. 주 영역 팩들을 위한 데이터 수집 및 발생 회로는 MIC 마이크로컴퓨터(38)에서 의해 발생된 ME(MIC Error) 플래그와, MIC 마이크로컴퓨터에 의해 또한 발생된 RE(Recording proofed Events Exists) 플래그에 응답한다.

스위치(132)는 TITLE END 팩에 대한 바이트(PC0)로서 팩 헤더 "1Fh"를 공급하기 위해 MIC 마이크로컴퓨터가 팩 헤더 단자에 교환되도록 시간 조절된다. 이 데이터 팩의 나머지 바이트 동안 스위치(132)는 MIC에 기록될 주 영역 팩 데이터를 수신하도록 주 영역 팩들을 위한 데이터 수집 및 발생 회로로 교환된다.

주 영역의 팩 데이터는 회복된 APM을 저장하도록 VTR에 의해 사용되는 어드레스, CASSETTE ID 팩에 저장된 ME 플래그, 및 TITLE END 팩과 같은 응용 ID(APM)의 기본 항목들을 포함한다. 이러한 기본 항목들은 MIC 마이크로컴퓨터에 의해 내부적으로 발생된다. 주 영역 팩들에 저장된 다른 필수적인 항목들은 신호 처리 마이크로컴퓨터(20)에 의해 발생된 SL과 BF 플랙들, 및 절대 트랙 수를 포함하여 모드 처리 마이크로컴퓨터(34)에 의해 발생된다. 그러므로, 주 영역 데이터는 주 영역 데이터 팩들을 위한 데이터 수집 및 발생 회로(131)에 의해 발생된 주 영역 데이터로 이어지는 팩 헤더(1Fh)(예를 들면, TITLE END 팩으로 기록된)를 갖도록 MIC에 의해 제공되는 타이밍에 MIC내에서 배열된다.

선택 영역 팩 데이터는 수집되고 선택 영역 팩들을 위한 데이터 수집 및 발생 회로(133)에 의해 스위치(135)에 전달된다. 선택 영역 팩 데이터는 예를 들면, 기록 년:월:일 및 시:분:초와 같은 시간 정보와 프로그램 타이틀을 포함한다. 사용자는 모드 처리 마이크로컴퓨터(34)에 의해 설정이 감지된 스위치(41)의 어레이를 이용해 이러한 선택 영역을 선택할 수 있다. 동작시, 스위치(135)는 초기에 팩 헤더 설정 회로(134)로부터 팩 헤더를 수신하도록 교환되고, 이어서 그로부터 선택 영역 데이터를 수신하도록 데이터 수집 및 발생 회로(133)에 교환된다.

팩 헤더 (1Fh)를 포함하는 주 영역 팩 데이터와 팩 헤더 설정 회로(134)로부터의 팩 헤더를 포함하는 선택 영역 팩 데이터는 스위치(136)를 통해 IIC 버스 인터페이스 회로(138)에서 전달된다. 타이밍 조절 회로(137)는 주 영역과 선택 영역 팩들의 데이터간을 번갈아 선택하도록 스위치들(132, 135, 136)을 제어하고, 그에 의해 주 영역과 선택 영역 팩을 동기화시킨다. IIC 버스 인터페이스 회로는 MIC의 통신 프로토콜에 따라 스위치(136)에 의해 합성된 주 영역과 선택 영역 팩 데이터를 상호 연결한다. 이러한 방법으로, 모드 처리 마이크로컴퓨터(34)에서의 응용 ID는 팩 데이터로 형성되고 저장되도록 MIC에 전달된다.

바람직하게, MIC 마이크로컴퓨터(38)는 소프트웨어 프로그램들을 이용해 응용 ID 처리를 실행하는 처리기이다. 주 영역을 위한 데이터 수집 회로(131)와 선택 영역을 위한 데이터 수집 회로(133)는 양호하게 MIC 마이크로컴퓨터 내부의 RAM에 데이터를 공급한다. 이 양호한 실시예로, 값비싼 ASIC 하드웨어의 사용을 피할 수 있다.

부가적으로, MIC는 TOC(Table Of Contents)들을 포함할 수 있다. TOC는 테이프상에서 다른 비디오 프로그램의 이름과 같은 기록 데이터를 조직하는데 유용하다. 기록 위치들은 VTR에 의해 제공되지만, 또한 MIC 마이크로컴퓨터에 의해 발생되고 기록 위치들이 VTR로부터 이용가능하지 않으면 TOC에 저장될 수 있다. 유사하게, VTR에 의해 일반적으로 제공되는 다른 정보는 MIC 마이크로컴퓨터에 의해 발생되고 VTR이 이 정보를 제공할 때까지 TOC에 저장될 수 있다.

모드 처리 마이크로컴퓨터(34)는 응용 ID(APT)를 발생하고 이 정보를 ITI 회로(33)에 전달한다. 스위치(32)는 앰블 패턴으로 이어지고 각 트랙의 시작부에서 ITI 회로로부터 전해지는 ITI 데이터와, 오디오, 비디오, 및 서브 코드 데이터를 선택하고, 그에 의해 기록 매체상에 기록하도록 제 1 도의 포맷으로 테이프상에 정보의 트랙을 형성한다. 스위치(35)는 각각 듀얼 헤드들(37a, 37b)의 증폭기들(36a, 36b)간에 번갈아 스위칭한다. 듀얼 헤드들(37a, 37b)은 스위치(32)에 의해 형성된 트랙 정보를 제 22A 도에 도시된 플러스(+) 및 마이너스(-) 방위각 트랙에 대응하는 기록 매체(도시되지 않은)의 연속되는 트랙 상에 번갈아 기록한다.

이러한 방법으로, 제 20 도의 기록 회로는 기록 매체의 트랙들 상에 오디오, 비디오, 및 서브 코드 데이터를 기록한다. 실질적으로, 기록 회로에 의해 실행되는 동작은 기계적 제어 마이크로컴퓨터(28), 신호 처리 마이크로컴퓨터, 및 동작 구성 성분들을 담당하는 IC와 연관되어 모드 처리 마이크로컴퓨터(34)에 의해 주로 실행된다.

TV 신호 결정 유닛

제 20 도의 TV 신호 결정 유닛(60)은 복합 비디오 신호가 TV 방송 신호인가 여부를 결정하도록 동작하고, 제 28 도에 도시된다. 복합 비디오 신호는 스위치(3a)(제 20 도)에 의해 TV 신호 결정 회로로 교환된다. 예를 위해, 복합 비디오 신호는 두 필드들(홀수 및 짝수)내에 형성된 라인들을 갖는 아날로그 비디오 신호로 다루어지고, 이러한 신호는 PAL 또는 EDTV-2 비디오 신호의 전형이다. 싱크 분리 회로(61)는 복합 비디오 신호로부터 수직 및 수평 동기화 신호들을 감지한다. 라인 카운터(62)는 수평 동기화 신호들이 싱크 분리 회로에 의해 감지될 때 카운터를 증가시킴으로서 복합 비디오 신호의 현재 라인의 수를 센다. 라인 카운터는 복합 비디오 신호의 라인(17)이 TV 방송 신호의 존재를 나타내는 VITS 신호(제 17A 도 및 제 17B 도)를 포함하기 때문에 그 라인이 감지될 때 START READ 명령을 발생한다. 미국 전송 시스템의 TBC는 라인(17)을 라인(16)이나 라인(18)으로 쉬프트하는 것을 고려한다. 그러므로, 본 발명에서는 이 라인에서 VITS 신호를 탐색하는 것이 바람직하다.

복합 비디오 신호는 이를 아날로그 비디오 신호에서 1 비트 디지털 신호로 변환하도록 TV 신호 결정 회로의 데이터 슬라이서(data slicer)(63)에 전달된다. 예를 들어, 아날로그 비디오 신호가 한계값 슬라이스 레벨을 넘으면, 데이터 슬라이서는 "1"의 고레벨값을 발생한다. 한편, 아날로그 비디오 신호가 한계값 슬라이서 레벨을 넘지 않으면, 데이터 슬라이서는 "0"의 저레벨값을 발생한다. 전형적으로, 제 17B 도의 제 2 필드에서 TV 방송 신호를 나타내는 VITS 신호는 대략 60%의 평균값을 갖는다. 따라서, 제 2 필드에서 VITS 신호를 확실하게 검출하기 위해서는 슬라이스 레벨을 대략 70%에 설정하는 것이 양호하다.

복합 비디오 신호는 연속적이므로, 데이터 슬라이서(63)는 1 비트 디지털 값의 열을 발생한다. 이 1 비트 디지털 값은 라인(16)이 감지될 때 샘플링 클럭 발생기(64)에 의해 결정된 샘플링 비율로 이 1 비트 디지털값의 열을 판독하는 데이터 판독 회로(66)에 전달된다. 라인 카운터(62)가 복합 비디오 신호의 라인들(16 내지 18)을 감지할 때, 라인 카운터는 데이터 판독 회로가 데이터 슬라이서(slicer)(63)에 의해 발생된 1 비트 디지털 값의 열을 이 라인들에 대해 판독하도록 데이터 판독 회로에 START READ 명령을 발행한다. 이러한 방법으로, 데이터 판독 회로는 샘플링 클럭 발생기에 의해 제공된 샘플링 비율로 라인들(16, 17, 18)에서 대해 데이터 슬라이서에 의해 발생된 1 비트 디지털값의 열을 판독하고, 데이터 판독 회로는 판독된 비트를 레지스터(67)에 전달한다.

슬라이서 마이크로컴퓨터(60B)는 비트열이 레지스터(67)에 의해 보관된 것을 감지하고, 그로부터 데이터 슬라이서가 TV 방송 신호의 VITS 신호를 감지했음을 결정한다. 부가하여, 슬라이서 마이크로컴퓨터는 데이터 슬라이서의 슬라이스 레벨을 정확히 VITS 신호를 감지할 레벨로 설정한다. 양호하게, 슬라이스 레벨은 예를 들면, 제 17B 도에서 60%의 평균값을 갖는 VITS 신호를 검출하도록 70%로 설정된다. 슬라이서 마이크로컴퓨터는 또한 라인 카운터(62)에 의해 감지된 라인 번호를 선택한다. 슬라이서 마이크로컴퓨터는 VITS 신호가 다른 방송 시스템들에 따라 이 라인 중 하나에서 발생될 수 있으므로 라인 넘버들(16 내지 18)을 선택하는 것이 양호하다. 슬라이서 마이크로컴퓨터는 부가하여 VITS를 검출하기에 충분한 샘플링 비율로 데이터 판독 회로(66)에 의해 판독된 데이터를 샘플링하도록 샘플링 클럭 발생기의 샘플링 주파수를 선택한다. 부가하여, 슬라이서 마이크로컴퓨터는 예를 들면, 모드 처리 마이크로컴퓨터(34)에 의해 제어되는 바와 같이, CLEAR 명령을 발행함으로써 레지스터(67)를 재설정한다.

샘플링 클럭 발생기

샘플링 클럭 발생기(64)는 슬라이서 마이크로컴퓨터에 의해 선택된 샘플링 주파수로 샘플링 클럭을 발생한다. TV 신호 결정 회로(60)에 의해 수신된 복합 비디오 신호의 위상에 발생된 샘플링 클럭의 위상을 정합시키도록 샘플링 클럭 발생기내에는 PLL(Phase locked loop) 회로가 제공된다. 수평 및/또는 수직 싱크 신호로부터 유도되는 비교 신호는 PLL이 샘플링 클럭의 위상을 정합시키는 싱크 분리 회로(61)에 의해 발생된다. 위상 정합을 목적으로, 샘플링 클럭 발생기는 규칙적인 간격들을 갖는 싱크 신호를 발생한다. 이러한 싱크 신호는 싱크 분리 회로(61)에 의해 얻어지는 수평 싱크 신호로부터 수직 블랭킹 주기에서 동일 펄스와 톱니형의 펄스(serrated pulse)들을 얇게함으로서 발생될 수 있다. PLL 회로는 비교 신호의 위상을 예를 들면, 결정 발진기(66)에 의해, 또는 다른 방법으로 비싸지 않은 LC 회로에 의해 발생된 발진 신호와 비교한다. 비교는 발진 신호를 주파수 분할하고 주파수 복호화된 각 펄스의 위상을 비교 신호와 비교함으로서 이루어지고, 그에 의해 PLL은 샘플링 클럭 발생기(64)에 의해 발생된 샘플링 클럭 신호의 위상을 수신된 수평 (또는 수직) 싱크 신호의 위상에 스케치한다.

샘플링 클럭 발생기(64)는 비교를 위해 수직 싱크 신호와 수평 싱크 신호 모두를 이용함으로서 보다 안정될 수 있다. 이러한 배열로, PLL은 한 라인의 수평 주기와 한 프레임 (또는 한 필드) 수직 주기를 동시에 고정시킨다. 이러한 양호한 실시예로, 그 주기(즉, 저주파수)에서 큰 증감에 의해 발생되는 클럭 변경들이 방지된다.

바람직하게, 데이터 판독 회로(66)는 샘플링 클럭 발생 회로(64)에 의해 제공된 수평 싱크 신호의 선두 모서리에서 판독되도록 시간 조절된다. 이러한 방법으로, 데이터 슬라이서(63)에 의해 발생된 VITS 신호의 1 비트열은 샘플링 클럭 발생기 회로(64)의 샘플링 주파수에서 데이터 판독 회로(66)에 의해 판독되고 레지스터(67)에 저장된다.

슬라이서 마이크로컴퓨터(60B)에 의해 선택된 샘플링 주파수는 나이퀴스트 이론(Nyquist's theorem)을 만족시키는 앨리아싱(aliasing) 없이 샘플링된 신호를 재구성하기 위해 샘플링된 신호 주파수의 두배가 되어야 함을 알 수 있다. 양호한 샘플링 클럭 주파수가 128/H이면, 샘플 (1) 내지 (24)에는 값 "0" 이 주어지고, 샘플 (25) 내지 (32)에서는 값 "1" 이 주어지고, 또한 샘플 (33) 내지 (36)에서는 값 "0"이 주어진다.

주파수 분할 방법

모드 처리 마이크로컴퓨터(34)는 제 20 도의 기록 회로에 관한 동작을 담당하고 제 28 도의 TV 신호 검출 회로에 걸쳐 슬라이서 마이크로컴퓨터(60B)에 제어를 전달한다. 슬라이서 마이크로컴퓨터는 샘플링 클럭 발생기(64)에서 귀환 루프의 분할값을 설정함으로서 샘플링 주파수를 설정한다. 슬라이서 마이크로컴퓨터가 컴퓨터 처리기이므로, 주파수 분할 방법은 값비싼 ASIC 하드웨어의 이용을 피하도록 소프트웨어로 구체화된다.

바람직한 주파수 분할 방법의 예가 제 28 도를 참조하여 설명된다. 주파수 분할되는 샘플링 클럭은 비트들(1 내지 24)이 "0"으로 설정되고, 비트들(25 내지 32)이 "1"로 설정되고, 비트들(33 내지 36)이 "0"으로 설정된 디지털 값인 것으로 가정한다. 그러므로, 샘플링 클럭은 스트링 "1100011000"으로서 나타낼 수 있다. 바람직하게 70%의 슬라이스 레벨이 평균(제 17B 도에 도시된 바와 같이 60%) 이상이기 때문에 각 일련에서 "1"의 수는 "0"의 수와 같지 않다.

샘플링 주파수는 많은 샘플을 얻어 VITS 신호를 식별하는데 정확도를 증가시키기 위해 가능한한 높게 선택되는 것이 양호하다. 그러나, 샘플링 주파수를 증가시키는 것은 샘플 증가가 다루어지는 레지스터(67)에 대해 비현실적으로 크기때문에 현실적이지 않다. 따라서, 샘플들의 수는 VITS 신호의 일부를 검출함으로서 관리가능한 레벨들로 유지된다. 예를 들면, VITS 신호는 0.5 M㎐, 1 M㎐, 2 M㎐, 3 M㎐, 3.58 M㎐, 및 4.2 M㎐에서 사인파로 구성되고 본 발명은 1M㎐까지 사인파를 검출하므로, 다른 주파수에 있는 샘플은 무시되어 샘플들의 수가 감소한다.

VITS 신호를 예를 들면, 10개의 연속 프레임들에서 검출함으로서 검출 정확도가 증가된다 검출 결과는 주 영역 팩들을 위한 데이터 수집 및 발생 회로(101)에 공급되고 스위치(102)는 주 영역 데이터 팩들 동안 이 검출 결과를 선택한다. 즉, TV 방송 신호의 존재를 나타내는 검출 결과가 주 영역 데이터 팩들에서 기록 매체상에 TV 방송 신호로 저장된다. 이 검출 결과는 추후 재생 회로에 의해 재생될 때 주 영역 팩들로부터 회복된다. 회복된 검출 결과는 VTR의 재생 회로에 의해 재생될 때 TV 방송 신호의 복제를 방지하는데 사용된다.

재생 회로

제 1 도의 테이프 포맷으로 기록된 비디오 신호들을 재생하기 위한 재생 회로가 제 29 도 및 제 30 도에 도시된다. 듀얼 재생 헤드들(201a, 201b)은 예를 들어 제 22A 도에 도시된 바와 같이 기록 매체상의 대안의 트랙들로부터 비디오 신호를 재생한다. 재생 헤드들에 의해 기록 매체로부터 재생된 비디오 신호들은 각각 증폭기들(202a, 202b)에 의해 증폭된다. 재생되어 증폭된 비디오 신호들은 직렬 비디오 신호를 형성하도록 스위치(203)에 의해 번갈아 선택되고, 재생된 신호들의 전자기 변환 특성을 특히 개선하기 위해 역 부분 응답 클래스(4)를 실행하는 양자화 회로(204)에 전달된다.

클럭 추출 회로(205)는 양자화 회로(204)의 신호 출력으로부터 클럭 성분을 추출하고, 그로부터 클럭 신호(CK)를 발생한다. 아날로그 대 디지털 변환기 회로(206)는 클럭 신호(CK)에 의해 제공되는 타이밍에서 양자화 회로로부터의 신호 출력을 클럭 신호(CK)에 의해 제공되는 타이밍에서 FIFO 버퍼(207)에 기록된 디지털 데이터로 변환한다.

클럭 신호(CK)가 헤드들의 회전시 기계적인 진동들에 인한 지터(jiter) 성분으로 변형될 수 있더라도, 이는 비디오 신호가 또한 지터 성분을 포함하기 때문에 비디오 신호들이 이 클럭 신호에 의해 샘플링될 때 문제가 되지 않는다. 아날로그 대 디지털 변환 회로(206)는 비디오 신호를 디지털 데이터로 변환하고, 지터 성분이 디지털 비디오 신호에서 효과적으로 필터링된다. 그러므로, FIFO 버퍼(207)가 지터 성분을 갖는 클럭 신호(CK)에 의해 제공되는 타이밍에 디지털 비디오 신호를 저장할 때, 클럭 신호(CK)는 불안정된 것으로 고려되고, FIFO(207)에 저장된 디지털 비디오 신호는 정확하지 않게 샘플링될 수 있다.

FIFO(207)로부터 디지털 비디오 신호를 판독하도록 안정화된 클럭 신호(SCK)를 이용함으로서 시간 근거 정정이 제공된다. 안정화된 클럭 신호(SCK)는 제 30 도에 도시된 바와 같이 주파수 분할기(240)와 결정 발진기(238)를 갖는 발진 회로(239)에 의해 제공될 수 있다.

바람직하게, FIFO(207)는 저장된 데이터가 FIFO(207)에서 판독되는 판독 속도보다 더 빠른 기록 비율로 디지털 비디오 신호를 저장한다. 이는 언더플로우(underflow) 조건이 발생되지 않도록 데이터가 항상 FIFO(207)에 주어지는 것을 확실하게 한다.

싱크 패턴 감지 회로(208)는 FIFO(207)에서 호출된 디지털 비디오 신호에서 싱크 패턴을 감지하고 FIFO에서 판독된 데이터의 싱크 블록들을 분리시키기 위해 감지된 싱크 패턴들에 기초하여 스위치(210)를 동작시킨다. 다른 형태들의 싱크 패턴 기준들은 신호들이 FIFO(207)에서 판독되고 트랙상의 각 영역들로부터 플레이백 될 때 ITI 싱크 패턴, A/V 싱크 패턴, 및 서브 코드 싱크 패턴간에 스위칭되는 스위치(209)에서 싱크 패턴 감지 회로에 제공된다. 스위치(209)는 소정의 차수의 싱크 패턴에 기초하여 스위치(209)를 작동시키는 SYNC PATTERN SELECTION 명령을 발생하는 타이밍 회로(213)에 의해 제공된 타이밍에 따라 교환된다.

싱크 패턴 감지 회로(208)는 바람직하게 특정 싱크 블록 길이가 판독된 후에 특정한 종류의 싱크 패턴을 검출하는 플라이 휠(fly-wheel) 구조를 갖는다. 예를 들어, 3회 이상 적절한 싱크 패턴이 정확히 감지되면, 싱크 패턴 감지 회로는 싱크 패턴이 옳은 것으로 결정되고, 이는 특정한 종류의 싱크 패턴이 잘못 검출되는 것을 방지한다. 특정한 싱크 패턴을 검출하는 플라이 휠 구조는 FIFO(207)가 예를 들어 세 단계들을 분기면 특정 싱크 패턴이 3회 감지될 경우 가장 잘 이행된다.

싱크 블록들은 쉬프트 패턴의 감지에 이어서 FIFO(207)의 단계들에 따라 소정의 양만큼 쉬프트되고, 이 소정의 양은 FIFO(207)가 싱크 블록 설정 회로(211)에 연결된 경우 FIFO(207)로부터 판독되고 스위치(210)를 트랙에서 닫도록 싱크 패턴 감지 회로(208)에서 의해 주어진다. 싱크 블록 설정 회로는 FIFO로부터 판독된 정보 비트를 래치시켜 판독된 싱크 블록의 싱크수를 포함한다. 싱크수는 추출 회로(212)에 의해 추출되고, 재생 헤드들에 의해 현재 주사되는 트랙에서 대응하는 싱크 블록의 위치를 결정하는 타이밍 회로(213)에 전송된다. 결정된 위치로부터, 타이밍 회로(213)는 싱크 패턴의 형태들 사이를 스위칭하는 스위치(209)를 제어하고, 데이터 싱크 블록들을 채널 디코더 I에 결합하고, ITI 싱크 블록들을 채널 디코더 II에 결합하는 스위치(214)를 제어한다. 즉, 재생 헤드들이 ITI 섹터를 주사할 때, 스위치(214)는 채널 디코더 II로 교환되고, 재생 헤드가 오디오, 비디오, 또는 서브 코드 섹터들을 주사할 때는 스위치(214)가 채널 디코더 I로 스위칭한다.

스위치(214)가 채널 디코더 II로 교환될 때, ITI 싱크 블록들은 ITI 싱크 블록들로부터 ITI 싱크 패턴을 제거하도록 감산기(215)에 전달되고, 나머지 ITI 데이터는 예를 들면, 응용 ID(APT), SP/LP 데이터, 및 파일롯 프레임 (PF)을 회복하도록 ITI 디코더(216)에 의해 복호화된다. 복호화된 ITI 데이터는 VTR의 모드들을 결정하도록 모드 처리 마이크로컴퓨터(217)에 연결된다. 예를 들면, SP/LP 데이터에 의해 나타내지는 롱 플레이 모드로 모드 처리 마이크로컴퓨터는 교대로 기계적 제어 마이크로컴퓨터(228)가 롱 플레이 재생을 이루는 테이프의 속도를 기계적으로 제어하게 한다.

SP/LP 데이터는 또한 표준 또는 롱 플레이에 따라 VTR 동작의 타이밍을 제어하도록 타이밍 회로(213)에 전달된다. 응용 ID(APT)는 관련된 오디오, 비디오, 및 서브 코드 데이터를 연결시키도록 모드 처리 마이크로컴퓨터(217)에서 신호 처리 마이크로컴퓨터(251)로 전달된다. 부가하여, 응용 ID(APT)는 MIC 응용 ID(APM)를 관리하는데 사용되도록 모드 처리 마이크로컴퓨터에 의해 MIC 마이크로컴퓨터(219)로 전달된다. 카세트(221)에서 MIC로부터의 정보는 접촉(220)을 통해 MIC 마이크로컴퓨터(219)에 공급되고, 마이크로컴퓨터들(219, 217)은 이 MIC 데이터를 처리한다. 다른 방법으로, MIC 마이크로컴퓨터(219)는 모드 처리 마이크로컴퓨터(217)가 기계적 제어 마이크로컴퓨터(228)와 신호 처리 마이크로컴퓨터(251)와 연관되어 전체적인 시스템 동작을 제어하게 남겨두고 생략될 수 있다.

제 20 도의 기록 회로와 유사하게, 제 29 도의 재생 회로에서 모드 처리 마이크로컴퓨터(217)는 VTR의 다른 모드들 간을 스위칭하도록 사용자-선택가능 스위치 어레이(218)를 포함한다. 예를 들면, 사용자는 패스트/포워드(fast/forward) 또는 패스트/리버스(fast/reverse) 플레이백 모드와 같은 특정 플레이백 모드를 선택할 수 있다. 기록 회로에서와 같이, 여기서는 모드 처리 마이크로컴퓨터가 일반적으로 기계적 제어 마이크로컴퓨터(228)와 신호 처리 마이크로컴퓨터(251)와 연관되어 전체적인 VTR 동작을 제어할 책임이 있다.

스위치(214)가 타이밍 회로(213)에 의해 채널 디코더 I로 스위칭될 때, 오디오, 비디오, 및 서브 코드 싱크 블록들은 채널 디코더 I에 보내지고, 싱크 패턴들이 감산기(222)에 의해 대응하는 싱크 블록들로부터 감산된다. 감산기(222) 이후의 나머지 오디오, 비디오, 및 서브 코드 데이터는 리버스 24/25 변환 회로(223)에서 리버스 24/25 변환 처리된다. 다음에는 리버스 랜덤 번호화 회로(224)가 오디오, 비디오, 및 서브 코드 샘플의 랜덤 번호를 리버스로 하고, 이 샘플들을 원본의 데이터 시퀀스로 복귀시킨다.

재형성된 데이터 시퀀스는 제 12A 도에 도시된 패리티 코드들(C1, C2)을 이용해 에러 정정 회로(225)에 의해 에러 정정된다. 에러 정정 회로가 완전하게 오디오, 비디오, 및 서브 코드 데이터를 정정할 수 없으면, 에러 정정 회로는 오디오, 비디오, 및 서브 코드 데이터 (ADATA, VDATA, SID, SDATA)와 출력되는 ERROR 플래그를 제공한다. 에러 보간 회로(301)는 또한 ERROR 플래그를 수신하고, 에러 정정 회로가 완전하게 데이터를 에러 정정하지 않았음을 이 ERROR 플래그가 나타낼 때 오디오, 비디오, 및 서브 코드 데이터에 에러 보간을 실행한다. 에러 보간된 데이터는 패키팅 회로(packeting circuit)(302)에 의해 패킹(packing)되고, 그 후에 패킹된 데이터에 패리티 코드를 부가하는 전송 에러 정정 코드 발생 회로(303)와 패킹된 데이터를 버퍼 처리하는 구동기(304)에 의해 디지털 버스 입력(305)에 전송된다.

스위치(226)는 타이밍 회로(213)에 의해 오디오 및 비디오 영역으로부터 ID 데이터와 이전 싱크 및 이후 싱크 블록들을 추출하는 AV ID 이전 싱크/이후 싱크 회로(227)로 교환된다. 이전 싱크 및 이후 싱크 블록들 내의 데이터는 싱크수, 기록 매체로부터 판독된 대응 트랙의 트랙수, 및 SP/LP 데이터를 포함한다. 타이밍 회로는 오디오, 비디오, 및 서브 코드 데이터의 위치를 정하고 이 데이터를 적절한 출력(ADATA, VDATA, SID, SDATA)에 교환되도록 이 정보를 근거로 스위치(226)를 제어한다.

AV ID 이전 싱크/이후 싱크 회로(227)는 또한 각 트랙에서 영역들의 배열을 결정하는 응용 ID(AP1, AP2)를 추출한다. 예를 들면, 제 5A 도 및 제 5B 도에 도시된 바와 같이 영역들(AREA1, AREA2, AREA3)은 응용 ID들(AP1, AP2, AP3 = 000)일 때 오디오 영역, 비디오 영역, 및 서브 코드 영역으로 지정된다. 양호하게, 이 배열은 불이행 조건이고 모드 처리 마이크로컴퓨터(217)는 응용 ID가 = "000"으로 설정될 때 정상적으로 동작한다. 이 응용 ID가 다른 값으로 설정될 때, 모드 처리 마이크로컴퓨터는 알람과 같은 경고 동작을 실행한다.

SP/LP 데이터는 각 영역의 이전 싱크 블록과 ITI 데이터 모두에 저장되는 것을 알 수 있다. SP/LP 데이터의 둘 모두의 버전들은 채널 디코더 II에 의해 발생된 ITI와 AV ID 이전 싱크/이후 싱크 회로(227)에 의한 이전 싱크 SP/LP 데이터로부터 회복된다. SP/LP 데이터는 ITI 데이터의 TIA 영역에 3회 기록되고 오디오 및 비디오 영역에 대한 두 이전 싱크 블록들의 각각에 1회 기록된다(4회). ITI내의 TIA 영역에 대해 정확한 SP/LP 데이터는 3회 기록된 SP/LP 데이터 값의 다수결(majority decision)에 의해 결정된다. 이전 싱크 블록들에 대한 SP/LP 데이터도 또한 다수결에 의해 결정된다. 이러한 두 분기 다수결들이 일치하지 않으면, 우선하는 것이 ITI 영역내의 SP/LP 데이터에 위치한다.

제 29 도에서 스위치(226)에 의해 제공된 오디오 데이터(ADATA), 비디오 데이터(VDATA), 서브 코드 데이터(SID, SDATA), 및 에러 플래그(ERROR)는 제 30 도에 도시된 재생 회로의 다음 단계에 보내진다. 스위치(229)는 VDATA를 비디오 데이터와 VAUX 데이터로 분리한다. 비디오 데이터는 기록 회로에서 프레임화 회로(15)(제 20 도)에 의해 프레임화된 비디오 데이터를 디프레임하도록 역프레임 회로(230)에 보내진다. 디프레임 회로는 또한 에러 정정 회로(225)(제 29 도)가 비디오 데이터에서 에러를 완전히 정정하지 않았음을 나타내는 ERROR 플래그를 수신하고, 그에 응답해 에러 처리를 전달한다. 에러 처리의 전달은 다른 화상 데이터상의 에러의 영향을 정정한다. 에러가 현저한 것이 아닐 때는 디프레임 회로가 에러 정정을 실행하지 않고, 그 대신 ERROR 플래그를 클리어하도록 비디오 데이터가 처리되는 것이 양호하다.

데이터 리버스 압축(reverse compressing) 및 복호화부는 디프레임된 비디오 데이터를 감압하고 복호화한다. 기록 회로(제 20 도)의 데이터 압축 및 부호화부(14)는 이산 코싸인 변환(DCT)이나 가변 길이 코드(VLC)를 이용해 비디오 데이터를 압축하고 이 부호화된 비디오 데이터를 양자화한 것을 알 수 있다. 따라서, 리버스 양자화 회로(231)는 수신된 디프레임된 데이터를 리버스 양자화하고, 감압 회로(232)는 역 이산 코싸인 변환(IDCT)이나 역 가변 길이 코드(IVLC)를 이용해 역양자화된 데이터를 감압시킨다.

결과적인 비디오 데이터는 예를 들면, 헤드 고장이나 기록동안의 수평 배열 에러로 인해 비디오 데이터가 확실하게 손실되지 않도록 기록 회로에서 셔플링되는 8 × 8 DCT 블록들에 배열된다. 디셔플링 회로(233)는 셔플링된 DCT 블록을 디셔플링시키고, 디블록킹 회로(234)는 DCT 블록을 디블록킹한다.

이제는 휘도(Y) 및 색차(R-Y, B-Y) 성분들로 주어지는 디셔플링 및 디블록킹된 비디오 데이터는 디지털 칼라 성분들을 비디오 신호의 대응하는 아날로그 칼라 성분들로 변환하도록 각각 디지털-대-아날로그 변환기들(235a, 235b, 235c)에 각각 보내진다. 이러한 아날로그 칼라 성분들은 가산기(237)로 수직 및 수평 동기화 신호들이 부가되는 아날로그 복합 비디오 신호로 Y/C 합성 회로(236)에 의해 합성된다. 동기화 신호들은 예를 들면, 결정 발진기(238)의 사용으로 발진 회로(239)에 의해 발생되는 발진 클럭에 기초하여 싱크 신호 발생 회로(241)에 의해 발생된다. 결과적인 비디오 신호는 합성 비디오 신호로서 출력 단자(242)에 전달된다.

발진 클럭은 A/D 변환시 사용된 샘플링 주파수들과 같은 샘플링 주파수를 디지털-대-아날로그 변환기들(235a, 235b, 235c)에 제공한다. 발진 클럭의 주파수는 13.5 Mhz로 휘도(Y) 성분에 대한 디지털 대 아날로그 변환 회로(235a)에 의해 사용된다. 색 차이 신호(R-Y, B-Y)에 대한 디지털 대 아날로그 변환기들(235b, 235c)은 주파수 분할기(240)에 의해 13.5Mhz 발진 클럭을 분할함으로서 6.75Mhz나 3.375Mhz 클럭을 사용한다.

회복된 화상은 ERROR 플래그로부터 유도된 VERROR 플랙을 근거로 수정될 수 있다. 예를 들면, 앞선 프레임의 화상 데이터는 메모리에 저장된다. 앞선 프레임은 현재의 에러가 있는 화상 블록을 대치하는데 사용된다.

유사하게, 오디오 데이터(ADATA)는 스위치(243)에 의해 AAUX 회로(250)와 디프레임 회로(244)간에 교환된다. 디프레임 회로(244)는 프레임 회로(23)에 의해 기록 회로에서 프레임된 오디오 데이터를 디프레임한다. 디프레임 회로(244)는 또한 ERROR 플래그로부터 에러 정정 회로(225)(제 29 도)가 완전하게 오디오 데이터를 에러 정정하지 않았음으로 결정하면 전파 에러 처리(propagating error process)를 수행한다. 이때, 오디오 ERROR 플래그는 다른 오디오 데이터에서 에러의 효과를 정정한 에러 전파 정정 데이터를 표시하는 AERROR 플래그에 의해 나타내진다. 예를 들면, 16 비트 오디오 샘플링에서, 각 오디오 데이터부가 8 비트로 구성되면 한 ERROR 플래그는 두 오디오 데이터부에 겹친다.

디셔플링 회로(245)는 디프레임 회로(244)에 의해 디프레임된 디프레임 오디오 데이터를 디셔플링하고, 그에 의해 셔플링된 배열에서 원래의 순차로 오디오 데이터를 복귀시킨다. 디셔플링 회로(245)는 또한 AERROR 플래그에 응답해 에러 정정을 제공한다. 예를 들면, 디셔플링 회로(245)는 바로 전의 오디오 데이터를 에러가 있는 오디오 데이터로 대치함으로서 프리 홀드(pre-ho1d) 동작을 실행한다. 에러가 있는 오디오 데이터의 주기가 너무 길어서 에러가 있는 오디오 데이터를 앞선 오디오 데이터와 대치시키는 것이 비효율적인 경우, 디셔플링 회로(245)는 에러가 있는 오디오 데이터를 음소거하고, 그에 의해 음향 자체를 인터럽트한다.

디지털 대 아날로그 변환 회로(246)는 디셔플링 회로(245)에 의해 디셔플링된 오디오 데이터를 아날로그 오디오 출력(247)으로부터 출력되도록 디지털 오디오 데이터에서 아날로그 오디오 출력 신호로 변환한다. 디지털 대 아날로그 변환 회로는 예를 들면, 오디오 음향들이 대응하는 비디오 화상에서 사람들에게 립-싱크(1ip-sync)되도록 비디오 데이터와 동기화된다.

VAUX, 서브 코드, 및 AAUX 데이터는 처리되어 신호 처리 마이크로컴퓨터(251)에 전달된다. 예를 들면, VAUX 데이터는 스위치(229)에 의해 VDATA로부터 분리되고, ERROR 플래그와 함께 VAUX 회로(248)에서 보내진다. VAUX 회로는 ERROR 플래그가 주어지면 VAUX 데이터의 다수의 복제 소스들의 다수결에 따라 VAUX 데이터를 선택함으로서 VAUX 데이터를 VAUXDT 데이터로 미리 처리한다. 유사하게, 서브 코드 데이터(SID, SDATA)는 ERROR 플래그가 설정되면 SID와 SDATA를 SUBDT로 조합하고 SUBDT 데이터를 정정하는 다수결에 의존함으로서 서브 코드 회로(249)에 의해 미리 처리된다. AAUX 회로(250)는 스위치(243)의 동작에 의해 ADATA로부터 AAUX 데이터를 수신하고 VAUX 회로(243)에 의해 실행된 것과 유사하게 앞선 처리를 실행한다. 미리 처리된 VAUXDT 데이터, SUBDT 데이터, 및 AAUXDT 데이터는 신호 처리 마이크로컴퓨터(251)에 전달된다. 미리 처리한 후에 에러들이 남아 있으면, 에러 신호들(VAUXER, SUBER,, AAUXER)이 발생되고 VAUXDT, SUBDT, 및 AAUXDT 데이터에서 정정되지 않은 에러를 정정하도록 사용되는 신호 처리 마이크로컴퓨터(251)로 보내진다.

서브 코드 회로(249)는 서브 코드 데이터(AP3)에 대한 응용 ID를 더 추출하고, 응용 ID(AP3)의 포맷을 점검하도록 이 응용 ID를 신호 처리 마이크로컴퓨터(251)를 통해 모드 처리 마이크로컴퓨터(217)에 공급한다. AP3 = "000"일 때, AREA3은 제 5B 도에 도시된 바와 같이 서브코드 영역으로 정의된다. 모드 처리 마이크로컴퓨터에 의해 AP3가 다른 값을 갖는 것으로 검출될 때는 알람과 같이 모드 처리 마이크로컴퓨터에 의해 경고 동작이 실행된다.

525라인들/60㎐ 시스템에서는 같은 팩 데이터가 주 영역(제 13 도)에 10회 기록되는 것을 알 수 있다. 그래서, 기록된 데이터 팩의 일부가 손상되면, 손상된 데이터를 보충하도록 다른 데이터 팩들이 사용될 수 있다. 이러한 경우에서는 ERROR 플래그가 에러를 정정하는데 사용되지 않는다. 한편, 선택 영역 데이터 팩들은 단 한 번 기록되어, 에러 없는 데이터 팩들을 이용함으로 에러 정정이 실행될 수 없다. 대신에 ERROR 데이터(VAUXER, AAUXER)를 사용하는 경우에서는 에러 정정이 실행된다.

오디오, 비디오, 및 서브 코드 데이터의 에러 정정은 각 데이터 팩의 내용으로부터 추측된 에러 정정 결과를 근거로 데이터 수정 처리와 에러 전파 처리를 이용해 신호 처리 마이크로컴퓨터(251)에 의해 실행된다. 에러 정정의 성공은 모드 처리 마이크로컴퓨터(217)에 공급되어 VTR에 대한 다음 작동 과정을 결정한다. 예를 들면, 에러 정정 처리가 성공적일 때, 모드 처리 마이크로컴퓨터는 VTR 동작이 처리될 수 있음을 결정한다.

에러 정정의 예

에러 정정 처리의 예가 제 31 도 및 제 32 도를 참조하여 설명된다. 본 예는 특히 비디오 보조 데이터(VAUX)의 에러 정정을 설명한다. 오디오 보조 데이터(AAUX)의 에러 정정은 동일한 처리와 회로 구조를 이용해 실행되므로, 여기서는 간략하게 설명되지 않는다. 다음의 예에서는 에러가 발생되면 VAUX 데이터가 메모리에 기록되지 않고, 다수결을 근거로 하는 에러 정정은 기술되지 않는다.

제 31 도에 상세히 도시된 VAUX 회로(248)는 VAUX 데이터와 ERROR 데이터를 수신한다. VAUX 데이터는 스위치(261)에 의해 주 영역 데이터 팩들을 위한 메모리(265)와 선택 영역 데이터 팩들을 위한 FIFO 버퍼(268)간에 스위칭된다. 기록 타이밍 제어기(262)는 현재 프레임의 트랙수와 현재 트랙의 싱크수를 근거로 스위치(261)를 동작시킨다. 예를 들면, 싱크수(156)에서 + 방위각 트랙(azimuth track)(제 22A 도)상의 VAUX 데이터가 검출될 때, 기록 타이밍 제어기는 스위치(261)가 싱크 블록(156)의 VAUX 데이터의 주 영역 데이터 팩을 메모리(265)에 연결시키도록 교환한다. 제 22B 도는 스위치(261)를 주 영역 데이터 팩들을 위한 메모리(265)와 선택 영역 데이터 팩들을 위한 FIFO(268)간에 변경되도록 기록측 타이밍 제어기(262)에 의해 발생된 nMAIN 타이밍 신호를 도시한다. 예를 들면, 타이밍 신호 nMAIN ="L" 일 때, 주 영역 데이터 팩들의 VAUX 데이터가 주어지고 스위치(261)는 이 VAUX 데이터를 주 영역을 위한 메모리(265)에 결합시키도록 스위칭된다. 한편, 타이밍 신호 nMAIN = "H" 일 때는 선택 영역 데이터 팩에 대한 VAUX 데이터가 주어지고 스위치(261)는 이 VAUX 데이터를 선택 영역을 위한 FIFO(268)에서 연결시키도록 교환된다.

팩 헤더 감지 회로(263)는 주 영역 데이터 팩들로부터 팩 데이터의 헤더를 판독하고, 이 팩 헤더를 근거로 스위치(264)를 교환한다. 제 13 도 (50h ... 55h)의 주 영역에 기본적인 정보를 저장하는 각 데이터 팩들은 스위치(264)의 동작에 의해 대응하는 6 × 5 × 9 메모리 블록 (60h ... 65h)에 저장된다.

바람직하게, 주 영역을 위한 메모리(265)는 각 비디오 프레임에 대해 "1"로 미리 설정되는데, 이는 이 메모리에 데이터가 존재하지 않음을 의미한다. 에러가 검출되면, 어떠한 동작도 취해지지 않는다. 한편, 어떠한 에러도 검출되지 않으면, 비디오 보조 데이터(VAUX)는 주 영역을 위한 메모리(265)에 기록되고 "0"의 값이 ERROR 플래그에 기록된다. 같은 데이터 팩은 단일 비디오 프레임에 대해 주 영역에 10회(PAL 비디오 시스템에서는 12회) 기록되는 것을 알 수 있다. 그러므로, 주 영역에 기록된 모든 데이터 팩은 어떠한 에러도 존재하지 않음을 결정하기 전에 재생되어야 한다. 따라서, ERROR 플래그는 주 영역에 대한 모든 데이터 팩의 끝부분에서 최종적으로 결정되고 그 후에, 즉 한 비디오 프레임의 끝부분에 저장된다.

선택 영역 데이터 팩들은 주 영역 팩들과 다르게 다루어진다. 선택 영역에 대한 데이터 팩들은 한 번 기록되므로, ERROR 플래그는 즉시 억세스될 수 있다. 즉, 비디오 프레임의 종료를 대기하지 않고 선택 영역을 위한 FIFO(268)에서 기록된다. 판독 타이밍 제어기(269)는 스위치들(266, 267)이 한 신호 라인 상의 주 영역을 위한 메모리(265)에서의 VAUX 데이터와 선택 영역을 위한 FIFO(268)에서의 VAUX 데이터를 선택적으로 교환하도록 제어하고, 그에 의해 신호 처리 마이크로컴퓨터(251)(제 30 도)에 제공된 VAUXER 데이터와 VAUXDT 데이터를 합성한다.

신호 처리 마이크로컴퓨터

제 31 도를 참조하여 설명된 바와 같이, VAUX 회로(248)에서 의해 발생된 VAUXDT 및 VAUXER 데이터는 제 32 도에서 상세히 도시된 신호 처리 마이크로컴퓨터(251)에 보내진다. VAUXDT 데이터는 저장된 VAUX 데이터를 미리 유지시킴으로서 에러를 정정하고, 그에 의해 현재 저장된 에러 있는 VAUX 데이터를 대치시키는 프리 홀드 처리와 같은 예비 처리 이후의 VAUX 데이터이다. VAUXER 데이터는 VAUX 데이터의 예비 처리 이후에 남겨진 에러 정정값을 나타낸다.

VAUXDT 데이터는 팩 헤더 식별 회로에 의해 식별된 팩 헤더에 따라 메모리(272)의 메모리 블록들(60h ... 65h)에 VAUXDT 데이터를 선택적으로 결합하는 스위치(272)를 제어하는 팩 헤더 식별 회로(271)에 전달된다. VAUXDT 데이터가 VAUX 회로(248)의 예비 처리에 의해 정정되지 않고 남겨져 있음을 VAUXER 데이터가 나타낼 때, 판독/기록 회로(273)는 스위치(272)가 VAUXDT 데이터를 메모리(272)내의 메모리 블록들에 결합시키는 것을 방지한다.

VAUX 회로(248)(제 31 도)는 주 영역과 선택 영역 팩들로부터의 팩 데이터를 이미 재결합했음을 알 수 있다. 그러므로, 제 32 도의 신호 처리 마이크로컴퓨터는 주 영역과 선택 영역 데이터 팩들 간을 구별할 필요가 없다. 따라서, 주 영역과 선택 영역 모두에 대한 데이터 팩들이 메모리(272)의 같은 메모리 블록들에 저장된다.

예를 들면, 에러가 검출되었음을 의미하는 ERROR 플래그 = "1" 일 때, 판독/기록 회로(273)는 메모리(272)의 메모리 블록들로의 VAUXDT 데이터의 기록을 금지한다. 데이터 팩이 주 영역에 다수 저장된 경우에서 VAUXDT 데이터가 주 영역 데이터 팩들에 대응할 때, 데이터 블록들 중 하나에서의 에러는 그 에러가 있는 데이터 블록을 다른 에러가 없는 데이터 블록으로 대치함으로서 정정된다. 이는 이러한 데이터 블록들이 앞선 프레임에서의 대응 데이터 블록과 상관된 것으로 고려되기 때문에 주 영역에서의 데이터 블록들에 대해 행해질 수 있다. 한편, 선택 영역 데이터 블록들은 앞선 프레임에서의 대응 선택 영역 데이터 블록들과 상관된 것으로 고려되지 않는다. 따라서, 에러 전파 처리가 각각의 선택 영역 데이터 팩의 에러 정정에 의존되어야 한다.

주 영역 데이터 팩들에 대한 에러 정정 방법은 5 바이트의 고정된 길이를 갖는 데이터 팩에 대해 "정보 없음" 상태인 팩을 의미하는 "Ffh"로 에러 있는 모든 데이터 팩을 바꿈으로서 초기화된다. 주 영역 데이터 팩은 일반적으로 서로 대응하여 주 영역에서의 에러 없는 데이터 팩은 에러 있는 주 영역 데이터 팩을 대치시킬 수 있다. 예를 들면, 원문 데이터를 나타내는 TELTEXT 데이터는 서로 연결된 원문 데이터의 많은 데이터 팩들을 포함한다. TELTEXT 데이터에 대한 각 팩들에서의 팩 헤더들은 동일한 것이므로, 이 데이터에 대한 에러 있는 팩 헤더는 용이하게 또 다른 팩 헤더와 대치될 수 있다. 한편, 데이터부에 에러가 발생되고, 그에 의해 원문 데이터 자체가 손상되면, 일반적으로는 손상된 데이터 팩에 상관하는 어떠한 다른 데이터 팩도 없어 에러가 있는 데이터 팩을 "정보 없음" 상태인 팩으로 바꿈으로서 에러가 정정될 수 없다. 이러한 후자의 상황에서, 에러가 있는 데이터 블록은 원래대로 남겨져 에러 있는 원문의 데이터 블록을 에러 정정하는 TELTEXT 디코더에 보내진다.

상술된 에러 정정 처리가 에러를 나타내는 ERROR 플래그를 설정하지 않은 것으로 가정하면, VAUXDT 데이터는 병렬/직렬 변환 회로(274)(제 32 도)에 의해 직렬 데이터로 변환되고 마이크로컴퓨터간 통신 프로토콜에 따라 제 32 도에 도시된 바와 같이 모드 처리 마이크로컴퓨터(217)에 전송된다. 모드 처리 마이크로컴퓨터는 신호 처리 마이크로컴퓨터로부터 전송된 직렬 데이터를 수신하고 이 직렬 데이터를 직렬/병렬 변환 회로(275)의 사용으로 병렬 형태로 변환한다. 이렇게 병렬 비트로 변환된 팩 데이터는 분해(decompose)되어 분석부(analyzing section)(276)에 의해 분석된다. 분석 처리는 상기의 기록 회로(제 20 도)에서 제공된 모드 처리 마이크로컴퓨터(34)에서 팩 데이터를 발생하는 처리의 역이다.

재생 회로의 MIC 마이크로컴퓨터(219)는 제 20 도에서의 기록 회로에서 MIC 마이크로컴퓨터의 역기능들을 실행하는 것을 알 수 있다. 따라서, 재생 회로에 대한 MIC 마이크로컴퓨터(219)의 반복 설명은 제시하지 않는다.

더빙을 위한 디지털 버스 응용

본 발명은 특히 디지털 버스 구조를 이용하는 디지털 VTR에 응용될 수 있다. 제 33 도에 도시된 바와 같이, 디지털 VTR은 이 설명을 위한 도면에서 간략화된 기록 VTR 회로(400)와 재생 회로(300)를 포함한다. 재생 및 기록 회로는 점선으로 표시된 디지털 버스에 걸쳐 통신한다.

재생 VTR(300)은 디지털 버스에 걸친 전송을 위해 전송 패킷을 제공하는 패키팅 회로(302)와 에러 보간 회로(301)를 포함한다. 기록 매체로부터 재생된 데이터는 상기의 에러 정정 처리로도 정정될 수 없는 에러를 포함할 수 있음을 알수 있다. 따라서, 에러 보간 회로가 제공되어 에러 정정될 수 없는 데이터를 보간한다.

ERROR 플래그를 검출하여 데이터 팩내에 에러가 존재하는 것으로 결정되면, 에러 보간 회로(301)는 에러가 없는 데이터 팩을 대기한다. 주 영역 데이터 팩의 경우에서는 에러 보간 회로가 에러 없는 데이터 팩을 만나기 전에 여러개의 주 영역 데이터 팩을 대기할 수 있다. 에러가 없는 데이터 팩이 에러 보간 회로에 의해 수신될 때, 이 회로는 에러 없는 데이터 팩으로부터 데이터를 보간하고 이 보간된 데이터를 에러가 있는 데이터 팩에 삽입한다.

선택 영역 데이터 팩과 같이, 데이터 팩이 다수 기록되지 않은 경우에는 데이터 팩이 상관되지 않고 이 비상관 데이터로부터의 보간이 정확하지 않기 때문에 에러 보간 회로(301)가 에러 없는 데이터 팩을 대기하는 것이 실익이 없다. 이러한 나중 상황에서, 에러가 있는 데이터는 에러가 발생되었음을 보고하도록 추후 기술될 데이터로 대치되고 정정되지 않는다. 이러한 대치 데이터는 데이터 팩이 상관되지 않는 한 에러가 있는 데이터 팩이 있는 횟수만큼 삽입된다.

오디오 데이터 (16 비트에 대해)

1000 0000 0000 0000

오디오 데이터 (8 비트에 대해)

1000 0000 0000 0000

비디오 데이터 (DCT의 DC 성분)

1000 0000 0000 0110

팩 구조

No Info 팩

이와 같이 에러 보간 회로(error interpolation circuit)(301)에 의해 에러 보간된 팩 데이터는 전송을 위해 패키팅 회로(302)에 의해 패킷들로 패킹된다. 이어서, 패킷들은 디지털 버스에 걸친 전송에서 에러를 정정하도록 패킹된 데이터에 패리티 데이터를 부가하는 전송 에러 정정 코드 발생 회로(303)에 공급된다. 패킷과 패리티 데이터는 에러 방지된 데이터를 디지털 버스로 버퍼 처리하는 구동기 회로(304)에 보내진다.

디지털 버스로 전송된 데이터는 기록 VTR(400) 내의 수신기(401)에 의해 수신되고, 삽입된 패리티에 따라 수신 디지털 버스 데이터를 에러 정정하는 전송 에러 정정 회로에 공급된다. 에러 정정된 디지털 버스 데이터는 패키팅 회로(302)에 의해 형성된 패킷에서 디지털 버스 데이터를 언패키팅하도록 언패키팅 회로(403)에 전달된다. 전송 에러 정정 회로(402)에 의해 에러 정정한 후에도 계속 에러가 존재하면, 대응하는 디지털 버스 패킷은 에러 데이터로 고려되어 상술된 에러 정정 처리가 실행된다.

스위치(404)는 언패키팅 회로(403)로부터 언패키팅된 데이터를 수신하고 그로부터 오디오, 비디오, 및 시스템 데이터를 분리시킨다. 디지털 버스 데이터 내에서 시스템 데이터의 위치는 미리 결정되어 있어 스위치(404)는 언패키팅된 디지털 버스 데이터를 언패키팅 회로(403)에서 기록 VTR의 모드 처리 마이크로컴퓨터(217)로 교환함으로서 시스템 데이터를 선택한다. 모드 처리 마이크로컴퓨터는 VTR의 동작을 실행하기 위해 시스템 데이터를 사용한다. 한편, 오디오 및 비디오 데이터는 스위치(404)에 의해 선택되어 지연 회로(405)에 전달된다. 지연 회로는 신호 처리 마이크로컴퓨터(20)의 처리 시간에 대응하는 지연량만큼 선택된 오디오나 비디오 데이터를 지연시킨다.

지연 회로(405)에 의해 지연된 지연 비디오/오디오 데이터는 가산기(406)에 의해 모드 처리 마이크로컴퓨터로부터의 데이터와 조합된다. 조합된 데이터는 스위치(26)에서 에러 정정 코드 발생 회로(27)를 통해 기록 VTR의 기록 회로에 전달된다. 예를 들면, CGMS와 같은 신호가 재생된 프로그램의 복제를 방지하기 위해 사용되면, 신호 처리 마이크로컴퓨터(20)는 그에 의한 지시를 모드 처리 마이크로컴퓨터(34)에 제공한다. 그에 응답해, 모드 처리 마이크로컴퓨터는 기록 기계의 동작을 정지시키고, 그에 의해 TV 방송 프로그램의 기록을 불가능하게 하도록 기계적 제어 마이크로컴퓨터(28)에서 명령을 전한다.

설명된 본 발명의 실시예가 첨부 도면들을 참조하여 상세하게 기재되었지만, 본 발명은 그 실시예에 제한되지 않고, 첨부 청구항들에 의해 정의된 본 발명의 범위와 의도에서 벗어나지 않고 본 기술 분야의 숙련된 자에 의해 다양한 변경 및 변형들이 이루어질 수 있음을 인식해야한다.

도 1은 본 발명이 적용되는 디지털 VTR에서 한 트랙(track)의 테이프 포맷도.

도 2는 도 1에 도시된 ITI 영역의 구조를 도시한 도면.

도 3은 응용 ID (APT)에 의해 정의된 트랙의 데이터 구조를 도시한 도면.

도 4는 응용 ID (APT) 구조를 도시한 도면.

도 5A 및 도 5B는 APT = 000일 때 트랙상에서의 데이터 구조를 도시한 도면.

도 6은 팩 데이터(pack data)의 구조를 도시한 도면.

도 7은 헤더(header)의 계층 구조를 도시한 도면.

도 8은 팩 헤더를 요약해 도시한 도표.

도 9는 소스 제어 팩의 PC1 데이터 구조를 도시한 도면.

도 10은 오디오 섹터(sector)의 구조를 도시한 도면.

도 11A 및 도 11B는 오디오 섹터의 이전 싱크(pre-SYNC)와 이후 싱크(post-SYNC) 바이트를 도시한 도면.

도 12A 및 도 12B는 오디오 섹터의 싱크 블록과 프레임(frame) 포맷을 도시한 도면.

도 13은 트랙을 따라 오디오 데이터의 9 팩을 설명하는 도표.

도 14는 AAUX SOURCE CONTROL 팩의 내용을 도시한 도면.

도 15는 VAUX SOURCE CONTROL 팩의 정의를 도시한 도면.

도 16은 2 비트의 CGMS를 갖는 VBID의 구조를 도시한 도면.

도 17A 및 도 17B는 VITS 신호를 도시한 그래프.

도 18은 VITS 신호를 도시한 도면.

도 19는 본 발명의 한 실시예를 실행하는 흐름도.

도 20은 본 발명을 포함하는 기록 회로의 블록도.

도 21은 도 20의 기록 회로에 포함된 VAUX 기록 회로의 블록도.

도 22A 및 도 22B는 VAUX 데이터에 대해 주 영역과 선택 영역을 도시한 도면.

도 23은 VAUX 팩 데이터 발생기를 도시한 블록도.

도 24는 VAUX 팩 데이터의 주 영역에 대한 데이터 내용을 도시한 도면.

도 25는 AAUX 팩 데이터 발생기를 도시한 블록도.

도 26은 AAUX 팩 데이터의 주 영역에 대한 데이터 내용을 도시한 도면.

도 27은 MIC 마이크로컴퓨터의 블록도.

도 28은 TV 신호 결정 회로의 블록도.

도 29는 본 발명을 포함하는 재생 회로 일부의 블록도.

도 30은 도 29에 연결된 재생 회로의 또 다른 일부의 블록도.

도 31은 재생 회로에 제공된 VAUX 검출기의 블록도.

도 32는 도 31에 연결된 VAUX 재생 회로의 블록도.

도 33은 디지털 복제 회로의 블록도.

Claims (27)

1. 방송 시스템에 의해 전송되고 비디오 레코더에 의해 수신되는 텔레비전 방송 프로그램 신호들을 복제 방지하기 위한 방법으로서, 상기 비디오 레코더가 상기 텔레비전 방송 프로그램 신호들을 기록하는, 상기 복제 방지 방법에 있어서:

   프로그램 신호들을 수신하는 단계와;

   상기 프로그램 신호들에 제 1 텔레비전 테스트 신호가 존재하는지를 감지하는 단계와;

   상기 제 1 텔레비전 테스트 신호가 검출될 때 제 1 복제 방지 비트를 세팅하는 단계와;

   상기 제 1 텔레비전 테스트 신호가 감지되지 않을 때 상기 프로그램 신호들에 제2 텔레비전 테스트 신호가 존재하는지를 감지하는 단계와;

   상기 제2 텔레비전 테스트 신호의 상기 감지에 응답하여 제2 복제 방지 비트를 세팅하는 단계와;

   상기 프로그램 신호들에 대한 출력으로서, 아날로그 비디오 단자와 비디오테이프 레코더 중 하나인 상기 출력을 결정하는 단계와;

   상기 결정된 출력에 기초하여 상기 복제 방지 비트들을 세팅하는 단계를 포함하는, 텔레비전 방송 프로그램 신호 복제 방지 방법.
2. 제 1 항에 있어서,

   상기 프로그램 신호들의 예정된 라인 상의 상기 제2 텔레비전 테스트 신호의 존재가 감지되는, 텔레비전 방송 프로그램 신호 복제 방지 방법.
3. 제 2 항에 있어서,

   상기 프로그램 신호들의 라인들(16, 17 또는 18)에서 상기 제2 텔레비전 테스트 신호의 존재가 감지되는, 텔레비전 방송 프로그램 신호 복제 방지 방법.
4. 제 3 항에 있어서,

   상기 제2 텔레비전 테스트 신호는 수직 간격의 테스트 신호인, 텔레비전 방송 프로그램 신호 복제 방지 방법.
5. 제 3 항에 있어서,

   상기 제2 텔레비전 테스트 신호는 수직 간격의 기준 신호인, 텔레비전 방송 프로그램 신호 복제 방지 방법,
6. 텔레비전 신호를 기록하는 방법에 있어서:

   입력 비디오 신호를 수신하는 단계와;

   아날로그 방송 텔레비전 신호들에서만의 고유한 특성을 감지함으로써 상기 입력 비디오 신호가 아날로그 방송 텔레비전 신호들인지를 결정하는 단계와;

   상기 입력 비디오 신호가 아날로그 방송 텔레비전 신호인 것으로 결정될 경우, 상기 입력 비디오 신호의 복제의 1세대만을 허용하도록 복제 방지 신호를 발생하는 단계와;

   상기 아날로그 방송의 상기 입력 비디오 신호를 상기 발생된 복제 방지 신호와 함께 디지털 포맷으로 기록하는 단계로서, 상기 비디오 신호의 재생의 1세대만이 복제될 수 있는, 상기 기록하는 단계를 포함하는, 텔레비전 신호 기록 방법.
7. 제6항에 있어서,

   상기 특성은 텔레비전 방송들을 나타내는 상기 아날로그 방송 텔레비전 신호들의 예정된 라인 상의 삽입되는 특정 신호를 포함하는, 방법.
8. 제 7 항에 있어서,

   상기 예정된 라인은 상기 라인들간의 상기 특정 신호의 쉬프트가 무시될 수 있는 상기 아날로그 방송 텔레비전 신호들의 라인들(16, 17 및 18) 중 하나인, 방법.
9. 제 8 항에 있어서,

   상기 특정 신호는 수직 간격의 테스트 신호를 포함하는, 방법.
10. 제 8 항에 있어서,

    상기 특정 신호는 수직 간격의 기준 신호를 포함하는, 방법.
11. 제 6 항에 있어서,

    상기 입력 비디오 신호는 디지털 텔레비전 신호이며 상기 복제 방지 신호는 상기 디지털 텔레비전 신호의 수직 블랭킹 정보 데이터로서 전송되는, 방법.
12. 제 6 항에 있어서,

    상기 입력 비디오 신호의 수직 블랭킹 기간에 복제 세대 제한 신호들(CGMS)을 상기 디지털 포맷으로 삽입하는 단계를 더 포함하는, 방법.
13. 텔레비전 신호를 기록하는 장치에 있어서:

    입력 비디오 신호를 수신하는 수단과;

    아날로그 방송 텔레비전 신호들에서만 고유한 특성을 감지함으로써 상기 입력 비디오 신호가 아날로그 방송 텔레비전 신호들인지를 결정하는 수단과;

    상기 입력 비디오 신호가 아날로그 방송 텔레비전 신호인 것으로 결정될 경우, 상기 입력 비디오 신호의 복제의 1세대만을 허용하도록 복제 방지 신호를 발생하는 수단과;

    상기 아날로그 방송의 상기 입력 비디오 신호를 상기 발생된 복제 방지 신호와 함께 디지털 포맷으로 기록하는 수단으로서, 상기 비디오 신호의 재생의 1세대만이 복제될 수 있는, 상기 기록하는 수단을 포함하는, 텔레비전 신호 기록 장치.
14. 제 13 항에 있어서,

    상기 특성은 텔레비전 방송들을 나타내는 상기 아날로그 방송 텔레비전 신호들의 예정된 라인 상의 삽입되는 특정 신호를 포함하는, 장치.
15. 제 14 항에 있어서,

    상기 예정된 라인은 상기 라인들간의 상기 특정 신호의 쉬프트가 무시될 수 있는 상기 아날로그 방송 텔레비전 신호들의 라인들(16, 17 및 18) 중 하나인, 장치.
16. 제 15 항에 있어서,

    상기 특정 신호는 수직 간격의 테스트 신호를 포함하는, 장치.
17. 제 15 항에 있어서,

    상기 특정 신호는 수직 간격의 기준 신호를 포함하는, 장치.
18. 제 13 항에 있어서,

    상기 입력 비디오 신호는 디지털 텔레비전 신호이며 상기 복제 방지 신호는 상기 디지털 텔레비전 신호의 수직 블랭킹 정보 데이터로서 전송되는, 장치.
19. 제 13 항에 있어서,

    상기 입력 비디오 신호의 수직 블랭킹 기간에 복제 세대 제한 신호들(CGMS)을 상기 디지털 포맷으로 삽입하는 수단을 더 포함하는, 장치.
20. 텔레비전 신호를 기록 및 재생하는 장치에 있어서:

    입력 비디오 신호를 수신하는 수단과;

    아날로그 방송 텔레비전 신호들에서만 고유한 특성을 감지함으로써 상기 입력 비디오 신호가 아날로그 방송 텔레비전 신호들인지를 결정하는 수단과;

    상기 입력 비디오 신호가 아날로그 방송 텔레비전 신호인 것으로 결정될 경우, 상기 입력 비디오 신호의 복제의 1세대만을 허용하도록 복제 방지 신호를 발생하는 수단과;

    상기 아날로그 방송의 상기 입력 비디오 신호를 상기 발생된 복제 방지 신호와 함께 디지털 포맷으로 기록하는 수단으로서, 상기 비디오 신호의 재생의 1세대만이 복제될 수 있는 상기 기록하는 수단과;

    상기 기록된 입력 비디오 신호를 상기 복제 방지 신호와 함께 재생하는 수단과;

    상기 복제 방지 신호가 복제 방지 상태에 있을 때 상기 복제 방지 신호를 상기 재생된 입력 비디오 신호로부터 유도된 텔레비전 신호들에 삽입하고, 또한 상기 재생된 복제 방지 신호가 상기 재생된 입력 비디오 신호의 복제 방지를 나타낼 때, 상기 재생된 복제 방지 신호를 복제를 허용하는 복제 허용 상태로부터 복제를 금지하는 복제 방지 상태로 변경하고, 상기 변경된 복제 방지 신호를 상기 유포된 텔레비전 신호들에 삽입하는 수단을 포함하는, 텔레비전 신호 기록 및 재생 장치.
21. 제 20 항에 있어서,

    상기 특성은 텔레비전 방송을 나타내는 상기 아날로그 방송 텔레비전 신호들의 예정된 라인 상의 삽입되는 특정 신호를 포함하는, 장치.
22. 제 21 항에 있어서,

    상기 예정된 라인은 상기 라인들간의 상기 특정 신호의 쉬프트가 무시될 수 있는 상기 아날로그 방송 텔레비전 신호들의 라인들(16, 17 및 18) 중 하나인, 장치.
23. 제 22 항에 있어서,

    상기 특정 신호는 수직 간격의 테스트 신호를 포함하는, 장치.
24. 제 22 항에 있어서,

    상기 특정 신호는 수직 간격의 기준 신호를 포함하는, 장치.
25. 제 20 항에 있어서,

    상기 입력 비디오 신호가 디지털 텔레비전 신호로 결정될 때, 상기 복제 방지 신호는 상기 디지털 텔레비전 신호의 수직 블랭킹 정보 데이터로서 전송되는, 장치.
26. 제 20 항에 있어서,

    상기 입력 비디오 신호의 수직 블랭킹 기간에 복제 세대 제한 신호들(CGMS)을 상기 디지털 포맷으로 삽입하는 수단을 더 포함하는, 장치.
27. 기록 매체로부터 기록된 텔레비전 신호를 재생하는 장치에 있어서:

    상기 기록 매체로부터 기록된 비디오 신호를 대응 복제 방지 신호와 함께 재생하는 수단과;

    상기 재생된 복제 방지 신호가 복제 방지 상태에 설정되어 있을 때, 상기 복제 방지 신호를 상기 재생된 비디오 신호들로부터 유도된 텔레비전 신호들에 삽입하는 수단과;

    상기 재생된 복제 방지 신호를 복제를 허용하는 복제 허용 상태에서 복제를 금지하는 복제 방지 상태로 변경하는 수단과;

    상기 재생된 복제 방지 신호가 상기 재생된 비디오 신호의 복제 방지를 나타낼 때, 상기 변경된 복제 방지 신호를 상기 유도된 텔레비전 신호들에 삽입하는 수단을 포함하며,

    상기 입력 비디오 신호들이 아날로그 방송 텔레비전 신호들인 것으로 결정된 때, 상기 복제 방지 신호는 한번 기록된 입력 비디오 신호가 한번 복제되는 것을 허용하는 한번 복제 상태를 나타내는, 재생 장치.