KR100469387B1 - 롬액세스회로 - Google Patents

롬액세스회로 Download PDF

Info

Publication number
KR100469387B1
KR100469387B1 KR1019970069349A KR19970069349A KR100469387B1 KR 100469387 B1 KR100469387 B1 KR 100469387B1 KR 1019970069349 A KR1019970069349 A KR 1019970069349A KR 19970069349 A KR19970069349 A KR 19970069349A KR 100469387 B1 KR100469387 B1 KR 100469387B1
Authority
KR
South Korea
Prior art keywords
rom
power
data
reset
static ram
Prior art date
Application number
KR1019970069349A
Other languages
English (en)
Other versions
KR19990050270A (ko
Inventor
민경무
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019970069349A priority Critical patent/KR100469387B1/ko
Publication of KR19990050270A publication Critical patent/KR19990050270A/ko
Application granted granted Critical
Publication of KR100469387B1 publication Critical patent/KR100469387B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 롬 액세스 회로에 관한 것으로 특히, 시스템의 파워 온 리세트 회로와는 별도로 파워 온 리세트 회로를 구비함에 의해 파워 온후 바로 롬을 액세스하여 롬 데이터를 32비트 스태틱 램에 저장한 후 엠팩트 칩 및 PCI 버스를 통해서 씨피유의 롬 액세스를 고속으로 수행하도록 함에 목적이 있다. 이러한 목적의 본 발명은 시스템 리세트 회로와 별개로 구비되어 파워 온된 후 리세트 신호를 출력하는 파워 온 리세트부(207)와, 파워 온후 PCI 리세트 동안 상기 파워 온 리세트부(207)의 리세트 신호에 의해 롬 페치 싸이클을 생성하여 롬(ROM)(205)의 데이터를 읽어 들이는 롬 페치 상태 머신(204)과, 이 롬 페치 상태 머신(204)에서 읽은 데이터를 일시 저장하는 스태틱 램(SRAM)(206)과, 파워 온된 직후 상기 스태틱 램(206)에 일시 저장된 데이터를 읽어 전송하는 엠팩트 칩(203)과, 시스템의 전체 동작을 제어하면서 파워 온된 직후 상기 엠팩트 칩(203)에 액세스 신호를 전송하여 롬 데이터를 읽어 들이는 씨피유(201)로 구성한다.

Description

롬 액세스 회로
본 발명은 롬 액세스에 관한 것으로 특히, 엠팩트 칩을 이용한 롬 액세스 회로에 관한 것이다.
종래 기술은 도1 의 블럭도에 도시된 바와 같이, 전체 동작을 제어하면서 파워 온된 후 PCI 칩세트(102)를 통해 4바이트의 액세스 신호를 전송하는 씨피유(101)와, 데이터를 저장하는 롬(105)와, 상기 씨피유(101)의 액세스 신호를 입력받아 그루 에이직(Glue Asic) 칩(104)를 통해 상기 롬(105)의 저장 데이터를 읽어 상기 씨피유(101)에 전송하는 엠팩트 칩(103)으로 구성된다.
이와같은 종래 기술의 동작 과정을 설명하면 다음과 같다.
파워 온된 후 초기에 롬(ROM)(105)을 액세스하고자 할 때 씨피유(101)는 PCI 칩세트(102)를 통하여 엠팩트 칩(103)에 4바이트의 액세스 신호를 전송한다.
상기 엠팩트 칩(103)은 그루(Glue) 에이직 칩(104)을 통해 롬(105)을 4번 액세스하여 데이터를 가져온 후 32비트의 데이터로 만들어 PCI 버스를 통해 PCI 칩세트(102)에 전송한다.
상기 PCI 칩세트(102)는 엠팩트 칩(103)에서 전송된 32비트의 데이터를 씨피유(101)에 전송한다.
즉, PCI 리셋후 씨피유(101)는 롬 페치 싸이클에서 PCI 버스와 엠팩트 칩(103) 및 그루 에이직(Glue Asic) 칩(104)를 통하여 롬(105)을 액세스한다.
그러나, 종래의 기술은 PCI 리셋 후 롬 페치 싸이클이 되어야 비로서 씨피유가 PCI 버스와 엠팩트 칩 및 그루 에이직(Glue Asic) 칩을 통해서 롬을 액세스하게 되므로 부팅 시간이 많이 소요되는 문제점이 있다.
따라서, 본 발명은 종래의 문제점을 개선하기 위하여 시스템의 파워 온 리세트 회로와는 별도로 파워 온 리세트 회로를 구비함에 의해 파워 온 직후에 바로 롬을 액세스하여 롬 데이터를 32비트 스태틱 램에 저장한 후 엠팩트 칩 및 PCI 버스를 통해서 씨피유의 롬 액세스를 고속으로 수행하도록 창안한 롬 액세스 회로를 제공함에 목적이 있다.
본 발명은 상기의 목적을 달성하기 위하여 파워 온된 후 씨피유(CPU)가 PCI 버스를 통해 롬(ROM)을 액세스하는 장치에 있어서, 데이터를 저장하는 롬(ROM)과, 시스템 리세트회로와 별개로 구비되어 파워 온된 후 리세트 신호를 출력하는 파워 온 리세트부와, 파워 온 직후 PCI 리세트 동안 상기 파워 온 리세트부의 리세트 신호에 의해 롬 페치 싸이클을 생성하여 상기 롬(ROM)의 데이터를 읽어 들이는 롬 페치 상태 머신과, 이 롬 페치 상태 머신에서 읽은 데이터를 일시 저장하는 스태틱 램(SRAM)과, 파워 온된 직후 상기 스태틱 램에 일시 저장된 데이터를 읽어 상기 씨피유(CPU)에 전송하는 엠팩트 칩으로 구성한다.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.
도2 는 본 발명의 실시예를 보인 블록도로서 이에 도시한 바와 같이, 데이터를 저장하는 롬(ROM)(205)과, 시스템 리세트회로와 별개로 구비되어 파워 온된 후 리세트 신호를 출력하는 파워 온 리세트부(207)와, 파워 온된 직후 PCI 리세트 동안 상기 파워 온 리세트부(207)의 리세트 신호에 의해 롬 페치 싸이클을 생성하여 상기 롬(ROM)(205)의 데이터를 읽어 들이는 롬 페치 상태 머신(204)과, 이 롬 페치 상태 머신(204)에서 읽은 데이터를 일시 저장하는 스태틱 램(SRAM)(206)과, 파워 온된 후 액세스 신호에 의해 상기 스태틱 램(206)에 일시 저장된 데이터를 읽어 전송하는 엠팩트 칩(203)과, 시스템의 전체 동작을 제어하면서 파워 온된 직후 상기 엠팩트 칩(203)에 액세스 신호를 전송하여 롬 데이터를 읽어 들이는 씨피유(201)로 구성한다.
이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.
시스템의 파워 온 리세트 회로와 별도로 파워온 리세트부(207)를 구비함으로 파워 온되면 PCI 리세트 동안 상기 파워 온 리세트부(207)에 의해 롬 페치 상태 머신(204)는 롬 페치 싸이클을 구동하여 롬(205)의 데이터를 8비트씩 4번 읽어 32비트의 데이터를 스태틱 램(206)에 저장한다.
이 후, 파워 온된 직후에 씨피유(201)에서 롬(205)의 데이터를 액세스하려는 경우 상기 씨피유(201)는 PCI 칩세트(202)를 통하여 엠팩트 칩(203)에 4바이트의 액세스 신호를 전송한다.
이에 따라, 엠팩트 칩(203)은 스태틱 램(206)에 저장되어 있는 32비트의 데이터를 읽어 PCI 버스를 통해 PCI 칩세트(202)에 전송하며 상기 PCI 칩세트(202)는 상기 엠팩트 칩(203)에서 전송된 32비트의 데이터를 씨피유(201)에 전송한다.
즉, 파워 온시 롬 페치 상태 머신(204)이 상기 롬(205)의 데이터를 읽어 스태틱 램(206)에 저장하고 씨피유(201)는 엠팩트 칩(203)을 통해 상기 스태틱 램(206)의 저장 데이터를 읽어 들임으로써 고속으로 상기 롬(205)를 액세스하는 효과를 발휘한다.
상기에서 상세히 설명한 바와 같이 본 발명은 파워온 직후 바로 롬을 액세스하여 롬 데이터를 스태틱 램에 저장하고 엠팩트 칩을 통해 상기 스태틱 램에 저장된 데이터를 읽어 들임으로써 씨피유가 롬 액세스를 고속으로 수행하는 효과가 있다.
도 1은 종래의 롬 액세스 회로의 블럭도.
도 2는 본 발명의 실시예를 보인 블럭도.
* 도면의 주요부분에 대한 부호 설명 *
201 : 씨피유(CPU) 202 : PCI 칩세트
203 : 엠팩트 칩 204 : 롬 페치 상태 머신
205 : 롬(ROM) 206 : 스태틱 램
207 : 파워 온 리세트부

Claims (1)

  1. 파워 온된 후 씨피유(CPU)가 PCI 버스를 통해 액세스 신호를 전송하여 롬(ROM)을 액세스하는 장치에 있어서,
    데이터를 저장하는 롬(ROM)과,
    파워 온된 직후 상기 롬(ROM)의 데이터를 일시 저장하는 스태틱 램(SRAM)과,
    시스템 리세트회로와 별개로 구비되어 파워 온된 후 리세트 신호를 출력하는 파워온 리세트부와.
    파워 온된 직후 PCI 리세트 동안 상기 파워 온 리세트부의 리세트 신호에 의해 롬페치 싸이클을 생성하여 상기 롬(ROM)의 데이터를 읽어 상기 스태틱 램에 저장하는 롬 페치 상태 머신과,
    파워 온된 직후 상기 스태틱 램에 일시 저장된 데이터를 읽어 상기 씨피유(CPU)에 전송하는 엠팩트 칩으로 구성한 것을 특징으로 하는 롬 액세스 회로.
KR1019970069349A 1997-12-16 1997-12-16 롬액세스회로 KR100469387B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970069349A KR100469387B1 (ko) 1997-12-16 1997-12-16 롬액세스회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970069349A KR100469387B1 (ko) 1997-12-16 1997-12-16 롬액세스회로

Publications (2)

Publication Number Publication Date
KR19990050270A KR19990050270A (ko) 1999-07-05
KR100469387B1 true KR100469387B1 (ko) 2005-05-20

Family

ID=37302670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970069349A KR100469387B1 (ko) 1997-12-16 1997-12-16 롬액세스회로

Country Status (1)

Country Link
KR (1) KR100469387B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0342751A (ja) * 1989-07-11 1991-02-22 Toshiba Corp ブートロード制御方式
JPH08314801A (ja) * 1995-05-17 1996-11-29 Fanuc Ltd メモリ管理方式
JPH09160824A (ja) * 1995-12-08 1997-06-20 Advantest Corp 読み出し専用記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0342751A (ja) * 1989-07-11 1991-02-22 Toshiba Corp ブートロード制御方式
JPH08314801A (ja) * 1995-05-17 1996-11-29 Fanuc Ltd メモリ管理方式
JPH09160824A (ja) * 1995-12-08 1997-06-20 Advantest Corp 読み出し専用記憶装置

Also Published As

Publication number Publication date
KR19990050270A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
KR940012146A (ko) Cpu와 승산기를 갖는 반도체집적회로
KR900016866A (ko) 데이타 처리 시스템
KR970012203A (ko) 트레이스 함수와 그에 따른 방법을 실행하기 위한 데이타 처리 시스템
DE69907787D1 (de) Prozessor mit Haltepunktschaltung
US5408639A (en) External memory access control for a processing system
KR980004074A (ko) 직접 메모리 접근(dma) 모드를 갖는 단일칩 컴퓨터 시스템
KR960008543A (ko) 프로그램 가능한 메모리 억세스 인터페이스형을 갖는 집적 회로 마이크로 프로세서와 이에 관련된 방법
KR960025089A (ko) 멀티플렉싱 버스상에 쇼 사이클을 제공하는 방법 및 데이타 프로세서
KR100469387B1 (ko) 롬액세스회로
KR950033864A (ko) 동적 컴퓨터 버스를 사용한 데이타 패킹 장치 및 방법
TW363153B (en) Method for accessing memory
US20020069352A1 (en) System and method for efficient BIOS initialization
JPH0330917Y2 (ko)
JP3028779B2 (ja) 半導体装置
US6016551A (en) Method and apparatus for masking and unmasking a clock signal in an integrated circuit
JP2581484B2 (ja) データ処理システム
US6154820A (en) Arrangement for storing program instructions and data in a memory device and method therefor
KR100346268B1 (ko) 데이터 버스 제어 시스템
JPH08194658A (ja) マイクロコンピュータシステム
KR200224595Y1 (ko) 버스트 어드레스 생성장치
KR100452332B1 (ko) 데이터 읽기 및 쓰기 속도 개선 방법
SU1737440A1 (ru) Устройство дл программной обработки цифровой информации @
JP2594919B2 (ja) ロジックｌｓｉ
KR980007176A (ko) 정보 처리 시스템 내의 버스상에 결합된 내부 장치들간의 통신을 위한 방법 및 그 정보 처리 시스템
KR100276263B1 (ko) 피시 카드 인터페이스 회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee