KR100451034B1 - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR100451034B1 KR100451034B1 KR10-2002-0050764A KR20020050764A KR100451034B1 KR 100451034 B1 KR100451034 B1 KR 100451034B1 KR 20020050764 A KR20020050764 A KR 20020050764A KR 100451034 B1 KR100451034 B1 KR 100451034B1
- Authority
- KR
- South Korea
- Prior art keywords
- reactor
- process gas
- etching
- radical
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 102
- 238000005530 etching Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000004380 ashing Methods 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 229920000642 polymer Polymers 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052802 copper Inorganic materials 0.000 claims abstract description 6
- 239000010949 copper Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 description 32
- 239000007789 gas Substances 0.000 description 31
- 238000000206 photolithography Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반응기 외부에서 공정가스의 라디칼을 형성하고 이를 반응기에 도입하여 애싱(ashing) 공정 및 식각 공정을 진행함으로써 반도체 소자를 제조하는 방법에 관하여 개시하고 있다. 본 발명의 방법에서 가장 큰 특징은, 반응기의 외부에 마련된 라디칼 공급장치에 공정가스를 넣고, 주파수 400㎑ ∼ 2㎒로 공급되는 RF 파워를 가하여 상기 공정가스의 라디칼을 형성한다는 것이다. 본 발명에 따르면, 반도체 소자의 배선재료로 최근 사용이 늘어나고 있는 구리층과 그에 대한 저유전 절연막에 적용되는 공정 중에서 포토 레지스트 제거공정 및 폴리머 잔류물 제거공정에서 저유전 절연막의 유전율 상승을 유발하지 않고 공정을 수행할 수 있다. 따라서, 우수한 특성을 가진 반도체 소자를 제공할 수 있다. 또한, 일반적인 식각 공정에도 본 발명의 방법을 적용하면, 반도체 기판에 가하는 손상을 줄이면서 저가의 장비로 식각공정을 수행할 수 있다.
Description
본 발명은 반도체 소자 제조방법에 관한 것으로, 더욱 상세하게는, 반응기 외부에서 공정가스의 라디칼을 형성하고 이를 반응기에 도입하여 애싱(ashing) 공정 및 식각 공정을 진행함으로써 반도체 소자를 제조하는 방법에 관한 것이다.
반도체 소자의 제조공정에서 통상적으로 반도체 기판의 상부에 실리콘 산화막, 폴리 실리콘막, 금속층 등을 증착한 후에 포토 리소그래피 공정에서마스킹(masking) 작업을 하여 그 층을 선택적으로 식각하는 공정이 있다. 상기 포토 리소그래피 공정에서의 마스킹 작업에는 포토 레지스트(photo resist)가 사용되는데, 이를 제거하는 포토 레지스트 스트립(strip) 공정, 즉 애싱(ashing) 공정에는 주로 매엽식 CCP(capacitive coupled plasma) 장치, ICP(inductively coupled plasma) 장치, 배치(batch)식 원형 터널 전극을 이용하는 플라즈마 장치 등이 사용된다. 이와 같은 플라즈마 장치에서는, 반응기에 RF(Radio Frequency) 전극을 부착하고 대략 13.56㎒의 주파수를 갖는 RF 파워를 RF 전극에 가하고 이에 의한 플라즈마를 통해 발생하는 O2또는 CF4등의 공정가스의 라디칼을 이용한다. 즉, 반응기 내부에 직접 공정가스의 라디칼을 형성하여 반도체 기판 상의 포토 레지스트 및 폴리머 잔류물(polymer residue)을 제거하게 된다. 그러나, 이렇게 반응기 내부에서 직접 플라즈마를 발생시킬 경우, 비교적 강한 플라즈마로 인해 기판 및 반응기 내부에 이온충돌로 인한 손상(damage)이 발생하게 된다. 이러한 손상의 대표적인 예는, 도전층으로서 구리를 사용하고 층간절연막으로 저유전 절연층을 채용한 반도체 소자의 제조공정에서, 저유전 절연층의 유전상수 증가라는 형태로 나타난다. 이와 같이 플라즈마 손상으로 인해 저유전 절연층의 유전상수가 증가하면 결국 소자의 RC 지연(RC delay)이 심해져서 반도체 소자의 성능에 악영향을 주게 된다.
상기와 같은 플라즈마 손상을 방지하기 위해, 최근에는 원격 플라즈마 (remote plasma)를 이용하는 공정이 개발되었다. 이 방법은, 반응기 내부에서의 플라즈마 직접 발생에 따른 반도체 기판 손상을 방지하기 위해, 반응기에서 소정 거리 이격된 위치에 마련된 라디칼 발생장치, 즉 원격 플라즈마 소스에서 공정가스의 라디칼을 미리 생성시킨 후, 이를 반응기 내부로 도입하여 공정을 행하는 것이다. 이와 같은 원격 플라즈마 이용공정은, 굳이 애싱 및 폴리머 잔류물 제거공정에만 한하지 않고, 다양한 물질층의 식각공정에도 적용되고 있는데 이에 대해서는 한국특허출원 제2001-1018호의 기술 및 미국특허 제4,857,140호에 잘 개시되어 있다. 그러나, 상기 기술에서는 주로 2.45㎓의 마이크로웨이브를 이용하는 방식을 채택하고 있기 때문에 고가의 장비가 필요할 뿐 아니라 장비의 구조도 복잡하다는 문제가 있다. 또한, 한국특허출원 제2001-1018호의 기술에서는, 리모트 플라즈마 발생기에서 제1 공정가스인 N2가스 또는 비활성가스를 플라즈마화하고, 이 플라즈마와 반도체 기판 사이에 제2 공정가스인 HF 등을 공급하여 간접적으로 HF의 라디칼을 형성함으로써 반도체 기판 상의 자연산화막 제거 공정을 행하는 것을 개시하고 있다. 이러한 식각기술은 라디칼을 간접적으로 생성하기 때문에 그 생성률이 낮아서 비교적 식각률이 낮아도 되는 공정, 즉 자연산화막 제거 또는 콘택 식각시 발생한 실리콘 표면손상 제거 등의 공정에 적합할 뿐이며, 높은 식각률이 필요한 식각 공정에는 적용하기 어렵다.
따라서, 본 발명의 기술적 과제는, 마이크로웨이브를 이용하지 않음으로써 비교적 저가이며 간단한 장비로 실행할 수 있는 애싱공정 및 폴리머 잔류물 제거공정을 통해 반도체 소자를 제조하는 방법을 제공하는 것이다.
본 발명의 다른 기술적 과제는, 저유전 절연층의 유전율 상승 없이 애싱공정 및 폴리머 잔류물 제거공정을 진행하여 완성된 반도체 소자의 우수한 특성을 보장할 수 있는 반도체 소자 제조방법을 제공하는 것이다.
본 발명의 또 다른 기술적 과제는, 원격 플라즈마에 의해 형성된 라디칼에 의해 진행하더라도 높은 식각률을 나타내는 식각공정을 통해 반도체 소자를 제조하는 방법을 제공하는 것이다.
도 1a는 본 발명의 주요 공정이 적용되기 전에 기본적인 하부구조를 형성한 상태를 나타낸 단면도;
도 1b는 본 발명에 따른 절연층의 식각공정을 완료한 상태를 나타낸 단면도;
도 1c는 본 발명에 따른 애싱공정을 완료한 상태를 나타낸 단면도; 및
도 2는 본 발명의 방법의 실시에 사용되는 원격 라디칼 발생장치 및 반응기를 개략적으로 나타낸 단면도이다.
상기한 기술적 과제 및 다른 기술적 과제를 해결하기 위한 본 발명의 제1 측면에 따른 반도체 소자 제조방법은: (a) 반도체 기판의 상부에 구리로 이루어진 도전층을 형성하는 단계와; (b) 상기 도전층 상에 절연층을 형성하는 단계와; (c) 상기 절연층 상에 포토 레지스트 패턴을 형성하는 단계와; (d) 상기 포토 레지스트 패턴을 마스크로 사용하여 상기 절연층을 식각함으로써 상기 도전층을 노출시키는 단계와; (e) 상기 (a) 내지 (d) 단계를 거친 반도체 기판을 반응기 내에 위치시키는 단계와; (f) 상기 반응기에서 소정 거리 이격된 반응기의 외부에 마련된 라디칼 공급장치에 공정가스를 넣고, 주파수 400㎑ ∼ 2㎒로 공급되는 RF 파워를 가하여 상기 공정가스의 라디칼을 형성하는 단계와; (g) 상기 라디칼을 라디칼 공급 튜브를 통해 상기 반응기 내부에 도입하여 상기 포토 레지스트 패턴을 제거하는 애싱공정을 진행하는 단계를 구비하는 것을 특징으로 한다.
상기 발명에서, 상기 절연층은 저유전율을 가지는 절연층이며, 상기 (g)의 식각단계 후에 발생하는 폴리머 잔류물을 제거하기 위해, 상기 (g) 단계 이후에: (h) 상기 라디칼 공급장치에 상기 공정가스를 넣고, 주파수 400㎑ ∼ 2㎒로 공급되는 RF 파워를 가하여 상기 공정가스의 라디칼을 형성하는 단계와; (g) 상기 라디칼을 라디칼 공급 튜브를 통해 상기 반응기 내부에 도입하여 상기 폴리머 잔류물을 제거하는 단계를 더 거치는 것이 바람직하다.
이 때, 상기 공정가스가, O2, N2, H2N2, H2, Ar, O3및 CF4로 구성된 군으로부터 선택된 적어도 어느 하나 이상으로 이루어지는 것이 더욱 바람직하다.
상기한 또 다른 기술적 과제를 해결하기 위한 본 발명의 제2 측면에 따른 반도체 소자 제조방법은: (a) 반도체 기판의 상부에 소정의 물질층을 형성하는 단계와; (b) 상기 반도체 기판을 반응기 내에 위치시키는 단계와; (c) 상기 반응기에서 소정 거리 이격된 반응기의 외부에 마련된 라디칼 공급장치에 식각 공정가스를 넣고, 주파수 400㎑ ∼ 2㎒로 공급되는 RF 파워를 가하여 상기 식각 공정가스의 라디칼을 형성하는 단계와; (d) 상기 식각 공정가스의 라디칼을 라디칼 공급 튜브를 통해 상기 반응기 내부에 도입하여 상기 물질층을 식각 제거하는 단계를 구비하는 것을 특징으로 한다.
본 발명에서, 상기 식각 공정가스는, Ar, O2, NF3, H2, H2O, SF6, CFC가스 및 PFC가스로 구성된 군으로부터 선택된 적어도 어느 하나 이상으로 이루어진 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명한다.
본 발명의 방법에 포함된 애싱, 폴리머 잔류물 제거, 식각 공정이 일련의 공정을 통해 실시될 수 있으므로 이를 일련의 도면을 통해 설명하기로 한다.
도 1a는 본 발명의 주요 공정이 적용되기 전에 기본적인 하부구조를 형성한 상태를 나타낸 단면도이다. 도 1a를 참조하면, 반도체 기판(미도시)의 상부에 금속배선 형성용 구리층(100)과 절연층(110)이 순차적으로 형성되어 있고, 절연층(110) 상에는 절연층(110)의 식각을 위한 포토 레지스트 패턴(120)이 형성되어 있다. 여기서, 절연층(110)은 저유전율을 가지는 층간절연막에 해당하는 것으로서 SiOC 등을 그 재질로 이용할 수 있다.
이어서, 도 2에 도시된 바와 같은 원격 라디칼 발생기와 반응기를 이용하여 절연층(110)의 식각을 행한다. 도 2를 참조하면, 그 자체에 냉각수가 순환되어 냉각이 가능한 원격 라디칼 발생장치(210)에 Ar, O2, NF3, H2, H2O, SF6, PFC(CF4, C2F6, C3F8, C4F8) 가스 및 CFC가스로 구성된 군으로부터 선택된 적어도 어느 하나 이상의 가스가 가스공급로(200)를 통해 인입된다. 원격 라디칼 발생장치(210)에 인입된 식각 공정가스는 제1 RF 공급원(230)으로부터 400㎑ ∼ 2㎒로 공급되는 RF 파워를 받아 라디칼 형태로 변환된다. 변환된 식각 공정가스의 라디칼은 라디칼 공급튜브(220)를 따라 반응기(270) 내의 상부에 위치한 라디칼 공급 헤드(240)로 이송된다. 이송된 식각 공정가스의 라디칼은 라디칼 공급 헤드(240)에 형성된 다수의 관통공(미도시)을 통해 화살표 방향(G)에 따라 반응기의 내부로 공급되어, 웨이퍼척(250)에 의해 고정된 반도체 기판(260) 상에 뿌려진다. 이 반도체 기판(260)은 도 1a에 도시된 바와 같은 공정단계를 완료한 것이다. 한편, 웨이퍼 척(250)에도 제2 공급원(232)이 연결되어 있어서 반도체 기판(260)을 충격하는 라디칼의 충격강도를 조절함으로써 식각률을 조절한다. 이와 같이 낮은 주파수인 400㎑ ∼ 2㎒로 공급되는 RF 파워를 이용하는 경우, 마이크로웨이브를 이용하는 경우에 비해 장치를 저가로 제작할 수 있고 장치 자체도 간단한 구조를 가질 수 있다.
이와 같이 절연층(110)의 식각이 완료된 상태를 도 1b에 나타내었다.
이어서, O2, N2, H2N2, H2,O3및 CF4로 구성된 군으로부터 선택된 적어도 하나 이상을 애싱가스로서 이용하고, 상기의 식각공정과 마찬가지로 원격 라디칼을 형성한다. 이 라디칼을 반응기 내에 도입하여 도 1c에 도시된 바와 같이 애싱공정을 완료함으로써 포토 레지스트 패턴을 제거한다.
이와 같은 애싱공정 이후에는 폴리머 잔류물을 제거하거 하기 위해, 동일한 공정을 더 거쳐도 좋다.
한편, 본 발명의 방법에 사용된 식각공정(이하, "본 식각예"라 한다)의 우수성을 입증하기 위해, 동일한 식각공정가스를 사용하고, 반도체 기판에 손상을 가하지 않는 범위의 RF 파워를 인가하여 식각률을 비교한 실험을 행하여 그 결과를 표 1에 나타내었다. 비교 대상은, 마이크로웨이브를 사용한 원격 플라즈마 공급장치(A), 반응기 내부에서 플라즈마를 발생시키는 직접 발생장치(B)이었다. 또한, 본 발명의 방법에 사용된 식각공정의 조건을 최적하기 위한 조건 분류실험(runsplit)도 병행하였다. 식각대상 물질층은 실리콘 옥시나이트라이드층(SiON층)이었으며, 공정가스로는 C3F8에 O2와 Ar을 혼합하여 사용하였다.
표 1을 참조하면, 본 발명의 방법에 사용된 식각공정이 기존의 마이크로웨이브를 사용한 원격 플라즈마 공급장치(A)나 반응기 내부에서 플라즈마를 발생시키는 직접 발생장치(B)보다 우수한 식각률을 나타냄을 알 수 있다. 또한, 종래의 방법을 사용하는 장치들(A, B)에서는 식각가스의 종류에 있어서도 고가인 NF3또는 C2F6를 사용하도록 정해져 있고, 더욱이 이들의 단위시간당 공급량도 높게 설정(대략 1000sccm 이상)하여 공정을 진행하여야 했기 때문에 공정단가가 높았으나, 본 발명의 발명에서는 저가의 식각가스인 C3F8를 낮은 공급량으로 사용하여도 우수한 식각률을 나타내어 공정단가를 낮출 수 있었다. 조건 분류실험에서는, 압력 1.1 Torr, C3F8의 단위시간당 공급량(flow rate)은 600sccm(standard cubic centimeter per minute), O2의 단위시간당 공급량은 1800sccm, Ar의 단위시간당 공급량은 4000sccm, RF 파워는 6.4kW인 경우에 가장 높은 식각률인 30,141(Å/min)을 나타내었다.
| 비교대상 | 압력(Torr) | 식각가스/유량 (sccm) | O2(sccm) | Ar(sccm) | RF 파워(kW) | 식각률(A/min) |
| A | 1.0 | NF3/1100 | 0 | 2000 | 4.0 | 24,336 |
| B | 2.5 | C2F6/1800 | 2000 | 0 | 2.5 | 14,670 |
| 본 식각예 1 | 0.74 | C3F8/400 | 1000 | 2000 | 5.6 | 26,448 |
| 본 식각예 2 | 1.1 | C3F8/600 | 1800 | 4000 | 6.4 | 30,462 |
| 본 식각예 3 | 1.5 | C3F8/600 | 1800 | 4000 | 6.4 | 29,688 |
| 본 식각예 4 | 3.5 | C3F8/600 | 1800 | 6000 | 6.1 | 26,640 |
| 본 식각예 5 | 6.5 | C3F8/600 | 1800 | 6000 | 6.7 | 23,736 |
| 본 식각예 6 | 1.0 | C3F8/600 | 1500 | 4000 | 6.2 | 30,312 |
상기한 바와 같이, 본 발명의 반도체 소자 제조방법에 따르면, 반도체 소자의 배선재료로 최근 사용이 늘어나고 있는 구리층과 그에 대한 저유전 절연막에 적용되는 공정 중에서 포토 레지스트 제거공정 및 폴리머 잔류물 제거공정에서 저유전 절연막의 유전율 상승을 유발하지 않고 공정을 수행할 수 있다. 따라서, 우수한 특성을 가진 반도체 소자를 제공할 수 있다. 또한, 일반적인 식각 공정에도 본 발명의 방법을 적용하면, 반도체 기판에 가하는 손상을 줄이면서 저가의 장비로 식각공정을 수행할 수 있다.
Claims (5)
- (a) 반도체 기판의 상부에 구리로 이루어진 도전층을 형성하는 단계와;(b) 상기 도전층 상에 절연층을 형성하는 단계와;(c) 상기 절연층 상에 포토 레지스트 패턴을 형성하는 단계와;(d) 상기 포토 레지스트 패턴을 마스크로 사용하여 상기 절연층을 식각함으로써 상기 도전층을 노출시키는 단계와;(e) 상기 (a) 내지 (d) 단계를 거친 반도체 기판을 반응기 내에 위치시키는 단계와;(f) 상기 반응기에서 소정 거리 이격된 반응기의 외부에 마련된 라디칼 공급장치에 공정가스를 넣고, 주파수 400㎑ ∼ 2㎒로 공급되는 RF 파워를 가하여 상기 공정가스의 라디칼을 형성하는 단계와;(g) 상기 라디칼을 라디칼 공급 튜브를 통해 상기 반응기 내부에 도입하여 상기 포토 레지스트 패턴을 제거하는 애싱공정을 진행하는 단계;를 구비하는 반도체 소자 제조방법.
- 제1항에 있어서, 상기 절연층이 저유전율을 가지는 절연층이며, 상기 (g)의 식각단계 후에 발생하는 폴리머 잔류물을 제거하기 위해, 상기 (g) 단계 이후에:(h) 상기 라디칼 공급장치에 상기 공정가스를 넣고, 주파수 400㎑ ∼ 2㎒로 공급되는 RF 파워를 가하여 상기 공정가스의 라디칼을 형성하는 단계와;(g) 상기 라디칼을 라디칼 공급 튜브를 통해 상기 반응기 내부에 도입하여 상기 폴리머 잔류물을 제거하는 단계를 더 거치는 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항 또는 제2항에 있어서, 상기 공정가스가, O2, N2, H2N2, H2, Ar, O3및 CF4로 구성된 군으로부터 선택된 적어도 어느 하나 이상으로 이루어지는 것을 특징으로 하는 반도체 소자 제조방법.
- (a) 반도체 기판의 상부에 소정의 물질층을 형성하는 단계와;(b) 상기 반도체 기판을 반응기 내에 위치시키는 단계와;(c) 상기 반응기에서 소정 거리 이격된 반응기의 외부에 마련된 라디칼 공급장치에 식각 공정가스를 넣고, 주파수 400㎑ ∼ 2㎒로 공급되는 RF 파워를 가하여 상기 식각 공정가스의 라디칼을 형성하는 단계와;(d) 상기 식각 공정가스의 라디칼을 라디칼 공급 튜브를 통해 상기 반응기 내부에 도입하여 상기 물질층을 식각 제거하는 단계;를 구비하는 반도체 소자 제조방법.
- 제4항에 있어서, 상기 식각 공정가스가, Ar, O2, NF3, H2, H2O, SF6, CFC가스 및 PFC가스로 구성된 군으로부터 선택된 적어도 어느 하나 이상으로 이루어지는 것을 특징으로 하는 반도체 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0050764A KR100451034B1 (ko) | 2002-08-27 | 2002-08-27 | 반도체 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0050764A KR100451034B1 (ko) | 2002-08-27 | 2002-08-27 | 반도체 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040018778A KR20040018778A (ko) | 2004-03-04 |
| KR100451034B1 true KR100451034B1 (ko) | 2004-10-02 |
Family
ID=37323987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0050764A KR100451034B1 (ko) | 2002-08-27 | 2002-08-27 | 반도체 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100451034B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101392646B1 (ko) * | 2005-09-08 | 2014-05-07 | 램 리써치 코포레이션 | 저유전상수 유전 물질로부터 포토레지스트 및 에칭 후잔여물을 제거하기 위한 가스 혼합물 및 그 사용 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100661373B1 (ko) * | 2004-12-30 | 2006-12-27 | 매그나칩 반도체 유한회사 | 광촉매를 이용한 에싱 방법 및 에싱 장치 |
| KR102031304B1 (ko) * | 2017-10-31 | 2019-11-08 | (주) 엔피홀딩스 | 식각과 애싱 공정이 가능한 기판 처리 챔버, 이를 이용한 기판 처리 장치 및 이를 이용한 기판 처리 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206072A (ja) * | 1991-06-27 | 1993-08-13 | Applied Materials Inc | 誘導ｒｆ結合を用いたプラズマ加工装置とその方法 |
| KR980005754A (ko) * | 1996-06-27 | 1998-03-30 | 김주용 | 고밀도 플라즈마 식각 장치의 운용방법 |
| JPH10154699A (ja) * | 1996-11-25 | 1998-06-09 | Anelva Corp | リモートプラズマ型プラズマ処理装置 |
| JP2000323467A (ja) * | 1999-05-11 | 2000-11-24 | Nippon Asm Kk | 遠隔プラズマ放電室を有する半導体処理装置 |
| KR20020040445A (ko) * | 2000-11-24 | 2002-05-30 | 윤종용 | 플라즈마 전처리모듈을 구비한 장치에서의 반도체소자의제조방법 |
-
2002
- 2002-08-27 KR KR10-2002-0050764A patent/KR100451034B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206072A (ja) * | 1991-06-27 | 1993-08-13 | Applied Materials Inc | 誘導ｒｆ結合を用いたプラズマ加工装置とその方法 |
| KR980005754A (ko) * | 1996-06-27 | 1998-03-30 | 김주용 | 고밀도 플라즈마 식각 장치의 운용방법 |
| JPH10154699A (ja) * | 1996-11-25 | 1998-06-09 | Anelva Corp | リモートプラズマ型プラズマ処理装置 |
| JP2000323467A (ja) * | 1999-05-11 | 2000-11-24 | Nippon Asm Kk | 遠隔プラズマ放電室を有する半導体処理装置 |
| KR20020040445A (ko) * | 2000-11-24 | 2002-05-30 | 윤종용 | 플라즈마 전처리모듈을 구비한 장치에서의 반도체소자의제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101392646B1 (ko) * | 2005-09-08 | 2014-05-07 | 램 리써치 코포레이션 | 저유전상수 유전 물질로부터 포토레지스트 및 에칭 후잔여물을 제거하기 위한 가스 혼합물 및 그 사용 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040018778A (ko) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1042796B1 (en) | Improved techniques for etching an oxide layer | |
| US8664124B2 (en) | Method for etching organic hardmasks | |
| KR102083680B1 (ko) | 유기 하드마스크들을 에칭하는 방법 | |
| KR100718072B1 (ko) | 기판의 실리콘층에 직통으로 접촉홀을 형성하기 위한 방법 | |
| US20090056875A1 (en) | Enhanced stripping of low-K films using downstream gas mixing | |
| KR101032831B1 (ko) | 챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마에칭 및 포토레지스트 스트립 프로세스 | |
| JP2013030778A (ja) | 二層レジストプラズマエッチングの方法 | |
| US7030028B2 (en) | Etching method | |
| WO1999067817A1 (en) | Silicon trench etching using silicon-containing precursors to reduce or avoid mask erosion | |
| WO2002065512A2 (en) | Process for etching organic low-k materials | |
| JP2008545253A (ja) | 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法 | |
| KR100500932B1 (ko) | 비아 콘택 식각 후의 감광막 제거 및 건식 세정 방법 | |
| KR100595090B1 (ko) | 포토레지스트 마스크를 사용한 개선된 엣칭방법 | |
| US6647994B1 (en) | Method of resist stripping over low-k dielectric material | |
| KR100451034B1 (ko) | 반도체 소자 제조방법 | |
| US7202177B2 (en) | Nitrous oxide stripping process for organosilicate glass | |
| KR101276043B1 (ko) | 아산화질소를 사용하는 에치백 프로세스 | |
| US6727185B1 (en) | Dry process for post oxide etch residue removal | |
| US20020106902A1 (en) | Etching process for organic anti-reflective coating | |
| KR100702729B1 (ko) | 유도-연결된 플라즈마 공정 시스템에서 고애스펙트비의미세 접점 에칭 공정 | |
| KR100395663B1 (ko) | ＳｉＬＫ 이중 다마신 공정 | |
| JP2002289588A (ja) | 金属膜のパターンニング方法 | |
| KR20030093419A (ko) | 반도체 소자의 식각 저지층 식각방법 | |
| KR20030052168A (ko) | 반도체 소자의 금속 배선 패턴 방법 | |
| KR19980021004A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120710 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130710 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20141022 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150921 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |