KR100449264B1 - 디지털 신호 처리기의 버퍼 - Google Patents

디지털 신호 처리기의 버퍼 Download PDF

Info

Publication number
KR100449264B1
KR100449264B1 KR1019970022761A KR19970022761A KR100449264B1 KR 100449264 B1 KR100449264 B1 KR 100449264B1 KR 1019970022761 A KR1019970022761 A KR 1019970022761A KR 19970022761 A KR19970022761 A KR 19970022761A KR 100449264 B1 KR100449264 B1 KR 100449264B1
Authority
KR
South Korea
Prior art keywords
digital signal
buffer
stored
decoded
storage means
Prior art date
Application number
KR1019970022761A
Other languages
English (en)
Other versions
KR19990000093A (ko
Inventor
이상민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970022761A priority Critical patent/KR100449264B1/ko
Publication of KR19990000093A publication Critical patent/KR19990000093A/ko
Application granted granted Critical
Publication of KR100449264B1 publication Critical patent/KR100449264B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

본 발명은 디지털 신호 처리기에서 입력 및 출력 데이터를 저장하고, 또한 데이터를 프로세싱할 때 사용되는 버퍼의 개수 및 크기를 최소화할 수 있는 디지털 신호 처리기의 버퍼에 관한 것으로, 외부로부터 입력된 아날로그 신호를 디지털 신호로 변환하는 수단과, 외부로부터 입력된 디지털 신호를 디코딩하는 수단과, 상기 변환된 디지털 신호 및 디코딩된 디지털 신호를 저장하는 저장 수단과, 상기 저장된 디지털 신호를 엔코딩하여 출력하는 수단과, 상기 디코딩되어 저장된 디지털 신호를 아날로그 신호로 변환하는 수단을 구비하고, 상기 저장 수단은 제 1 저장 수단 및 제 2 저장 수단을 포함하며, 상기 변환된 디지털 신호 및 상기 디코딩된 디지털 신호는 상기 제 1 및 제 2 저장 수단에 교차적으로 저장된다. 이와 같은 디지털 신호 처리기의 버퍼에 의해서, 디지털 신호 처리기에서 입력 및 출력 데이터를 저장하고, 또한 데이터를 프로세싱할 때 사용되는 버퍼의 개수 및 크기를 최소화할 수 있다.

Description

디지털 신호 처리기의 버퍼{A BUFFER OF DIGITAL SIGNAL PROCESSOR}
본 발명은 디지털 신호 처리기(Digital Signal Processor, 이하 'DSP'라 함)에 관한 것으로, 좀 더 구체적으로는, DSP에서 입력 및 출력 데이터를 저장하고, 또한 데이터를 프로세싱(processing)할 때 사용되는 버퍼의 개수 및 크기를 최소화할 수 있는 디지털 신호 처리기의 버퍼에 관한 것이다.
디지털 신호 처리기에서 전송 데이터를 샘플링(sampling)하는 방법은 크게, 전송 데이터를 하나씩 샘플링하는 샘플 바이 샘플(sample by sample)방법과 사용자의 설정치에 따라 블록(block)단위로 데이터를 버퍼(buffer)에 저장한 후 블록 전체를 일시에 샘플링하는 방법이 있다.
이때, 블록 데이터(block data)를 압축 또는 복원하여 전송하기 위해서는 외부로부터 입력되어 디지털 신호로 변환된(Analog to Digital) 입력 데이터를 저장할 버퍼(input buffer)와, 아날로그 신호로 변환하여(digital to analog) 출력될 디코딩(decoding)된 디지털 신호가 저장되는 버퍼(output buffer)와, 그리고 데이터를 처리할 버퍼(processing buffer)가 필요하다.
따라서, 예컨대 전화기를 이용한 음성 송수신에 있어서 풀 듀플렉스(full duplex) 통신 즉, 쌍방향 통신을 하기 위해서는 샘플링되는 블록과 동일한 크기를 갖는 버퍼가 적어도 네 개가 필요하고, 또한 입출력 버퍼와 프로세싱 버퍼간의 데이터 트랜스퍼(data transfer)를 필요로한다.
상술한 문제점을 해결하기 위해 제안된 본 발명은, 디지털 신호 처리기에서 입력 및 출력 데이터를 저장하고, 또한 데이터를 프로세싱할 때 사용되는 버퍼의 개수 및 크기를 최소화할 수 있는 디지털 신호 처리기의 버퍼를 제공하는 데 그 목적이 있다.
도 1A 및 도 1B는 본 발명의 실시예에 따른 디지털 신호 처리기의 버퍼 및 그 사용 방법을 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호 설명
10 : 아날로그/디지털 변환부 12 : 디지털/아날로그 변환부
14 : 서큘러 버퍼 16 : 엔코더
18 : 전송 패킷 20 : 디코더
22 : 수신 패킷
(구성)
상술한 바와 같은 목적을 달성하기 위한 본 발명에 의하면, 디지털 신호 처리기의 버퍼는, 외부로부터 입력된 아날로그 신호를 디지털 신호로 변환하는 수단과, 외부로부터 입력된 디지털 신호를 디코딩하는 수단과, 상기 변환된 디지털 신호 및 디코딩된 디지털 신호를 저장하는 저장 수단과, 상기 변환하여 저장된 디지털 신호를 엔코딩하여 출력하는 수단과, 상기 디코딩되어 저장된 디지털 신호를 아날로그 신호로 변환하는 수단을 구비하고; 기 저장 수단은 제 1 저장 수단 및 제 2 저장 수단을 포함하고; 상기 변환된 디지털 신호 및 상기 디코딩된 디지털 신호는 상기 제 1 및 제 2 저장 수단에 교차적으로 저장된다.
이 장치의 바람직한 실시예에 있어서, 상기 제 1 및 제 2 저장 수단은 서큘러 버퍼이다.
이 장치의 바람직한 실시예에 있어서, 상기 서큘러 버퍼는 적어도 두 개 이상이다.
이 장치의 바람직한 실시예에 있어서, 상기 제 1 저장 수단에는 변환된 디지털 신호가 저장되고, 상기 제 2 저장 수단에는 디코딩된 디지털 신호가 저장된다.
이 장치의 바람직한 실시예에 있어서, 상기 제 1 저장 수단에는 디코딩된 디지털 신호가 저장되고, 상기 제 2 저장 수단에는 변환된 디지털 신호가 저장된다.
(작용)
이와 같은 디지털 신호 처리기의 버퍼에 의해서, DSP에서 입력 및 출력 데이터를 저장하고, 또한 데이터를 프로세싱할 때 사용되는 버퍼의 개수 및 크기를 최소화할 수 있다.
(실시예)
이하, 본 발명의 바람직한 실시예를 첨부 도면 도 1A 및 도 1B에 의거해서상세히 설명한다.
도 1A 및 도 1B에는 본 발명의 실시예에 따른 디지털 신호 처리기의 구성이 개략적으로 도시되어 있다.
도 1에서, 참조 번호 10은 아날로그/디지털 변환부(A/D converter)를 나타내고, 12는 디지털/아날로그 변환부(D/A converter)를 나타내고, 14는 송수신되는 전송 데이터의 저장부를 나타내고, 16은 엔코더(encoder)를 나타내고, 20은 디코더(decoder)를 나타내고, 18 및 22는 각각 전송 패킷과 수신 패킷을 나타낸다. 이때, 상기 데이터 저장부(14)는 서큘러 버퍼(circular buffer)를 제 1 및 제 2 의 두 저장 영역(14a, 14b)으로 분할한 것으로서 그 각각은 전송 데이터의 입력 및 출력, 그리고 프로세싱 버퍼로서 동작한다.
상술한 바와 같은 구성을 갖는 디지털 신호 처리기의 데이터 전송 동작 및 버퍼의 사용 방법을 도 1A 및 도 1B를 참조하여 상세히 설명하면 다음과 같다. 여기에서는 전화기에서 음성 데이터를 송수신하는 쌍방향 통신을 예로서 설명한다.
먼저, 송신하고자 하는 음성 데이터 즉, 아날로그 신호는 아날로그/디지털 변환부(10)에 의해 디지털 신호로 변환되어 제 1 저장부(14a)에 저장된다. 그리고, 이때, 상기 제 2 저장부(14b)에는 상대방으로부터 수신받은 디지털 신호가 수신 패킷(22)을 거친 후, 디코더(20)에 의해 디코딩된 데이터가 저장된다.
다음, 상기 제 2 저장부(14b)에 저장되어 있는 디지털 신호는 디지털/아날로그 변환부(12)에 의해 아날로그 신호로 변환되어 출력되고, 상기 제 1 저장부(14a)에 저장된 데이터는 제 2 저장부(14b)로 옮겨져 저장되므로 상기 제 1 저장부(14a)에는 데이터가 저장되어 있지 않다.
이때, 상기 제 1 저장부(14a)에는 다시 상대방으로부터 수신된 디지털 신호가 디코딩되어 저장되고, 제 2 저장부(14b)로 옮겨져 저장된 신호는 엔코더(16) 및 전송 패킷(18)을 거쳐 송신된다.
이어서, 상기 제 1 저장부(14a)에 디코딩되어 저장된 데이터가 아날로그 신호로 변환되어 출력되면, 상기 제 1 저장부(14a)에는 다시 상기 아날로그/디지털 변환부(10)에 의해 디지털 신호로 변환된 송신용 데이터가 저장된다. 그리고, 상기 제 2 저장부(14b)에는 다시 상대방으로부터 수신받아 디코딩된 디지털 신호가 저장된다.
이와 같은 송신 데이터 및 수신 데이터는 상기 제 1 및 제 2 저장부(14a, 14b)에 교차하여 저장되고, 상기 서큘러 버퍼(14)는 사용자가 샘플링하고자 하는 블록 단위 보다 적어도 두 배의 크기를 갖는다.
상술한 바와 같은 디지털 신호 처리기의 버퍼에 의해서, DSP에서 입력 및 출력 데이터를 저장하고, 또한 데이터를 프로세싱할 때 사용되는 버퍼의 개수 및 크기를 최소화할 수 있다.

Claims (5)

  1. 외부로부터 입력된 아날로그 신호를 디지털 신호로 변환하는 수단과, 외부로부터 입력된 디지털 신호를 디코딩하는 수단과, 상기 변환된 디지털 신호 및 디코딩된 디지털 신호를 저장하는 저장 수단과, 상기 변환하여 저장된 디지털 신호를 엔코딩하여 출력하는 수단과, 상기 디코딩되어 저장된 디지털 신호를 아날로그 신호로 변환하는 수단을 구비하고;
    상기 저장 수단은 제 1 저장 수단 및 제 2 저장 수단을 포함하고;
    상기 변환된 디지털 신호 및 상기 디코딩된 디지털 신호는 상기 제 1 및 제 2 저장 수단에 교차적으로 저장되는 것을 특징으로 하는 디지털 신호 처리기의 버퍼.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 저장 수단은 서큘러 버퍼인 것을 특징으로 하는 디지털 신호 처리기의 버퍼.
  3. 제 2 항에 있어서,
    서큘러 버퍼는 적어도 두 개 이상인 것을 특징으로 하는 디지털 신호 처리기의 버퍼.
  4. 제 1 항에 있어서,
    상기 제 1 저장 수단에는 변환된 디지털 신호가 저장되고, 상기 제 2 저장 수단에는 디코딩된 디지털 신호가 저장되는 것을 특징으로 하는 디지털 신호 처리기의 버퍼.
  5. 제 1 항에 있어서,
    상기 제 1 저장 수단에는 디코딩된 디지털 신호가 저장되고, 상기 제 2 저장 수단에는 변환된 디지털 신호가 저장되는 것을 특징으로 하는 디지털 신호 처리기의 버퍼.
KR1019970022761A 1997-06-02 1997-06-02 디지털 신호 처리기의 버퍼 KR100449264B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970022761A KR100449264B1 (ko) 1997-06-02 1997-06-02 디지털 신호 처리기의 버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970022761A KR100449264B1 (ko) 1997-06-02 1997-06-02 디지털 신호 처리기의 버퍼

Publications (2)

Publication Number Publication Date
KR19990000093A KR19990000093A (ko) 1999-01-15
KR100449264B1 true KR100449264B1 (ko) 2005-01-27

Family

ID=37366785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970022761A KR100449264B1 (ko) 1997-06-02 1997-06-02 디지털 신호 처리기의 버퍼

Country Status (1)

Country Link
KR (1) KR100449264B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4447873A (en) * 1977-09-13 1984-05-08 Westinghouse Electric Corp. Input-output buffers for a digital signal processing system
JPH03179922A (ja) * 1989-12-08 1991-08-05 Nec Corp ディジタル信号の復号化装置
JPH03254525A (ja) * 1990-03-05 1991-11-13 Sony Corp ディジタル信号処理装置
KR960006331A (ko) * 1994-07-27 1996-02-23 이헌조 무선통신기능을 내장한 통신용 디에스피(dsp)회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4447873A (en) * 1977-09-13 1984-05-08 Westinghouse Electric Corp. Input-output buffers for a digital signal processing system
JPH03179922A (ja) * 1989-12-08 1991-08-05 Nec Corp ディジタル信号の復号化装置
JPH03254525A (ja) * 1990-03-05 1991-11-13 Sony Corp ディジタル信号処理装置
KR960006331A (ko) * 1994-07-27 1996-02-23 이헌조 무선통신기능을 내장한 통신용 디에스피(dsp)회로

Also Published As

Publication number Publication date
KR19990000093A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
JP3013563B2 (ja) ディジタル移動無線機
KR100449264B1 (ko) 디지털 신호 처리기의 버퍼
JP2867657B2 (ja) 三者通話ｐｃｍ音声符号化装置
KR20090026445A (ko) 무선 인터폰 시스템
JP2847612B2 (ja) セル組立・分離装置
JPH04258084A (ja) 符号則変換装置
JPH02174330A (ja) 音声パケット通信システムの多重信号処理回路
KR920022917A (ko) 원거리 가입자수용을 위한 인터페이스 회로
KR0163717B1 (ko) 영상전화기의 음성부복호화기
JPH06350724A (ja) 通信制御装置
SU1123045A1 (ru) Устройство дл передачи телеметрической информации со сжатием
JPH0746570A (ja) マルチ画面表示システム
JP2630071B2 (ja) データ送受信方式
KR980007006A (ko) 통신 속도 향상을 위한 하이레벨 데이터 링크제어절차 제어장치
KR200170149Y1 (ko) 데이터 송수신 장치
KR920014299A (ko) 64/56 Kbps비트 속도 변환회로
KR950005067A (ko) 디지탈 간이 교환기의 음량 조절 시스템
KR950016059A (ko) 티1(t1) 전송로를 이용한 에이치.디.엘.씨(hdlc) 통신 시스템
KR950005032A (ko) 영상 기기의 영상 전송 장치
JPH0758804A (ja) 音声・データ複合通信方式及び装置
KR980012958A (ko) 디지탈휴대폰 또는 pcs단말기의 데이터통신용 장치
JP2005323029A (ja) 非同期音声通信用ゲートウエイ装置
JPS63180268A (ja) フアクシミリ装置
KR930001613A (ko) 전송 장치의 루프백 제어회로
KR950004862A (ko) 팩시밀리 통신처리 서비스 접속장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee