KR100449177B1 - 고전압검출회로 - Google Patents
고전압검출회로 Download PDFInfo
- Publication number
- KR100449177B1 KR100449177B1 KR1019970079320A KR19970079320A KR100449177B1 KR 100449177 B1 KR100449177 B1 KR 100449177B1 KR 1019970079320 A KR1019970079320 A KR 1019970079320A KR 19970079320 A KR19970079320 A KR 19970079320A KR 100449177 B1 KR100449177 B1 KR 100449177B1
- Authority
- KR
- South Korea
- Prior art keywords
- high voltage
- pad
- output terminal
- output
- node
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16528—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values using digital techniques or performing arithmetic operations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 고전압 검출 회로에 관한 것으로, 반도체 소자의 테스트에 사용되는 고전압 검출 회로에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
반도체 소자의 패드에 고전압이 장시간 인가되므로써 발생되는 패드의 손실을 방지하기 위한 목적을 가진다.
3. 발명의 해결 방법의 요지
패드에 고전압이 인가되는 순간 고전압 검출부에서는 이를 검출하여 래치부로 단위 펄스신호를 출력하고 래치부에서는 리세트 신호가 입력되기 전까지 고전위의 신호가 출력되도록 한다.
4. 발명의 중요한 용도
반도체 소자의 테스트에 사용이 가능하다.
Description
본 발명은 고전압 검출 회로에 관한 것으로, 특히 반도체 소자를 테스트하는 과정에서 계속적인 고전압의 인가로 인한 패드의 손실을 방지할 수 있도록 한 고전압 검출 회로에 관한 것이다.
일반적으로 반도체 소자를 제조한 후 노출된 패드(Pad)에 직접 바이어스 전압을 인가하여 소자의 동작을 테스트한다. 이때 패드에 인가되는 전압의 레벨을 검출하여 이를 테스트 수행의 명령으로 사용하는 경우가 있는데, 이때 패드에 인가되는 고전압을 검출하기 위하여 고전압 검출 회로를 사용한다.
종래의 고전압 검출 회로는 도 1에 도시된 바와 같이 입력단자(IN)와 접속된 패드에 일정 레벨 이상의 고전압이 인가되는 동안 출력단자(OUT)를 통해 고전위의 신호가 계속적으로 출력되도록 구성된다. 이는 패드에 고전압이 인가되는 동안 고전압 검출 회로로부터 고전위의 신호가 계속적으로 출력되어야만 계속적인 명령의 수행이 가능하기 때문인데, 명령의 계속적인 실행을 위해 패드에 계속적으로 고전압을 인가함에 따라 스트레스(Stress)로 인한 패드의 손실이 발생된다.
따라서 본 발명은 패드에 고전압이 인가되는 순간 고전압 검출부에서는 이를 검출하여 래치부로 단위 펄스신호를 출력하고 래치부에서는 리세트 신호가 입력되기 전까지 고전위의 신호가 출력되도록 하므로써 상기한 단점을 해소할 수 있는 고전압 검출 회로를 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 패드에 인가되는 전압을 입력단자를 통해 전달받고, 상기 패드에 인가된 전압이 일정 레벨 이상인 경우 출력단자를 통해 단위 펄스신호를 출력하는 고전압 검출부와, 상기 고전압 검출부로부터 출력된 단위 펄스신호를 입력받고, 리세트 신호가 입력되기 전까지 계속적으로 출력단자를 통해 고전위 신호를 출력하는 래치부로 이루어진 것을 특징으로 하며, 상기 래치부는 제 1 노드 및 제 2 노드간에 접속된 제 1 인버터와, 상기 제 2 노드 및 접지간에 접속되며, 게이트가 상기 고전압 검출부의 출력단자에 접속된 트랜지스터와, 입력단자를 통해 제 1 리세트 신호 및 제 2 리세트 신호를 각각 입력받는 제 1 논리 게이트와, 입력단자가 상기 제 1 논리 게이트의 출력단자에 접속된 제 4 인버터와,입력단자가 상기 제 4 인버터의 출력단자 및 상기 제 2 노드에 각각 접속되며, 출력단자가 상기 제 1 노드에 접속된 제 2 논리 게이트와, 상기 제 1 노드 및 출력단자간에 직렬 접속된 제 2 및 제 3 인버터로 이루어진 것을 특징으로 한다.
도 1은 종래의 고전압 검출 회로를 설명하기 위한 블록도.
도 2는 본 발명에 따른 고전압 검출 회로를 설명하기 위한 블록도.
도 3은 도 2에 도시된 래치부의 상세 회로도.
도 4는 본 발명에 따른 고전압 검출 회로의 동작을 설명하기 위한 타이밍도.
<도면의 주요 부분에 대한 부호의 설명>
1 및 11: 고전압 검출부 12: 래치부
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 고전압 검출 회로를 설명하기 위한 블록도로서,
본 발명에 따른 고전압 검출 회로는 패드에 인가되는 전압을 입력단자(IN)를 통해 전달받고 상기 패드에 인가된 전압이 일정 레벨 이상인 경우 출력단자(OUT1)를 통해 단위 펄스신호를 출력하는 고전압 검출부(11)와, 상기 고전압 검출부(11)로부터 출력되는 단위 펄스신호를 입력받으며 리세트 신호가 입력되기 전까지 계속적으로 출력단자(OUT2)를 통해 고전위 신호를 출력하는 래치부(12)로 구성된다.
상기 래치부(12)는 제 1 노드(K1) 및 제 2 노드(K2)간에 제 1 인버터(I1)가 접속되며, 상기 제 2 노드(K2) 및 접지간에는 게이트가 상기 고전압 검출부(11)의 출력단자(OUT1)에 접속된 트랜지스터(Q)가 접속된다. 그리고 입력단자를 통해 제 1 리세트 신호(PURST) 및 제 2 리세트 신호(RST)를 각각 입력받는 제 1 논리 게이트(G1)의 출력단자는 제 4 인버터(I4)의 입력단자에 접속되며, 입력단자가 상기 제 4 인버터(I4)의 출력단자 및 상기 제 2 노드(K2)에 각각 접속된 제 2 논리 게이트(G2)의 출력단자는 상기 제 1 노드(K1)에 접속된다. 여기서 상기 제 1 및 제 2 논리 게이트(G1 및 G2)는 노아(NOR) 게이트로 구성된다. 또한, 상기 제 1 노드(K1) 및 출력단자(OUT2)간에는 제 2 및 제 3 인버터(I2 및 I3)가 직렬 접속된다. 그러면 도 4를 참조하여 상기와 같이 구성된 고전압 검출 회로의 동작을 설명하면 다음과 같다.
먼저, 상기 도 4의 시간(t1)은 동작 대기 상태를 나타내며, 시간(t2)는 상기 제 1 리세트 신호(PURST) 및 제 2 리세트 신호(RST)에 의한 상기 래치부(12)의 초기화 동작을 나타낸다. 참고적으로 테스트하고자 하는 반도체 소자에 전원 전압이 처음 공급된 후에는 상기 래치부(12)의 초기화를 위해 상기 제 1 리세트 신호(PURST)가 고전위 상태로 입력되어야 하고, 테스트 과정에서 상기 래치부(12)가 재 초기화되기 위해서는 상기 제 2 리세트 신호(RST)가 고전위 상태로 입력되어야 한다.
상기와 같이 상기 래치부(12)의 초기화가 완료되면 제조된 반도체 소자를 테스트하기 위하여 패드에 고전압을 인가한다. 이때 입력단자(IN)가 상기 패드에 접속된 상기 고전압 검출부(11)는 출력단자(OUT1)를 통해 고전위의 단위 펄스신호를 상기 래치부(12)로 출력한다(시간(t4)). 그러면 상기 고전위의 단위 펄스신호를 입력받은 상기 래치부(12)의 상기 트랜지스터(Q)는 턴-온되고, 이에 의해 상기 제 2 노드(K2)는 저전위 상태가 된다. 그리고 이에 따라 상기 제 2 논리 게이트(G2)의 출력단자는 고전위 상태를 유지하게 되며, 상기 제 1 인버터(I1)에 의해 상기 제 1 노드(K1)는 고전위 상태로 래치된다. 즉, 시간(t5)동안 상기 패드에 고전압이 인가되지 않아도 상기 제 1 노드(K1)가 고전위 상태로 래치되기 때문에 상기 래치부(12)의 출력단자(OUT2)를 통해 계속적으로 고전위의 전압이 출력된다. 이때 상기 제 1 노드(K1) 및 출력단자(OUT2)간에 접속된 상기 제 2 및 제 3 인버터(I2및 I3)는 상기 제 1 노드(K1)에 인가된 전압을 증폭하여 상기 출력단자(OUT2)로 전달하는 역할을 한다.
상기와 같이 상기 래치부(12)의 출력단자(OUT2)를 통해 고전위 전압이 출력되는 동안 설정된 테스트의 실행이 완료되면, 즉, 시간(t6)가 되면 상기 제 2 리세트 신호(RST)가 고전위 상태로 입력되는데, 이에 의해 상기 제 1 논리 게이트(G1)의 출력단자는 저전위 상태가 되고 상기 제 4 인버터(I4)의 출력단자는 고전위 상태가 되어 상기 제 2 논리 게이트(G2)의 출력단자인 상기 제 1 노드(K1)는 저전위 상태로 천이된다. 참고적으로, 상기 시간(t2 및 t6)은 상기 제 1 노드(K1)의 전위가 충분한 저전위 상태가 될 수 있도록 설정되어야 하고, 상기 시간(t4)은 상기 제 2 노드(K2)의 전위가 충분한 저전위 상태가 될 수 있도록 설정되어야 한다.
상술한 바와 같이 본 발명은 패드에 고전압이 인가되는 순간 고전압 검출부에서 이를 검출하여 래치부로 단위 펄스신호를 출력하도록 하고 상기 래치부에서는 리세트 신호가 입력되기 전까지 고전위의 신호가 출력되도록 한다. 그러므로 본 발명에 따른 고전압 검출 회로를 이용하여 반도체 소자의 동작을 테스트하는 경우 상기 시간(t4)동안만 일시적으로 패드에 고전압을 인가하기만 하여도 상기 고전압 검출 회로의 출력단자를 통해 계속적으로 고전압이 출력되기 때문에 테스트가 계속적으로 실행될 수 있다. 따라서 테스트 명령이 실행되는 동안 계속적으로 패드에 고전압이 인가되지 않도록 하므로써 스트레스로 인한 패드의 손실이 방지되며, 테스트 명령의 실행동안 고전압의 전위가 변동되더라도 안정된 테스트가 수행될 수 있다.
Claims (3)
- 고전압 검출 회로에 있어서,패드에 인가되는 전압을 입력 단자를 통해 전달받고, 상기 패드에 인가된 전압이 일정 레벨 이상인 경우 출력 단자를 통해 단위 펄스 신호를 출력하는 고전압검출부와,제 1 리셋트 신호에 따라 초기화되고, 상기 고전압 검출부로부터 출력된 단위 펄스 신호에 따라 고전위 신호가 출력되며, 제 2 리셋 신호에 따라 재초기화되는 래치부로 이루어진 것을 특징으로 하는 고전압 검출 회로.
- 제 1 항에 있어서, 상기 래치부는 제 1 및 제 2 노드간에 접속된 제 1 인버터;상기 제 2 노드 및 접지간에 접속되며, 게이트가 상기 고전압 검출부의 출력단자에 접속된 트랜지스터;입력 단자를 통해 상기 제 1 리세트 신호 및 제 2 리세트 신호를 각각 입력받는 제 1 논리 게이트;입력 단자가 상기 제 1 논리 게이트의 출력 단자에 접속된 제 4 인버터:입력 단자가 상기 제 4 인버터의 출력 단자 및 상기 제 2 노드에 각각 접속되며, 출력 단자가 상기 제 1 노드에 접속된 제 2 논리 게이트; 및상기 제 1 노드 및 출력 단자간에 직렬 접속된 제 2 및 제 3 인버터로 이루어진 것을 특징으로 하는 고전압 검출 회로.
- 제 2 항에 있어서, 상기 제 1 및 제 2 논리 게이트는 노아 게이트로 이루어진 것을 특징으로 하는 고전압 검출 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970079320A KR100449177B1 (ko) | 1997-12-30 | 1997-12-30 | 고전압검출회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970079320A KR100449177B1 (ko) | 1997-12-30 | 1997-12-30 | 고전압검출회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990059123A KR19990059123A (ko) | 1999-07-26 |
| KR100449177B1 true KR100449177B1 (ko) | 2005-01-13 |
Family
ID=37366777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970079320A KR100449177B1 (ko) | 1997-12-30 | 1997-12-30 | 고전압검출회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100449177B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100535044B1 (ko) * | 2003-02-13 | 2005-12-07 | 주식회사 하이닉스반도체 | 전압 펌프 회로 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04147074A (ja) * | 1990-10-09 | 1992-05-20 | Nec Yamagata Ltd | 半導体装置の試験信号発生回路 |
| JPH05190680A (ja) * | 1992-01-13 | 1993-07-30 | Nec Yamagata Ltd | 半導体装置の試験信号発生回路 |
| KR950015742A (ko) * | 1993-11-08 | 1995-06-17 | 김광호 | 반도체 집적회로의 고전압 검출회로 |
| KR19980702129A (ko) * | 1995-02-10 | 1998-07-15 | 데릴 디. 라이너슨 | 메모리 검사 모드 동작 진입 및 실행 장치 |
-
1997
- 1997-12-30 KR KR1019970079320A patent/KR100449177B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04147074A (ja) * | 1990-10-09 | 1992-05-20 | Nec Yamagata Ltd | 半導体装置の試験信号発生回路 |
| JPH05190680A (ja) * | 1992-01-13 | 1993-07-30 | Nec Yamagata Ltd | 半導体装置の試験信号発生回路 |
| KR950015742A (ko) * | 1993-11-08 | 1995-06-17 | 김광호 | 반도체 집적회로의 고전압 검출회로 |
| KR19980702129A (ko) * | 1995-02-10 | 1998-07-15 | 데릴 디. 라이너슨 | 메모리 검사 모드 동작 진입 및 실행 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990059123A (ko) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6204703B1 (en) | Power on reset circuit with power noise immunity | |
| KR20000046216A (ko) | 반도체 소자의 제어 신호 입력 회로 | |
| CN105281719B (zh) | 高速时脉比较器与其方法 | |
| US6064233A (en) | Semiconductor integrated circuit measuring current to test damaged transistor | |
| KR100449177B1 (ko) | 고전압검출회로 | |
| KR0167680B1 (ko) | 반도체 메모리 장치의 내부전원전압 발생회로 | |
| KR960027317A (ko) | 반도체 메모리장치의 데이타 출력 버퍼회로 | |
| KR940006257A (ko) | 전류삭감회로 | |
| JPH09294062A (ja) | 入力回路 | |
| KR100247221B1 (ko) | 테스트모드 활성화회로 | |
| KR100237755B1 (ko) | 논리회로의 스턱 오픈 고장 검출회로 | |
| KR100231430B1 (ko) | 반도체 메모리소자의 데이터출력 버퍼회로 | |
| KR100618687B1 (ko) | 파워업 리셋 회로 | |
| US20230086329A1 (en) | Schmitt trigger with pull-up transistor | |
| KR0176192B1 (ko) | 반도체 메모리 장치의 오류검출정정회로의 디세이블회로 | |
| KR100399771B1 (ko) | 반도체 메모리 장치의 불량 제품 동작 불능 유도 회로 | |
| KR100223740B1 (ko) | 반도체장치의 클럭동기회로 | |
| US6949960B2 (en) | Semiconductor integrated circuit comprising functional modes | |
| KR100596872B1 (ko) | 내부전원전압 발생장치의 레벨 튜닝 회로 | |
| JPH10253710A (ja) | 半導体装置及びその測定方法 | |
| KR100554831B1 (ko) | 테스트 모드 회로 및 테스트 방법 | |
| KR100210858B1 (ko) | 집적 회로 | |
| KR100256817B1 (ko) | 반도체 메모리 소자의 다이나믹 버퍼 회로 | |
| JPH09214296A (ja) | 半導体装置のシュミット入力バッファ回路とその検査方法 | |
| KR100286321B1 (ko) | 라스신호 입력 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |