KR100448613B1 - 왜곡 보정 회로 및 표시 장치 - Google Patents

왜곡 보정 회로 및 표시 장치 Download PDF

Info

Publication number
KR100448613B1
KR100448613B1 KR10-2001-0069678A KR20010069678A KR100448613B1 KR 100448613 B1 KR100448613 B1 KR 100448613B1 KR 20010069678 A KR20010069678 A KR 20010069678A KR 100448613 B1 KR100448613 B1 KR 100448613B1
Authority
KR
South Korea
Prior art keywords
circuit
sawtooth wave
voltage
vertical
vertical sawtooth
Prior art date
Application number
KR10-2001-0069678A
Other languages
English (en)
Other versions
KR20020036749A (ko
Inventor
기따무라마사히로
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20020036749A publication Critical patent/KR20020036749A/ko
Application granted granted Critical
Publication of KR100448613B1 publication Critical patent/KR100448613B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
    • H04N3/2335—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements with calculating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Details Of Television Scanning (AREA)

Abstract

회로 규모의 감축을 도모하면서 상하 비대칭의 왜곡을 보정하는 왜곡 보정 회로 및 표시 장치의 제공을 목적으로 한다.
수직 톱니파 Vsaw를 입력하고, 수직 톱니파의 전압과, 수직 소인 방향의 화면 중앙에 대응하는 수직 톱니파의 전압으로 설정되어 있는 기준 전압 Vref와의 대소를 비교하는 비교 회로(10)와, 수직 톱니파와 상기 기준 전압으로부터 상기 수직 톱니파 전압과 상기 기준 전압의 차분의 포물선파를 생성하는 승산 회로(11)와, 승산 회로의 출력 진폭을 조정하는 이득 가변형의 증폭 회로(12)와, 비교 회로의 비교 결과에 기초하여 수직 톱니파 전압이 기준 전압보다 작을 때는 증폭 회로(12)의 이득으로서 제1 이득을 선택하고, 수직 톱니파 전압이 기준 전압 이상일 때는 증폭 회로(12)의 이득으로서 제2 이득을 선택하는 선택 회로(13)를 구비하고, 증폭 회로의 출력으로부터 왜곡 보정 신호가 출력된다.

Description

왜곡 보정 회로 및 표시 장치{DISTORTION CORRECTION CIRCUIT AND DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 특히 실패 모양의 왜곡을 보정하는 회로 및 그 회로를 구비한 표시 장치에 관한 것이다.
텔레비전 수상기나 디스플레이 장치의 수상관(Cathode Ray Tube; 「CRT」)에 있어서는 도 16의 (a)에 도시된 바와 같이 전자총(캐소드 전극: 72)으로부터 방사되는 전자 빔(73)을 편향시키는 균일한 자계의 편향 반경이 구면이 되는데 비해, 화면(형광면: 74)은 평면에 가깝기 때문에 편향 반경과 수상면까지의 거리의 편향 각도에 비례하는 차가 화면(74) 끝으로 갈수록 큰 투영 치수가 되고, 편향각이 가장 커지는 화면의 코너가 신장되어 투영되므로 실패 모양으로 일그러진다. 이러한 왜곡을 실패 모양의 왜곡(pincushion distortion)이라고 한다. 이 중, 도 16의 (b)에 도시된 바와 같이 화면(라스터)의 좌우 양단의 종선(縱線)이 휘어지는 왜곡을 라스터 종선의 실패 모양의 왜곡(E-2 Raster pincushion distortion), 또는 좌우양단이 일그러지기 때문에 좌우 실패 모양의 왜곡(Side pincushion distortion)이라고도 한다.
이 좌우 실패 모양의 왜곡의 보정은, 종래부터 수직 주사 주기의 파라볼라 전류로 수평 편향 전류를 진폭 변조(AM 변조)시킨 전류를 수평 편향 코일로 흘림으로써 행해지고 있다.
도 17은 좌우 실패 모양의 왜곡 등의 편향 왜곡의 보정을 행하는 CRT 모니터의 구성의 일례를 나타내는 블록도이다. 도 17을 참조하면, 이 CRT 모니터는 동기 분리 동기 입력 처리 회로(205)로부터의 수직 동기 신호 Vsync를 입력하고, 수직 소인용의 톱니파(「수직 톱니파」)를 생성하는 수직 톱니파 발진 회로(207)와, 수직 톱니파 발진 회로(207)로부터 출력되는 수직 톱니파를 입력하여 1 수직 기간분의 포물선파로 이루어지는 왜곡 보정 신호 Vo를 생성하는 편향 왜곡 보정 회로(208)를 구비하고 있다. 편향 왜곡 보정 회로(208)에서 생성된 왜곡 보정 신호 Vo는 수평 동기 신호 Hsync를 입력으로 하여 수평 소인용의 톱니파(수평 드라이브 신호)를 생성하는 수평 발진 회로(206)에 입력되고, 수평 발진 회로(206)로부터 출력되는 수평 드라이브 신호(위상이 왜곡 보정 신호로 제어됨)는 수평 편향 출력 회로(210)에 입력된다. 높은 전압이 필요해지는 귀선 기간(톱니파는, 편향을 일정 속도로 행하는 주사 기간과, 한 방향의 주사가 끝나고 나서 다음 주사로 옮기는 귀선 기간으로 이루어짐)에 펄스 증폭시켜 +B 전압을 향상시키는 +B 전원 회로(209)에는 수평 발진 회로(206)로부터 출력되는 수평 드라이브 신호와, 편향 왜곡 보정 회로(208)로부터 출력되는 왜곡 보정 신호 Vo가 입력되고, 1 수직 기간의 주기의 왜곡 보정 신호 Vo로 +B 전압을 보정함으로써, 1 수직 기간 내의 수평 드라이브 신호의 진폭을 보정하고 있다. 수평 편향 코일에 흘리는 편향 전류를 공급하는 수평 편향 출력 회로(210)에는 +B 전원 회로(209)로부터 +B 전압이 공급되고, 수평 편향 출력 회로(210)로부터는 수평 드라이브 신호의 진폭을 왜곡 보정 신호의 진폭에 비례하여 변화시킨 수평 편향 전류가 출력된다. 이상이 동기 편향 회로의 구성이지만, 영상 신호(RGB 신호)의 출력 회로로서는 RGB 프리앰프(201)로 전치 증폭된 출력 신호를 입력으로 하는 RGB 메인앰프(202)의 증폭 출력이 CRT(203)의 전자총(도시되지 않음)에 인가되며, CRT(203)에서는 수평 편향 출력 회로(210) 및 수직 편향 출력 회로(211)로부터의 편향 전류가 수평 및 수직 편향 코일(204)로 공급되며, CRT(203)의 네크부에 배치되어 있는 편향 요크(도시되지 않음)로부터의 자계에 의해 전자총으로부터 방사된 전자 빔의 편향이 행해진다.
그런데, 편향 요크의 CRT(203)의 네크부에 대한 상하 방향의 아주 작은 부착 각도의 변동 등에 따라, CRT(203)의 화면 상부와 하부에서의 실패 모양의 왜곡이나 사다리꼴로 일그러지는 왜곡 파형에 차이가 생겨, 상하 비대칭의 왜곡이 된다.
종래, CRT의 화면 상하를 동일한 왜곡 보정량으로 보정함으로써, 왜곡이 눈에 띄지 않을 정도로 보정됐지만, 최근의 대화면, 평면화에 따라 CRT의 좌우 실패 모양의 왜곡 등을 화면의 상부, 하부에서 독립적으로 보정하는 기능의 실장이 기대되고 있다.
좌우 실패 모양의 왜곡의 보정, 및 상하 비대칭의 왜곡을 보정하는 장치에 관한 간행물로서, 예를 들면 특개평6-334887호 공보, 특개평5-308538호 공보, 및 특개평11-313222호 공보 등이 참조된다.
이 중, 특개평6-334887호 공보에는 화면 상부와 화면 하부의 코너 왜곡을 독립적으로 제어할 수 있도록 한 코너의 실패 모양 왜곡 보정파 발생 회로로서, 도 18에 도시된 바와 같이 일수직 기간의 주기를 갖는 톱니파(수직 톱니파: 101)의 화면 하부에 해당되는 부분을 추출시키는 (슬라이스하는) 하부 코너부 추출 차동 비교 회로(102)와, 추출시킨 파형을 승산하는 승산 회로(105)와, 보정 파형의 진폭을 조정하는 진폭 조정 회로(게인 컨트롤 회로: 107)에서 화면 하부의 코너 왜곡을 보정하고, 톱니파로부터 화면 상부에 해당되는 부분을 추출하는 상부 코너부 추출 차동 비교 회로(103)와, 추출된 파형을 승산하는 승산 회로(106)와, 보정 파형의 진폭을 조정하는 진폭 조정 회로(게인 컨트롤 회로: 108)에서, 화면 상부의 코너 왜곡을 보정하고, 가산기(109)로 하부 보정파와 상부 보정파를 가산한 후의 신호 진폭을 조정하는 진폭 조정 회로(게인 컨트롤 회로: 113)를 구비한 구성이 제안되고 있다. 코너 슬라이스점 바이어스 회로(104)는 하부 코너부 추출 차동 비교 회로(102)와, 상부 코너부 추출 차동 비교 회로(103)의 하부 코너부, 상부 코너부 추출을 위한 비교 바이어스 전압을 제공한다.
또한 특개평5-308538호 공보에는 수직 톱니파 전압을 적분하여 좌우 실패 모양의 왜곡 보정용의 파라볼라 전압을 형성하고, 파라볼라 전압에 의해 수평 출력 회로의 수평 편향 코일에 흐르는 전류를 수직 주기로 변조하는 좌우 실패 모양의 왜곡 보정 장치에서 수직 동기 신호 또는 수평 동기 신호를 기준으로 하여, 수직 동기 주기마다 분할한 각 보정 구간의 선택 신호를 형성하는 보정 구간 설정부와, 상기 각 보정 구간의 선택 신호에 의해 각 보정 구간의 보정량 조정 전압을 택일적으로 선택하고, 선택한 보정량 조정 전압 또는 그 전압의 적분 전압을 상기 포물선파 전압에 중첩시키는 보정량 조정부를 구비한 구성이 제안되고 있다. 이 특개평5-308538호 공보에서는 수직 동기 주기를 분할하여 보정 구간을 설정하고 있으며, 단계적으로 보정량 조정 전압이 제공되며, 각 보정 구간의 보정량 조정 전압을 포물선파 전압에 중첩시키는 구성이 되며, 또한 왜곡 보정용의 포물선파를 적분 회로에서 수직 톱니파 전압을 적분하여 생성하기 때문에, 수직 톱니파의 진폭 중앙과 포물선파 전압의 중심의 바닥이 일치하고 있으며, 보정 구간은 수직 동기 신호를 기준으로 하여 설정되어 있다.
그리고 특개평11-313222호 공보에는 상하 비대칭이 되는 왜곡을 저감시키는 화상 왜곡 보정 장치로서, 사이드 핀 보정 회로의 출력이 2승파(파라볼라)+3승파(S자파)가 되고, 사이드 핀 제어 전압을 가변시킴에 따라 출력 신호의 2승파의 진폭이 변화하고, 좌우 대칭의 실패 모양의 (pincushion) 왜곡을 보정할 수 있고, S자의 왜곡 제어 전압을 가변시킴으로써, 3승파의 진폭이 변화하고, 상하 비대칭의 수직 S자 왜곡을 보정할 수 있도록 하며, 수직 화면 사이즈, 및 수직 위치의 정보를 포함하는 수직 톱니파를 사용하고, 3승파에서의 보정량은 수직 화면 사이즈 및 수직 위치에 따라 자동적으로 변화하여 추종하도록 한 구성이 개시되어 있다. 이 화상 왜곡 보정 장치에서는 화면 전체를 보면서, 2승파와 3승파를 조정하기 때문에, 조정 작업이 복잡해 질 것으로 사료된다.
상기된 바와 같이 특개평6-334887호 공보에 기재된 구성에서는 화면의 상부와 하부를 독립적으로 제어하기 위해 차동 비교 회로, 승산 회로, 진폭 조정 회로를, 화면 상하의 2계통분을 구비하고 있어서, 회로 규모가 증대한다는 문제점을 갖고 있다. 또한, 수직 톱니파의 화면 하부(하부 코너), 화면 상부(상부 코너)에 해당되는 부분을 각각 차동 비교 회로(102, 103)로 추출하여 승산하고 있어서, 두개의 차동 비교 회로(102, 103)의 오프셋에 변동이 있으면, 승산 회로(105, 106)에 의해 그 오프셋의 변동도 승산되어, 하부와 상부의 조정 회로에서의 오프셋의 차이에 따라 하부 파형과 상부 파형을 가산하여 얻을 수 있는 보정 신호에 오프셋(단차)이 생기는 경우가 있다. 또한, 두개의 진폭 조정 회로(107, 108)의 이득을 바꾸었을 때에 오프셋 전압이 변화되고, 화면의 사이즈가 변화되는 경우도 있다.
따라서, 본 발명은 상기 문제점 등을 감안하여 창안된 것으로써, 그 주된 목적은 회로 규모의 감축을 도모하면서, 화면의 상부, 하부에 왜곡을 보정하는 왜곡 보정 회로 및 표시 장치를 제공하는 것에 있다.
본 발명의 다른 목적은 수직 톱니파의 중앙과 화면 중앙이 대응하지 않은 경우에도 상하 비대칭의 왜곡을 바르게 보정할 수 있는 왜곡 보정 회로 및 표시 장치를 제공하는 것에 있다.
도 1은 본 발명의 제1 실시예의 구성을 나타내는 도면.
도 2는 본 발명의 제2 실시예의 구성을 나타내는 도면.
도 3은 본 발명의 제2 실시예의 변형예를 나타내는 도면.
도 4는 승산 회로의 일례를 나타내는 도면.
도 5는 본 발명의 제3 실시예의 구성을 나타내는 도면.
도 6은 본 발명의 제4 실시예의 구성을 나타내는 도면.
도 7은 본 발명의 제1 실시예의 상세 구성의 일례를 나타내는 도면.
도 8은 본 발명의 제2 실시예의 상세 구성의 일례를 나타내는 도면.
도 9는 본 발명의 실시예의 동작 원리를 설명하기 위한 도면.
도 10은 본 발명의 실시예의 동작 원리를 설명하기 위한 도면.
도 11은 본 발명의 실시예에 있어서의 왜곡 보정 신호의 오프셋을 설명하기 위한 도면.
도 12는 비교예로서 종래 기술에 있어서의 왜곡 보정 신호의 오프셋을 설명하기 위한 도면.
도 13은 비교예로서 다른 종래 기술에서의 왜곡 보정 신호를 설명하기 위한도면.
도 14는 본 발명의 실시예의 왜곡 보정 동작을 설명하기 위한 도면.
도 15는 비교예로서 종래 기술의 왜곡 보정 동작을 설명하기 위한 도면.
도 16은 실패 모양의 왜곡을 설명하는 도면.
도 17은 왜곡 보정 회로를 구비한 CRT 모니터의 기본 구성을 나타내는 도면.
도 18은 특개평6-3347887호 공보에 기재된 구성을 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10, 10A : 비교 회로
11 : 승산 회로
12 ： 이득 가변형 증폭 회로(전압 제어 증폭 회로)
13, 13A ： 제어 회로
14 ： 제1 레지스터
15 ： 제2 레지스터
16 ： 제1 AND 회로
17 ： 제2 AND 회로
18 ： OR 회로
19 ： DAC (디지털 아날로그 변환기)
71 ： CRT
72 ： 캐소드 전극
73 ： 전자 빔
74 ： 화면
101 ： 톱니파
102 ： 하측 코너부 추출 차동 비교 회로
103 ：상측 코너부 추출 차동 비교 회로
105, 106 : 승산 회로
107, 108 : 진폭 조정 회로
109 ： 가산 회로
201 : RGB 프리앰프
202 : RGB 메인앰프
203 : CRT
204 : 편향 코일
205 : 동기 분리 동기 입력 처리 회로
206 : 수평 발진 회로
207 : 수직 톱니파 발진 회로
208 : 편향 왜곡 보정 회로
209 : +B 전원 회로
210 : 수평 편향 출력 회로
211 : 수직 편향 출력 회로
상기 목적을 달성하는 본 발명은 수직 소인용의 톱니파(「수직 톱니파」)의 진폭을 사전에 정해진 1 또는 복수의 기준 레벨과 비교함으로써, 현재의 소인 위치가 화면의 수직 소인 방향의 부분 영역 중 하나를 검출하는 비교 수단과, 상기 수직 톱니파로부터 생성되는 좌우 실패 모양의 왜곡 보정용 신호의 진폭을 조정하는 증폭 수단의 이득을, 상기 비교 수단에 의한 검출 결과에 기초하여 상기 화면의 부분 영역마다 각각 개별적으로 설정하는 제어 수단을 구비하고 있다.
본 발명은 수직 소인용의 톱니파(「수직 톱니파」)의 진폭을 사전에 정해진 기준 레벨과 비교함으로써, 현재의 소인 위치가 화면의 상부와 하부 중 하나를 검출하는 비교 수단과, 상기 수직 톱니파로부터 생성되는 좌우 실패 모양의 왜곡 보정용 신호의 진폭을 조정하는 증폭 수단의 이득을 상기 비교 수단에 의한 검출 결과에 기초하여 상기 화면의 상부와 하부에서 각각 개별로 설정하는 제어 수단을 구비한다.
보다 상세하게는, 본 발명은 수직 톱니파를 입력하고, 주사 기간의 상기 수직 톱니파의 진폭을 화면의 수직 소인 방향의 소정의 위치에 대응하는 수직 톱니파의 진폭치로 설정되어 있는, 하나의 기준 레벨, 또는 상호 상이한 값의 복수의 기준 레벨과 비교하는 비교 회로와, 상기 수직 톱니파로부터 포물선파를 생성하는 승산 회로의 출력 진폭을 조정하는 이득 가변형의 증폭 회로에 대해, 상기 비교 회로의 비교 결과에 기초하여 상기 수직 톱니파의 진폭이 상기 기준 레벨로 구분되는 구간 중 어떤 구간에 있을지에 따라, 복수의 이득 중에서 상기 구간에 따른 이득을 택일적으로 선택하여 설정하는 제어 회로를 구비하며, 상기 이득 가변형의 증폭 회로로부터 왜곡 보정 신호가 출력된다.
본 발명은 수직 톱니파를 입력하고, 주사 기간의 상기 수직 톱니파의 진폭을 화면의 수직 소인 방향의 소정의 위치에 대응하는 수직 톱니파의 진폭으로 설정되어 있는, 하나의 기준 레벨, 또는 상호 상이한 값의 복수의 기준 레벨과 비교하는 비교 회로와, 상기 비교 회로의 비교 결과에 기초하여 상기 수직 톱니파의 진폭이 상기 기준치로 구분되는 구간 중 어떤 구간에 있는지에 따라, 상기 수직 톱니파를 증폭시키는 이득 가변형의 증폭 회로에 대해, 복수의 이득 중에서 상기 구간에 따른 이득을 택일적으로 선택하여 설정하는 제어 회로와, 상기 이득 가변형의 증폭 회로의 출력 신호로부터 포물선파를 생성하여, 왜곡 보정 신호로서 출력하는 승산 회로를 구비한다. 이하의 설명으로부터도 분명히 알 수 있듯이 상기 목적은 본원 특허 청구 범위의 각 청구항에 기재된 발명에 의해서도 마찬가지로 달성된다.
<발명의 실시 형태>
본 발명의 실시 형태에 대해 이하에 설명한다. 본 발명은 수직 톱니파의 진폭을 1 또는 복수의 기준 레벨과 비교함으로써, 현재의 소인 위치가 화면의 수직 소인 방향의 부분 영역(예를 들면 화면 상부와 하부)의 하나를 검출하고, 이 검출 결과에 기초하여, 좌우 실패 모양의 왜곡 보정용 신호(포물선파)의 진폭을 조정하는 증폭 수단의 이득을 상기 화면의 부분 영역마다 가변으로 제어함으로써, 왜곡 보정 신호의 진폭을 상기 화면의 부분 영역마다 각각 개별로 조정하는 것이며, 상기 좌우 실패 모양의 왜곡 보정용 신호의 진폭이 상기 화면의 부분 영역 사이(예를 들면 화면 상부와 하부의 영역의 경우, 화면의 중앙)에서 눈에 띄는 단차없이 순조롭게 연결되는 구성으로 되어 있다.
본 발명에 따른 왜곡 보정 회로는, 그 바람직한 일 실시 형태에 있어서 도 1을 참조하면, 수직 톱니파를 입력하고, 수직 톱니파의 진폭(주사 기간의 수직 톱니파의 진폭)과, 수직 소인 방향의 화면 중앙에 대응하는 수직 톱니파의 진폭으로 설정되어 있는 기준 레벨(수직 톱니파의 전압 진폭을 비교하는 경우, 기준 레벨로서 기준 전압 Vref가 제공됨)과의 대소를 비교하는 비교 회로(10)와, 입력되는 수직 톱니파와 기준 레벨로부터 그 차분의 포물선파를 생성하는 승산 회로(11)와, 승산 회로(11)의 출력 진폭을 조정하는 이득 가변형의 증폭 회로(12)와, 비교 회로(10)의 비교 결과에 기초하여 수직 톱니파가 기준 레벨보다도 작을 때에는 이득 가변형의 증폭 회로(12)의 이득으로서 제1 이득 Al을 설정하고, 수직 톱니파 진폭이 기준 레벨 이상일 때는 이득 가변형의 증폭 회로(12)의 이득으로서, 제2 이득을 설정하는 제어 회로(13)를 구비하고, 증폭 회로(12)의 출력으로부터 왜곡 보정 신호 Vo가 출력된다.
본 발명의 다른 실시 형태에 있어서, 도 2를 참조하면 수직 톱니파의 진폭과, 수직 소인 방향의 화면 중앙의 위치에 대응하는 수직 톱니파의 진폭으로 설정되어 있는 기준 레벨과의 대소를 비교하는 비교 회로(10)와, 수직 톱니파와 기준 레벨의 차분을 증폭시키는 이득 가변형의 증폭 회로(12)와, 비교 회로(10)의 비교 결과에 기초하여, 수직 톱니파의 진폭이 기준 레벨보다도 작을 때는 이득 가변형의 증폭 회로(12)의 이득으로서 제1 이득을 선택 출력하고, 수직 톱니파의 진폭이 기준 레벨 이상일 때는 이득 가변형의 증폭 회로(12)의 이득으로서 제2 이득을 선택하여 출력하는 제어 회로(13)와, 이득 가변형 증폭 회로(12)의 출력 신호, 및 수직 톱니파와 기준 전압과의 차분으로부터 포물선파를 생성하여 왜곡 보정 신호 Vo로서 출력하는 승산 회로(11)를 구비한 구성으로 해도 무방하다.
<실시예>
상기된 본 발명의 실시 형태에 대하여 더욱 상세히 설명하기 위해, 본 발명을 적용한 실시예에 대하여 도면을 참조하여 설명한다. 도 1은 본 발명의 제1 실시예를 이루는 왜곡 보정 회로의 구성을 나타내는 도면이다. 도 1을 참조하면, 본 발명의 제1 실시예의 왜곡 보정 회로는 수직 출력부의 톱니파 발생 회로에서 생성된 수직 톱니파 Vsaw를 입력하고, 주사 기간의 수직 톱니파의 전압과, 수직 소인 방향의 화면 중앙의 위치에 대응하는 수직 톱니파의 전압으로 설정되어 있는 기준 전압 Vref와의 대소를 비교하는 비교 회로(10)와, 수직 톱니파 Vsaw와 기준 전압Vref를 입력하고, 이들의 차분 Vsaw-Vref의 포물선파(2승파)를 생성하는 승산 회로(11)와, 승산 회로(11)의 출력 진폭을 조정하는 이득 가변형의 증폭 회로(12)와, 비교 회로(10)의 비교 결과를 선택 제어 신호로서 입력하고, 수직 톱니파의 전압이 기준 전압 Vref보다도 작을 때는 증폭 회로(12)의 이득을 제1 이득 A1로 하고, 수직 톱니파의 전압이 기준 전압 Vref 이상일 때는 증폭 회로(12)의 이득을 제2 이득 A2로 설정하는 제어 회로(13)를 구비하며, 증폭 회로(12)의 출력단으로부터 1 수직 기간의 전반과 후반에서 별개의 이득으로 진폭 조정된 1 수직 기간 주기의 왜곡 보정 신호 Vo가 출력된다.
승산 회로(11)의 출력 진폭을 조정하는 증폭 회로(12)는 제어 전압에 의해 그 이득이 가변되는 전압 제어 증폭 회로(VCA; Voltage Controlled Amplifier)로 구성할 수 있다. 이 경우, 제어 회로(13)는 비교 회로(10)의 비교 결과에 기초하여 제1 이득 A1에 대응하는 제어 전압 Vc1, 제2 이득 A2에 대응하는 제어 전압 Vc2를 선택하여 전압 제어 증폭 회로(12)로 공급한다.
비교 회로(10)에 입력되는 기준 전압 Vref는 수직 소인 방향의 화면 중앙 위치에 대응하는 수직 톱니파의 전압치로 설정되어 있다. 또, 비교 회로(10)는 전압 비교기로 구성되어 있지만, 그 외에도 수직 톱니파의 진폭을 전류로 입력하고, 이것을 전압으로 변환하여 기준 레벨과 비교해도 무방하며, 혹은 기준 전압에 대응하는 전류치와의 대소를 비교하는 구성으로 해도 무방하다.
본 실시예에서는, 도 10의 (a), 도 10의 (b)에 도시된 바와 같이 화면의 중앙 P와 수직 톱니파의 중앙 Q가 어긋나는 경우에도(이 어긋남은, 예를 들면 제조시의 편향 요크의 부착 시의 변동 등으로 생김), 도 10의 (c)에 도시된 바와 같이 왜곡 보정 신호(포물선파)의 중심의 바닥이 화면 중앙에 위치하고 있으며, 화면 상부와 화면 하부에서 상하 비대칭의 좌우 실패 모양의 왜곡을 바르게 보정하는 왜곡 보정 신호를 생성할 수 있다.
비교예로서, 기준 전압 Vref를 수직 톱니파 진폭의 중앙으로 설정한 경우, 화면의 중앙과 수직 톱니파 진폭의 중앙이 어긋나면, 왜곡 보정 신호는 도 10의 (c)에 파선으로 나타나게 되며, 왜곡 보정 신호(포물선파)의 중심의 바닥은 화면 중앙에 위치하지 않기 때문에, 화면 위치에서 결정되는 왜곡을 바르게 보정할 수 없다. 예를 들면 상기된 특개평5-308538호 공보에 개시되어 있는 장치에서는 이러한 종류의 문제가 생긴다. 상술된 바와 같이, 상기 특개평5-308538호 공보에 개시되어 있는 장치에서는 포물선파를 승산 회로가 아니고 적분 회로를 이용하여 생성하고 있기 때문에, 수직 톱니파의 진폭 중앙과 왜곡 보정 신호(포물선파)의 중심의 바닥이 일치하고 있으며, 수직 톱니파의 중앙이 화면의 중앙과 어긋난 경우에도 수직 톱니파의 진폭 중앙과 왜곡 보정 신호의 중심의 바닥은 일치하고 있으며, 왜곡 보정 신호는 도 10의 (c)에 파선으로 나타낸 바와 같이 된다. 그리고, 상기 특개평5-308538호 공보에 개시되어 있는 장치에서는 또한 이득을 변화시키는 보정 구간이 수직 동기 신호를 기준으로 하여 설정되어 있기 때문에, 왜곡 조정 후에 수직 톱니파의 진폭 중앙과 화면 수직 방향의 중앙이 어긋난 경우 등 원래의 왜곡 보정이 유효하지 않게 되며, 보정 구간과 보정량의 관계를 변경시키는 등 왜곡 조정을 재차 실행할 필요가 있다. 이에 대해 본 실시예에서는 화면 중앙 위치에 대응하는전압으로 설정된 기준 전압을 이용하여, 왜곡 보정 신호를 생성하고 있으며, 왜곡 보정 신호(포물선파)의 중심의 바닥은 항상 화면 중앙 위치에 일치하고 있으며, 이 때문에 일단 왜곡 조정을 행한 후에는 표시 화상의 중앙이 화면 상측 또는 하측으로 어긋나도, 좌우 실패 모양의 왜곡의 조정을 재차 행하는 것은 불필요하게 된다.
이어서, 본 발명의 제2 실시예에 대하여 설명한다. 도 2는 본 발명의 제2 실시예를 이루는 왜곡 보정 회로의 구성을 나타내는 도면이다. 도 2를 참조하면, 본 발명의 제2 실시예의 왜곡 보정 회로는, 상기 제1 실시예의 회로 구성과 비교하여, 승산 회로와 이득 가변형의 증폭 회로의 배치가 상이하다. 즉, 수직 소인용의 수직 톱니파 Vsaw를 입력하고, 수직 톱니파 Vsaw의 전압과 수직 소인 방향의 화면 중앙의 위치에 대응하는 수직 톱니파의 전압으로 설정되어 있는 기준 전압 Vref와의 대소를 비교하는 비교 회로(10)와, 수직 톱니파 Vsaw와 기준 전압 Vref의 차분을 증폭시키는 이득 가변형의 증폭 회로(12)와, 비교 회로(10)의 비교 결과를 선택 제어 신호로서 입력하고, 수직 톱니파 Vsaw의 전압이 기준 전압 Vref보다도 작을 때는 증폭 회로(12)의 이득을 제1 이득 A1로 설정하고, 수직 톱니파 Vsaw의 전압이 기준 전압 Vref 이상일 때는 증폭 회로(12)의 이득을 제2 이득 A2로 설정하는 제어 회로(13)와 증폭 회로(12)의 출력 신호를 이용하여 포물선파를 생성하여 왜곡 보정 신호 Vo로서 출력하는 승산 회로(11)를 구비하고 있다. 상기 제1 실시예와 마찬가지로 증폭 회로(12)는 제어 전압에 의해 그 이득이 가변되는 전압 제어 증폭 회로(VCA)로 구성해도 무방하다. 이 경우, 제어 회로(13)는 비교 회로(10)의 비교 결과에 기초하여 제1 이득 A1에 대응하는 제어 전압 Vc1, 또는 제2 이득 A2에 대응하는 제어 전압 Vc2를 전압 제어 증폭 회로(12)로 설정한다.
승산 회로(11)는 증폭 회로(12)에 있어서 이득 A에서 증폭된 출력 A×(Vsaw -Vref)와, 수직 톱니파 Vsaw와 기준 전압 Vref의 차분(Vsaw-Vref)을 승산시킨 A×(Vsaw-Vref)2에 대응하는 진폭의 왜곡 보정 신호 Vo를 출력시킨다.
승산 회로(11)로서는 공지된 임의의 회로가 이용된다. 이하에서는, 도 2에 나타낸 승산 회로(11)에서의 신호의 접속 관계에 대해, 입력 전압 X, Y의 승산치에 대응한 값을 출력시키는 길버트(Gilbert) 승산기를 이용하여 설명한다. 도 4는 길버트 승산 회로의 기본 구성을 나타내는 도면이다. 도 4를 참조하면, 에미터가 공통으로 접속되어 정전류원 I0에 접속되는 제1 차동 트랜지스터쌍 Q1 및 Q2, 에미터가 공통 접속되어 트랜지스터 Q1, Q2의 콜렉터에 각각 접속되어 있으며, 콜렉터가 교차 접속된 제2, 제3 차동 트랜지스터쌍 Q3, Q4, Q5, Q6을 구비하고, 제2, 제3 차동 트랜지스터쌍의 베이스에 접속되는 차동 입력 단자 A+, A- 사이에 차동 입력되는 제1 전압 X와, 제1 차동 트랜지스터쌍의 베이스에 접속되는 차동 입력 단자 B+, B- 사이에 차동 입력되는 제2 전압 Y를 승산한 값 X×Y에 비례한 전류가 트랜지스터 Q3, Q6의 콜렉터 전류 I1, I2의 차 전류 ΔI(=I1-I2)로서 추출된다. 예를 들면 트랜지스터 Q3, Q6의 콜렉터에 전류 미러 회로(도시되지 않음)의 입력단과 출력단을 각각 접속하고, 상기 전류 미러 회로의 출력단과 트랜지스터 Q6의 콜렉터의 접속점으로부터 트랜지스터 Q3, Q6의 콜렉터 전류의 차 전류 ΔI가 추출된다. 승산 회로(11)가 왜곡 보정 신호(포물선파)를 전류로 출력하는 경우, 이 차 전류 ΔI가 이용된다. 또한, 승산 회로(11)가 왜곡 보정 신호 Vo를 전압으로 출력하는 경우, 이 차 전류 ΔI를 도시되지 않는 전류 전압 변환 회로에서 전압으로 변환함으로써 X와 Y를 승산시킨 값 X×Y에 대응하는 전압이 출력된다.
본 실시예에서는 승산 회로(11)의 차동 입력 단자 B+, B-에 증폭 회로(12)의 출력(차동 출력)을 접속하고, 입력 단자 A+에 수직 톱니파 Vsaw를 입력하고, 입력 단자 A-에 기준 전압 Vref를 입력하는 구성이 된다. 이 경우, 승산 회로(11)로부터는 {A×(Vsaw-Vref)}×(Vsaw-Vref)에 대응하는 진폭의 왜곡 보정 신호 Vo가 출력된다.
본 실시예에서도 상기 제1 실시예와 마찬가지로 화면의 중앙과 수직 톱니파의 중앙이 어긋나 있는 경우에, 왜곡 보정 신호(포물선파) 중심의 바닥이 화면 중앙에 위치하고 있으며, 화면 상부와 화면 하부에서 상하 비대칭의 좌우 실패 모양의 왜곡을 바르게 보정하는 왜곡 보정 신호를 생성할 수 있다.
도 3은 본 발명의 제2 실시예의 변형예를 나타내는 도면이다. 도 3을 참조하면, 이 변형예는 상기 제2 실시예와 상이하여, 승산 회로(11)에 입력되는 신호를 증폭 회로(12)로부터의 출력 A×(Vsaw-Vref)로만 한정하고 있다. 승산 회로(11)로부터의 출력{A×(Vsaw-Vref)}×{A×(Vsaw-Vref)}에 대응하는 진폭의 왜곡 보정 신호 Vo로 하여 출력된다.
이 변형예에서는, 도 4에 나타내는 승산 회로(11)의 차동 입력 단자 B+, B- 사이에 증폭 회로(12)의 출력(차동 출력)을 접속하고, 차동 입력 단자 A+, A- 사이에도 증폭 회로(12)의 출력(차동 출력)을 접속하는 구성이 되며, 왜곡 보정 신호로서 A2×(Vsaw-Vref)2가 출력된다. 이 변형예의 작용 효과는 상기 제2 실시예와 동일하다.
이어서, 본 발명의 제3 실시예에 대하여 설명한다. 도 5는 본 발명의 제3 실시예를 이루는 왜곡 보정 회로의 구성을 나타내는 도면이다. 도 5를 참조하면, 본 발명의 제3 실시예의 왜곡 보정 회로는 수직 톱니파 Vsaw의 전압을, 화면의 소정의 수직 위치(수직 소인 방향의 소정의 위치)에 대응하는 수직 톱니파의 진폭으로 설정되어 있는 복수의 기준 전압 Vref1, Vref2, Vref3과 비교하는 비교 회로(10A)와, 비교 회로(10A)의 비교 결과에 기초하여 수직 톱니파 Vsaw의 전압이 복수의 기준 전압 Vref1, Vref2, Vref3으로 구분되는 수직 기간의 구간 중 어떤 구간에 있는지에 따라, 수직 톱니파로부터 포물선파를 생성하는 승산 회로(11)의 출력 전압을 조정하는 이득 가변형의 증폭 회로(12)에 대하여, 복수의 이득 A1∼A4 중에서 각 구간에 대응하는 이득을, 택일적으로 선택하여 설정하는 제어 회로(13A)를 구비하고, 증폭 회로(12)의 출력단으로부터 왜곡 보정 신호 Vo가 출력된다.
승산 회로(11)는 수직 톱니파 Vsaw와, 기준 전압 Vref와의 차분을 승산한다. 승산 회로(11)에 입력되는 기준 전압 Vref는 예를 들면 기준 전압 Vref2로 고정하거나, 혹은 수직 톱니파 Vsaw의 전압이 수직 기간의 어떤 구간에 있는지에 따라 그 구간에 대응시킨 기준 전압 Vref1, Vref2, Vref3을 비교 회로(10A)로부터 승산 회로(11)로 공급하는 구성으로 해도 좋다.
도 5에서는, 비교 회로(10A)로 입력되는 기준 전압 Vref1, Vref2, Vref3이정전압 Vmax, Vmin을 분압 저항 R1, R2, R3, R4에서 분압함으로써 생성되어 있지만, 전압 Vref1, Vref2, Vref3은 각각 개별의 바이어스 전압원으로 생성해도 무방하다. 또한, 기준 전압은 2개라도 4개 이상이라도 무방하다. 비교 회로(10A)로부터의 출력(복수 비트 출력)을 입력하여 복수의 이득 A1∼A4를 택일적으로 선택하는 제어를 행하는 제어 회로는 예를 들면 디코더 회로와 전환 스위치(모두 도시되지 않음)에 의해 구성되며, 디코더 회로에서는 비교 회로(10A)의 출력 결과를 디코드하고, 디코드 결과에 기초하여 입력되는 수직 톱니파 Vsaw의 전압이 기준 전압 Vref1, Vref2, Vref3으로 구분된 구간 중 어떤 구간에 있는지에 따라 전환 스위치에서는 복수의 이득 A1∼A4 중 하나를 선택하여, 증폭 회로(12)에 이득 A로서 출력한다.
본 발명의 제3 실시예에 있어서, 기준 전압 Vref2는 예를 들면 수직 소인 방향의 화면 중앙의 수직 톱니파 Vsaw의 전압으로 설정된다. 도 5에서, 기준 전압의 전압치를 규정하는 분압 저항 R1, R2, R3, R4는 저항치가 가변으로 설정되는 가변 저항기로 구성되며, 표시 장치의 제조 공정의 출하 조정시 등에 기준 전압 Vref2를 비롯하여 Vref1, Vref3이 소망치가 되도록 저항치가 조정된다. 혹은, 기준 전압의 설정치가 EEPROM 등의 불휘발성 기억 장치(도시되지 않음)에 기입되고, 파워 온 시에 레지스터(도시되지 않음) 등에 불휘발성 기억 장치의 값을 설정하고, 레지스터의 값에 기초하여 기준 전압원(도시되지 않음)의 값을 설정함으로써, 기준 전압을 출력하는 구성으로 해도 무방하다.
이러한 구성의 본 발명의 제3 실시예에서도 상기 제1, 제2 실시예와 마찬가지로, 화면의 중앙과 수직 톱니파의 중앙이 어긋난 경우에, 왜곡 보정 신호(포물선파)의 중심의 바닥이 화면 중앙에 위치하고 있으며, 화면 상부와 화면 하부에서 상하 비대칭의 좌우 실패 모양의 왜곡을 바르게 보정하는 왜곡 보정 신호를 생성할 수 있다. 또한, 본 발명의 제3 실시예에서는, 화면 수직 방향의 복수 구간에서 각 구간에 따른 이득으로 왜곡 보정 신호의 진폭을 조정하는 구성으로 되어 있기 때문에, 좌우 실패 모양의 왜곡을 수직 방향의 각 구간에 대응하여, 적절하게 보정할 수 있다.
이어서, 본 발명의 제4 실시예에 대하여 설명한다. 도 6은 본 발명의 제4 실시예를 이루는 왜곡 보정 회로의 구성을 나타내는 도면이다. 도 6을 참조하면, 이 왜곡 보정 회로는 상기 제4 실시예의 구성에서 증폭 회로(12)와 승산 회로(11)의 위치를 변경하고, 증폭 회로(12)에서 증폭시킨 신호를 승산 회로(11)에서 승산하여 왜곡 보정 신호 Vo로서 출력하는 것이다. 승산 회로(11)에서는 상기 제2 실시예와 마찬가지로, 증폭 회로(12)의 출력(A×(Vsaw-Vref))과, 수직 톱니파 Vsaw와 기준 전압 Vref를 입력하고, A×(Vsaw-Vref)2를 왜곡 보정 신호 Vo로서 출력한다.
도 7은, 상기한 본 발명의 제1 실시예에서, 증폭 회로(12)를 전압 제어 증폭 회로로 구성하고, 증폭 회로(12)에 제어 전압을 공급하는 제어 회로(13) 구성의 구체예를 나타내는 도면이다.
도 7을 참조하면, 이 제어 회로(13)는 제1, 제2 제어 전압에 대응하는 디지털값을 저장하는 제1, 제2 레지스터(14, 15)와, 제1 레지스터(14)의 출력(n 비트)의 각 비트와, 비교 회로(10)로부터의 비교 결과 신호와의 논리곱을 취한 신호를 n 비트 병렬 출력하는 AND 회로(16)(비교 회로(10)의 비교 결과 출력이 1일 때 제1 레지스터(14)의 출력치를 출력하고, 비교 회로(10)의 비교 결과 출력이 0일 때 0을 출력)와, 제2 레지스터(15)의 출력(n 비트)의 각 비트와, 비교 회로(10)로부터의 비교 결과 신호의 상보 신호와의 논리곱을 취한 신호를 n 비트, 병렬 출력하는 AND 회로(17)(비교 회로(10)의 비교 결과 출력이 0일 때 제2 레지스터(15)의 출력치를 출력하고, 비교 회로(10)의 비교 결과 출력이 1일 때 0을 출력)와, AND 회로(16, 17)의 n 비트 출력을 입력하고, 각 비트마다 논리합 연산을 취하는 신호를 n 비트 병렬 출력하는 2n 입력 n 출력의 OR 회로(18)를 구비하고, OR 회로(18)의 출력이 디지털 아날로그 변환기(DAC: 19)에 입력되어, 디지털 아날로그 변환기(19)로부터의 아날로그 전압 출력이 전압 제어 증폭 회로(12)에 제어 전압으로서 입력된다.
또, 도 7에 도시된 구성은 제1, 제2 레지스터(14, 15)의 n 비트의 각 비트 출력에 대해, 대응하는 비트의 두개의 출력을 각각 입력으로 하고, 비교 회로(10)의 출력과 그 반전 출력으로 각각 출력 인에이블 단자가 제어되고, 출력끼리 접속되어 디지털 아날로그 변환기(19)가 대응하는 비트 입력에 입력되는 제1, 제2 3-상(tri-state) 버퍼의 세트(한쪽이 출력 인에이블일 때 다른 것은 출력이 하이 임피던스 상태)를 n 비트분 구비하여 구성되는 셀렉터의 기능과 등가이다.
또, 표시 장치의 제조 공정의 출하 검사시 등에 제1, 제2 레지스터(14, 15)로 설정되는 이득의 값(설정치)이 표시 장치 내의 EEPROM(전기적으로 소거 및 기입 가능한 판독 전용 메모리) 등의 불휘발성 기억 장치에 기입되고, 표시 장치의파워(전원) 온일 때 등의 초기화 시에 불휘발성 기억 장치로부터 설정치가 도시되지 않는 CPU 등에 의해 판독되어, 제1, 제2 레지스터(14, 15)로 세트된다.
도 8은 상기된 본 발명의 제2 실시예에서, 증폭 회로(12)를 전압 제어 증폭 회로로 하고, 증폭 회로(12)에 제어 전압을 공급하는 제어 회로(13)의 구성의 구체예를 나타내는 도면이다. 도 8을 참조하면, 이 제어 회로(13)도 도 7에 도시된 제어 회로(13)와 동일한 구성으로 되어 있다.
도 9, 도 10은 상기된 본 발명의 각 실시예의 동작 원리를 설명하기 위한 도면이다. 도 9에는 수직 톱니파의 진폭의 중앙 Q와 수직 소인 방향의 화면 중앙 P가 일치하는 경우에 있어서의 CRT의 화면 표시(도 9의 (a)), 수직 톱니파(도 9의 (b)), 왜곡 보정 신호(도 9의 (c))의 관계가 모식적으로 나타내어지며, 또한 도 9의 (d)에는 도 8에 도시된 회로에서, 수직 톱니파, 비교 회로(10)의 출력, 증폭 회로(12)의 출력, 승산 회로(11)의 출력 신호(왜곡 보정 신호)의 파형이 도시되어 있다. 수직 톱니파의 진폭의 중앙에서 기준 전압 Vref와의 대소 관계가 반전하고(비교 회로(10)의 출력이 반전), 증폭 회로(12)의 출력을 승산하는 승산 회로(11)의 출력(왜곡 보정 신호)은 도 9의 (c)에 도시된 바와 같이 화면 중앙에서 대칭이 된다.
도 10에는, 도 8에 도시된 구성에서 수직 톱니파의 진폭 중앙과, 수직 소인 방향의 화면 중앙이 일치하지 않고, 어긋나 있는 경우의 CRT의 화면 표시(도 10의 (a)), 수직 톱니파(도 10의 (b)), 왜곡 보정 신호(도 10의 (c))의 관계가 모식적으로 나타내어져 있으며, 도 10의 (d)에는 도 8에 나타낸 회로에 있어서, 수직 톱니파 전압 Vsaw, 비교 회로(10)의 출력, 증폭 회로(12)의 출력(VCA12의 출력), 승산 회로(11)의 출력 신호(왜곡 보정 신호)의 파형이 나타내어져 있다. 수직 톱니파의 진폭 중앙이 수직 소인 방향의 화면 중앙과 어긋나 있는 경우, 예를 들면 라스터 상단(주사 시단)이 하측으로 어긋나며, 주사 시단과 화면 중앙부 P의 간격(시간)과 화면 중앙부 P와 라스터 하단(주사 종단)의 간격(시간)의 비가 r:s (도 10에 나타내는 예에서는 r<s)인 경우, 비교 회로(10)로 공급되는 수직 톱니파의 전압 Vsaw의 파형과 기준 전압 Vref와의 관계는 예를 들면 도 10의 (d)에 도시된 바와 같이 된다. 즉, 기준 전압 Vref는 수직 소인 방향의 화면 중앙 P에 대응하는 전압(수직 톱니파의 전압)으로 설정되어 있으며, 이 경우 입력되는 수직 톱니파의 진폭 중앙 Q의 전압치보다도 낮은 값에 위치하고 있다. 한편, 수직 톱니파의 진폭 중앙과 수직 소인 방향의 화면 중앙과의 어긋남이 도 10의 (a), 도 10의 (b)에 도시된 것과 반대인 경우(도 10(d)에 있어서 r>s인 경우), 기준 전압 Vref는 입력되는 수직 톱니파의 진폭 중앙 Q의 전압치보다도 높은 값에 위치하게 된다.
주사 개시 전압으로부터 수직 톱니파의 전압 Vsaw가 상승했을 때에, 기준 전압 Vref를 넘을 때까지, 증폭 회로(12)는 제1 이득 A1에 의해 증폭하고, 수직 톱니파가 기준 전압 Vref를 넘었을 때, 비교 회로(10)의 출력은 반전하고, 이 후 주사 종료까지, 증폭 회로(12)는 제2 이득 A2에 의해 증폭하고, 왜곡 보정 신호 Vo는 화면 중앙 P를 바닥으로 한 포물선파가 된다.
기준 전압 Vref는 표시 장치의 제조의 출하 검사 시의 조정 등에 의해 화면 중앙의 값으로 설정된다. 이 기준 전압의 설정치를 EEPROM 등의 불휘발성 기억 장치(도시되지 않음)에 기입해 두고, 이 값에 기초하여 파워 온일 때에 레지스터(도시되지 않음) 등에 설정하고, 디지털 아날로그 변환기(도시되지 않음)를 이용하여 기준 전압을 출력하는 구성으로 해도 무방하다.
도 11의 (a)는 상기된 본 발명의 제1, 제2 실시예에서의 포물선파로 이루어지는 왜곡 보정 신호 Vo(1 수직 기간의 진폭)와, 수직 톱니파(도 11에서 마름모형으로 표시된 것을 연결하는 실선)와의 관계를 나타내는 도면이고, 도 11의 (b)는 도 11의 (a)의 화면 중앙부를 확대시킨 도면(종축은 100㎷ 단위)이다. 본 발명에서는 수직 소인의 화면 상부와 화면 하부로 나눠 따로따로 승산시키지 않기 때문에, 승산 회로(11)의 입력 오프셋 Voff1이 존재하는 경우에도, 승산 회로(11)로부터의 파라볼라 신호 Vpara=K×(Vsaw+Voff1)2에 있어서, 화면 상부와 화면 하부에서 단차는 생기지 않는다.
증폭 회로(12)의 입력 오프셋에 대해서는 증폭 회로(12)로부터 출력되는 왜곡 보정 신호 Vo는 Vo=A×(Vpara+Voff2)가 되고(단, A는 증폭 회로(12)의 이득), A는 수직 기간의 전반과 후반으로 나눠 설정된다. 도 11에서, 오프셋이 없는 경우의 왜곡 보정 신호 Vo는 사각의 점을 파선으로 연결한 파선(Voff 없음)으로 나타내며, 오프셋이 있는 경우의 왜곡 보정 신호 Vo는 기호×를 실선으로 연결한 선(Voff 있음)으로 나타낸다.
±5V의 진폭의 수직 톱니파로 승산 회로(11)의 입력 오프셋 Voff1을 -100㎷, 증폭 회로(12)의 입력 오프셋을 100㎷로 하고, 1 수직 기간의 전반과 후반의 이득 A1, A2를 모두 「1」로 하면, 도 11에 도시된 바와 같이 왜곡 보정 신호 Vo(Voff 있음)에 중앙부에서의 단차는 거의 인정되지 않는다.
비교예로서, 도 18에 도시된 구성에 따르는 구성(단, 슬라이스점을 화면 중앙으로 함)의 경우에 대해 고찰한다. 도 12의 (a)는 도 18에 도시된 구성에 따르는 구성(단, 슬라이스점을 화면 중앙으로 함)에서의, 포물선파로 이루어지는 왜곡 보정 신호 Vo(1 수직 기간의 진폭)와, 수직 톱니파(도 11에서 마름모형으로 나타낸 것을 연결하는 실선)와의 관계를 나타내는 도면이고, 도 12의 (b)는, 도 12의 (a)의 화면 중앙부를 확대시킨 도면(종축은 100㎷ 단위)이다.
두개의 차분 비교 회로(슬라이스 회로) 사이에 출력 오프셋에 변동이 있으면, 승산 회로에서 그 변동이 2승된다. 차분 비교 회로(슬라이스 회로)의 출력 오프셋 Voff1을 고려하면, 승산 회로의 출력은 Vpara=K×(Vsaw+Voff1)2가 되고, 진폭 조정 회로(게인 컨트롤 회로: 107, 108)의 입력 오프셋을 Voff2로 하면, 두개의 진폭 조정 회로(107, 108)의 출력을 가산기(109)로 가산한 왜곡 보정 신호 Vo는 Vo=A×(Vpara+Voff2)가 된다. 단, 두개의 차분 비교 회로에서 화면 상부와 하부에서 슬라이스한 경우, Vo=A×(Vpara+Voff2)는 1 수직 기간의 전반과 후반에서 차동 비교 회로, 진폭 조정 회로의 값으로 치환된다.
±5V의 수직 톱니파에 대하여 도 18의 제1 차동 비교 회로(슬라이스 회로: 102) 후에 -100㎷의 오프셋이 있고, 제2 차동 비교 회로(슬라이스 회로: 103)에는 오프셋이 없으며, 제1 진폭 조정 회로(107)의 입력 오프셋을 100㎷, 제2 진폭 조정 회로(108)의 입력 오프셋을 0V, 제1, 제2 진폭 조정 회로(107, 108)의 이득을 1로 하면, 왜곡 보정 신호에는 도 12에 도시된 바와 같이 중앙부에서 100㎷의 단차가 생긴다(도 12의 (b) 참조). 진폭 조정 회로의 설정 이득에 의해 이 단차가 변화한다. 왜곡 보정 신호에 단차가 생겼을 때의 화상은 도 15의 (c)에 도시된 바와 같이 수평 방향의 단차가 되어 나타난다.
이에 대해, 본 발명에 따르면, 오프셋에 따라 단차는 나타나지 않고, 도 14에 도시된 바와 같이 좌우 실패 모양의 왜곡을 바르게 보정할 수 있다.
또한, 왜곡 보정 신호의 특성에 대해 특개평11-313222호 공보에 기재된 장치의 것을 고찰하면, 이 장치에서는 왜곡 보정 신호로 하여 2승파(=K1×Vsaw2)와 3승파(A×K2×Vpara×Vsin)를 이용하고 있으며, 왜곡 보정 신호 Vo는 도 13에 도시된 바와 같이 되고, 화면 하부만을 보정하는 경우, 화면 상부(수직 기간의 전반)의 왜곡 보정 신호를 0으로 하면 되지만, 새롭게 화면의 1/4 부근과 3/4 부근에 왜곡이 생겨 버린다. 즉, 수직 방향의 중심에서 대칭이 되는 3승파를 이용하는데, 예를 들면 화면 하부의 보정을 행하는 경우, 화면 상부에서 왜곡 보정 신호를 0으로 하면, 화면 하부에서 3승파가 2승파에 영향을 주게 된다.
이에 대하여, 본 발명에 따르면 2승파와 3승파를 함께 이용하지 않고, 왜곡의 보정을 간이화하고 있으며, 또한 특개평11-313222호 공보에 기재된 구성과 같은 3승파에 기인하는 왜곡도 생기지 않는다. 이 때문에, 왜곡의 조정 작업이 더 용이해진다.
본 발명에 따른 왜곡 보정 회로는 수상관을 구비한 임의의 표시 장치에 적용된다. 예를 들면 도 17에 도시된 표시 장치의 편향 왜곡 보정 회로(208)로서 이용되고, 1 수직 기간을 주기로 하는 왜곡 보정 신호는 수평 편향 전류와 진폭 변조되고, 수평 편향 출력 회로(210)로부터 수평 편향 코일로 공급된다.
상기된 실시예에 따르는 왜곡 보정 회로는 대화면, 평면화가 진행되는 표시 장치의 상하 비대칭 왜곡의 보정에 적용하기 적합하게 된다. 즉, 상기 특개평6-334887호 공보에 기재된 구성(도 18 참조)과 같이, 화면 상부, 화면 하부에 대응시켜, 차동 비교 회로, 승산 회로, 진폭 조정 회로(전압 제어 증폭 회로) 등을 2계통 구비하는 구성에 비해, 본 발명에서는 차동 비교 회로, 승산 회로, 진폭 조정 회로를 1계통분 구비하는 것만으로 충분하며, 도 7, 도 8 등에 도시된 바와 같이 제어 회로의 회로 구성도 소규모이다. 또한, 본 발명은 특개평6-334887호 공보에 기재된 구성과 비교하여, 오프셋도 특별히 작아(따라서, 라스터에 단차가 나타나지 않음), 간이한 회로 구성에 의해 비용의 저감, 화질의 향상을 도모할 수 있다.
이상, 본 발명을 상기 각 실시예에 의거하여 설명했지만, 본 발명은 상기 실시예의 구성에만 한정되는 것이 아니며, 특허 청구 범위의 각 청구항의 본 발명의 범위 내에서 당업자라면 이룰 수 있을 각종 변형, 수정을 포함하는 것은 물론이다.
이상 설명한 바와 같이, 본 발명에 따르면, 왜곡 보정용의 포물선파를 생성하는 승산 회로, 진폭 조정을 행하는 증폭 회로를, 복수로 분할된 화면 구간에 대해 일계통 구비하는 구성으로 함으로써, 회로 규모를 감축하면서, 화면의 상부, 하부 등의 각 영역에서 개별로 왜곡을 보정할 수 있는 효과를 발휘한다.
또한, 본 발명에 따르면, 화면 중앙에 상당하는 수직 톱니파의 진폭으로 설정되는 기준치를, 수직 톱니파의 진폭과 비교하고, 화면 상부와 하부에서 증폭 회로의 이득을 가변시키는 구성으로 했기 때문에, 전자총 부착의 변동 등에 의해 수직 톱니파와 중앙과, 화면 중앙이 어긋나는 경우라도, 좌우 실패 모양의 왜곡, 사다리꼴의 왜곡 등의 상하 비대칭 왜곡을 바르게 보정할 수 있는 효과를 발휘한다.
그리고 본 발명에 따르면, 간이한 회로 구성에 의해, 표시 장치의 왜곡 조정 작업이 용이하게 되며, 제조 비용의 저감을 도모할 수 있고, 대화면의 표시 장치의 상하 비대칭 왜곡의 보정에 적용하기에 적합해진다.
또한 본 발명에 따르면, 승산 회로와 진폭 조정을 행하는 증폭 회로의 오프셋에 의해, 왜곡 보정 신호의 중앙부(부분 영역 사이)에서의 오프셋을 특별히 저감시키며, 화면에 단차가 나타나는 것을 회피하여, 화질의 향상에 공헌하고 있다.
또한 본 발명에 따르면, 화면 중앙 위치에 대응하는 전압으로 설정된 기준 전압을 이용하여 왜곡 보정 신호를 생성하고, 왜곡 보정 신호(포물선파)의 중심 바닥은, 항상 화면 중앙 위치에 일치하기 때문에, 한번 왜곡 조정을 행한 후에는 수직 톱니파의 진폭 중앙이 화면 중앙으로부터 어긋나도, 좌우 실패 모양의 왜곡 등의 재조정은 불필요하게 되어, 조정 작업이 더 용이해진다.

Claims (16)

  1. 수직 소인용의 톱니파(「수직 톱니파」)의 진폭을, 사전에 정해진 1 또는 복수의 기준 레벨과 비교함으로써, 현재의 소인 위치가 화면의 수직 소인 방향의 부분 영역의 하나를 검출하는 비교 수단과,
    상기 수직 톱니파로부터 생성되는 좌우 실패 모양의 왜곡 보정용 신호의 진폭을 조정하는 증폭 수단의 이득을, 상기 비교 수단에 의한 검출 결과에 기초하여 상기 화면의 부분 영역마다 각각 개별로 설정하는 제어 수단,
    을 포함한 것을 특징으로 하는 왜곡 보정 회로.
  2. 수직 소인용의 톱니파(「수직 톱니파」)의 진폭을, 사전에 정해진 기준 레벨과 비교함으로써, 현재의 소인 위치가 화면의 상부와 하부의 하나를 검출하는 비교 수단과,
    상기 수직 톱니파로부터 생성되는 좌우 실패 모양의 왜곡 보정용 신호의 진폭을 조정하는 증폭 수단의 이득을 상기 비교 수단에 의한 검출 결과에 기초하여 상기 화면의 상부와 하부에서 각각 개별로 설정하는 제어 수단,
    을 구비한 것을 특징으로 하는 왜곡 보정 회로.
  3. 수직 소인용의 톱니파(「수직 톱니파」)를 입력하고, 주사 기간의 상기 수직 톱니파의 진폭을 화면의 수직 소인 방향의 소정의 위치에 대응하는 수직 톱니파의진폭치로 설정되어 있는 하나의 기준 레벨, 또는 상호 상이한 값의 복수의 기준 레벨과 비교하는 비교 회로와,
    상기 수직 톱니파로부터 포물선파를 생성하는 승산 회로의 출력 진폭을 조정하는 이득 가변형의 증폭 회로에 대하여, 상기 비교 회로의 비교 결과에 기초하여, 상기 수직 톱니파의 진폭이 상기 기준 레벨로 구분되는 구간 중 어떤 구간에 있는지에 따라, 복수의 이득 중에서 상기 구간에 따른 이득을 택일적으로 선택하여 설정하는 제어 회로
    를 포함하고, 상기 이득 가변형의 증폭 회로로부터 왜곡 보정 신호가 출력되는 것을 특징으로 하는 왜곡 보정 회로.
  4. 수직 소인용의 톱니파(「수직 톱니파」)를 입력하고, 주사 기간의 상기 수직 톱니파의 전압과, 수직 소인 방향의 화면 중앙에 대응하는 수직 톱니파 진폭으로 설정되어 있는 기준 전압과의 대소를 비교하는 비교 회로와,
    상기 수직 톱니파와 상기 기준 전압으로부터, 상기 수직 톱니파 전압과 상기 기준 전압의 차분의 포물선파를 생성하는 승산 회로와,
    상기 승산 회로의 출력 진폭을 조정하는 이득 가변형의 증폭 회로와,
    상기 비교 회로의 비교 결과에 기초하여, 상기 수직 톱니파 전압이 상기 기준 전압보다도 작을 때는, 상기 이득 가변형의 증폭 회로의 이득으로서 사전에 정해진 제1 이득을 설정하고, 상기 수직 톱니파 전압이 상기 기준 전압 이상일 때는, 상기 이득 가변형의 증폭 회로의 이득으로서 사전에 정해진 제2 이득을 설정하는제어 회로
    를 포함하고,
    상기 이득 가변형의 증폭 회로로부터 왜곡 보정 신호가 출력되는 것을 특징으로 하는 왜곡 보정 회로.
  5. 수직 소인용의 톱니파(「수직 톱니파」)를 입력하고, 주사 기간의 상기 수직 톱니파의 전압과, 수직 소인 방향의 화면 중앙에 대응하는 수직 톱니파 전압으로 설정되어 있는 기준 전압과의 대소를 비교하는 비교 회로와,
    상기 수직 톱니파와 상기 기준 전압과의 차분의 포물선파를 생성하는 승산 회로와,
    제공된 제어 전압에 의해 이득이 가변되고, 상기 포물선파의 출력 전압을 입력하여 상기 이득에 의해 증폭시켜 왜곡 보정 신호로서 출력하는 전압 제어 증폭 회로와,
    상기 비교 회로의 비교 결과에 기초하여, 상기 수직 톱니파의 진폭이 상기 기준 전압보다도 작을 때는, 사전에 정해진 제1 제어 전압을 상기 전압 제어 증폭 회로로 공급하고, 상기 수직 톱니파의 진폭이 상기 기준 전압 이상일 때는 사전에 정해진 제2 제어 전압을 상기 전압 제어 증폭 회로로 공급하는 제어 회로
    를 구비한 것을 특징으로 하는 왜곡 보정 회로.
  6. 수직 소인용의 톱니파(「수직 톱니파」)를 입력하고, 주사 기간의 상기 수직톱니파의 진폭을, 화면의 소정의 수직 위치에 대응하는 수직 톱니파의 진폭치로 설정된 하나의 기준 레벨, 또는 상호 상이한 값의 복수의 기준 레벨과 비교하는 비교 회로와,
    상기 비교 회로의 비교 결과에 기초하여, 상기 수직 톱니파의 진폭이, 상기 기준치로 구분되는 구간 중 어떤 구간에 있는지에 따라, 상기 수직 톱니파를 증폭시키는 이득 가변형의 증폭 회로에 대해서 복수의 이득 중에서 상기 구간에 따른 이득을 택일적으로 선택하여 설정하는 제어 회로와,
    상기 이득 가변형의 증폭 회로의 출력 신호로부터 포물선파를 생성하여 왜곡 보정 신호로서 출력하는 승산 회로
    를 구비하는 것을 특징으로 하는 왜곡 보정 회로.
  7. 수직 소인용의 톱니파(「수직 톱니파」)를 입력하고, 주사 기간의 상기 수직 톱니파의 전압과, 수직 소인 방향의 화면 중앙의 위치에 대응하는 수직 톱니파의 전압으로 설정되어 있는 기준 전압과의 대소를 비교하는 비교 회로와,
    상기 수직 톱니파와 기준 전압의 차분을 증폭시키는 이득 가변형의 증폭 회로와,
    상기 비교 회로의 비교 결과에 기초하여, 상기 수직 톱니파의 전압이 상기 기준 전압보다도 작을 때는 상기 이득 가변형의 증폭 회로의 이득으로서 사전에 정해진 제1 이득을 설정하고, 상기 수직 톱니파의 전압이 상기 기준 전압 이상일 때는 상기 이득 가변형의 증폭 회로의 이득으로서 사전에 정해진 제2 이득을 설정하는 제어 회로와,
    상기 이득 가변형 증폭 회로의 출력 신호로부터 포물선파를 생성하여 왜곡 보정 신호로서 출력하는 승산 회로
    를 포함하는 것을 특징으로 하는 왜곡 보정 회로.
  8. 수직 소인용의 톱니파(「수직 톱니파」)를 입력하고, 주사 기간의 상기 수직 톱니파의 전압과, 수직 소인 방향의 화면 중앙의 위치에 대응하는 수직 톱니파의 전압으로 설정되어 있는 기준 전압과의 대소를 비교하는 비교 회로와,
    제공된 제어 전압에 의해 이득이 가변되고, 상기 수직 톱니파와 상기 기준 전압의 차분을 증폭시키는 전압 제어 증폭 회로와,
    상기 비교 회로의 비교 결과에 기초하여, 상기 수직 톱니파의 전압이 상기 기준 전압보다도 작을 때는, 사전에 정해진 제1 제어 전압을 상기 전압 제어 증폭 회로로 공급하고,
    상기 수직 톱니파의 전압이 상기 기준 전압 이상일 때는 사전에 정해진 제2 제어 전압을 상기 전압 제어 증폭 회로로 공급하는 제어 회로와,
    상기 전압 제어 증폭 회로의 출력으로부터 포물선파를 생성하여 왜곡 보정 신호로서 출력하는 승산 회로
    를 포함한 것을 특징으로 하는 왜곡 보정 회로.
  9. 제5항에 있어서,
    상기 제어 회로가, 상기 제1, 제2 제어 전압에 대응하는 디지털의 값을 각각 저장하는 제1, 제2 레지스터와,
    상기 제1, 제2 레지스터의 출력을 입력하고, 상기 비교 회로의 비교 결과 신호를 선택 제어 신호로서 입력하고, 상기 비교 결과가 상기 수직 톱니파 전압이 상기 기준 전압보다도 작은 것을 나타낼 때는 상기 제1 레지스터의 출력치를 선택하여 출력하고, 상기 비교 결과가 상기 수직 톱니파 전압이 상기 기준 전압 이상인 것을 나타낼 때는 상기 제2 레지스터의 출력치를 선택하여 출력하는 셀렉터와,
    상기 셀렉터의 출력을 입력으로 하여 아날로그 신호로 변환 출력하는 디지털 아날로그 변환기
    를 포함하고,
    상기 디지털 아날로그 변환기의 출력이, 상기 전압 제어 증폭 회로에 제어 전압으로서 입력되는 것을 특징으로 하는 왜곡 보정 회로.
  10. 제8항에 있어서,
    상기 제어 회로가, 상기 제1, 제2 제어 전압에 대응하는 디지털의 값을 각각 저장하는 제1, 제2 레지스터와,
    상기 제1, 제2 레지스터의 출력을 입력하고, 상기 비교 회로의 비교 결과 신호를 선택 제어 신호로서 입력하고, 상기 비교 결과가 상기 수직 톱니파 전압이 상기 기준 전압보다도 작은 것을 나타낼 때는 상기 제1 레지스터의 출력치를 선택하여 출력하고, 상기 비교 결과가 상기 수직 톱니파 전압이 상기 기준 전압 이상인것을 나타낼 때는 상기 제2 레지스터의 출력치를 선택하여 출력하는 셀렉터와,
    상기 셀렉터의 출력을 입력으로 하여 아날로그 신호로 변환 출력하는 디지털 아날로그 변환기
    를 포함하고,
    상기 디지털 아날로그 변환기의 출력이, 상기 전압 제어 증폭 회로에 제어 전압으로서 입력되는 것을 특징으로 하는 왜곡 보정 회로.
  11. 제9항에 있어서,
    상기 셀렉터가, 상기 제1 레지스터의 출력과, 상기 비교 회로의 비교 결과 신호를 입력하고, 상기 제1 레지스터의 각 출력 비트와 상기 비교 결과 신호의 논리곱을 취한 신호를 출력하는 제1 논리곱 회로와,
    상기 제2 레지스터의 출력과, 상기 비교 회로의 비교 결과 신호를 인버터로 반전시킨 신호를 입력하고, 상기 제2 레지스터의 각 출력 비트와 상기 비교 결과 신호의 반전 신호의 논리곱을 취한 신호를 출력하는 제2 논리곱 회로와,
    상기 제1 논리곱 회로의 각 출력 비트에 대해 상기 제1 논리곱 회로의 출력 비트와 상기 출력 비트에 대응하는 상기 제2 논리곱 회로의 출력 비트와의 논리합을 취한 신호를 출력하는 논리합 회로
    를 구비한 것을 특징으로 하는 왜곡 보정 회로.
  12. 제10항에 있어서,
    상기 셀렉터가, 상기 제1 레지스터의 출력과, 상기 비교 회로의 비교 결과 신호를 입력하고, 상기 제1 레지스터의 각 출력 비트와 상기 비교 결과 신호의 논리곱을 취한 신호를 출력하는 제1 논리곱 회로와,
    상기 제2 레지스터의 출력과, 상기 비교 회로의 비교 결과 신호를 인버터로 반전시킨 신호를 입력하고, 상기 제2 레지스터의 각 출력 비트와 상기 비교 결과 신호의 반전 신호의 논리곱을 취한 신호를 출력하는 제2 논리곱 회로와,
    상기 제1 논리곱 회로의 각 출력 비트에 대해 상기 제1 논리곱 회로의 출력 비트와 상기 출력 비트에 대응하는 상기 제2 논리곱 회로의 출력 비트와의 논리합을 취한 신호를 출력하는 논리합 회로
    를 구비한 것을 특징으로 하는 왜곡 보정 회로.
  13. 제7항에 있어서,
    상기 승산 회로가, 상기 수직 톱니파와 상기 기준 전압과의 차분과, 상기 이득 가변형의 증폭 회로의 출력 신호로부터 상기 포물선파를 생성하는 것을 특징으로 하는 왜곡 보정 회로.
  14. 제8항에 있어서,
    상기 승산 회로가 상기 수직 톱니파와 상기 기준 전압과의 차분과, 상기 전압 제어 증폭 회로의 출력 신호로부터 상기 포물선파를 생성하는 것을 특징으로 하는 왜곡 보정 회로.
  15. 제1항에 기재된 왜곡 보정 회로를 구비하고,
    상기 왜곡 보정 회로로부터 출력되는 수직 기간 주기의 왜곡 보정 신호에 의해 진폭 변조시킨 수평 편향 전류로, 수평 편향 코일을 구동시키는 구성으로 되어 있는 것을 특징으로 하는 표시 장치.
  16. 제9항에 기재된 왜곡 보정 회로와, 불휘발성 기억 장치를 구비하고,
    상기 불휘발성 기억 장치에는 제조 시의 조정으로 취득된, 상기 제1, 제2 레지스터로 설정하는 값이 기억되어 있으며,
    장치의 파워 온일 때 상기 불휘발성 기억 장치에 기억된 상기 각 값이 판독되고, 상기 제1, 제2 레지스터로 설정되는
    것을 특징으로 하는 표시 장치.
KR10-2001-0069678A 2000-11-10 2001-11-09 왜곡 보정 회로 및 표시 장치 KR100448613B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000343983A JP3636652B2 (ja) 2000-11-10 2000-11-10 歪補正回路及び表示装置
JPJP-P-2000-00343983 2000-11-10

Publications (2)

Publication Number Publication Date
KR20020036749A KR20020036749A (ko) 2002-05-16
KR100448613B1 true KR100448613B1 (ko) 2004-09-13

Family

ID=18818258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0069678A KR100448613B1 (ko) 2000-11-10 2001-11-09 왜곡 보정 회로 및 표시 장치

Country Status (5)

Country Link
US (1) US6683424B2 (ko)
JP (1) JP3636652B2 (ko)
KR (1) KR100448613B1 (ko)
CN (1) CN1165155C (ko)
TW (1) TW543322B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103853524A (zh) * 2012-11-30 2014-06-11 安凯(广州)微电子技术有限公司 一种乘法器装置和实现乘法运算的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123673B (zh) * 2006-08-07 2011-03-30 康佳集团股份有限公司 一种对电视机的扫描失真进行调试的系统及方法
TWI570389B (zh) * 2015-12-08 2017-02-11 財團法人工業技術研究院 振幅校正電路及其應用的信號校正電路
US10574954B2 (en) * 2018-10-30 2020-02-25 Silicon Light Machines Corporation Compensation method for a scanning system with spatial light modulator
CN112311378B (zh) * 2019-10-12 2022-06-03 成都华微电子科技股份有限公司 单端口模式选择电路及多工作模式集成电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0514755A (ja) * 1991-06-28 1993-01-22 Victor Co Of Japan Ltd サイドピンクツシヨン歪補正回路
US5449982A (en) * 1992-03-17 1995-09-12 Matsushita Electric Industrial Co., Ltd. Top/bottom pincushion correction circuit
KR960035801U (ko) * 1995-04-14 1996-11-21 엘지전자주식회사 영상표시 기기의 수평사이즈 및 핀쿠션 회로
KR970031194A (ko) * 1995-11-15 1997-06-26 김광호 회로구성이 간단한 승압형 콘버터의 역률 보상 회로
JPH09233357A (ja) * 1996-02-22 1997-09-05 Mec:Kk 歪補正回路を備えた水平偏向回路
KR20000020663A (ko) * 1998-09-23 2000-04-15 구자홍 모니터의 내부 핀쿠션 보정장치
KR20010045818A (ko) * 1999-11-08 2001-06-05 구자홍 수평 사이즈 자동 보정장치 및 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3143211B2 (ja) 1992-04-28 2001-03-07 三洋電機株式会社 左右糸巻歪補正装置
JP3134592B2 (ja) 1993-05-24 2001-02-13 松下電器産業株式会社 コーナーピンクッション歪補正波発生回路
JPH10271357A (ja) * 1997-03-27 1998-10-09 Nec Ic Microcomput Syst Ltd ダイナミック・フォーカス回路
JPH11313222A (ja) 1998-04-27 1999-11-09 Nec Home Electron Ltd 画像歪補正装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0514755A (ja) * 1991-06-28 1993-01-22 Victor Co Of Japan Ltd サイドピンクツシヨン歪補正回路
US5449982A (en) * 1992-03-17 1995-09-12 Matsushita Electric Industrial Co., Ltd. Top/bottom pincushion correction circuit
KR960035801U (ko) * 1995-04-14 1996-11-21 엘지전자주식회사 영상표시 기기의 수평사이즈 및 핀쿠션 회로
KR970031194A (ko) * 1995-11-15 1997-06-26 김광호 회로구성이 간단한 승압형 콘버터의 역률 보상 회로
JPH09233357A (ja) * 1996-02-22 1997-09-05 Mec:Kk 歪補正回路を備えた水平偏向回路
KR20000020663A (ko) * 1998-09-23 2000-04-15 구자홍 모니터의 내부 핀쿠션 보정장치
KR20010045818A (ko) * 1999-11-08 2001-06-05 구자홍 수평 사이즈 자동 보정장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103853524A (zh) * 2012-11-30 2014-06-11 安凯(广州)微电子技术有限公司 一种乘法器装置和实现乘法运算的方法
CN103853524B (zh) * 2012-11-30 2017-02-08 安凯(广州)微电子技术有限公司 一种乘法器装置和实现乘法运算的方法

Also Published As

Publication number Publication date
TW543322B (en) 2003-07-21
CN1165155C (zh) 2004-09-01
CN1353535A (zh) 2002-06-12
KR20020036749A (ko) 2002-05-16
US6683424B2 (en) 2004-01-27
JP2002152547A (ja) 2002-05-24
JP3636652B2 (ja) 2005-04-06
US20020057063A1 (en) 2002-05-16

Similar Documents

Publication Publication Date Title
KR100307108B1 (ko) 투사텔레비젼에서레지스트레이션조정을향상하는보간방법및장치
EP0420568B1 (en) Digital convergence apparatus
KR100448613B1 (ko) 왜곡 보정 회로 및 표시 장치
US5712532A (en) Scalable CRT display device and phase synchronous circuit for use in display device
EP0932310B1 (en) Device for convergence correction in a television receiver
KR100425806B1 (ko) 음극선관왜곡보정회로
JP3675357B2 (ja) レジストレーション調整装置及びレジストレーション調整方法
JP3633115B2 (ja) 偏向装置
KR100400568B1 (ko) 프로젝션 티브이의 컨버젼스 보정장치
US6717377B1 (en) Circuit and method for reducing east-west geometry mismatch between the top and bottom of a raster display
US20040125243A1 (en) Convergence optimization in a projection display
US5898466A (en) Apparatus for correcting vertical and optical distortions of images in projection TV sets
KR100513853B1 (ko) 스위칭 노이즈에 의한 영향이 적은 영상왜곡보정장치
KR100275008B1 (ko) 디스플레이 장치의 사다리꼴 국부 왜곡 보정 장치 및 방법
JPH1188717A (ja) Ｃｒｔディスプレイ装置
JP2000184226A (ja) ひずみ補正装置
JPH06303449A (ja) ダイナミックフォーカス回路
JPH11252398A (ja) 水平リニアリティ補正回路
JPH1169196A (ja) 水平リニアリティ補正回路
JPH087536B2 (ja) Ｃｒｔの輝度むら補正回路
JPH05328163A (ja) 表示装置
JPH0644269U (ja) Ｃｒｔディスプレイ装置
JPH0965164A (ja) ディスプレイモニタの水平偏向制御回路
JPH05161028A (ja) ダイナミックフォーカス回路
JPH08317248A (ja) 映像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee