KR100442700B1 - 유전체 박막 패턴의 형성 방법 및 유전체 박막과 도체박막으로 구성된 적층 패턴의 형성 방법 - Google Patents

유전체 박막 패턴의 형성 방법 및 유전체 박막과 도체박막으로 구성된 적층 패턴의 형성 방법 Download PDF

Info

Publication number
KR100442700B1
KR100442700B1 KR10-1999-0052686A KR19990052686A KR100442700B1 KR 100442700 B1 KR100442700 B1 KR 100442700B1 KR 19990052686 A KR19990052686 A KR 19990052686A KR 100442700 B1 KR100442700 B1 KR 100442700B1
Authority
KR
South Korea
Prior art keywords
thin film
dielectric thin
substrate
pattern
resist pattern
Prior art date
Application number
KR10-1999-0052686A
Other languages
English (en)
Other versions
KR20000047722A (ko
Inventor
코시도요시히로
후지바야시케이
도요타유지
오카와다다유키
다카하시료이치로
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20000047722A publication Critical patent/KR20000047722A/ko
Application granted granted Critical
Publication of KR100442700B1 publication Critical patent/KR100442700B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)
  • Drying Of Semiconductors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명의 유전체 박막 패턴의 형성 방법은, 레지스트 패턴이 위에 형성된 기판 상에 증착법에 의해 유전체 박막을 증착시키는 단계; 및 상기 레지스트 패턴을 제거함으로써 상기 유전체 박막을 패턴하는 단계를 포함하고 있다. 여기에서, 상기 유전체 박막의 재료로서, CeO2, Sm2O3, Dy2O3, Y2O3, TiO2, Al2O3및 MgO 중의 적어도 하나를 사용한다.

Description

유전체 박막 패턴의 형성 방법 및 유전체 박막과 도체 박막으로 구성된 적층 패턴의 형성 방법{Method of Forming Dielectric Thin Film Pattern and Method of Forming Laminate Pattern Comprising Dielectric Thin Film and Conductive Thin Film}
본 발명은 유전체 박막 패턴의 형성 방법 및 적층 패턴의 형성 방법에 관한 것이다. 특히, 본 발명은 저손실의 유전체 박막 패턴을 리프트-오프(lift-off) 기술을 사용하여 형성하는 방법에 관한 것이다. 또한, 본 발명은 바람직하게 고주파 전송선로, 고주파 공진기, 고주파 용량소자 등의 고주파 장치를 구성하며 유전체 박막과 도체 박막으로 구성된 적층 패턴의 형성 방법에 관한 것이다.
고주파 전송선로, 고주파 공진기, 고주파 용량소자 등의 고주파 장치를 구성하는 유전체 박막에는, 낮은 유전 손실이 요구된다. 이러한 이유로 인해서, CVD, 스퍼터링(sputtering), 애블레이션(ablation) 등의 기술 방법이 낮은 유전 손실의 유전체 박막의 제작에 사용되고 있다. 그러나, 이러한 목적을 위해서 증착법이 사용되지는 않았다. 증착법이 사용되지는 않았던 이유 중의 하나는, 증착 입자의 에너지가 낮아서(약 1eV 이하), 조밀한 조성의 유전체 박막이 낮은 유전 손실을 나타내기가 어렵다는 증착법에 따른 이유 때문이다.
일반적으로, 기판 온도가 대략 실온 부근인 경우에는, 증착법을 사용하여 저손실의 막을 제작할 수 없다고 추측되었다. 증착법을 사용하여 저손실의 막을 얻기 위해서는, 기판을 가열하거나, 이온 보조(ion assisst), 이온 도금 등의 방법을 이용할 필요가 있다. 그러나, 이들 각각의 방법에 따르면, 기판을 고온에서 가열하여야 한다. 리프트-오프법이 사용된 포토레지스트(photoresist)의 내열성 때문에, 리프트-오프법을 사용하여 저손실의 박막을 형성하는 것이 불가능하다.
기판 상에 유전체 박막과 도체 박막으로 구성된 적층 패턴(배선 패턴)을 부분적으로 형성하는 경우, 예를 들어 MIM(metal-insulator-metal) 구조를 가지고 있는 고주파 용량소자를 구성하며 유전체 박막과 도체 박막으로 구성된 적층 패턴을 형성하는 경우, 통상적으로 이 적층 패턴이 하기에서 기술하는 방법에 따라서 제작된다.
제 1 방법에 따르면, 기판의 전면에 증착, 스퍼터링 등의 방법에 의해 하층으로서 도체 박막을 형성한다. 계속해서, CVD, 스퍼터링, 애블레이션 등의 방법에 의해 유전체 박막을 형성한다. 그 다음으로, 증착, 스퍼터링 등의 방법에 의해 상층으로서 도체 박막을 형성하고, 이에 의해 MIM 구조를 가지고 있는 적층막이 형성된다. 그 후에, 적층막 상에 레지스트 패턴을 형성한다. 불필요한 영역에 있고 레지스트 패턴을 통해 노출되는 적층막을 에칭(etching)에 의해 제거하여, 적층 패턴을 얻는다.
제 2 방법은 다음과 같다. 먼저, 기판의 전면에 증착, 스퍼터링 등의 방법에 의해 하층으로서 도체 박막을 형성한다. 그 후에, 하층의 도체 박막 상에 레지스트 패턴을 형성하고, 하층의 도체 박막만을 에칭하여 원하는 패턴으로 패턴한다. 다른 방법으로는, 도체 박막이 필요하지 않는 영역에 미리 레지스트 패턴을 형성하고, 증착 등에 의하여 기판 상에 레지스트 패턴을 경유하여 하층인 도체 박막을 형성한다. 레지스트 패턴 상에 형성된 도체 박막이 레지스트 패턴과 함께 기판으로부터 분리됨으로써, 리프트-오프법을 사용하여 하층으로서의 도체 박막을 패턴시킨다. 계속해서, 기판의 전면 및 CVD, 스퍼터링, 애블레이션 등에 의해 하층으로서 패턴된 도체 박막 상에 유전체 박막을 형성한다. 이 유전체 박막 상에 레지스트 패턴을 형성하고, 유전체 박막의 불필요한 영역을 에칭에 의해 제거한다. 아울러, 하층의 도체 박막의 형성과 동일한 방법으로, 유전체 박막 상에 상층으로서 도체 박막을 형성하고 패턴한다. 유전체 박막 및 상층의 도체 박막을 패턴할 때에, 이들은 하층의 도체 박막 및 미리 패턴된 유전체 박막과 함께 각각 레지스트된 다음에, 패턴되어 동일한 패턴 형상을 가지고 있다.
그러나, 제 1 방법 및 제 2 방법에서는, RIE 등의 건조 에칭을 사용하더라도, 예를 들어 Al2O3등의 유전체 재료를 고정밀로 에칭할 수 없다는 문제점이 있다. 이러한 이유로 인해, 유전체 박막 패턴을 고정밀로 형성할 필요가 있는 경우에는, 제 1 방법 및 제 2 방법의 어떠한 방법의 사용도 가능한 유전체 박막의 재료는 극히 한정되어 있다. 어떠한 경우에는, 이온 밀링(milling) 등에 의해 유전체 박막의 재료를 기계적으로 제거할 수 있다. 그러나, 이 경우에는, 밑에 있는 재료가 손상된다는 문제점이 있다.
에칭이 가능한 유전체 박막의 재료에 대해서, 레지스트 패턴을 형성하고, 그 다음에 마스크(mask)로서 레지스트 패턴을 사용하여 에칭이 실행되므로, 에칭의 공정은 고가이다. 특히, 제 2 방법에 따르면, 레지스트 막을 3번 패턴할 필요가 있으므로, 상당히 고가가 된다.
상술한 이유들로부터, 저손실의 유전체 박막 패턴, 또는 저손실의 유전체 박막과 도체 박막으로 구성된 적층 패턴을 리프트-오프법에 의해 형성하는 단일 방법이 필요하다. 특히, 1층의 레지스트 패턴층 상에 도체 박막과 유전체 박막을 진공 중에서 번갈아 증착시키는 리프트-오프법을 사용하여, 저손실의 유전체 박막과 도체 박막으로 구성된 적층 패턴을 제작하는 것이 바람직하다.
본 발명은 선행 기술과 연관된 상술한 문제점들을 해결할 수 있고, 고주파 전송선로, 고주파 공진기, 고주파 용량소자 등의 고주파 장치를 구성하며 저손실의 유전체 박막과 도체 박막으로 구성된 적층 패턴을 리프트-오프법을 사용하여 용이하게 형성하는 방법을 제공한다.
도 1a 내지 도 1f는 본 발명의 한 구현예에 따른 배선 패턴의 형성 방법의 특정한 공정 단계를 설명하는 단면도이다.
<도면의 주요 부분에 대한 간단한 설명>
1 기판
2 레지스트 패턴
3 윈도우
4 하층의 도체 박막
5 유전체 박막
6 상층의 도체 박막
7 배선 패턴
유전체 박막 패턴의 형성 방법은, 레지스트 패턴이 위에 형성된 기판 상에 증착법에 의해 유전체 박막을 증착시키는 단계; 및 상기 레지스트 패턴을 제거함으로써 상기 유전체 박막을 패턴하는 단계를 포함하고 있다. 여기에서, 상기 유전체 박막의 재료로서, CeO2, Sm2O3, Dy2O3, Y2O3, TiO2, Al2O3및 MgO 중의 적어도 하나를 사용한다.
상기 증착법에 의한 유전체 박막의 증착 동안에 사용되는 기판의 온도는 150℃ 이하인 것이 바람직하다.
유전체 박막 패턴의 형성 방법은 패턴된 유전체 박막을 150℃ 이상의 온도에서 열처리를 시행하는 단계를 더 포함하고 있다.
본 발명을 설명하기 위해서, 본 발명에 바람직한 여러 형태의 도면을 도시하였지만, 본 발명이 이 도면에 도시된 배열 및 구성에 의해서만 한정되지 않는다는 것이 이해될 것이다.
본 발명의 한 구현예에 따른 유전체 박막 패턴의 형성 방법은, 기판 상에 레지스트 패턴을 형성한 후에, 그 위에 증착법을 사용하여 유전체 박막을 증착시키는 단계, 및 상기 레지스트 패턴을 제거함으로써 상기 유전체 박막을 패턴하는 단계를 포함하고 있다. 여기에서, 상기 유전체 박막에 사용되는 재료로는 CeO2, Sm2O3, Dy2O3, Y2O3, TiO2, Al2O3및 MgO 중의 적어도 하나를 사용한다. 이 경우에, 증착법으로서는 전자빔 증착법, 저항 가열 증착법, 고주파 유도 가열 증착법 등을 사용하여도 된다.
본 발명의 발명자들에 의한 심도 깊은 연구 결과에 따르면, CeO2, Sm2O3, Dy2O3, Y2O3, TiO2, Al2O3및 MgO의 7종류의 재료는 실온에서 증착법에 의해 저손실의 유전체 박막을 형성할 수 있다는 것이 밝혀졌다. 따라서, 이러한 재료들의 하나 이상을 사용하여 유전체 박막을 형성하는 경우에, 성막 동안의 기판 온도는 레지스트 패턴의 내열 온도를 초과하는 것을 방지할 수 있고, 성막시에 레지스트 패턴의 열변형 또는 열화(degradation)를 방지할 수 있다.
본 발명에 따라서 유전체 박막 패턴을 형성하는 경우에, 레지스트 패턴의 내열 온도보다 낮은 기판 온도에서 리프트-오프법을 사용하여 저손실의 유전체 박막을 형성하는 것이 가능하다. 부가하여, 에칭이 불가능한 유전체 박막을 패턴할 수 있다. 또한, 본 발명의 제조 방법은, 유전체 박막을 형성한 후에 레지스트 패턴을 형성하고 그 다음에 유전체 박막을 패턴하는 경우과 비교하여 저렴하다.
유전체 박막 패턴의 형성 방법에 있어서, 기판 및 레지스트 패턴 상에 유전체 박막을 증착시킬 때에 사용하는 기판의 온도는 바람직하게 150℃ 이하이다.
레지스트 패턴의 내열 온도는 통상적으로 150℃ 이다. 따라서, 성막 동안의 기판 온도가 150℃ 이하인 경우에는, 레지스트 패턴의 열변형, 열화 등을 방지할 수 있다. 상술한 바와 같이, 리프트-오프법에 의해 저손실의 유전체 박막을 형성하는 것이 가능하다.
유전체 박막 패턴의 형성 방법에 있어서, 레지스트 패턴 상의 유전체 박막을 레지스트 패턴과 함께 제거한 후에, 150℃ 이상의 온도에서 유전체 박막 패턴을 바람직하게 열처리한다.
유전체 박막 패턴을 리프트-오프법을 사용하여 형성한 후에, 이 유전체 박막 패턴을 150℃ 이상의 온도에서 열처리를 시행함으로써, 유전체 박막 패턴의 유전 손실이 한층 더 개선될 수 있다. 바람직하게, 이 열처리는 진공 중에서 또는 산소 대기 중에서 시행된다. 특히, 상술한 유전체 박막의 재료들이 산화막이므로, 유전체 박막에 함유된 산소가 열처리 동안에 제거될 것이라는 위험이 있다. 산소의 제거를 방지하기 위해서, 산소 대기중에서 열처리를 시행하는 것이 바람직하다.
본 발명의 유전체 박막 패턴의 형성 방법은, 유전체 박막 및 도체 박막으로 구성된 적층 패턴의 형성 방법에 적당하게 합치된다. 즉, 적층 패턴의 형성 방법은, 기판 상에 레지스트 패턴을 형성하는 단계; 상기 레지스트 패턴을 가지고 있는 기판 상에 유전체 박막과 도체 박막을 연속적으로 증착시키는 단계; 및 상기 레지스트 패턴을 제거함으로써, 상기 유전체 박막과 상기 도체 박막을 가지고 있는 적층 패턴을 제작하는 단계를 포함하고 있다. 여기에서, 상기 유전체 박막의 재료로서, CeO2, Sm2O3, Dy2O3, Y2O3, TiO2, Al2O3및 MgO 중의 적어도 하나를 사용한다.
바람직한 방법에 따르면, 유전체 박막과 도체 박막 모두를 증착법을 사용하여 형성하는 것이 가능하다. 그러므로, 유전체 박막과 도체 박막을 동일한 증착 장치 내에서 연속적으로 형성할 수 있다. 즉, 유전체 박막과 도체 박막으로 구성된 적층 패턴을 리프트-오프법에 의해 동시에 형성할 수 있다. 따라서, 이 방법에 따르면, 유전체 박막과 도체 박막으로 구성된 적층 패턴을 고정밀도로 저렴하게 형성하는 것이 가능하다.
유전체 박막과 도체 박막으로 구성된 적층 패턴을 형성하는 경우에, 열처리를 진공 중에서 또는 Ar, He, Ne, Xe, N2가스 등의 불활성 가스의 대기 중에서 시행하여, 도체 박막을 산화시키지 않는 것이 바람직하다.
이하에서는, 본 발명의 바람직한 구현예들을 도면을 참조하여 상세하게 설명한다.
도 1a 내지 도 1f를 참조하면, 세라믹 기판, 반도체 기판 등의 기판 1 상에 도 1a에 도시된 바와 같이 네거형(negative) 포토레지스트 2a를 바람직하게 스핀코팅한다(spin-coated). 그 다음에, 포토리소그래피(photolithography) 공정을 사용하여 포토레지스트 2a에 패턴을 형성한다. 배선 패턴이 형성될 영역에 윈도우(windpw) 3이 개구된다[도 1b]. 이 경우에, 패턴 후에 레지스트 패턴 2는 아래로 갈수록 점점 가늘어지는 형상을 가지고 있어서, 리프트-오프법의 성능을 향상시킨다.
계속해서, 도 1c에 도시된 바와 같이, 기판 1을 전자빔 증착장치, 저항 가열 증착장치 또는 고주파 유도 가열 증착장치의 진공 증착조 내에 넣고, 기판 홀더(holder)에 세트한다. 그 다음에, 기판의 온도를 150℃ 이하의 온도로 유지시킨다(필요하다면, 냉각수 등의 적당한 냉각 수단으로 기판 홀더 및 기판을 냉각시킨다). 진공 중에서 실온에서 기판 1 상에 도체(금속)를 증착시킨다[도 1c]. 상술한 바와 같이 기판 1 상에 형성된 도체 박막 4는 1층으로 구성되어도 되고, 복수층으로 구성되어도 된다.
기판 1을 진공 증착조 내에 위치시키면서, 기판의 온도를 150℃ 이하의 온도로 유지시키고(필요하다면, 다시 냉각수 등의 적당한 냉각 수단으로 기판 홀더 및 기판을 냉각시킨다), 진공 중에서 실온에서 기판 1 상에 유전체 박막 5를 증착시킨다[도 1d]. 이 경우에 사용되는 유전체 박막 5는 CeO2, Sm2O3, Dy2O3, Y2O3, TiO2, Al2O3또는 MgO로 구성되어도 된다. 또한, 이들의 혼합 조성 또는 적층 구조를 사용할 수도 있다.
그 후에, 기판 1을 진공 증착조 내에 위치시키면서, 기판의 온도를 150℃ 이하로 유지시키고(필요하다면, 다시 한번 냉각수 등의 적당한 냉각 수단으로 기판 홀더 및 기판을 냉각시킨다), 진공 중에서 실온에서 기판 1 상에 도체 금속을 증착시키며, 이에 의해 유전체 박막 5 상에 도체 박막 6이 형성된다[도 1e]. 상층으로서 도체 박막 6을 형성하고, 이 도체 박막 6은 하층으로서 형성된 도체 박막 4와 동일한 금속 재료로 또는 다른 금속 재료로 구성되어도 된다.
상술한 바와 같이, 레지스트 패턴 2 상에서 및 레지스트 패턴 2의 윈도우 3 내부의 기판 1 상에서 하층의 도체 박막 4, 유전체 박막 5 및 상층의 도체 박막 6으로 구성된 적층 패턴이 형성된다. 그 다음에, 기판 1을 분리액에 침지시켜, 레지스트 패턴 2 자체와 함께 레지스트 패턴 2 상에 위치된 적층체(4, 5, 6)를 기판 1로부터 분리시킨다. 이에 의해, 기판 1 상에 도체 박막 4, 유전체 박막 5 및 도체 박막 6으로 구성된 적층 패턴 7이, 고주파 전송선로, 고주파 공진기, 고주파 용량소자 등의 고주파 장치에서 배선 패턴으로 사용하기에 알맞는 패턴으로 제작된다[도 1f].
본 발명에 따르면, CeO2, Sm2O3, Dy2O3, Y2O3, TiO2, Al2O3및 MgO 중의 어떠한 재료를 유전체 재료로 사용하는 경우에, 저손실의 유전체 박막을 위한 실온 증착이 가능하고, 고주파용 저손실의 유전체 박막 패턴이 리프트-오프 형성법을 사용하여 실현될 수 있다. 유전체막이 리프트-오프법을 사용하여 형성될 수 있으므로, 1번의 패턴 작업과 레지스트 패턴의 분리 작업에 의해 MIM 커패시터, 고주파 전송선로 등의 적층 배선 패턴을 형성할 수 있다. 유전체 박막을 포함하고 있는 적층 배선 패턴을 저렴하게 형성할 수 있다. 이에 반하여, 종래에 시행했던 바와 같이, 금속 마스크에 의해서, 예를 들어 한측을 50㎛로 패턴하는 것은 극히 어렵다. 패턴 시행에 에칭을 이용한다면, 레지스트에 여러번의 패턴 공정과 에칭 공정을 시행할 필요가 있어서, 이 방법은 고가가 된다.
본 발명에서는 도체 박막과 유전체 박막으로 구성된 적층 패턴에 대해서 설명하였다. 그러나, 말할 필요도 없이, 유전체 박막 패턴만을 사용하는 경우에도 본 발명을 적용할 수 있다. 부가하여, 4층 이상의 적층 패턴을 사용하여도 된다.
(제 1 실시예)
이하에서는, 상술한 방법에 의해서 시행되는 세라믹 기판 상에 유전체 박막으로서의 Sm2O3막과 상하의 도체 박막으로서 Cu 막으로 구성된 MIM 커패시터의 형성에 대해서 설명할 것이다.
먼저, 직경 3인치의 세라믹 기판 상에 막두께가 5㎛가 되게 포토레지스트를 코팅하였다. 포토리소그래피를 사용하여 포토레지스트를 패턴하였고, 이에 의해 한 측이 50㎛인 개구부를 가지고 있는 레지스트 패턴을 형성하였다. 이 경우에, 레지스트 패턴을 리프트-오프가 가능하도록 충분하게 아래로 갈수록 가늘어지는 형상을 가지도록, 리소그래피(lithography) 조건을 설정하였다.
계속해서, 레지스트 패턴이 위에 형성된 기판을 증착장치의 진공 증착조 내에 위치시켰다. 접착층으로서의 Ti를 50㎚의 막두께를 가지게 전자빔으로 증착하였고, 연이어서, Cu를 300㎚의 막두께를 가지게 전자빔으로 증착하였다. 이에 의해, 하층의 도체 박막(하부 전극)이 형성되었다. 이 경우에, 기판 온도는 약 80℃ 정도이었다. Cu 층의 막두께를 두껍게 하는 경우에, 기판 온도는 레지스트 패턴의 내열성의 한계(150℃)를 초과한다. 이 경우에, 기판 홀더를 통해 흐르는 냉각수 등으로 기판을 냉각시켜, 기판 온도를 150℃ 이하의 온도로 유지시킬 필요가 있다.
하층으로서 도체 박막을 형성한 후에, 기판을 대기에 노출시키지 않고 진공 중에서(즉, 기판을 진공 증착조로부터 꺼내지 않는다), 접착층으로서의 Ti를 50㎚의 막두께를 가지게 전자빔으로 증착하였다. 또한, Sm2O3를 200㎚의 막두께를 가지게 전자빔으로 증착하였고, 이에 의해 유전체 박막을 형성하였다. 이 경우에, 기판 온도는 약 80℃ 정도이었다. Sm2O3막의 두께를 두껍게 하는 경우에, 기판의 온도가 상승하여 레지스트 패턴의 내열성의 한계(150℃)를 초과한다. 이 경우에, 기판을 냉각시켜 기판의 온도를 150℃ 이하로 억제한다.
유사하게, 기판을 대기에 노출시키지 않고, 즉 기판을 진공 증착조 내에 집어 넣은 상태에서, Sm2O3상에 접착층으로서의 Ti를 50㎚의 막두께를 가지게 전자빔으로 증착하였다. 계속해서, Cu를 300㎚의 막두께를 가지게 전자빔으로 증착하였으며, 이에 의해 상층으로서 도체 박막(상층의 도체 박막)이 형성되었다. 이 경우에, 기판 온도는 약 80℃ 정도이었다. 상층의 Cu 막의 두께를 두껍게 하는 경우에, 기판의 온도가 상승하여, 레지스트 패턴의 내열성의 한계(150℃)를 초과한다. 이 경우에, 기판을 냉각시켜 기판의 온도를 150℃ 이하로 억제한다.
그 후에, 기판을 진공 증착조로부터 꺼내서, 아세톤에 침지시킨 다음에, 초음파를 인가하였다. 이에 의해, 레지스트 패턴 상에 침전된 불필요한 Cu/Ti/Sm2O3/Ti/Cu/Ti가 리프트-오프법에 의해 레지스트 패턴과 함께 제거되었다. 그 결과, 유전체 박막(Sm2O3)의 상하 양측에 도체 박막(Cu)이 각각 형성된 MIM 커패시터를 제작하였다.
또한, 상술한 바와 같이, 기판 상에 MIM 커패시터를 형성한 후에, 기판 상에 형성된 MIM 커패시터를 200℃의 온도에서 2시간 동안 풀림(annealing) 처리를 시행하였다. 그 결과, 유전체 박막[Sm2O3]의 유전 손실이 한층 더 개선되었다.
(제 2 실시예)
이하에서는, 세라믹 기판 상에 유전체 박막으로서의 Sm2O3막과 유전체 박막의 상하측에 각각 위치된 도체 박막으로서의 Cu 막으로 구성된 고주파 전송선로가 형성되는 경우에 대해서 설명할 것이다.
먼저, 직경 3인치의 세라믹 기판 상에 막두께가 5㎛가 되게 포토레지스트를 코팅하였다. 포토리소그래피 기술을 사용하여 포토레지스트 상에 패턴을 형성하였고, 이에 의해 폭 500㎛, 길이 10㎜의 개구부를 가지고 있는 레지스트 패턴을 형성하였다. 이 경우에, 레지스트 패턴을 리프트-오프가 가능하게 아래로 갈수록 가늘어지는 형상을 가지도록, 리소그래피 조건을 설정하였다.
계속해서, 레지스트 패턴이 위에 형성된 기판을 증착장치의 진공 증착조 내에 위치시켰다. 기판을 가열하지 않고 마스크로서 레지스트 패턴을 사용하여, 접착층으로서의 Ti를 50㎚의 막두께를 가지게 전자빔으로 증착하였고, 연이어서, Cu를 1㎛의 막두께를 가지게 전자빔으로 증착하였다. 이에 의해, 하층의 도체 박막(하부 전극)이 형성되었다. 이 경우에, 기판 온도는 약 80℃ 정도이었다. Cu 층의 막두께를 두껍게 하는 경우에, 기판의 온도가 상승하여, 레지스트 패턴의 내열성의 한계(150℃)를 초과한다. 이 경우에, 기판 홀더를 통해 흐르는 냉각수 등을 사용하여 기판을 냉각시켜, 기판 온도를 150℃ 이하의 온도로 유지시킬 필요가 있다.
상술한 바와 같이, 하층으로서 도체 박막을 형성한 후에, 기판을 대기 중에 노출시키지 않고 진공 중에서(즉, 기판을 진공 증착조로부터 꺼내지 않는다), 접착층으로서의 Ti를 50㎚의 막두께를 가지게 전자빔으로 증착하였다. 또한, Sm2O3를 200㎚의 막두께를 가지게 전자빔으로 증착하였고, 이에 의해 유전체 박막을 형성하였다. 이 경우에, 기판 온도는 약 80℃ 정도이었다. Sm2O3막의 두께를 두껍게 하는 경우에, 기판의 온도가 상승하여 레지스트 패턴의 내열성의 한계(150℃)를 초과한다. 이 경우에, 기판을 냉각시켜 기판의 온도를 150℃ 이하로 억제한다.
유사하게, 기판을 대기 중에 노출시키지 않고, 즉 기판을 진공 증착조 내에 집어 넣은 상태에서, Sm2O3상에 접착층으로서의 Ti를 50㎚의 막두께를 가지게 전자빔으로 증착하였다. 계속해서, Cu를 1㎛의 막두께를 가지게 전자빔으로 증착하였으며, 이에 의해 상층으로서 도체 박막(상부 전극)이 형성되었다. 이 경우에, 기판 온도는 약 80℃ 정도이었다. 상층의 Cu 막의 두께를 두껍게 하는 경우에, 기판의 온도가 상승하여, 레지스트 패턴의 내열성의 한계(150℃)를 초과한다. 이 경우에, 기판을 냉각시켜 기판의 온도를 150℃ 이하로 억제한다.
그 후에, 기판을 진공 증착조로부터 꺼내서, 아세톤에 침지시킨 다음에, 초음파를 인가하였다. 이에 의해, 레지스트 패턴 상에 침전된 불필요한Cu/Ti/Sm2O3/Ti/Cu/Ti가 리프트-오프법에 의해 레지스트 패턴과 함께 제거되었다. 그 결과, 유전체 박막(Sm2O3)의 상하 양측에 도체 박막(Cu)이 각각 형성된 고주파 전송선로를 제작하였다.
또한, 상술한 바와 같이, 기판 상에 고주파 전송선로를 형성한 후에, 기판 상에 형성된 고주파 전송선로를 200℃의 온도에서 2시간 동안 풀림 처리를 시행하였다. 그 결과, 유전체 박막[Sm2O3]의 유전 손실이 한층 더 개선되었다.
(측정예)
먼저, 본 발명에 사용된 7종류의 유전체 재료 이외의 재료로서, SiO2및 Ta205를 선택하였다. 이들 재료들을 실온 증착에 의해 성막하였다, 그 결과는 다음과 같았다:
SiO2: tanδ = 10％
Ta205: tanδ = 60％
따라서, 양쪽의 경우에서, 유전 손실이 큰 유전체 박막을 제작하였다.
SiO2및 Ta205를 스퍼터링에 의해 성막한 경우의 결과는 다음과 같았다:
SiO2: tanδ = 0.1％
Ta205: tanδ = 0.3％
따라서, 스퍼터링에 의해서 유전 손실이 작은 유전체 박막을 제작할 수 있었다.
한편, 상술한 7종류의 유전체 재료를 사용하여, 실온 증착으로 유전체 박막을 형성하였다. 그 결과는 다음과 같았다:
Al203: tanδ = 0.8％
Y203: tanδ = 1.0％
Ce02: tanδ = 0.5％ ∼ 2.0％
Sm203: tanδ = 0.5％ ∼ 2.0％
Dy203: tanδ = 0.5％ ∼ 2.0％
Ti02: tanδ = 0.5％ ∼ 2.0％
MgO : tanδ = 0.5％ ∼ 2.0％
스퍼터링에 의해 얻어진 값과 거의 동일한 값을 얻었다. 동일한 증착법에 의해 얻어진 유전 손실과 비교하여, 유전 손실이 대폭 향상된다.
이제까지 상술한 바와 같이, 본 발명에 따라서 유전체 박막 패턴을 형성하는 경우에, 레지스트 패턴의 내열 온도보다 낮은 기판 온도에서 리프트-오프법을 사용하여 저손실의 유전체 박막을 형성하는 것이 가능하다. 부가하여, 에칭이 불가능한 유전체 박막도 패턴할 수 있다. 또한, 본 발명의 제조 방법은, 유전체 박막을 형성한 후에 레지스트 패턴을 형성하고 그 다음에 유전체 박막을 패턴하는 경우과 비교하여 저렴하다.
또한, 본 발명에 따라서 유전체 박막 패턴을 형성하는 경우에, 성막 동안의 기판 온도는 레지스트 패턴의 내열 온도를 초과하는 것을 방지하고, 성막시에 레지스트 패턴의 열변형 또는 열화를 방지한다.
이제까지, 본 발명의 바람직한 구현예들을 기술하였지만, 본 발명의 범위를 벗어나지 않는 범위 내에서 본 명세서에 기술된 원리를 실행하는 각종의 변형이 가능하다. 그러므로, 본 발명의 범위는 하기에서 청구하는 청구범위를 제외하고는 한정되지 않는다는 것이 이해된다.

Claims (6)

  1. 레지스트 패턴이 위에 형성된 기판 상에 증착법에 의해 유전체 박막을 증착시키는 단계; 및 상기 레지스트 패턴을 제거함으로써 상기 기판 상에서 상기 유전체 박막을 패터닝하는 단계를 포함하고 있는 유전체 박막 패턴의 형성 방법으로서,
    상기 유전체 박막의 재료로서, CeO2, Sm2O3, Dy2O3, Y2O3, TiO2, Al2O3및 MgO 중의 적어도 하나를 사용하고,
    기판온도를 150℃이하로 하여 래지스트 패턴의 위로부터 기판의 윗방향으로 유전체 박막을 증착하고,
    래지스트 패턴과 함께 상기 래지스트 패턴 상의 유전체 박막을 제거한 후, 150℃이상의 온도에서 유전체 박막으로 이루어진 패턴에 열처리를 행하는 것을 특징으로 하는 유전체 박막 패턴의 형성 방법.
  2. 삭제
  3. 삭제
  4. 레지스트 패턴이 위에 형성된 기판 상에 증착법에 의해 유전체 박막과 도체 박막을 연속적으로 증착시키는 단계; 및 상기 레지스트 패턴을 제거함으로써 상기 유전체 박막과 상기 도체 박막을 가지고 있는 적층 패턴을 제작하는 단계를 포함하고 있는 적층 패턴의 형성 방법으로서,
    상기 유전체 박막의 재료로서, CeO2, Sm2O3, Dy2O3, Y2O3, TiO2, Al2O3및 MgO 중의 적어도 하나를 사용하고,
    기판온도를 150℃이하로 하여 래지스트 패턴의 위로부터 기판의 윗방향으로 유전체 박막 및 도체 박막을 교대로 증착하고,
    래지스트 패턴과 함께 상기 래지스트 패턴 상의 유전체 박막 및 도체 박막을 제거한 후, 150℃이상의 온도에서 유전체 박막 및 도체 박막으로 이루어진 적층 패턴에 열처리를 행하는 것을 특징으로 하는 적층 패턴의 형성 방법.
  5. 삭제
  6. 삭제
KR10-1999-0052686A 1998-11-27 1999-11-25 유전체 박막 패턴의 형성 방법 및 유전체 박막과 도체박막으로 구성된 적층 패턴의 형성 방법 KR100442700B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33786898A JP3368852B2 (ja) 1998-11-27 1998-11-27 積層パターンの形成方法
JP10-337868 1998-11-27

Publications (2)

Publication Number Publication Date
KR20000047722A KR20000047722A (ko) 2000-07-25
KR100442700B1 true KR100442700B1 (ko) 2004-08-02

Family

ID=18312753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0052686A KR100442700B1 (ko) 1998-11-27 1999-11-25 유전체 박막 패턴의 형성 방법 및 유전체 박막과 도체박막으로 구성된 적층 패턴의 형성 방법

Country Status (7)

Country Link
US (1) US6156672A (ko)
EP (1) EP1005073A1 (ko)
JP (1) JP3368852B2 (ko)
KR (1) KR100442700B1 (ko)
CN (1) CN1188902C (ko)
CA (1) CA2290764C (ko)
NO (1) NO995827L (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188400A (ja) 1998-11-09 2000-07-04 Texas Instr Inc <Ti> 半導体デバイスを形成する方法
JP2000208508A (ja) 1999-01-13 2000-07-28 Texas Instr Inc <Ti> 珪酸塩高誘電率材料の真空蒸着
JP3520853B2 (ja) * 2001-01-26 2004-04-19 株式会社村田製作所 弾性表面波素子及びその製造方法
DE10114956C2 (de) * 2001-03-27 2003-06-18 Infineon Technologies Ag Verfahren zum Herstellen einer dielektrischen Schicht als Isolatorschicht für einen Grabenkondensator
EP1260863A1 (en) * 2001-05-23 2002-11-27 Scandinavian Micro Biodevices Micropatterning of plasma polymerized coatings
JP2005081335A (ja) * 2003-09-11 2005-03-31 Seiko Epson Corp パターン形成方法、導電性薄膜、電気光学装置、電子機器
JP4408787B2 (ja) * 2004-10-19 2010-02-03 株式会社神戸製鋼所 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス
JP2007144992A (ja) * 2005-10-28 2007-06-14 Fujifilm Corp 凹凸構造体とその製造方法、圧電素子、インクジェット式記録ヘッド、インクジェット式記録装置
US8000841B2 (en) * 2005-12-30 2011-08-16 Rosemount Inc. Power management in a process transmitter
US8623737B2 (en) * 2006-03-31 2014-01-07 Intel Corporation Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
US7816842B2 (en) * 2007-03-26 2010-10-19 Fujifilm Corporation Patterned inorganic film formed of an inorganic material on a metal film having a surface which includes a plurality of surface-oxidized areas, piezoelectric device having the patterned inorganic film, and process for producing the inorganic film
EP2161973B1 (en) * 2007-05-24 2019-05-22 Princo Corp. A structure and manufacturing method of metal wiring on multilayered board
TWI354523B (en) * 2007-05-25 2011-12-11 Princo Corp Method for manufacturing metal lines in multi-laye
US8815333B2 (en) 2007-12-05 2014-08-26 Princo Middle East Fze Manufacturing method of metal structure in multi-layer substrate
JP5596312B2 (ja) * 2009-08-04 2014-09-24 スタンレー電気株式会社 誘電体薄膜デバイスの製造方法
US9613848B2 (en) 2015-02-12 2017-04-04 Infineon Technologies Ag Dielectric structures with negative taper and methods of formation thereof
CN108153106A (zh) * 2017-12-27 2018-06-12 深圳市华星光电技术有限公司 光罩及图案化方法
CN113242843A (zh) * 2019-12-17 2021-08-10 深圳市大富科技股份有限公司 一种陶瓷材料及其制备方法
CN118591278A (zh) * 2024-08-06 2024-09-03 杭州积海半导体有限公司 半导体结构的制备方法及半导体结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910007098A (ko) * 1989-03-20 1991-04-30 마고시 고오지 웨이퍼 지지용치구 및 이 치구를 사용하는 감압기상 성장방법
JPH07300684A (ja) * 1994-04-28 1995-11-14 Matsushita Electric Ind Co Ltd 金属薄膜パターンの形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4284706A (en) * 1979-12-03 1981-08-18 International Business Machines Corporation Lithographic resist composition for a lift-off process
JPS61108172A (ja) * 1984-11-01 1986-05-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
US5190892A (en) * 1988-08-11 1993-03-02 Oki Electric Industry Co., Ltd. Method for forming pattern using lift-off
JPH02203511A (ja) * 1989-02-02 1990-08-13 Matsushita Electric Ind Co Ltd 薄膜コンデンサの形成方法
JP2570607B2 (ja) * 1993-12-20 1997-01-08 日本電気株式会社 キャパシタの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910007098A (ko) * 1989-03-20 1991-04-30 마고시 고오지 웨이퍼 지지용치구 및 이 치구를 사용하는 감압기상 성장방법
JPH07300684A (ja) * 1994-04-28 1995-11-14 Matsushita Electric Ind Co Ltd 金属薄膜パターンの形成方法

Also Published As

Publication number Publication date
KR20000047722A (ko) 2000-07-25
JP3368852B2 (ja) 2003-01-20
JP2000164575A (ja) 2000-06-16
US6156672A (en) 2000-12-05
NO995827L (no) 2000-05-29
CN1188902C (zh) 2005-02-09
NO995827D0 (no) 1999-11-26
CN1255738A (zh) 2000-06-07
CA2290764A1 (en) 2000-05-27
EP1005073A1 (en) 2000-05-31
CA2290764C (en) 2004-02-03

Similar Documents

Publication Publication Date Title
KR100442700B1 (ko) 유전체 박막 패턴의 형성 방법 및 유전체 박막과 도체박막으로 구성된 적층 패턴의 형성 방법
US8039759B2 (en) Method for manufacturing a printed circuit board with a thin film capacitor embedded therein having a dielectric film by using laser lift-off, and printed circuit board with a thin film capacitor embedded therein manufactured thereby
US9305709B2 (en) Method of forming a multi-level thin film capacitor
US20070065994A1 (en) Passivation Structure for Ferroelectric Thin-Film Devices
KR20030040083A (ko) 박막 커패시터를 일체로 형성한 다층 배선 기판의 제조 방법
WO2005053026A1 (en) Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
IL24471A (en) A multilayer thin-film coated substrate
DE4300808C1 (de) Verfahren zur Herstellung eines Vielschichtkondensators
US3466719A (en) Method of fabricating thin film capacitors
US6424075B1 (en) Surface acoustic wave device and production method thereof
US3220938A (en) Oxide underlay for printed circuit components
US3894872A (en) Technique for fabricating high Q MIM capacitors
US3487522A (en) Multilayered thin-film intermediates employing parting layers to permit selective,sequential etching
JP3163761B2 (ja) 集積回路装置
JP3348564B2 (ja) 誘電体キャパシタの製造方法
JP2000183289A (ja) 誘電体素子の特性制御方法
JP2000188263A (ja) 積層パターンの形成方法
JPH08264720A (ja) 混成集積回路
JPS6149438A (ja) 半導体装置
JP2003198007A (ja) トンネル接合の作製方法及びトンネル接合素子
JPH09321166A (ja) 混成集積回路基板の製造方法
JPH0379875B2 (ko)
JPH07245303A (ja) 金属薄膜抵抗体の製造方法
JPS6149437A (ja) 半導体装置
WO2001056086A1 (en) Rc terminator and production method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100719

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee