KR100425465B1

KR100425465B1 - 광 디스크 재생 시스템에서 브레이크 능력을 향상시키는브레이크 신호 발생회로 및 방법

Info

Publication number: KR100425465B1
Application number: KR10-2001-0060022A
Authority: KR
Inventors: 김제국; 장영욱
Original assignee: 삼성전자주식회사
Priority date: 2001-09-27
Filing date: 2001-09-27
Publication date: 2004-03-30
Also published as: JP2003123276A; KR20030028084A; US20030058092A1; JP4216555B2; US6879549B2; TWI229857B

Abstract

광 디스크 재생 시스템에서 브레이크 능력을 향상시키는 브레이크 신호 발생회로 및 방법이 개시된다. 본 발명에 따른 브레이크 신호 발생 회로는 브레이크 신호 발생부, 제 1 동작 모드 발생부, 제 2 동작 모드 발생부, 제 3 동작 모드 발생부, 제 4 동작 모드 발생부, 제 5 동작 모드 발생부 및 스위치부를 구비한다.

브레이크 신호 발생부는 주 빔(main beam)의 트랙 이동을 검출하는 미러 신호를 수신하고 제 1 브레이크 선택 신호에 응답하여 소정의 동작 모드 신호들을 선택하는 제 1 브레이크 신호 또는 제 2 브레이크 신호를 발생한다.

제 1 동작 모드 발생부는 소정의 제 1 제어 신호에 응답하여 트랙킹 에러의 이득 및 위상을 처리한 값을 제 1 동작 모드 신호로서 발생한다. 제 2 동작 모드 발생부는 소정의 제 2 제어 신호에 응답하여 트랙킹 루프 오프셋을 보정한 값을 제 2 동작 모드 신호로서 발생한다. 제 3 동작 모드 발생부는 상기 제 1 동작 모드 신호에 소정의 값 -K1(K1은 0 이 아닌 실수)을 곱한 값을 제 3 동작 모드 신호로서 발생한다. 제 4 동작 모드 발생부는 상기 제 2 동작 모드 신호의 값에서 상기 제 1 동작 모드 신호의 값을 뺀 값에 소정의 값 K1(K1은 0 이 아닌 실수)를 곱하고, 그 값에 상기 제 2 동작 모드 신호의 값을 더한 값을 제 4 동작 모드 신호로서 발생한다. 제 5 동작 모드 발생부는 소정의 기준 전압을 제 5 동작 모드 신호로서 발생한다. 스위치부는 상기 제 1 또는 제 2 브레이크 신호 및 제 2 내지 제 4 브레이크 선택 신호에 응답하여 상기 제 1 내지 제 5 동작 모드 신호들 중 하나를 출력한다.

상술한 바와 같이 본발명에 따른 브레이크 신호 발생 회로 및 방법은, 트랙 이탈방향의 에러량 만큼 브레이크량을 인버팅하고 이득을 곱함으로써 브레이크 능력을 향상시켜 점프후 안정화 시간(setting time)이 줄어들어 데이터 접근(access)이 빨라지고 트랙 스킵핑(track skipping)과 같은 불안정한 상태에서 짧은 시간 안에 원상태로의 복귀가 가능해지는 장점이 있다.

Description

광 디스크 재생 시스템에서 브레이크 능력을 향상시키는 브레이크 신호 발생회로 및 방법{Brake signal generating circuit for improving ability for lens brake in optical disk reproducing system and method thereof}

본 발명은 컴팩트 디스크 플레이어(CDP:Compact Disk Player), 디지털 다기능 디스크 플레이어(DVDP:Digital Versatile Disk Player) 또는 디지털 다기능 디스크 롬(DVDROM:Digital Versatile Disk ROM)등과 같은 광디스크 재생 시스템에 관한 것으로, 특히, 광 디스크 재생 시스템에서 브레이크 능력을 향상시키는 브레이크 신호 발생회로 및 방법에 관한 것이다.

일반적으로, 광디스크 재생 시스템은 광디스크를 회전시키기 위한 스핀들 모터(spindle motor), 레이저 빔(laser beam)을 광디스크에 조사시키기 위한 포커스 액츄에이터(focus actuator), 광디스크에 실려있는 데이터의 트랙(track)을 추종하기 위한 트랙킹 액츄에이터(tracking actuator) 및 픽업(pick up)을 구동하기 위한 슬레드 모터(sled motor)를 포함하여 구성된다.

한편, 광디스크에 기록된 데이터를 빨리 찾기 위해 트랙킹 액츄에이터를 이용하거나 또는 슬레드 모터를 이용하여 트랙 점프를 수행한다. 이러한 트랙 점프시 정상적인 재생상태가 빨리 이루어질 수 있도록 트랙 점프 후 트랙킹 풀-인이 빨리 이루어져야 한다. 그러나, 트랙 점프후 관성등의 이유로 트랙킹 액츄에이터가 밀려 트랙킹 풀-인이 이루어지지 않는 경우가 발생한다. 이와 같이 트랙 점프 후, 트랙킹 액츄에이터가 밀리는 현상을 방지하기 위해 브레이크 신호 발생 회로를 사용한다.

이하, 종래 기술에 의한 광디스크 재생 시스템에서 브레이크 신호 발생 회로를 첨부한 도면들을 참조하여 다음과 같이 설명한다.

일반적으로 3 빔 신호를 가지는 컴팩트 디스크를 예로 들면, 컴팩트 디스크의 트랙을 중심으로 주 빔이 위치하고 우측 위의 사이드 빔인 F 빔과 좌측 아래의 사이드 빔인 E 빔이 위치한다. 주 빔(main beam)이 피트(pit)를 따라 움직일 때, 피트와 미러 사이의 반사에 의한 전류 차이로 인하여 알. 에프. 오(RFO: Radio Frequency Output) 신호가 발생된다. 트랙 점프시 RFO 신호가 트랙과 트랙사이의 미러 영역을 지나가면 빛의 조사가 많아져 RFO 신호의 아래 부분이 사인 신호처럼 보인다. RFO 신호는 도 4a 및 도 4b의 (b)에 나타나 있다. 미러 신호(MIRR)는 트랙킹 액추에이터가 트랙을 이동할 때 발생하는 RFO 신호의 기울기를 이용하여 주 빔(main beam)의 트랙 이동을 검출하는 신호이다. 즉, 미러 신호(MIRR)가 검출되면 주 빔 이 트랙을 벗어나 옆의 트랙으로 이동함을 알 수 있다. 미러 신호(MIRR)는 도 4a 및 도 4b의 (c)에 나타나 있다.

트랙 점프시에는 점프 펄스에 의하여 주 빔이 강제로 트랙 이동을 하지만 점프 후에도 트랙킹 액추에이터의 관성등으로 인해 트랙을 이동하지 말아야 하는데도 이동하는 경우가 발생한다. 이 때 주 빔이 트랙을 내주에서 외주로 이동하는지, 외주에서 내주로 이동하는지를 알기 위해 미러 신호(MIRR)와 사이드 빔의 차 신호인 트랙킹 에러 신호(TE)를 사용한다.

주 빔이 내주에서 외주로 이동시, F 빔은 미러 영역으로 이동하므로 빛의 양이 증가하고 E 빔은 피트 위로 이동하므로 빛의 양이 감소하여 F-E 신호로 표시되는 트랙킹 에러 신호(TE)는 +(양) 에러가 발생된다. 주 빔이 외주에서 내주로 이동시, E빔은 미러 영역으로 빛의 양이 증가하고 F 빔은 피트 위로 이동하므로 빛의 양이 감소하여 F-E신호로 표시되는 트랙킹 에러 신호(TE)는 -(음) 에러가 발생된다. 이러한 트랙킹 에러 신호(TE)는 도 3a 및 3b 의 (e)에 나타나 있다.

트랙킹 에러 신호(TE)를 디지틀로 슬라이스(slice) 한 신호가 트랙 제로 크로스(track zero cross) 신호(TZC)이다. 트랙 제로 크로스 신호(TZC)는 도 3a 및 3b의 (f)에 나타나 있고 (g)는 트랙 제로 크로스 신호(TZC)의 상승 에지와 하강 에지에서 샘플링 한 신호이다.

도 1은 종래의 브레이크 신호 발생 회로를 나타내는 개략적인 블록도이다.

종래의 브레이크 신호 발생 회로는 래치(13),인버터(15), 논리곱 수단(17), 제 1 내지 제 3 동작모드 발생부(21, 23, 25) 및 스위칭 수단들(SW1, SW2)을 구비한다.

도 1을 참조하면, 래치(13)는 주 빔(main beam)의 트랙 이동을 검출하는 미러 신호(MIRR)를 수신하고 클럭 단자로 입력되는 트랙 제로 크로스(track zero cross) 신호(TZC)의 상승 또는 하강 에지에 응답하여 미러 신호(MIRR)를 래치하여 래치 미러 신호(R_MIRR)를 출력한다.

주 빔이 내주에서 외주로 트랙을 이동할 때, 미러 신호(MIRR)와 트랙 제로 크로스 신호(TZC)의 위상 관계에 의해 래치 미러 신호(R_MIRR)는 트랙 제로 크로스 신호(TZC)와 역상으로 발생되고, 주 빔이 외주에서 내주로 트랙을 이동할 때는 래치 미러 신호(R_MIRR)는 트랙 제로 크로스 신호(TZC)와 동상으로 발생된다. 래치미러 신호(R_MIRR)에 의하여 주 빔이 트랙을 내주에서 외주로 이동하는지 외주에서 내주로 이동하는지의 방향성을 알 수 있다.

광 디스크 재생 시스템의 일반 재생 상태 또는 트랙 점프시에 하이 레벨의 브레이크 활성 신호(BRKENB)가 외부로부터 입력된다. 그리고, 트랙 점프 종료 시점에서 브레이크 신호(TRBRK)를 이용하여 트랙킹 풀-인을 수행하도록 로우 레벨의 브레이크 활성 신호(BRKENB)가 외부로부터 입력된다.

논리곱 수단(17)은 인버터(15)에 의해 반전된 브레이크 활성 신호(BRKENB) 및 래치 미러 신호(R_MIRR)를 논리곱 하여 브레이크 신호(TRBRK)를 발생한다. 즉, 브레이크 활성 신호(BRKENB)가 로우 레벨인 경우 논리곱 수단(17)은 스위칭 수단(SW2)을 제어하는 브레이크 신호를 발생한다.

제 1 동작 모드 발생부(21)는 소정의 제 1 제어 신호(CTRL1)에 응답하여 광 디스크 재생 시스템이 일반 재생 상태이면 트랙킹 액츄에이터가 트랙을 정상적으로 추종하도록 트랙킹 에러 신호(TE)의 이득 및 위상을 처리한 값을 제 1 동작 모드 신호(TRDREG)로서 발생한다. 여기서 제 1 제어 신호(CTRL1)는 외부에서 입력되며 제 1 동작 모드 발생부(21)의 동작을 제어하는 어드레스 및 커맨드를 나타낸다.

제 2 동작 모드 발생부(23)는 소정의 제 2 제어 신호(CTRL2)에 응답하여 트랙킹 루프 오프셋을 보정한 값을 제 2 동작 모드 신호(TRDAVR)로서 발생한다. 여기서 오프셋은 주 빔이 피트의 가장자리를 지날 때 주 빔에 의한 빛의 반사로 인하여 RFO 신호가 가지는 약 200~400mV의 직류 오프셋을 의미한다. 이러한 오프셋을 보정하는 방법은 당업자에게 알려져 있으므로 여기서는 그 설명을 생략한다. 또한, 제2 제어 신호(CTRL2)는 외부에서 입력되며 제 2 동작 모드 발생부(23)의 동작을 제어하는 어드레스 및 커맨드를 나타낸다.

제 3 동작 모드 발생부(25)는 소정의 기준 전압을 제 5 동작 모드 신호(VREFS)로서 발생한다. 여기서 기준 전압은 전원 전압의 절반, 즉 1/2 VDD에 해당하는 전압이다.

도 1에 도시된 종래의 브레이크 신호 발생 회로(10)의 동작을 좀 더 살펴본다.

광 디스크 재생 시스템의 일반 재생 상태 또는 트랙 점프시에 브레이크 활성 신호(BRKENB)가 하이 레벨로 발생되면 브레이크 신호(TRBRK)는 로우 레벨로 발생되고, 로우 레벨의 브레이크 신호(TRBRK)는 스위칭 수단(SW2)이 제 1 동작 모드 신호(TRDREG)로 연결되도록 제어한다. 그러면, 제 1 동작 모드 발생부(21)는 제 1 동작 모드 신호(TRDREG)를 발생하여 외부로 출력한다. 따라서, 일반 재생 상태에서 트랙킹 액츄에이터는 트랙을 정상적으로 추종하도록 제어된다.

트랙 점프의 종료시에 브레이크 활성 신호(BRKENB)가 로우 레벨로 발생되면 브레이크 신호(TRBRK)는 하이 레벨로 발생되고, 하이 레벨의 브레이크 신호(TRBRK)는 스위칭 수단(SW2)이 스위칭 수단(SW1)의 출력신호로 연결되도록 제어한다. 그러면 스위칭 수단(SW2)은 브레이크 선택 신호(BRKSEL)에 응답하여 제 2 동작 모드 신호(TRDAVR)나 제 3 동작 모드 신호(VREFS)로 연결된다. 여기서 브레이크 선택 신호(BRKSEL)는 스위칭 수단(SW1)을 제어하기 위하여 입력되는 신호이며 마이크로 프로세서(미도시)에 의하여 그 논리 레벨이 결정된다. 브레이크 활성 신호(BRKENB)나 브레이크 신호(TRBRK)의 논리 레벨은 회로를 구성함에 따라서는 위의 설명과 반대의 논리 레벨을 가질 수 있다.

제 3 동작 모드 신호(VREFS)에 연결될 경우, 브레이크 동작시 에러 입력에 대한 출력의 처리는 트랙 이탈 방향의 에러를 뮤트(mute) 처리하여 내보내지 않고 소정의 기준 전압을 인가하여 브레이크를 걸어 트랙의 스킵핑(skipping)을 방지하는 것이다. 즉, 도 3a 및 3b의 (j)처럼 주 빔이 내주에서 외주로 이동시 + 이동 방향의 에러 처리를 매스킹하여 기준 전압을 인가하고 외주에서 내주로 이동시에는 - 이동방향의 에러 처리를 매스킹하여 기준 전압을 인가한다.

제 2 동작 모드 신호(TRDAVR)에 연결될 경우, 브레이크 동작시 소정의 기준 전압을 인가하는 대신 트랙킹 루프의 오프셋을 보정한 값을 출력하여 트랙의 스킵핑(skipping)을 방지하는 것이다.

그러나, 위와 같은 방법은 트랙의 스킵핑(skipping)의 정도에 따라 브레이크의 정도를 처리하지 않으므로 적게는 1~2 트랙이나 많게는 수십 트랙의 스킵핑(skipping)이 더 발생하여 정확한 브레이크 제어가 되지 못하는 문제점이 있다.

본 발명이 이루고자하는 기술적 과제는, 트랙 이탈방향의 에러량 만큼 브레이크량을 반전하고 이득을 곱하여 브레이크 능력을 향상시키는 브레이크 신호 발생 회로를 제공하는데 있다.

본 발명이 이루고자하는 다른 기술적 과제는, 트랙 이탈방향의 에러량 만큼브레이크량을 반전하고 이득을 곱하여 브레이크 능력을 향상시키는 브레이크 신호 발생 방법을 제공하는데 있다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 종래의 브레이크 신호 발생 회로를 나타내는 개략적인 블럭도이다.

도 2는 본 발명의 제 1 실시예에 따른 브레이크 신호 발생 회로를 나타내는 블록도이다.

도 3a는 주빔이 트랙을 내주에서 외주로 이탈할 때 도 2의 브레이크 신호 발생 회로에 표시되는 신호들의 파형을 나타내는 파형도이다.

도 3b는 주빔이 트랙을 외주에서 내주로 이탈할 때 도 2의 브레이크 신호 발생 회로에 표시되는 신호들의 파형을 나타내는 파형도이다.

도 3c는 도 2의 동작 모드 신호들의 파형이 K1값 및 K2값의 변화에 따라 변화되는 것을 나타낸 도면이다.

도 4는 도 2의 K2를 결정하기 위한 카운팅 수단을 나타내는 도면이다.

도 5는 본 발명의 제 2 및 제 3 실시예에 따른 브레이크 신호 발생 회로를 나타내는 블락도이다.

상기 기술적 과제를 달성하기 위한 본 발명의 제 1 실시예에 따른 브레이크 신호 발생 회로는 브레이크 신호 발생부, 제 1 동작 모드 발생부, 제 2 동작 모드 발생부, 제 3 동작 모드 발생부, 제 4 동작 모드 발생부, 제 5 동작 모드 발생부 및 스위치부를 구비하는 것을 특징으로 한다.

제 1 동작 모드 발생부는 소정의 제 1 제어 신호에 응답하여 트랙킹 에러의 이득 및 위상을 처리한 값을 제 1 동작 모드 신호로서 발생한다. 제 2 동작 모드 발생부는 소정의 제 2 제어 신호에 응답하여 트랙킹 루프 오프셋을 보정한 값을 제 2 동작 모드 신호로서 발생한다.

제 3 동작 모드 발생부는 상기 제 1 동작 모드 신호에 소정의 값 -K1(K1은 0 이 아닌 실수)을 곱한 값을 제 3 동작 모드 신호로서 발생한다.

제 4 동작 모드 발생부는 상기 제 2 동작 모드 신호의 값에서 상기 제 1 동작 모드 신호의 값을 뺀 값에 소정의 값 K1(K1은 0 이 아닌 실수)를 곱하고, 그 값에 상기 제 2 동작 모드 신호의 값을 더한 값을 제 4 동작 모드 신호로서 발생한다.

제 5 동작 모드 발생부는 소정의 기준 전압을 제 5 동작 모드 신호로서 발생한다. 스위치부는 상기 제 1 또는 제 2 브레이크 신호 및 제 2 내지 제 4 브레이크 선택 신호에 응답하여 상기 제 1 내지 제 5 동작 모드 신호들 중 하나를 출력한다.상기 제 1 내지 제 4 브레이크 선택 신호는 마이크로 프로세서에 의해서 그 논리 레벨이 결정된다.

바람직하기로는, 상기 브레이크 신호 발생부는 사이드 빔(side beam)의 신호차에 의해 발생되는 트랙 제로 크로스(track zero cross) 신호(TZC)의 상승 및 하강 에지에 응답하고 상기 미러 신호를 래치하여 래치 미러 신호를 출력하는 래치, 상기 브레이크 신호를 발생하기 위한 브레이크 활성 신호를 반전한 신호와 상기 래치 미러 신호를 논리곱하여 상기 제 1 내지 제 5 동작 모드 신호들 중 하나를 선택하는 상기 제 1 브레이크 신호를 발생하는 제 1 논리곱 수단, 소정의 클럭 신호에 응답하고 상기 미러 신호를 수신하여 지연시킨 지연 미러 신호를 출력하는 지연부, 상기 브레이크 활성 신호를 반전한 신호와 상기 지연 미러 신호를 논리곱하여 상기 제 1 내지 제 5 동작 모드 신호들 중 하나를 선택하는 상기 제 2 브레이크 신호를 발생하는 제 2 논리곱 수단 및 상기 제 1 브레이크 선택신호에 응답하여 상기 제 1 브레이크 신호 또는 상기 제 2 브레이크 신호를 선택하여 출력하는 제 1 스위칭 수단을 구비하는 것을 특징으로 한다.

상기 기술적 과제를 달성하기 위한 본 발명의 제 2 실시예에 따른 브레이크 신호 발생 회로는, 브레이크 신호 발생부, 제 1 동작 모드 발생부, 제 2 동작 모드 발생부, 제 3 동작 모드 발생부, 제 4 동작 모드 발생부 및 스위치부를 구비하는 것을 특징으로 한다.

브레이크 신호 발생부는 주 빔(main beam)의 트랙 이동을 검출하는 미러 신호를 수신하고 사이드 빔(side beam)의 신호차에 의해 발생되는 트랙 제로 크로스(track zero cross) 신호(TZC)에 응답하여 소정의 동작 모드 신호들을 선택하는 제 1 브레이크 신호를 발생한다.

제 1 동작 모드 발생부는 소정의 제 1 제어 신호에 응답하여 트랙킹 에러의 이득 및 위상을 처리한 값을 제 1 동작 모드 신호로서 발생한다. 제 2 동작 모드 발생부는 소정의 제 2 제어 신호에 응답하여 트랙킹 루프 오프셋을 보정한 값을 제 2 동작 모드 신호로서 발생한다. 제 3 동작 모드 발생부는 상기 제 1 동작 모드 신호에 소정의 값 -K1(K1은 0 이 아닌 실수)을 곱한 값을 제 3 동작 모드 신호로서 발생한다. 제 4 동작 모드 발생부는 소정의 기준 전압을 제 4 동작 모드 신호로서 발생한다.

스위치부는 상기 제 1 브레이크 신호 및 제 1 내지 제 2 브레이크 선택 신호에 응답하여 상기 제 1 내지 제 4 동작 모드 신호들 중 하나를 출력한다.

상기 제 1 내지 제 2 브레이크 선택 신호는 마이크로 프로세서에 의해서 그 논리 레벨이 결정된다.바람직하기로는, 상기 브레이크 신호 발생부는 사이드 빔(side beam)의 신호차에 의해 발생되는 트랙 제로 크로스(track zero cross) 신호(TZC)의 상승 및 하강 에지에 응답하고 상기 미러 신호를 래치하여 래치 미러 신호를 출력하는 래치, 및 상기 브레이크 신호를 발생하기 위한 브레이크 활성 신호를 반전한 신호와 상기 래치 미러 신호를 논리곱하여 상기 제 1 내지 제 4 동작 모드 신호들 중 하나를 선택하는 상기 제 1 브레이크 신호를 발생하는 제 1 논리곱 수단을 구비한다.

상기 기술적 과제를 달성하기 위한 본 발명의 제 3 실시예에 따른 브레이크 신호 발생 회로는, 브레이크 신호 발생부, 제 1 동작 모드 발생부, 제 2 동작 모드발생부, 제 3 동작 모드 발생부, 제 4 동작 모드 발생부 및 스위치부를 구비하는 것을 특징으로 한다.

제 1 동작 모드 발생부는 소정의 제 1 제어 신호에 응답하여 트랙킹 에러의 이득 및 위상을 처리한 값을 제 1 동작 모드 신호로서 발생한다. 제 2 동작 모드 발생부는 소정의 제 2 제어 신호에 응답하여 트랙킹 루프 오프셋을 보정한 값을 제 2 동작 모드 신호로서 발생한다. 제 3 동작 모드 발생부는 상기 제 2 동작 모드 신호의 값에서 상기 제 1 동작 모드 신호의 값을 뺀 값에 소정의 값 K1(K1은 0 이 아닌 실수)를 곱하고, 그 값에 상기 제 2 동작 모드 신호의 값을 더한 값을 제 3 동작 모드 신호로서 발생한다. 제 4 동작 모드 발생부는 소정의 기준 전압을 제 4 동작 모드 신호로서 발생한다.

상기 제 1 내지 제 2 브레이크 선택 신호는 마이크로 프로세서에 의해서 그 논리 레벨이 결정된다.바람직하기로는, 상기 브레이크 신호 발생부는 사이드 빔(side beam)의 신호차에 의해 발생되는 트랙 제로 크로스(track zero cross) 신호(TZC)의 상승 및 하강 에지에 응답하고 상기 미러 신호를 래치하여 래치 미러 신호를 출력하는 래치 및 상기 브레이크 신호를 발생하기 위한 브레이크 활성 신호를 반전한 신호와 상기 래치 미러 신호를 논리곱하여 상기 제 1 내지 제 4 동작 모드 신호들 중 하나를 선택하는 상기 제 1 브레이크 신호를 발생하는 제 1 논리곱 수단을 구비하는 것을 특징으로 한다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 제 1 실시예에 따른 브레이크 신호 발생 방법은, 광 디스크 재생 시스템의 브레이크 능력을 향상시키는 브레이크 신호 발생 방법에 있어서, (a) 주 빔(main beam)의 트랙 이동을 검출하는 미러 신호를 수신하고 제 1 브레이크 선택 신호에 응답하여 브레이크 량을 조절하는 복수개의 동작 모드 신호들을 선택하는 제 1 브레이크 신호 또는 제 2 브레이크 신호를 발생하는 단계 및 (b) 상기 제 1 또는 제 2 브레이크 신호 및 복수개의 브레이크 선택 신호에 응답하여 상기 복수개의 동작 모드 신호들중 하나를 출력하는 단계를 구비한다.

바람직하기로는, 상기 (a) 단계는, (a1) 사이드 빔(side beam)의 신호차에 의해 발생되는 트랙 제로 크로스(track zero cross) 신호(TZC)의 상승 및 하강 에지에 응답하고 상기 미러 신호를 래치하여 래치 미러 신호를 출력하는 단계, (a2) 상기 브레이크 신호를 발생하기 위한 브레이크 활성 신호를 반전한 신호와 상기 래치 미러 신호를 논리곱하여 상기 복수개의 동작 모드 신호들 중 하나를 선택하는 상기 제 1 브레이크 신호를 발생하는 단계, (a3) 소정의 클럭 신호에 응답하고 상기 미러 신호를 수신하여 지연시킨 지연 미러 신호를 출력하는 단계, (a4) 상기 브레이크 활성 신호를 반전한 신호와 상기 지연 미러 신호를 논리곱하여 상기 복수개의 동작 모드 신호들 중 하나를 선택하는 상기 제 2 브레이크 신호를 발생하는 단계 및 (a5) 상기 제 1 브레이크 선택 신호에 응답하여 상기 제 1 브레이크 신호 또는 상기 제 2 브레이크 신호를 선택하여 출력하는 단계를 구비한다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 제 2 실시예에 따른 브레이크 신호 발생 방법은, 광 디스크 재생 시스템의 브레이크 능력을 향상시키는 브레이크 신호 발생 방법에 있어서, (a) 주 빔(main beam)의 트랙 이동을 검출하는 미러 신호를 수신하고 사이드 빔(side beam)의 신호차에 의해 발생되는 트랙 제로 크로스(track zero cross) 신호(TZC)에 응답하여 브레이크 량을 조절하는 복수개의 동작 모드 신호들을 선택하는 제 1 브레이크 신호를 발생하는 단계 및 (b) 상기 제 1 브레이크 신호 및 복수개의 브레이크 선택 신호에 응답하여 상기 복수개의 동작 모드 신호들중 하나를 출력하는 단계를 구비한다.

바람직하기로는, 상기 (a) 단계는, (a1) 사이드 빔(side beam)의 신호차에 의해 발생되는 트랙 제로 크로스(track zero cross) 신호(TZC)의 상승 및 하강 에지에 응답하고 상기 미러 신호를 래치하여 래치 미러 신호를 출력하는 단계 및 (a2) 상기 브레이크 신호를 발생하기 위한 브레이크 활성 신호를 반전한 신호와 상기 래치 미러 신호를 논리곱하여 상기 복수개의 동작 모드 신호들 중 하나를 선택하는 상기 제 1 브레이크 신호를 발생하는 단계를 구비한다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 제 3 실시예에 따른 브레이크 신호 발생 방법은, 상기 제 2 실시예에 있어서 발생되는 동작 모드 신호들중 제 3 동작 모드 신호의 발생 방법만이 다르며 나머지 방법은 동일하다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 2, 도 3 및 도 4를 참조하면, 본 발명의 제 1 실시예에 따른 브레이크 신호 발생 회로(100)는, 브레이크 신호 발생부(101), 제 1 동작 모드 발생부(120), 제 2 동작 모드 발생부(125), 제 3 동작 모드 발생부(130), 제 4 동작 모드 발생부(135), 제 5 동작 모드 발생부(140) 및 스위치부(SW)를 구비하는 것을 특징으로 한다.

이하 도 2, 도 3 및 도 4를 참조하여 본 발명의 제 1 실시예에 따른 브레이크 신호 발생 회로(100) 및 방법이 상세히 설명된다.

브레이크 신호 발생부(101)는 주 빔(main beam)의 트랙 이동을 검출하는 미러 신호(MIRR)를 수신하고 제 1 브레이크 선택 신호(BRKSEL)에 응답하여 소정의 동작 모드 신호들(TRDREG, TRDAVR, MSIG3, MSIG4, VREFS)을 선택하는 제 1 브레이크 신호(TRBRK1) 또는 제 2 브레이크 신호(TRBRK2)를 발생한다.

이러한 기능을 수행하기 위하여 브레이크 신호 발생부(101)는 래치(103), 인버터(105), 논리곱 수단들(107, 113), 지연부(109) 및 제 1 스위칭 수단(SW1)을 구비한다.

좀더 상세히 설명하면, 브레이크 신호 발생부(100)의 래치(103)는 사이드 빔(side beam)의 신호차에 의해 발생되는 트랙 제로 크로스(track zero cross) 신호(TZC)의 상승 및 하강 에지에 응답하고 미러 신호(MIRR)를 래치하여 래치 미러 신호(R_MIRR)를 출력한다. 트랙 제로 크로스 신호(TZC), 미러 신호(MIRR) 및 래치 미러 신호(R_MIRR)에 대한 설명은 앞서서 기술되었으므로 생략하며 이 신호들은 도 3a 및 3b의 (g), (c) 및 (h)에 나타나 있다.

제 1 논리곱 수단(107)은 브레이크 신호(TRBRK)를 발생하기 위한 브레이크 활성 신호(BRKENB)를 반전한 신호와 래치 미러 신호(R_MIRR)를 논리곱하여 동작 모드 신호들(TRDREG, TRDAVR, MSIG3, MSIG4, VREFS) 중 하나를 선택하는 제 1 브레이크 신호(TRBRK1)를 발생한다. 즉, 브레이크 활성 신호(BRKENB)가 로우 레벨인 경우 논리곱 수단(107)은 제 5 스위칭 수단(SW5)을 제어하는 제 1 브레이크 신호(TRBRK1)를 발생한다.

지연부(109)는 소정의 클럭 신호(CK)에 응답하고 미러 신호(MIRR)를 수신하여 지연시킨 지연 미러 신호(D_MIRR)를 출력한다. 지연부(109)는 복수개의 플립 플롭들(110, 111, 112)을 구비하며, 플립 플롭들(110, 111, 112)의 갯수를 조정하여 미러 신호(MIRR)를 지연시키는 양을 조절할 수 있다. 또한 클럭 신호(CK)의 속도도 임의로 조정될 수 있다.

제 2 논리곱 수단(113)은 브레이크 활성 신호(BRKENB)를 반전한 신호와 지연 미러 신호(D_MIRR)를 논리곱하여 동작 모드 신호들(TRDREG, TRDAVR, MSIG3, MSIG4, VREFS) 중 하나를 선택하는 제 2 브레이크 신호(TRBRK2)를 발생한다. 제 1 스위칭 수단(SW1)은 제 1 브레이크 선택신호(BRKSEL1)에 응답하여 제 1 브레이크 신호(TRBRK1) 또는 제 2 브레이크 신호(TRBRK2)를 선택하여 출력한다.

브레이크 신호 발생부(101)의 동작을 좀더 살펴본다.

미러 신호(MIRR)를 래치한 래치 미러 신호(R_MIRR)는 주 빔이 트랙을 내주에서 외주로 이동하는지, 외주에서 내주로 이동하는지의 방향성을 나타낸다. 즉, 내주에서 외주로 이동할 때는 래치 미러 신호(R_MIRR)는 트랙 제로 크로스 신호(TZC)와 역상으로 발생되고 외주에서 내주로 이동할 때는 트랙 제로 크로스 신호(TZC)와 동상으로 발생된다.

주 빔이 트랙을 이탈하면 브레이크 활성 신호(BRKENB)가 로우 레벨로 발생되고 래치 미러 신호(R_MIRR)와 논리곱되어 제 1 브레이크 신호(TRBRK1)로서 발생된다.

제 2 브레이크 신호(TRBRK2)를 발생하기 위해서 미러 신호(MIRR)의 상승 에지만을 지연시킨 지연 미러 신호(D_MIRR)가 이용된다. 지연 미러 신호(D_MIRR)는 미러 신호(MIRR)가 복수개의 플립 플랍(110, 111, 112)들로 구성된 지연부(109)를 통과하여 발생된다. 플립 플랍(110)은 클럭 신호(CK)에 응답하여 미러 신호(MIRR)를 수신하고 다음 플립 플롭(111)으로 전달하며 미러 신호(MIRR)의 하강 에지에서 리셋된다. 지연부(109)는 이러한 플립 플롭(110, 111, 112)을 복수개 구비하여 지연시간을 조절할 수 있다.

지연 미러 신호(D_MIRR)는 주 빔이 트랙을 이탈하는 양이 1/2 트랙 정도일 경우 브레이크를 거는 제 2 브레이크 신호(TRBRK2)의 발생 시점을 앞당겨 주 빔의 트랙 이탈을 미리 막기 위해서 사용되며, 시스템에 따라 클럭 신호(CK)의 속도를 다르게 하여 브레이크 동작을 수행하는 시점을 조절할 수 있다.

즉, 지연 미러 신호(D_MIRR)를 사용하면, 주 빔의 트랙 이탈 정도가 작을 때 브레이크를 빨리 걸 수가 있어서 트랙 이탈을 미리 방지할 수 있다. 또한 디스크의 편심량에 따라 트랙킹 액추에이터가 트랙을 정상적으로 추종하고 있을 동안에도 미러 신호(MIRR)가 발생되어 브레이크 신호(TRBBRK)가 발생되는 경우가 있다. 이를 방지하기 위해 지연 미러 신호(D_MIRR)를 사용하여 트랙킹 액추에이터가 트랙을 정상적으로 추종하고 있을 동안 광 디스크 시스템이 작은 트랙 이탈에 민감하게 반응하는 것을 막을 수 있다.

지연 미러 신호(D_MIRR)를 사용하여 래치 미러 신호(R_MIRR)를 사용하는 것보다 브레이크 동작을 먼저 수행하는 것을 나타낸 파형도가 도 3a 및 3b 의(k) 및 (l)에 나타나 있다. 도 3a 및 3b 의 (k)는 래치 미러 신호(R_MIRR)를 사용했을 때의 파형도이고 도 3a 및 3b 의 (l)은 지연 미러 신호(D_MIRR)를 사용했을 때의 파형도이다.

브레이크 활성 신호(BRKENB)에 의하여 브레이크 신호 발생 회로(100)의 사용여부를 선택할 수 있으며 브레이크 신호 발생 회로(100)의 사용시 제 1 또는 제 2 브레이크 신호(TRBRK1, TRBRK2)에 의하여 브레이크가 걸리는 시간이 결정된다.

제 1 스위칭 수단(SW1)은 제 1 브레이크 선택 신호(BRKSEL1)에 응답하여 제 1 또는 제 2 브레이크 신호(TRBRK1, TRBRK2)중의 하나를 선택한다. 즉, 제 1 브레이크 선택 신호(BRKSEL1)가 하이 레벨일 경우 제 1 브레이크 신호(TRBRK1)를 선택하고, 제 1 브레이크 선택 신호(BRKSEL1)가 로우 레벨일 경우 제 2 브레이크 신호(TRBRK2)를 선택한다. 제 1 또는 제 2 브레이크 신호(TRBRK1, TRBRK2)를 선택하기 위한 제 1 브레이크 선택 신호(BRKSEL1)의 논리 레벨은 앞의 경우와 반대로 규정될 수 있다. 제 1 또는 제 2 브레이크 신호(TRBRK1, TRBRK2)중 어떠한 신호를 사용할 것인지를 결정하는 제 1 브레이크 선택 신호(BRKSEL1)의 논리 레벨은 마이크로 프로세서에 의하여 브레이크 신호 발생 회로(100)가 광 디스크 재생 시스템에 내장될 때 미리 결정되어 고정될 수 있다. 그러나 경우에 따라서는 제 1 또는 제 2 브레이크 신호(TRBRK1, TRBRK2)중 어떠한 신호를 사용할 것인지를 광 디스크 재생 시스템을 사용하면서 선택적으로 결정할 수도 있다.

브레이크 신호 발생부(101)가 제 1 브레이크 신호(TRBRK1)를 발생하는 경우, 래치 미러 신호(R_MIRR)를 반전하는 인버터(115) 및 인버터(115)의 출력과 미러 신호(MIRR)를 논리곱하여 관성 신호(IT)로서 발생하는 논리곱 수단(117)을 더구비할 수 있다.

브레이크 신호 발생부(101)가 제 2 브레이크 신호(TRBRK2)를 발생하는 경우, 관성 신호(IT)는 지연 미러 신호(D_MIRR)를 반전한 신호와 미러 신호(MIRR)를 논리곱하여 발생될 수 있다. 관성 신호(IT)는 도 3a 및 3b의 (i)에 도시되어 있으며 관성 신호(IT)의 기능에 대해서는 후술한다.

제 1 동작 모드 발생부(120)는 소정의 제 1 제어 신호(CTRL1)에 응답하여 트랙킹 에러의 이득 및 위상을 처리한 값을 제 1 동작 모드 신호(TRDREG)로서 발생한다. 제 1 동작 모드 신호(TRDREG)는 도 3a 및 3b 의 (j)에 나타나 있다.

제 2 동작 모드 발생부(125)는 소정의 제 2 제어 신호(CTRL2)에 응답하여 트랙킹 루프 오프셋을 보정한 값을 제 2 동작 모드 신호(TRDAVR)로서 발생한다. 제 5 동작 모드 발생부(140)는 소정의 기준 전압을 제 5 동작 모드 신호(VREFS)로서 발생한다. 제 1, 제2 및 제 5 동작 모드 신호(TRDREG, TRDAVR, VREFS)들에 대해서는 앞에서 설명되었으므로 상세한 설명은 생략한다.

제 3 동작 모드 발생부(130)는 제 1 동작 모드 신호(TRDREG)에 소정의 값 -K1(K1은 0 이 아닌 실수)을 곱한 값을 제 3 동작 모드 신호(MSIG3)로서 발생한다.

즉, 트랙 이탈 에러량을 반전하여 소정의 값 K1을 곱해줌으로써 브레이크를 거는 양을 조절할 수 있고 또한 트랙 이탈 에러량만큼 반대 방향으로 에러 처리를 하여 브레이크 능력을 높일 수 있다.

여기서 K1 값은 관성 신호(IT)의 논리 하이 레벨의 지속 시간을 측정하여 정해진다. 트랙과 트랙사이의 거리가 일정하므로 주 빔이 트랙을 이동하는 관성량에따라 관성량이 크면 주 빔이 트랙과 트랙사이를 지나는 시간은 작아지고 따라서 관성 신호(IT)의 하이 레벨의 듀티 폭은 작아진다. 반대로 주 빔이 트랙을 이동하는 관성량이 작으면 주 빔이 트랙과 트랙사이를 지나는 시간이 길어지고 따라서 관성 신호(IT)의 하이 레벨의 듀티 폭은 커진다. 이러한 원리에 의하여 K1값을 결정할 수 있다. 관성 신호(IT)와 K1 값과의 관계를 표로 미리 만들어 관성 신호(IT)의 값에 따라 K1 값을 셋팅할 수 있다. 이렇게 트랙킹 에러의 출력을 반전하여 브레이크 량을 조절하는 K1값을 관성 신호(IT)에 의하여 결정함으로써 정밀한 제어가 가능하다.

제 3 동작 모드 신호(MSIG3)의 파형이 도 3a 및 3b 의 (m)에 나타나 있다. 도 3a의 (m)는 K1이 1인 경우의 파형을 개략적으로 나타낸 것이며, 제 1 동작 모드 신호(TRDREG)에 곱하는 K1 값에 따라 브레이크 량을 조절할 수 있다. 도 3b의 (m)에는 K1이 각각 0.5, 1, 2 일 때의 파형이 개략적으로 나타나 있다.

제 4 동작 모드 발생부(135)는 제 2 동작 모드 신호(TRDAVR)의 값에서 제 1 동작 모드 신호(TRDREG)의 값을 뺀 값에 소정의 값 K1(K1은 0 이 아닌 실수)을 곱하고, 그 값에 제 2 동작 모드 신호(TRDAVR)의 값을 더한 값을 제 4 동작 모드 신호(MSIG4)로서 발생한다. 제 4 동작 모드 신호(MSIG4)는 트랙킹 루프 출력의 오프셋을 보정하는 의미를 가진다. 여기서 K1은 관성 신호(IT)에 의하여 정해지는 값이다.

브레이크 신호 발생 회로(100)는 제 3 동작 모드 신호(MSIG3) 또는 제 4 동작 모드 신호(MSIG4)에 소정의 값 K2를 곱하여 가변 제 3 동작 모드 신호(VMSIG3)또는 가변 제 4 동작 모드 신호(VMSIG4)로서 출력하기 위한 증폭 수단(145, 150)을 더 구비할 수 있다.

K2는 제 1 또는 제 2 브레이크 신호(TRBRK1, TRBRK2)의 논리 하이 레벨의 지속 시간을 측정하여 정할 수 있다. 즉, K2 는 제 1 또는 제 2 브레이크 신호(TRBRK1, TRBRK2)에 의해 브레이크가 걸리는 시간동안 제 3 또는 제 4 동작 모드 신호(MSIG3, MSIG4)에 곱해지는 소정의 값으로서, 브레이크가 걸리는 시간에 따라 브레이크 량을 조절할 수 있다.

K2를 곱하는 경우의 파형의 변화가 도 3c에 나타나 있다. 도 3c의 (ⅰ)은 K2가 1인 경우로서, 이 경우는 K1만을 곱하는 것과 같다. 도 3c 의 (ⅱ)는 K1은 1이고 K2는 각각 1, 0.75, 0.5인 경우의 브레이크 량의 변화를 나타내는 파형이다. 이와 같이 K2값을 가변시켜 브레이크 시간의 크기에 따라 브레이크 량을 조절할 수 있다.

제 1또는 제 2 브레이크 신호(TRBRK1, TRBRK2)의 논리 하이 레벨의 지속 시간을 측정하기 위해서 도 4의 카운팅 수단(170)을 사용할 수 있다. 카운팅 수단(170)은 소정의 클럭 신호(CKM)에 응답하고 제 1 또는 제 2 브레이크 신호(TRBRK1, TRBRK2)를 수신하여 제 1 또는 제 2 브레이크 신호(TRBRK1, TRBRK2)의 하이 레벨의 지속시간을 측정하는 플립 플랍들(171, 173, 175)을 다수개 구비한다. 클럭 신호(CKM)의 속도를 달리하여 제 1 또는 제 2 브레이크 신호(TRBRK1, TRBRK2)의 하이 레벨의 지속시간을 정밀하게 측정할 수 있으며 플립 플롭들(171, 173, 175)의 개수도 달리할 수 있다. 제 1 또는 제 2 브레이크 신호(TRBRK1,TRBRK2)의 하이 레벨의 지속시간은 도 3a 및 3b의 (h)에 T1또는 T2로 나타나 있다.

스위치부(SW)는 제 1 또는 제 2 브레이크 신호(TRBRK1, TRBRK2) 및 제 2 내지 제 4 브레이크 선택 신호(BRKSEL2, BRKSEL3, BRKSEL4)에 응답하여 제 1 내지 제 5 동작 모드 신호들(TRDREG, TRDAVR, MSIG3, MSIG4, VREFS)중 하나를 출력한다.

좀더 상세히 설명하면, 스위치부(SW)의 제 2 스위칭 수단(SW2)은 제 2 브레이크 선택 신호(BRKSEL2)의 논리 레벨에 따라 제 2 동작 모드 신호(TRDAVR) 또는 제 5 동작 모드 신호(VREFS)를 선택하여 출력한다. 제 2 브레이크 선택 신호(BRKSEL2)가 하이 레벨일 때 어떠한 신호를 선택하는 가는 회로를 구성하기에 따라 달라진다.

제 3 스위칭 수단(SW3)은 제 3 브레이크 선택 신호(BRKSEL3)의 논리 레벨에 따라 제 3 동작 모드 신호(MSIG3) 또는 제 4 동작 모드 신호(MSIG4)를 선택하여 출력한다. 제 3 브레이크 선택 신호(BRKSEL3)가 하이 레벨일 때 어떠한 신호를 선택하는 가는 회로를 구성하기에 따라 달라진다.

제 4 스위칭 수단(SW4)은 제 4 브레이크 선택 신호(BRKSEL4)의 논리 레벨에 따라 제 2 스위칭 수단(SW2) 또는 제 3 스위칭 수단(SW3)의 출력 신호를 선택하여 출력한다. 제 4 브레이크 선택 신호(BRKSEL4)가 하이 레벨일 때 어떠한 스위칭 수단의 출력신호를 선택하는 가는 회로를 구성하기에 따라 달라진다.

여기서, 제 1 내지 제 4 브레이크 선택 신호(BRKSEL1, BRKSEL2 BRKSEL3 BRKSEL4)는 마이크로 프로세서에 의하여 그 논리 레벨이 결정되며 따라서 브레이크를 걸 때 제 2 내지 제 5 동작 모드 신호들(TRDAVR, MSIG3, MSIG4, VREFS)중 어느신호가 선택되어 출력 될 것인지가 마이크로 프로세서에 의하여 결정될 수 있다.

제 5 스위칭 수단(SW5)은 제 1 또는 제 2 브레이크 신호(TRBRK1, TRBRK2)의 논리 레벨과, 제 1 동작 모드 신호(TRDREG)와 제 2 동작 모드 신호(TRDAVR)를 비교한 결과에 응답하여 제 1 동작 모드 신호(TRDREG) 또는 제 4 스위칭 수단(SW4)의 출력 신호를 선택하여 출력한다.

예를 들어, 제 1 또는 제 2 브레이크 신호(TRBRK1, TRBRK2)가 로우 레벨로 발생된 경우에는 브레이크를 동작시키지 않는다는 의미이므로 제 5 스위칭 수단(SW5)은 제 1 동작 모드 신호(TRDREG)를 선택하여 출력한다.

그러나 주 빔이 1/2 트랙 이상 트랙을 벗어나게 되면 본 발명은 트랙킹 에러의 출력을 반전하여 주 빔을 본래의 방향으로 제어하지만, 주 빔이 1/2 트랙 이하로 트랙을 벗어나면 트랙킹 에러 출력은 주 빔의 트랙 이탈 방향의 반대 방향의 정상적인 에러가 출력되므로 이때에는 트랙킹 에러의 출력을 반전하지 않고 본래의 트랙킹 서보 제어를 해야 한다.

주 빔이 트랙의 1/2 이상을 이탈했는지 아닌지는 제 1 동작 모드 신호(TRDREG)의 값과 제 2 동작 모드 신호(TRDAVR)의 값을 비교하여 판단할 수 있다. 즉, 주 빔이 내주에서 외주로 이탈하는 경우에는 제 2 동작 모드 신호(TRDAVR)의 값이 제 1 동작 모드 신호(TRDREG)의 값보다 작고, 주 빔이 외주에서 내주로 이탈하는 경우에는 제 2 동작 모드 신호(TRDAVR)의 값이 제 1 동작 모드 신호(TRDREG)의 값보다 크다면 주 빔이 트랙의 1/2 이상을 이탈하는 것이므로 제 1 동작 모드 신호(TRDREG)에 K1이나 K2를 곱하여 브레이크 양을 조절하는 제 3 또는제 4 동작 모드 신호(MISG3, MISG4)를 선택하여 출력해야 한다.

반대로 주 빔이 내주에서 외주로 이탈하는 경우에는 제 2 동작 모드 신호(TRDAVR)의 값이 제 1 동작 모드 신호(TRDREG)의 값보다 크고, 주 빔이 외주에서 내주로 이탈하는 경우에는 제 2 동작 모드 신호(TRDAVR)의 값이 제 1 동작 모드 신호(TRDREG)의 값보다 작다면 주 빔이 트랙의 1/2 이내로 이탈하는 것이므로 제 1 동작 모드 신호(TRDREG)를 출력해야 한다.

따라서 제 1 또는 제 2 브레이크 신호(TRBRK1, TRBRK2)가 하이 레벨이고 또한 주 빔(main beam)이 내주로부터 외주로 이탈할 경우 제 2 동작 모드 신호(TRDAVR)의 값이 제 1 동작 모드 신호(TRDREG)의 값보다 작거나, 주 빔(main beam)이 외주로부터 내주로 이탈할 경우 제 2 동작 모드 신호(TRDAVR)의 값이 제 1 동작 모드 신호(TRDREG)의 값보다 보다 큰 경우에는 제 4 스위칭 수단(SW4)의 출력 신호를 선택하여 출력한다.

제 5 스위칭 수단(SW5)에 의해 선택된 제 1 내지 제 5 동작 모드 신호들(TRDREG, TRDAVR, MSIG3, MSIG4, VREFS)은 PWM(Pulse Width Modulation)방식이나 DAC(Digital Analogue Converter)를 통하여 출력된다.

제 1 내지 제 4 브레이크 선택 신호들(BRKSEL1, BRKSEL2, BRKSEL3, BRKSEL4)은 마이크로 프로세서에 의하여 브레이크 신호 발생 회로(100)가 광 디스크 재생 시스템에 장착되기 전에 미리 그 값이 제 2 내지 제 5 동작 모드 신호들(TRDAVR, MSIG3, MSIG4, VREFS)중 하나의 신호를 출력할 수 있는 논리 레벨로(예컨대, 논리 하이 레벨) 정해질 수 있다. 그러면 브레이크 동작시 제 2 내지 제 5 동작 모드 신호들(TRDAVR, MSIG3, MSIG4, VREFS)중 어느 하나의 신호만이 출력된다.

반대로, 제 1 내지 제 4 브레이크 선택 신호들(BRKSEL1, BRKSEL2, BRKSEL3, BRKSEL4)은 광 디스크 재생 시스템의 동작중에 외부의 조건들에 응답하여 마이크로 프로세서에 의하여 그 값이 제 2 내지 제 5 동작 모드 신호들(TRDAVR, MSIG3, MSIG4, VREFS)중 하나의 신호를 출력할 수 있는 논리 레벨로(예컨대, 논리 하이 레벨) 정하여질 수도 있다.

브레이크 동작시, 외부의 조건에 무관하게 제 2 내지 제 5 동작 모드 신호들(TRDAVR, MSIG3, MSIG4, VREFS)중 어느 하나의 신호만을 사용할 것인지, 외부의 조건에 따라 제 2 내지 제 5 동작 모드 신호들(TRDAVR, MSIG3, MSIG4, VREFS)중 하나를 선택하여 사용할 것인지는 브레이크 신호 발생 회로(100)가 장착되는 광 디스크 재생 시스템의 회로 구성에 의해 결정될 것이다.

제 1 브레이크 신호(TRBRK1)에 대하여 제 2 내지 제 5 동작 모드 신호들(TRDAVR, MSIG3, MSIG4, VREFS)이 각각 선택될 수 있다. 또한 제 2 브레이크 신호(TRBRK2)에 대하여 제 2 내지 제 5 동작 모드 신호들(TRDAVR, MSIG3, MSIG4, VREFS)이 각각 선택될 수 있다. 따라서 본 발명의 제 1 실시예에 따르면 총 8가지 경우의 브레이크 동작이 가능하다.

브레이크 신호 발생 회로(100)는 아날로그 회로에 의해서도 구현될 수 있음은 당연하다. 예를 들어 연산 증폭기와 저항들을 이용하여 저항비에 의해 브레이크 량을 조절할 수 있다.

이와 같은 본 발명에 따른 브레이크 신호 발생 회로(100)는 종래에 비하여안정적인 추종(tracing)동작 및 점프후 안정화 시간(setting time)이 줄어들어 데이터 접근(access)이 빨라지며 트랙 스킵핑(track skipping)과 같은 불안정한 상태에서 짧은 시간 안에 원상태로의 복귀가 가능하다. 따라서 휴대용 광학 기기의 경우 충격 등에 의한 트랙 스킵핑(track skipping)이 현저히 줄어들고 안정적인 트랙킹 서보 제어가 가능해진다.

본 발명의 제 1 실시예에 따른 브레이크 신호 발생 회로(100)는 광 디스크 재생 시스템이 정상적으로 동작하고 있더라도 데이터를 읽지 못하는 경우에 발생하는 LOCK(또는 CLV LOCK) 신호, 트랙을 추종하기 위한 명령어인 Tracking Gain Up Command, 디스크에 충격이 가해졌는지를 판단하는 Antishock detect control 신호등에 의해서 그 동작 및 정지가 제어될 수 있다. 따라서 광 디스크 재생 시스템이 과도기적인 상태에 있을 경우 브레이크 신호의 제어에 신중을 기할 수 있다.

본 발명의 제 2 실시예에 따른 브레이크 신호 발생 회로(200)는 브레이크 신호 발생부(201), 제 1 동작 모드 발생부(220), 제 2 동작 모드 발생부(225), 제 3 동작 모드 발생부(230), 제 4 동작 모드 발생부(235) 및 스위치부(SW)를 구비한다.

브레이크 신호 발생부(201)는 본 발명의 제 1 실시예에 따른 브레이크 신호 발생 회로(100)의 브레이크 신호 발생부(101)와 구성 및 동작이 동일하다

제 1 및 제 2 동작 모드 신호(TRDREG, TRDAVR)는 제 1 실시예에 따른 브레이크 신호 발생 회로(100)의 제 1 및 제 2 동작 모드 신호(TRDREG, TRDAVR)와 동일하며, 제 4 동작 모드 신호(VREFS)는 제 1 실시예에 따른 브레이크 신호 발생 회로(100)의 제 5 동작 모드 신호(VREFS)와 동일하다.

제 3 동작 모드 신호(MSIG3)는 제 1 실시예에 따른 브레이크 신호 발생 회로(100)의 제 3 동작 모드 신호(MSIG3)와 동일하다. 즉, 제 2 실시예에 따른 브레이크 신호 발생 회로(200)는 제 1 실시예에 따른 브레이크 신호 발생 회로(100)의 제 4 동작 모드 신호(MSIG4)가 생략되어 있는 것을 제외하고는 그 구성 및 동작이 동일하므로 상세한 설명은 생략한다.

본 발명의 제 3 실시예에 따른 브레이크 신호 발생 회로는 제 2 실시예에 따른 브레이크 신호 발생 회로(200)의 제 3 동작 모드 신호(MSIG3)를 제 1 실시예에 따른 브레이크 신호 발생 회로(100)의 제 4 동작 모드 신호(MSIG4)로 대체한 것 외에는 그 구성 및 동작이 제 2 실시예의 브레이크 신호 발생 회로(200)와 동일하다. 따라서 그 동작에 대한 상세한 설명은 생략된다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본발명에 따른 브레이크 신호 발생 회로 및 방법은, 트랙 이탈방향의 에러량 만큼 브레이크량을 반전하고 이득을 곱함으로써 브레이크 능력을 향상시켜 점프후 안정화 시간(setting time)이 줄어들어 데이터 접근(access)이 빨라지고 트랙 스킵핑(track skipping)과 같은 불안정한 상태에서 짧은 시간 안에 원상태로의 복귀가 가능해지는 장점이 있다.

Claims

주 빔(main beam)의 트랙 이동을 검출하는 미러 신호를 수신하고 제 1 브레이크 선택 신호에 응답하여 소정의 동작 모드 신호들을 선택하는 제 1 브레이크 신호 또는 제 2 브레이크 신호를 발생하는 브레이크 신호 발생부 ;

소정의 제 1 제어 신호에 응답하여 트랙킹 에러의 이득 및 위상을 처리한 값을 상기 동작 모드 신호들중 제 1 동작 모드 신호로서 발생하는 제 1 동작 모드 발생부 ;

소정의 제 2 제어 신호에 응답하여 트랙킹 루프 오프셋을 보정한 값을 상기 동작 모드 신호들중 제 2 동작 모드 신호로서 발생하는 제 2 동작 모드 발생부 ;

상기 제 1 동작 모드 신호에 소정의 값 -K1(K1은 0 이 아닌 실수)을 곱한 값을 상기 동작 모드 신호들중 제 3 동작 모드 신호로서 발생하는 제 3 동작 모드 발생부 ;

상기 제 2 동작 모드 신호의 값에서 상기 제 1 동작 모드 신호의 값을 뺀 값에 소정의 값 K1(K1은 0 이 아닌 실수)를 곱하고, 그 값에 상기 제 2 동작 모드 신호의 값을 더한 값을 상기 동작 모드 신호들중 제 4 동작 모드 신호로서 발생하는 제 4 동작 모드 발생부 ;

소정의 기준 전압을 상기 동작 모드 신호들중 제 5 동작 모드 신호로서 발생하는 제 5 동작 모드 발생부 ; 및

상기 제 1 또는 제 2 브레이크 신호 및 제 2 내지 제 4 브레이크 선택 신호에 응답하여 상기 제 1 내지 제 5 동작 모드 신호들 중 하나를 출력하는 스위치부를 구비하고,

상기 제 1 내지 제 4 브레이크 선택 신호는,

마이크로 프로세서에 의하여 그 논리 레벨이 결정되는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 1항에 있어서, 상기 브레이크 신호 발생부는,

사이드 빔(side beam)의 신호차에 의해 발생되는 트랙 제로 크로스(track zero cross) 신호(TZC)의 상승 및 하강 에지에 응답하고 상기 미러 신호를 래치하여 래치 미러 신호를 출력하는 래치 ;

상기 브레이크 신호를 발생하기 위한 브레이크 활성 신호를 반전한 신호와 상기 래치 미러 신호를 논리곱하여 상기 제 1 내지 제 5 동작 모드 신호들 중 하나를 선택하는 상기 제 1 브레이크 신호를 발생하는 제 1 논리곱 수단 ;

소정의 클럭 신호에 응답하고 상기 미러 신호를 수신하여 지연시킨 지연 미러 신호를 출력하는 지연부 ;

상기 브레이크 활성 신호를 반전한 신호와 상기 지연 미러 신호를 논리곱하여 상기 제 1 내지 제 5 동작 모드 신호들 중 하나를 선택하는 상기 제 2 브레이크 신호를 발생하는 제 2 논리곱 수단 ; 및

상기 제 1 브레이크 선택신호에 응답하여 상기 제 1 브레이크 신호 또는 상기 제 2 브레이크 신호를 선택하여 출력하는 제 1 스위칭 수단을 구비하는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 2항에 있어서, 상기 지연부는,

상기 소정의 클럭 신호에 응답하여 동작되는 복수개의 플립 플롭들을 구비하는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 2항에 있어서, 상기 클럭 신호는,

클럭 속도를 임의로 정할 수 있는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 2항에 있어서, 상기 브레이크 신호 발생부는,

상기 래치 미러 신호를 반전하는 인버터 ; 및

상기 인버터의 출력과 상기 미러 신호를 논리곱하여 관성 신호로서 발생하는 논리곱 수단을 더 구비하는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 5항에 있어서,

상기 관성 신호의 논리 하이 레벨의 지속 시간을 측정하여 상기 K1 값이 정해지는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 1항에 있어서,

상기 제 3 동작 모드 신호에 소정의 값 K2를 곱하여 가변 제 3 동작 모드 신호로서 출력하기 위한 증폭 수단을 더 구비하는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 1항에 있어서,

상기 제 4 동작 모드 신호에 소정의 값 K2를 곱하여 가변 제 4 동작 모드 신호로서 출력하기 위한 증폭 수단을 더 구비하는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 7항 또는 제 8항에 있어서, 상기 K2는,

상기 제 1 또는 제 2 브레이크 신호의 논리 하이 레벨의 지속 시간을 측정하여 정하여지는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 1항에 있어서, 상기 스위치부는,

상기 제 2 브레이크 선택 신호의 논리 레벨에 따라 상기 제 2 동작 모드 신호 또는 상기 제 5 동작 모드 신호를 선택하여 출력하는 제 2 스위칭 수단 ;

상기 제 3 브레이크 선택 신호의 논리 레벨에 따라 상기 제 3 동작 모드 신호 또는 상기 제 4 동작 모드 신호를 선택하여 출력하는 제 3 스위칭 수단 ;

상기 제 4 브레이크 선택 신호의 논리 레벨에 따라 상기 제 2 스위칭 수단 또는 상기 제 3 스위칭 수단의 출력 신호를 선택하여 출력하는 제 4 스위칭 수단 ; 및

상기 제 1 또는 제 2 브레이크 신호의 논리 레벨과, 상기 제 1 동작 모드 신호와 상기 제 2 동작 모드 신호를 비교한 결과에 응답하여 상기 제 1 동작 모드 신호 또는 상기 제 4 스위칭 수단의 출력 신호를 선택하여 출력하는 제 5 스위칭 수단을 구비하는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 10항에 있어서, 상기 제 5 스위칭 수단은,

상기 제 1 또는 제 2 브레이크 신호가 논리 하이 레벨이고, 주 빔(main beam)이 내주로부터 외주로 이탈할 경우에는 상기 제 2 동작 모드 신호의 값이 상기 제 1 동작 모드 신호의 값보다 작거나, 주 빔(main beam)이 외주로부터 내주로 이탈할 경우에는 상기 제 2 동작 모드 신호의 값이 상기 제 1 동작 모드 신호의 값보다 큰 경우 상기 제 4 스위칭 수단의 출력 신호를 선택하여 출력하는 것을 특징으로 하는 브레이크 신호 발생 회로.
삭제
주 빔(main beam)의 트랙 이동을 검출하는 미러 신호를 수신하고 사이드 빔(side beam)의 신호차에 의해 발생되는 트랙 제로 크로스(track zero cross) 신호(TZC)에 응답하여 소정의 동작 모드 신호들을 선택하는 제 1 브레이크 신호를 발생하는 브레이크 신호 발생부 ;

소정의 제 1 제어 신호에 응답하여 트랙킹 에러의 이득 및 위상을 처리한 값을 제 1 동작 모드 신호로서 발생하는 제 1 동작 모드 발생부 ;

소정의 제 2 제어 신호에 응답하여 트랙킹 루프 오프셋을 보정한 값을 제 2 동작 모드 신호로서 발생하는 제 2 동작 모드 발생부 ;

상기 제 1 동작 모드 신호에 소정의 값 -K1(K1은 0 이 아닌 실수)을 곱한 값을 제 3 동작 모드 신호로서 발생하는 제 3 동작 모드 발생부 ;

소정의 기준 전압을 제 4 동작 모드 신호로서 발생하는 제 4 동작 모드 발생부 ; 및

상기 제 1 브레이크 신호 및 제 1 내지 제 2 브레이크 선택 신호에 응답하여 상기 제 1 내지 제 4 동작 모드 신호들 중 하나를 출력하는 스위치부를 구비하고,

상기 제 1 내지 제 2 브레이크 선택 신호는,

마이크로 프로세서에 의하여 그 논리 레벨이 결정되는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 13항에 있어서, 상기 브레이크 신호 발생부는,

사이드 빔(side beam)의 신호차에 의해 발생되는 트랙 제로 크로스(track zero cross) 신호(TZC)의 상승 및 하강 에지에 응답하고 상기 미러 신호를 래치하여 래치 미러 신호를 출력하는 래치 ; 및

상기 브레이크 신호를 발생하기 위한 브레이크 활성 신호를 반전한 신호와 상기 래치 미러 신호를 논리곱하여 상기 제 1 내지 제 4 동작 모드 신호들 중 하나를 선택하는 상기 제 1 브레이크 신호를 발생하는 제 1 논리곱 수단을 구비하는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 14항에 있어서, 상기 브레이크 신호 발생부는,

상기 래치 미러 신호를 반전하는 인버터 ; 및

상기 인버터의 출력과 상기 미러 신호를 논리곱하여 관성 신호로서 발생하는 논리곱 수단을 더 구비하는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 15항에 있어서,

상기 관성 신호의 논리 하이 레벨의 지속 시간을 측정하여 상기 K1 값이 정해지는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 14항에 있어서, 상기 브레이크 신호 발생부는,

소정의 클럭 신호에 응답하고 상기 미러 신호를 수신하여 지연시킨 지연 미러 신호를 출력하는 지연부 ;

상기 브레이크 활성 신호를 반전한 신호와 상기 지연 미러 신호를 논리곱하여 상기 제 1 내지 제 4 동작 모드 신호들 중 하나를 선택하는 제 2 브레이크 신호를 발생하는 제 2 논리곱 수단 ; 및

제 3 브레이크 선택 신호에 응답하여 상기 제 1 브레이크 신호 또는 상기 제 2 브레이크 신호를 선택하여 출력하는 제 1 스위칭 수단을 더 구비하는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 17항에 있어서, 상기 지연부는,

상기 소정의 클럭 신호에 응답하여 동작되는 복수개의 플립 플롭들을 구비하는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 18항에 있어서, 상기 클럭 신호는,

클럭 속도를 임의로 정할 수 있는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 13항에 있어서,

상기 제 3 동작 모드 신호에 소정의 값 K2를 곱하여 가변 제 3 동작 모드 신호로서 출력하기 위한 증폭 수단을 더 구비하는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 20항에 있어서, 상기 K2는,

상기 제 1 또는 제 2 브레이크 신호의 논리 하이 레벨의 지속 시간을 측정하여 정하여지는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 13항에 있어서, 상기 스위치부는,

상기 제 1 브레이크 선택 신호의 논리 레벨에 따라 상기 제 2 동작 모드 신호 또는 상기 제 4 동작 모드 신호를 선택하여 출력하는 제 2 스위칭 수단 ;

상기 제 2 브레이크 선택 신호의 논리 레벨에 따라 상기 제 3 동작 모드 신호 또는 상기 제 2 스위칭 수단의 출력 신호를 선택하여 출력하는 제 3 스위칭 수단 ; 및

상기 제 1 또는 제 2 브레이크 신호의 논리 레벨과, 상기 제 1 동작 모드 신호와 상기 제 2 동작 모드 신호를 비교한 결과에 응답하여 상기 제 1 동작 모드 신호 또는 상기 제 3 스위칭 수단의 출력 신호를 선택하여 출력하는 제 4 스위칭 수단을 구비하는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 17에 있어서, 상기 제 3 브레이크 선택 신호는,

상기 마이크로 프로세서에 의하여 그 논리 레벨이 결정되는 것을 특징으로 하는 브레이크 신호 발생 회로.
주 빔(main beam)의 트랙 이동을 검출하는 미러 신호를 수신하고 사이드 빔(side beam)의 신호차에 의해 발생되는 트랙 제로 크로스(track zero cross) 신호(TZC)에 응답하여 소정의 동작 모드 신호들을 선택하는 제 1 브레이크 신호를 발생하는 브레이크 신호 발생부 ;

소정의 제 1 제어 신호에 응답하여 트랙킹 에러의 이득 및 위상을 처리한 값을 제 1 동작 모드 신호로서 발생하는 제 1 동작 모드 발생부 ;

소정의 제 2 제어 신호에 응답하여 트랙킹 루프 오프셋을 보정한 값을 제 2 동작 모드 신호로서 발생하는 제 2 동작 모드 발생부 ;

상기 제 2 동작 모드 신호의 값에서 상기 제 1 동작 모드 신호의 값을 뺀 값에 소정의 값 K1(K1은 0 이 아닌 실수)를 곱하고, 그 값에 상기 제 2 동작 모드 신호의 값을 더한 값을 제 3 동작 모드 신호로서 발생하는 제 3 동작 모드 발생부 ;

소정의 기준 전압을 제 4 동작 모드 신호로서 발생하는 제 4 동작 모드 발생부 ; 및

상기 제 1 브레이크 신호 및 제 1 내지 제 2 브레이크 선택 신호에 응답하여 상기 제 1 내지 제 4 동작 모드 신호들 중 하나를 출력하는 스위치부를 구비하고,

상기 제 1 내지 제 2 브레이크 선택 신호는,

마이크로 프로세서에 의하여 그 논리 레벨이 결정되는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 24항에 있어서, 상기 브레이크 신호 발생부는,

사이드 빔(side beam)의 신호차에 의해 발생되는 트랙 제로 크로스(track zero cross) 신호(TZC)의 상승 및 하강 에지에 응답하고 상기 미러 신호를 래치하여 래치 미러 신호를 출력하는 래치 ; 및

상기 브레이크 신호를 발생하기 위한 브레이크 활성 신호를 반전한 신호와 상기 래치 미러 신호를 논리곱하여 상기 제 1 내지 제 4 동작 모드 신호들 중 하나를 선택하는 상기 제 1 브레이크 신호를 발생하는 제 1 논리곱 수단을 구비하는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 25항에 있어서, 상기 브레이크 신호 발생부는,

상기 래치 미러 신호를 반전하는 인버터 ; 및

상기 인버터의 출력과 상기 미러 신호를 논리곱하여 관성 신호로서 발생하는 논리곱 수단을 더 구비하는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 26항에 있어서,

상기 관성 신호의 논리 하이 레벨의 지속 시간을 측정하여 상기 K1 값이 정해지는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 25항에 있어서, 상기 브레이크 신호 발생부는,

소정의 클럭 신호에 응답하고 상기 미러 신호를 수신하여 지연시킨 지연 미러 신호를 출력하는 지연부 ;

상기 브레이크 활성 신호를 반전한 신호와 상기 지연 미러 신호를 논리곱하여 상기 제 1 내지 제 4 동작 모드 신호들 중 하나를 선택하는 제 2 브레이크 신호를 발생하는 제 2 논리곱 수단 ; 및

제 3 브레이크 선택 신호에 응답하여 상기 제 1 브레이크 신호 또는 상기 제 2 브레이크 신호를 선택하여 출력하는 제 1 스위칭 수단을 더 구비하는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 28항에 있어서, 상기 지연부는,

상기 소정의 클럭 신호에 응답하여 동작되는 복수개의 플립 플롭들을 구비하는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 28항에 있어서, 상기 클럭 신호는,

클럭 속도를 임의로 정할 수 있는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 24항에 있어서,

상기 제 3 동작 모드 신호에 소정의 값 K2를 곱하여 가변 제 3 동작 모드 신호로서 출력하기 위한 증폭 수단을 더 구비하는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 31항에 있어서, 상기 K2는,

상기 제 1 또는 제 2 브레이크 신호의 논리 하이 레벨의 지속 시간을 측정하여 정하여지는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 24항에 있어서, 상기 스위치부는,

상기 제 1 브레이크 선택 신호의 논리 레벨에 따라 상기 제 2 동작 모드 신호 또는 상기 제 4 동작 모드 신호를 선택하여 출력하는 제 2 스위칭 수단 ;

상기 제 2 브레이크 선택 신호의 논리 레벨에 따라 상기 제 3 동작 모드 신호 또는 상기 제 2 스위칭 수단의 출력 신호를 선택하여 출력하는 제 3 스위칭 수단 ; 및

상기 제 1 또는 제 2 브레이크 신호의 논리 레벨과, 상기 제 1 동작 모드 신호와 상기 제 2 동작 모드 신호를 비교한 결과에 응답하여 상기 제 1 동작 모드 신호 또는 상기 제 3 스위칭 수단의 출력 신호를 선택하여 출력하는 제 4 스위칭 수단을 구비하는 것을 특징으로 하는 브레이크 신호 발생 회로.
제 28항에 있어서, 상기 제 3 브레이크 선택 신호는,

상기 마이크로 프로세서에 의하여 그 논리 레벨이 결정되는 것을 특징으로 하는 브레이크 신호 발생 회로.
광 디스크 재생 시스템의 브레이크 능력을 향상시키는 브레이크 신호 발생 방법에 있어서,

(a) 주 빔(main beam)의 트랙 이동을 검출하는 미러 신호를 수신하고 제 1 브레이크 선택 신호에 응답하여 브레이크 량을 조절하는 복수개의 동작 모드 신호들을 선택하는 제 1 브레이크 신호 또는 제 2 브레이크 신호를 발생하는 단계 ; 및

(b) 상기 제 1 또는 제 2 브레이크 신호 및 복수개의 브레이크 선택 신호에 응답하여 상기 복수개의 동작 모드 신호들중 하나를 출력하는 단계를 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법
제 35항에 있어서, 상기 (a) 단계는 ,

(a1) 사이드 빔(side beam)의 신호차에 의해 발생되는 트랙 제로 크로스(track zero cross) 신호(TZC)의 상승 및 하강 에지에 응답하고 상기 미러 신호를 래치하여 래치 미러 신호를 출력하는 단계 ;

(a2) 상기 브레이크 신호를 발생하기 위한 브레이크 활성 신호를 반전한 신호와 상기 래치 미러 신호를 논리곱하여 상기 복수개의 동작 모드 신호들 중 하나를 선택하는 상기 제 1 브레이크 신호를 발생하는 단계 ;

(a3) 소정의 클럭 신호에 응답하고 상기 미러 신호를 수신하여 지연시킨 지연 미러 신호를 출력하는 단계 ;

(a4) 상기 브레이크 활성 신호를 반전한 신호와 상기 지연 미러 신호를 논리곱하여 상기 복수개의 동작 모드 신호들 중 하나를 선택하는 상기 제 2 브레이크 신호를 발생하는 단계 ; 및

(a5) 상기 제 1 브레이크 선택 신호에 응답하여 상기 제 1 브레이크 신호 또는 상기 제 2 브레이크 신호를 선택하여 출력하는 단계를 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 36항에 있어서, 상기 클럭 신호는,

클럭 속도를 임의로 정할 수 있는 것을 특징으로 하는 브레이크 신호 발생방법.
제 36항에 있어서, 상기 (a)단계는,

(a11) 상기 래치 미러 신호를 반전하는 단계 ; 및

(a12) 상기 래치 미러 신호의 반전 출력과 상기 미러 신호를 논리곱하여 관성 신호로서 발생하는 단계를 더 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 36항에 있어서, 상기 (b) 단계는,

상기 동작 모드 신호들중 제 1 동작 모드 신호는 소정의 제 1 제어 신호에 응답하여 트랙킹 에러의 이득 및 위상을 처리한 값을 나타내고,

상기 동작 모드 신호들중 제 2 동작 모드 신호는 소정의 제 2 제어 신호에 응답하여 트랙킹 루프 오프셋을 보정한 값을 나타내고,

상기 동작 모드 신호들중 제 3 동작 모드 신호는 상기 제 1 동작 모드 신호에 소정의 값 -K1(K1은 0 이 아닌 실수)을 곱한 값을 나타내고,

상기 동작 모드 신호들중 제 4 동작 모드신호는 상기 제 2 동작 모드 신호의 값에서 상기 제 1 동작 모드 신호의 값을 뺀 값에 소정의 값 K1(K1은 0 이 아닌 실수)을 곱하고, 그 값에 상기 제 2 동작 모드 신호의 값을 더한 값을 나타내며,

상기 동작 모드 신호들중 제 5 동작 모드 신호는 소정의 기준 전압을 나타내는 것을 특징으로 하는 브레이크 신호 발생 방법
제 39항에 있어서, 상기 K1은,

상기 래치 미러 신호의 반전 출력과 상기 미러 신호를 논리곱하여 발생되는 관성 신호의 논리 하이 레벨의 지속 시간을 측정하여 정하여지는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 39항에 있어서, 상기 (b) 단계는,

(b1) 상기 복수개의 브레이크 선택 신호중 제 2 브레이크 선택 신호의 논리 레벨에 따라 상기 제 2 동작 모드 신호 또는 상기 제 5 동작 모드 신호를 선택하여 출력하는 단계 ;

(b2) 상기 복수개의 브레이크 선택 신호중 상기 제 3 브레이크 선택 신호의 논리 레벨에 따라 상기 제 3 동작 모드 신호 또는 상기 제 4 동작 모드 신호를 선택하여 출력하는 단계 ;

(b3) 상기 복수개의 브레이크 선택 신호중 상기 제 4 브레이크 선택 신호의 논리 레벨에 따라 상기 (b1) 단계의 출력 신호 또는 상기 (b2) 단계의 출력 신호를 선택하여 출력하는 단계 ; 및

(b4) 상기 제 1 또는 제 2 브레이크 신호의 논리 레벨과, 상기 제 1 동작 모드 신호와 상기 제 2 동작 모드 신호를 비교한 결과에 응답하여 상기 제 1 동작 모드 신호 또는 상기 (b3) 단계의 출력 신호를 선택하여 출력하는 단계를 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 41항에 있어서, 상기 (b2)단계는,

상기 제 3 동작 모드 신호에 소정의 값 K2를 곱하는 가변 제 3 동작 모드 신호 또는 상기 제 4 동작 모드 신호를 선택하여 출력하는 단계를 더 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 41항에 있어서, 상기 (b2)단계는,

상기 제 4 동작 모드 신호에 소정의 값 K2를 곱하는 가변 제 4 동작 모드 신호 또는 상기 제 3 동작 모드 신호를 선택하여 출력하는 단계를 더 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 42항 또는 제 43항에 있어서, 상기 K2는,

상기 제 1 또는 제 2 브레이크 신호의 논리 하이 레벨의 지속 시간을 측정하여 정하여지는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 41항에 있어서, 상기 제 1 내지 제 4 브레이크 선택 신호는,

마이크로 프로세서에 의하여 그 논리 레벨이 결정되는 것을 특징으로 하는 브레이크 신호 발생 방법.
광 디스크 재생 시스템의 브레이크 능력을 향상시키는 브레이크 신호 발생방법에 있어서,

(a) 주 빔(main beam)의 트랙 이동을 검출하는 미러 신호를 수신하고 사이드 빔(side beam)의 신호차에 의해 발생되는 트랙 제로 크로스(track zero cross) 신호(TZC)에 응답하여 브레이크 량을 조절하는 복수개의 동작 모드 신호들을 선택하는 제 1 브레이크 신호를 발생하는 단계 ;

(b) 상기 제 1 브레이크 신호 및 복수개의 브레이크 선택 신호에 응답하여 상기 복수개의 동작 모드 신호들중 하나를 출력하는 단계를 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 46항에 있어서, 상기 (a) 단계는,

(a1) 사이드 빔(side beam)의 신호차에 의해 발생되는 트랙 제로 크로스(track zero cross) 신호(TZC)의 상승 및 하강 에지에 응답하고 상기 미러 신호를 래치하여 래치 미러 신호를 출력하는 단계 ; 및

(a2) 상기 브레이크 신호를 발생하기 위한 브레이크 활성 신호를 반전한 신호와 상기 래치 미러 신호를 논리곱하여 상기 복수개의 동작 모드 신호들 중 하나를 선택하는 상기 제 1 브레이크 신호를 발생하는 단계를 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 47항에 있어서, 상기 (a1)단계는,

(a11) 상기 래치 미러 신호를 반전하는 단계 ; 및

(a12) 상기 래치 미러 신호의 반전 출력과 상기 미러 신호를 논리곱하여 관성 신호로서 발생하는 단계를 더 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 47항에 있어서, 상기 (a)단계는,

(a3) 소정의 클럭 신호에 응답하고 상기 미러 신호를 수신하여 지연시킨 지연 미러 신호를 출력하는 단계 ;

(a4) 상기 브레이크 활성 신호를 반전한 신호와 상기 지연 미러 신호를 논리곱하여 상기 복수개의 동작 모드 신호들 중 하나를 선택하는 제 2 브레이크 신호를 발생하는 단계 ; 및

(a5) 제 1 브레이크 선택 신호에 응답하여 상기 제 1 브레이크 신호 또는 상기 제 2 브레이크 신호를 선택하여 출력하는 단계를 더 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 49항에 있어서, 상기 클럭 신호는,

클럭 속도를 임의로 정할 수 있는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 49항에 있어서, 상기 (b)단계는,

상기 동작 모드 신호들중 제 1 동작 모드 신호는 소정의 제 1 제어 신호에응답하여 트랙킹 에러의 이득 및 위상을 처리한 값을 나타내고,

상기 동작 모드 신호들중 제 2 동작 모드 신호는 소정의 제 2 제어 신호에 응답하여 트랙킹 루프 오프셋을 보정한 값을 나타내고,

상기 동작 모드 신호들중 제 3 동작 모드 신호는 상기 제 1 동작 모드 신호에 소정의 값 -K1(K1은 0 이 아닌 실수)을 곱한 값을 나타내고

상기 동작 모드 신호들중 제 4 동작 모드 신호는 소정의 기준 전압을 제 4 동작 모드 신호로서 발생하는 단계를 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 51항에 있어서, 상기 K1은,

상기 래치 미러 신호의 반전 출력과 상기 미러 신호를 논리곱하여 발생되는 관성 신호의 논리 하이 레벨의 지속 시간을 측정하여 정하여지는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 51항에 있어서, 상기 (b) 단계는,

(b1) 상기 복수개의 브레이크 선택 신호중 상기 제 2 브레이크 선택 신호의 논리 레벨에 따라 상기 제 2 동작 모드 신호 또는 상기 제 4 동작 모드 신호를 선택하여 출력하는 단계 ;

(b2) 상기 제 3 브레이크 선택 신호의 논리 레벨에 따라 상기 제 3 동작 모드 신호 또는 상기 (b1) 단계의 출력 신호를 선택하여 출력하는 단계 ; 및

(b3) 상기 제 1 또는 제 2 브레이크 신호의 논리 레벨과, 상기 제 1 동작 모드 신호와 상기 제 2 동작 모드 신호를 비교한 결과에 응답하여 상기 제 1 동작 모드 신호 또는 상기 (b2) 단계의 출력 신호를 선택하여 출력하는 단계를 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 53항에 있어서, 상기 (b2)단계는,

상기 제 3 동작 모드 신호에 소정의 값 K2를 곱하는 가변 제 3 동작 모드 신호 또는 상기 (b1) 단계의 출력 신호를 선택하여 출력하는 단계를 더 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 54항에 있어서, 상기 K2는,

상기 제 1 또는 제 2 브레이크 신호의 논리 하이 레벨의 지속 시간을 측정하여 정하여지는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 53항에 있어서, 상기 제 1 내지 제 3 브레이크 선택 신호는,

마이크로 프로세서에 의하여 그 논리 레벨이 결정되는 것을 특징으로 하는 브레이크 신호 발생 회로.
광 디스크 재생 시스템의 브레이크 능력을 향상시키는 브레이크 신호 발생 방법에 있어서,

(a) 주 빔(main beam)의 트랙 이동을 검출하는 미러 신호를 수신하고 사이드 빔(side beam)의 신호차에 의해 발생되는 트랙 제로 크로스(track zero cross) 신호(TZC)에 응답하여 브레이크 량을 조절하는 복수개의 동작 모드 신호들을 선택하는 제 1 브레이크 신호를 발생하는 단계 ;

(b) 상기 제 1 브레이크 신호 및 복수개의 브레이크 선택 신호에 응답하여 상기 복수개의 동작 모드 신호들중 하나를 출력하는 단계를 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 57항에 있어서, 상기 (a) 단계는,

(a1) 사이드 빔(side beam)의 신호차에 의해 발생되는 트랙 제로 크로스(track zero cross) 신호(TZC)의 상승 및 하강 에지에 응답하고 상기 미러 신호를 래치하여 래치 미러 신호를 출력하는 단계 ; 및

(a2) 상기 브레이크 신호를 발생하기 위한 브레이크 활성 신호를 반전한 신호와 상기 래치 미러 신호를 논리곱하여 상기 복수개의 동작 모드 신호들 중 하나를 선택하는 상기 제 1 브레이크 신호를 발생하는 단계를 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 58항에 있어서, 상기 (a1)단계는,

(a11) 상기 래치 미러 신호를 반전하는 단계 ; 및

(a12) 상기 래치 미러 신호의 반전 출력과 상기 미러 신호를 논리곱하여 관성 신호로서 발생하는 단계를 더 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 58항에 있어서, 상기 (a)단계는,

(a3) 소정의 클럭 신호에 응답하고 상기 미러 신호를 수신하여 지연시킨 지연 미러 신호를 출력하는 단계 ;

(a4) 상기 브레이크 활성 신호를 반전한 신호와 상기 지연 미러 신호를 논리곱하여 상기 복수개의 동작 모드 신호들 중 하나를 선택하는 제 2 브레이크 신호를 발생하는 단계 ; 및

(a5) 제 1 브레이크 선택 신호에 응답하여 상기 제 1 브레이크 신호 또는 상기 제 2 브레이크 신호를 선택하여 출력하는 단계를 더 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 60항에 있어서, 상기 클럭 신호는,

클럭 속도를 임의로 정할 수 있는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 60항에 있어서, 상기 (b)단계는,

상기 동작 모드 신호들중 제 1 동작 모드 신호는 소정의 제 1 제어 신호에 응답하여 트랙킹 에러의 이득 및 위상을 처리한 값을 나타내고,

상기 동작 모드 신호들중 제 2 동작 모드 신호는 소정의 제 2 제어 신호에 응답하여 트랙킹 루프 오프셋을 보정한 값을 나타내고,

상기 동작 모드 신호들중 제 3 동작 모드 신호는 상기 제 2 동작 모드 신호의 값에서 상기 제 1 동작 모드 신호의 값을 뺀 값에 소정의 값 K1(K1은 0 이 아닌 실수)를 곱하고, 그 값에 상기 제 2 동작 모드 신호의 값을 더한 값을 나타내고

상기 동작 모드 신호들중 제 4 동작 모드 신호는 소정의 기준 전압을 제 4 동작 모드 신호로서 발생하는 단계를 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 62항에 있어서, 상기 K1은,

상기 래치 미러 신호의 반전 출력과 상기 미러 신호를 논리곱하여 발생되는 관성 신호의 논리 하이 레벨의 지속 시간을 측정하여 정하여지는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 62항에 있어서, 상기 (b) 단계는,

(b1) 상기 복수개의 브레이크 선택 신호중 상기 제 2 브레이크 선택 신호의 논리 레벨에 따라 상기 제 2 동작 모드 신호 또는 상기 제 4 동작 모드 신호를 선택하여 출력하는 단계 ;

(b2) 상기 제 3 브레이크 선택 신호의 논리 레벨에 따라 상기 제 3 동작 모드 신호 또는 상기 (b1) 단계의 출력 신호를 선택하여 출력하는 단계 ; 및

(b3) 상기 제 1 또는 제 2 브레이크 신호의 논리 레벨과, 상기 제 1 동작 모드 신호와 상기 제 2 동작 모드 신호를 비교한 결과에 응답하여 상기 제 1 동작 모드 신호 또는 상기 (b2) 단계의 출력 신호를 선택하여 출력하는 단계를 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 64항에 있어서, 상기 (b2)단계는,

상기 제 3 동작 모드 신호에 소정의 값 K2를 곱하는 가변 제 3 동작 모드 신호 또는 상기 (b1) 단계의 출력 신호를 선택하여 출력하는 단계를 더 구비하는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 65항에 있어서, 상기 K2는,

상기 제 1 또는 제 2 브레이크 신호의 논리 하이 레벨의 지속 시간을 측정하여 정하여지는 것을 특징으로 하는 브레이크 신호 발생 방법.
제 64항에 있어서, 상기 제 1 내지 제 3 브레이크 선택 신호는,

마이크로 프로세서에 의하여 그 논리 레벨이 결정되는 것을 특징으로 하는 브레이크 신호 발생 회로.