KR100413709B1 - 반도체제조장치용부재 - Google Patents

반도체제조장치용부재 Download PDF

Info

Publication number
KR100413709B1
KR100413709B1 KR1019960053706A KR19960053706A KR100413709B1 KR 100413709 B1 KR100413709 B1 KR 100413709B1 KR 1019960053706 A KR1019960053706 A KR 1019960053706A KR 19960053706 A KR19960053706 A KR 19960053706A KR 100413709 B1 KR100413709 B1 KR 100413709B1
Authority
KR
South Korea
Prior art keywords
sic
group
graphite
compound semiconductor
susceptor
Prior art date
Application number
KR1019960053706A
Other languages
English (en)
Other versions
KR970030680A (ko
Inventor
야스시 이에치카
도시히사 가타미메
요시노부 오노
도모유키 다카다
Original Assignee
스미또모 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 고교 가부시끼가이샤 filed Critical 스미또모 가가꾸 고교 가부시끼가이샤
Publication of KR970030680A publication Critical patent/KR970030680A/ko
Application granted granted Critical
Publication of KR100413709B1 publication Critical patent/KR100413709B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 화학적 안정성과 기계적 안정성이 우수한 3족 내지 5족 화합물 반도체 제조장치용 부재를 제공함으로써 당해 화합물 반도체에 적합한 생산성이 높은 제조장치를 제공한다.
(1) 화학식 InxGayAlzN의 3족 내지 5족 화합물 반도체(여기서, x+y+z=1이고, 0≤x≤1, 0≤y≤1 및 0≤z≤1이다) 제조장치용 부재로서, 흑연 기재를 SiC로 전환시켜 수득한 SiC를 포함함을 특징으로 하는 부재.
(2) 화학식 InxGayAlzN의 3족 내지 5족 화합물 반도체(여기서, x+y+z=1이고, 0≤x≤1, 0≤y≤1 및 0≤z≤1이다) 제조장치용 부재로서, 흑연 기판의 적어도 표면 층 부분이 SiC로 전환되는 수득한 흑연-SiC 복합체를 사용함을 특징으로 하는 부재.
(3) (1) 또는 (2)의 3족 내지 5족 화합물 반도체 제조장치용 부재를 사용함을 특징으로 하는, 3족 내지 5족 화합물 반도체의 제조장치.

Description

반도체 제조장치용 부재
본 발명은 3족 내지 5족 화합물 반도체 제조장치용 부재 및 이를 사용한 제조장치에 관한 것이다.
자외선의 청색 또는 녹색 범위의 발광 다이오드(이후에는, 종종 "LED"라고 함), 또는 자외선의 청색 또는 녹색 범위의 레이저 다이오드와 같은 발광 장치의 재료로서는 화학식 InxGayAlzN의 3족 내지 5족 화합물 반도체(여기서, x+y+z=1이고, 0≤x≤1, 0≤y≤1 및 0≤z≤1이다)가 지금까지 공지되어 있다.
3족 및 5족 화합물 반도체를 제조하는 방법으로서는 분자 비임 에피택시 (molecular beam epitaxy)(이후에는, "MBE"라고 함) 공정, 유기 금속성 기상 에피택시(이후에는, 종종 "MOVPE"라고 함) 공정, 하이드라이드 기상 에피택시(종종, "HVPE"라고 함) 공정 등을 포함한다. 이들 중에서, MOVPE 공정은 MBE 및 HVPE 공정에 비하여 넓은 면적에서 층을 형성시킬 수 있기 때문에 특히 바람직하다.
화합물 반도체의 기상 부착공정에서, 제조장치의 부재는 고온에서 반응성이 큰 원료 기체(예: 수소, 유기 금속성 화합물, 암모니아 기체 등)의 대기에 노출된다. 따라서, 제조장치용 부재는 이러한 원료 기체에 대한 내성이 크고, 고순도 반도체를 생성시키기 위해서 불순물을 적게 방출시키는 재료로 구성되는 것이 필요한다.
흑연은 고온에서 안정하고, 고주파 또는 적외선의 흡수 효율이 높거나 흑연자체를 통한 주울 열(joule heat)로 인해 가열이 용이하고 불순물 등의 방출도 적기 때문에, 당해 화합물 반도체 이외의 반도체 제조장치용 부재로서 종종 사용된다. 그러나, 흑연은 특히 고온에서 암모니아와의 반응성이 높고 고온 암모니아 대기에 노출됨으로써 현저하게 열화되는 것으로 공지되어 있다. 따라서, 일반적으로 흑연 표면에 화학적으로 안정한 재료(예: SiC 등)를 약 100㎛의 두께로 피복시킨 후에 사용하는 것이 일반적이다.
그러나, SiC와 같은 피복 재료는, SiC로 피복된 흑연을 부재용 재료로서 사용하여도, 고온(1000℃ 이상) 대기에 장기간 동안 노출시키거나 1000℃ 이상의 온도로의 가열과 실온으로의 냉각 사이클을 반복하는 경우, 일반적으로 균열되거나 핀홀이 발생하는 문제점이 있다. 또한, 피복된 SiC는 이의 표면이 평활하지 않기 때문에 부재의 슬라이딩 부분에 사용할 수 없다는 문제점이 있다.
한편, SiC를 소결시킨 부재는 암모니아에 대한 내성이 높지만, SiC는 매우단단한 재료이기 때문에 복잡한 형태로 용이하게 가공할 수 없다는 문제점이 있다.
도 1은 비교실시예 1 및 실시예 1에서 사용하는 반응기를 설명하는 다이아그램이다.
본 발명의 목적은 화학적 안정성과 기계적 안정정이 우수한 3족 내지 5족 화합물 반도체 제조장치용 부재를 제공함으로써 당해 화합물 반도체에 적합한 생산성이 높은 제조장치를 제공하는 것이다.
이러한 상황하에서, 본 발명의 발명자들은 이러한 부재에 관하여 집중적으로 연구하였다. 그 결과, 흑연 기재를 특수 처리함으로써 수득되는 SiC 또는 흑연 기재의 적어도 표면층 부분이 SiC로 전환된 흑연-SiC 복합체를 기재로서 이용함으로써 생산성이 높은 3족 내지 5족 화합물 반도체 제조장치용 부재를 수득할 수 있음을 발견하고 본 발명을 성취하였다.
즉, 본 발명은 다음 사항에 관한 것이다.
(1) 화학식 InxGayAlzN의 3족 내지 5쪽 화합물.반도체(여기서, x+y+z=1이고, 0≤x≤1, 0≤y≤1 및 0≤z≤1이다) 제조장치용 부재로서, 흑연 기재를 SiC로 전환시켜 수득한 SiC를 사용함을 특징으로 하는 부재.
(2) 화학식 InxGayAlzN의 3족 내지 5족 화합물 반도체(여기서, x+y+z=1이고, 0≤x≤1, 0≤y≤1 및 0≤z≤1이다) 제조장치용 부재로서, 흑연 기재의 적어도 표면층 부분이 SiC로 전환되어 있는 흑연-SiC 복합체를 사용함을 특징으로 하는 부재.
(3) (1) 또는 (2)에 있어서, (1) 또는 (2)에 따르는 3족 내지 5족 화합물 반도체 제조장치용 부재와 기타 부재 사이의 접촉 부분의 표면 조도가 20㎛ 이하인,3족 내지 5족 화합물 반도체 제조장치용 부재.
(4) (2)에 있어서, SiC로 전환된 층의 두께가 표면으로부터 500㎛ 이상인, 3 족 내지 5족 화합물 반도체 제조장치용 부재.
(5) (1), (2), (3) 또는 (4)의 3족 내지 5족 화합물 반도체 제조장치용 부재를 사용함을 특징으로 하는, 3족 내지 5족 화합물 반도체 제조장치.
본 발명은 이후에 상세하게 기술한다.
본 발명의 3족 내지 5족 화합물 반도체 제조장치용 부재는, 흑연 기재를 SiC로 전환시켜 수득한 SiC 또는 흑연 기재의 적어도 표면층 부분이 SiC로 전환되어 있는 흑연-SiC 복합체이다. 흑연은 가공성이 양호하며, 고정밀도로 가공할 수 있기때문에, 흑연 매트릭스를 적합한 형태로 미리 형성시킴으로써 복잡한 형태를 갖는 본 발명의 부재를 수득할 수 있다.
SiC 층은, 표면이 SiC로 피복된 경우에 비하여 박리되기 어려우며, 연마 등과 같은 가공을 수행할 수 있다. 특히, SiC로 피복된 경우, 가열과 냉각 사이클이 반복됨에 따라 균열이 일어나거나 SiC가 박리된다. 따라서, 공정 기체가 균열 속으로 침투되어 매트릭스의 부식 등과 같은 열화가 일어난다. 그러나, 본 발명의 부재는 SiC로의 전환에 의해 이러한 문제점이 거의 일어나지 않는다.
흑연을 SiC로 전환시키는 방법으로는 공지된 기술을 사용할 수 있다. 특히, 흑연 기판을 SiO 기체와 반응시켜 SiC로 전환시키는 방법(CVR 방법으로 공지됨; 일본 특허공보 제(소)61-11911호, 일본 공개특허공보 제(소)59-3084호)이 공지되어 있으며, 흑연 기재에 용융된 Si를 함침시켜 SiC로 전환시키는 방법(일본 공개특허공보 제(평)1-242408호), 흑연 기재 표면을 Si로 피복시킨 다음, 고온 처리함으로써 피복된 Si를 흑연과 반응시키는 방법(일본 공개특허공보 제(평)1-249679호), 흑연 기판을 먼저 SiO와 반응시켜 SiC로 전환시킨 다음, 용응된 Si를 함침시켜 SiC로 전환시키는 방법(일본 공개특허공보 제(평)6-2l9835호) 등이 공지되어 있다.
이러한 방법에 의해 제조된 모든 재료는, 화학적 안정성과 기계적 안정성이 우수하기 때문에, 본 발명의 부재용 재료로서 적합하게 사용할 수 있다. 그러나, 흑연에 용응된 Si를 함침시키는 방법에서는 표면의 SiC로의 전환율이 낮으며, 흑연이 종종 미시적으로 노출된다. 흑연을 SiO 기체와 반응시키는 방법에서는 기재 내부까지 SiC로 전환시키기가 힘들다. 기계적 충격에 의해 일부 균열이 발생하는 경우, 내부의 흑연이 종종 노출된다. 이러한 관점에서, 흑연 부재는 먼저 흑연 기재를 SiO와 반응시켜 SiC로 전환시킨 다음, 용응된 Si로 함침시켜 SiC로 전환시키는 방법에 따라 내부까지 SiC로 균일하게 전환시킬 수 있기 때문에, 이러한 방법을 적합하게 사용할 수 있다.
SiC로 전환된 층의 두께는 바람직하게는 흑연 기재의 표면으로부터 500㎛ 이상이다. SiC로 전환된 층의 보다 바람직한 두께는 800㎛ 이상, 가장 바람직하게는 1000㎛ 이상이다. SiC로 전환된 층의 두께가 500㎛ 미만인 경우, SiC로 전환된 층과 흑연 기재 사이의 접착성이 충분하지 않으며 기계적 강도가 종종 불충분하다. 이러한 관점에서, 흑연 부재는 흑연 기재(여기서, 흑연 또는 흑연의 표면 층 부분은 SiC로 전환된다)를 용융된 Si로 함침시키는 방법에 따라 내부까지 SiC로 전환시킬 수 있기 때문에 특히 바람직하다.
흑연 기재의 적어도 표면 부분이 SiC로 전환된 흑연-SiC 복합체의 구체적인 재료로서는 SOLSIX, SOLSIX-N, SOLSIX-G, SOLSIX-GA등(상표명, 토요 카본 캄파니, 리미티드에서 제조함)이 포함된다. 이들 중에서, SOLSIX는, CVR 방법에 의해 흑연의 표면 층 부분을 내부까지 SiC로 전환시키고 용융된 Si로 함침시켜 내부까지 SiC로 추가로 전환되는 재료이며, 본 발명의 부재용 재료로서 적합하게 사용할 수 있다.
본 발명의 부재가 기어, 베어링 등의 슬라이딩부 또는 볼 베어링의 볼로서 사용되는 경우, 즉 부재와 기타의 것 사이에 접촉 부분이 존재하는 경우, 접촉 부분은 표면을 연마한 후에 사용하는 것이 바람직하다. 표면 조도(평균 요철)는 바람직하게는 20㎛ 이하, 보다 바람직하게는 10㎛ 이하, 가장 바람직하게는 8㎛이다. 접촉 부분의 표면 조도가 20㎛를 초과하는 경우, 접촉 부분의 마찰이 커져서 부재가 종종 손상되므로 바람직하지 않다.
본 발명의 부재는 약 1600℃로 가열된 대기 중에서도 안정할 수 있다.
본 발명의 3족 내지 5족 화합물 반도체 제조장치는 본 발명의 부재를 이용함을 특징으로 한다. 특히, 이는 서셉터(susceptor)라고 불리우는 지지용 지그 (holding jig)에 적합하게 사용된다.
반도체를 높은 생산성으로 제조함에 있어서, 다수의 웨이퍼를 동시 처리할 수 있고 웨이퍼 면내와 웨이퍼들 사이에서의 반도체의 균일성이 높은 기상 공정 기술이 필요하다. 이러한 목적을 위해, 일반적으로 웨이퍼는 서셉터라고 불리우는 지지용 지그에 위치시키며 웨이퍼는 서셉터의 작용에 의해 자전 또는 자전/공전 운동을 수행한다. 자전 또는 자전/공전 운동은 웨이퍼에 노출된 공정 기체의 흐름이 웨이퍼 면내와 웨이퍼들 사이에서 균일해지도록 하기 위함이다. "자전"이라는 용어는 웨이퍼가 이의 중심을 축으로 회전함을 의미하며, "공전"이라는 용어는 다수의 기판이 위치되어 있는 서셉터가 이의 중심을 축으로 회전함을 의미하며, "자전/공전"이라는 용어는 웨이퍼의 자전과 서셉터의 공전이 동시에 수행됨을 의미한다.
자전/공전 운동을 수행하기 위해서는 공전을 서셉터로 전달하는 메카니즘(예: 기어 등)이 필요하다. 서셉터가 본 발명의 부재를 사용하여 제조되는 경우, 슬라이딩부를 표면 조도가 상기 범위내에서 조정되도록 연마시킴으로써 자전 또는 자전/공전 운동을 부드럽게 수행할 수 있다.
볼 베어링, 롤러 베어링 등과 같은 메카니즘을 슬라이딩부로 혼입시킴으로써 슬라이딩 특성을 추가로 증진시킬 수 있다. 이러한 경우, 베어링의 볼 및 롤러는 본 발명의 부재로 구성되는 것이 바람직하다.
본 발명의 반도체 장치를 제조하기 위해 사용할 수 있는 자전/공전 서셉터의 형태로서는 통상적인 기상 방법용으로 공지된 것들을 사용할 수 있다. 구체적인 예는 평면 위에 다수의 기판을 배열시킴으로써 수득한 것 또는 정다각형 추(일반적으로 "배럴형"이라고 함)의 측면 위에 기판을 위치시킴으로써 수득한 것 등을 포함한다. 상기한 2종류의 서셉터들 사이의 차이점은 다음과 같다. 즉, 전자는 자전 축이 일반적으로 공전 축과 평행한 반면, 후자에서는 자전 축과 공전 축이 큰 각을 이룬다. 실제로, 자전 축과 공전 축 사이의 각은 약 0°(자전 축은 일반적으로 공전 축과 평행하다) 내지 약 90°의 범위내에서 자유롭게 설정할 수 있다.
반도체의 제조장치를 이용하여 고온 공정을 수행하는 경우, 공정 기체는 종종 장치 내에서 대류를 일으킨다. 이러한 경우, 공정 기체의 신속한 교환 또는 전환이 어렵거나, 또는 종종 다량의 불순물이 반도체 속에 혼입되는 문제가 발생한다. 이러한 문제가 발생하는 경우, 공정 기체에 노출된 웨이퍼의 표면이 하향하도록 하는 서셉터를 이용하여, 공정 기체를 하부로부터 공급함으로써 대류의 발생을 종종 억제시킨다. 공정 기체의 유속을 증가시키는 방법의 구체적인 예는 공정 기체의 공급량을 증가시키는 방법, 감압(1atm 이하)하에 공정을 수행하는 방법 등을 포함한다. 두 가지 경우 모두에서, 본 발명의 부재를 이용함으로써 생산성이 높은 장치를 제조할 수 있다.
실시예
다음 실시예는 본 발명을 추가로 상세히 설명하지만, 이로써 본 발명의 범주를 한정하려는 의도는 아니다.
비교실시예 1
GaN은 도 1에 나타낼 GaN 반도체의 제조장치를 이용하여 성장시킨다. 서셉터용 재료로서는 흑연에 SiC를 200㎛의 두께로 피복시킴으로써 수득찬 것들을 사용한다.
먼저, 사파이어 기판을 유기 용매로 세척하여 서셉터에 위치시킨 다음, 제조장치의 반응기 챔버 내부를 수소 대기(1atm)로 대체시킨다. 서셉터를 1100℃로 가열하고 염화수소 기체로 챔버의 내부를 5분 동안 에칭시킨다, 이후에, 서셉터의 온도를 550℃까지 강하시키고 암모니아, 수소 및 트리메틸갈륨[(CH3)3Ga, 이후에는 종종 "TMG"라고 함]을 각각 4SLM, 4SLM 및 0.15SCCM의 양으로 공급하여 GaN 완충제 층(300Å)을 형성시킨다. 이어서, 서셉터의 온도를 1100℃로 상승시키고 암모니아, 수소 및 TGM을 각각 4SLM, 4SLM 및 1SCCM의 양으로 공급하여 30분 동안 GaN을 성장시킨다. 생성된 GaN은 거울 표면을 가지며 막 두께는 약 2.5㎛이다.
"SLM" 및 "SCCM'은 기체 유량의 단위이다. "1SLM"은 1분당 표준 상태에서 1ℓ의 용적을 점유하는 기체가 유동함을 의미하며, "1000SCCM"은 "1SLM"에 상응한다.
상기한 GaN의 성장을 20회 반복한다. 결과적으로, 서셉터 측면의 SiC부분에서 균열이 일어남을 확인하였다. 균열부 주변에서는 내부의 흑연이 부식된다. 또한, 서셉터의 하부에서는 SiC 피막이 박리됨을 확인하였다.
실시예 1
비교실시예 1의 서셉터 위에 두께가 2mm인 흑연-SiC 복합체로 이루어진 판(상표명: SOLSIX, 제조원: 토요 카본 캄파니, 리미티드)을 추가로 위치시키고 비교실시예 1에 기재한 바와 동일한 방법으로 성장을 수행한다. 흑연-SiC 복합체로 이루어진 판은 표면으로부터 0.5mm 이격된 부분이 전적으로 SiC로 이루어져 있다. 내부 부분은 이의 37%가 SiC로 이루어져 있고 나머지 부분이 흑연으로 이루어져 있다. 성장을 20회 반복하는 경우에도, 흑연-SiC 복합체로 이루어진 판에서는 균열, 박리, 부식 등과 같은 어떠한 변화도 관찰되지 않았다. 본 실시예에서의 어떠한 성장에 있어서도, 생성된 GaN 막은 거울 표면을 갖는다.
실시예 2
SOLSIX(상표명, 제조원: 토요 카본 장파니, 리미티드)를 이용하여, 다수의 2in 웨이퍼를 동시에 처리할 수 있는 자전/공전 서셉터를 제조한다. 슬라이딩 부분은 표면 조도가 8㎛ 이하로 되도록 연마한다. 이러한 서셉터를 1100℃에서 암모니아, 수소 및 TMG의 각각의 분압이 비교실시예 1의 분압과 동일한 대기 속에 위치시키고 자전/공전을 수행한다. 결과적으로, 부드러운 기판의 자전/공전 운동이 확인된다.
0.1atm의 성장 압력하에 1100℃에서 캐리어 기체로서 수소에 염화수소를 첨가함으로써 기판, 서셉터 및 반응기를 에칭시킨 후, 암모니아, TMG 및 캐리어 기체로서의 수소를 이용하여 550℃에서 완충제 층으로서 GaN을 성장(300Å)시키고 1050℃에서 GaN을 성장(3㎛)시킨다. 결과적으로, 표면 특성이 우수한 결정 성장을 수행할 수 있다. X선으로 록킹 곡선(rocking curve)을 측정한다. 그 결과, 생성된 결정은 반-너비가 약 5분으로서 결정화 가능성이 우수한 것으로 밝혀졌다.
상기 성장을 50회 반복하지만, 생성된 GaN 막의 결정은 상기 경우와 유사하게 양호하며, 또한 서셉터에서도 균열, 박리 등과 같은 열화가 관찰되지 않는다. 기판의 자전/공전은 부드럽다.
실시예 3
SOLSIX(상표명, 제조원: 토요 카본 캄파니, 리미티드)를 이용하여, 비교실시예 1에서 사용된 서셉터와 동일한 형태의 서셉터를 제조한다. 이러한 서셉터를 이용하여, GaN을 비교실시예 1과 거의 동일한 방법으로 성장시킨다. 이러한 GaN 결정에서, 소위 양자 웰 구조가 제조되도록 InN 혼합된 결정 비가 약 30%인 InGaN 층, 및 AIN 혼합된 결정 비가 약 20%인 GaAIN 층을 추가로 성장시킨다. 양자 웰 구조의 성장에 사용된 재료는 각각 트리메틸인듐, 트리에틸갈륨, 트리에틸알루미늄, 암모니아, 및 In, Ga, Al, N, 공급원 및 캐리어 기체로서의 Ar이다. GaN 결정에서 성장된 층들의 두께는 각각 50Å 및 300Å이다. 이러한 양자 웰 구조에서, 광발광 스펙트럼을 측정하여 현저한 청색 방출을 관찰하고, 이로부터 양자 웰 구조가 고품질임을 확인한다.
실시예 4
실시예 3과 동일한 서셉터를 이용하여, 도핑되지 않은 GaN, n형 GaN, p형 GaN, GaN 위의 양자 웰 구조, 및 n형 GaN 위의 양자 웰 구조와 p형 GaN 전하 주입층 적층물 발광장치의 100배 이상의 성장을 수행하고, 서셉터의 표면 층의 박리 및 균열이 발견되지 않음을 확인하였다. 이러한 방법으로 수득한 결정에서는 서셉터의 열화에 의한 것으로 생각되는 결정화도의 열화가 발생하지 않는다.
본 발명의 부재를 고온에서 반응성이 높은 대기에 노출되는 3족 내지 5족 화합물 반도체의 기상 성장 장치에 이용함으로써, 고품질 화합물 반도체 결정을 성장시킬 수 있는 생산성이 우수한 성장 장치를 제조할 수 있다. 따라서, 본 발명은 매우 유용하며 공업적 가치가 크다.

Claims (5)

  1. 흑연 기재를 SiC로 전환시켜 수득한 SiC를 포함하는, 화학식 InxGayAlzN의 3족 내지 5족 화합물 반도체(여기서, x+y+z=1이고, 0≤x≤1, 0≤y≤1 및 0≤z≤1이다)의 제조장치용 부재.
  2. 흑연 기재의 적어도 표면층 부분을 SiC로 전환시켜 수득한 흑연-SiC 복합체를 포함하는, 화학식 InxGayAlzN의 3족 내지 5족 화합물 반도체(여기서, x+y+z=1이고, 0≤x≤1, 0≤y≤1 및 0≤z≤1이다)의 제조장치용 부재.
  3. 제1항 또는 제2항에 있어서, 제1항 또는 제2항에 따르는 3족 내지 5족 화합물 반도체 제조장치용 부재와 기타 부재 사이의 접촉 부분의 표면 조도가 20㎛ 이하인, 3족 내지 5족 화합물 반도체 제조장치용 부재.
  4. 제1항 또는 제2항에 있어서, SiC로 전환된 층의 두께가 표면으로부터 500㎛ 이상인, 3족 내지 5족 화합물 반도체 제조장치용 부재.
  5. 제1항 또는 제2항에 따르는 3족 내지 5족 화합물 반도체 제조장치용 부재를 사용함을 특징으로 하는, 3족 내지 5족 화합물 반도체의 제조장치.
KR1019960053706A 1995-11-14 1996-11-13 반도체제조장치용부재 KR100413709B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-295433 1995-11-14
JP29543395 1995-11-14
JP300973 1995-11-20
JP95-331153 1995-11-27

Publications (2)

Publication Number Publication Date
KR970030680A KR970030680A (ko) 1997-06-26
KR100413709B1 true KR100413709B1 (ko) 2004-04-13

Family

ID=17820543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960053706A KR100413709B1 (ko) 1995-11-14 1996-11-13 반도체제조장치용부재

Country Status (7)

Country Link
US (1) US5980632A (ko)
JP (1) JPH09199434A (ko)
KR (1) KR100413709B1 (ko)
DE (1) DE19646976A1 (ko)
GB (1) GB2307337B (ko)
SG (1) SG47194A1 (ko)
TW (1) TW456052B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058462A (ja) * 1998-08-13 2000-02-25 Sony Corp 窒化物系iii−v族化合物半導体の製造方法
US6179913B1 (en) * 1999-04-16 2001-01-30 Cbl Technologies, Inc. Compound gas injection system and methods
JP4211201B2 (ja) * 1999-05-10 2009-01-21 住友化学株式会社 半導体製造装置用摺動部材および半導体製造装置
TW589396B (en) * 2003-01-07 2004-06-01 Arima Optoelectronics Corp Chemical vapor deposition reactor
GB2415707A (en) 2004-06-30 2006-01-04 Arima Optoelectronic Vertical hydride vapour phase epitaxy deposition using a homogenising diaphragm
JP5099576B2 (ja) * 2006-02-23 2012-12-19 株式会社Ihi 化合物半導体の活性化方法及び装置
GB0702560D0 (en) 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
GB2460898B (en) 2008-06-19 2012-10-10 Wang Nang Wang Production of semiconductor material and devices using oblique angle etched templates
KR101118268B1 (ko) * 2009-08-27 2012-03-20 한국산업기술대학교산학협력단 요철 패턴 기판 상의 고품질 비극성/반극성 반도체 소자 및 그 제조 방법
JP2013187366A (ja) * 2012-03-08 2013-09-19 Hitachi Cable Ltd 窒化物半導体の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3816166A (en) * 1970-03-11 1974-06-11 Philips Corp Vapor depositing method
FR2601008B1 (fr) * 1986-07-03 1990-03-30 Sanofi Sa Procede de synthese stereospecifique de derives de l'indole
JPS63225591A (ja) * 1987-03-12 1988-09-20 住友金属工業株式会社 炭化珪素被覆黒鉛材料の製造方法
JPH01145400A (ja) * 1987-11-30 1989-06-07 Toshiba Ceramics Co Ltd シリコンウェハー加熱用治具
US4986215A (en) * 1988-09-01 1991-01-22 Kyushu Electronic Metal Co., Ltd. Susceptor for vapor-phase growth system
JPH03225591A (ja) * 1990-01-31 1991-10-04 Kubota Corp 自動販売機の商品払い出し装置
NL9000973A (nl) * 1990-04-24 1991-11-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US5121531A (en) * 1990-07-06 1992-06-16 Applied Materials, Inc. Refractory susceptors for epitaxial deposition apparatus
JPH05175317A (ja) * 1991-12-24 1993-07-13 Ibiden Co Ltd プラズマcvd用のサセプタ
JP3482480B2 (ja) * 1993-01-25 2003-12-22 東洋炭素株式会社 耐酸化性に優れた黒鉛−炭化珪素複合体及びその製造方法
KR970004500B1 (ko) * 1993-10-30 1997-03-28 삼성전자 주식회사 반도체 레이저 장치

Also Published As

Publication number Publication date
US5980632A (en) 1999-11-09
TW456052B (en) 2001-09-21
GB2307337A (en) 1997-05-21
GB9623538D0 (en) 1997-01-08
KR970030680A (ko) 1997-06-26
JPH09199434A (ja) 1997-07-31
GB2307337B (en) 2000-10-18
DE19646976A1 (de) 1997-05-15
SG47194A1 (en) 1998-03-20

Similar Documents

Publication Publication Date Title
KR102052287B1 (ko) 질화물 반도체 기판의 제조방법
JP3788037B2 (ja) GaN単結晶基板
KR100729894B1 (ko) 반도체 제조장치 및 반도체 제조방법
US6372041B1 (en) Method and apparatus for single crystal gallium nitride (GaN) bulk synthesis
CA2678488C (en) Method of producing a group iii nitride crystal
US20090098677A1 (en) Group iii-v nitride-based semiconductor substrate, group iii-v nitride-based device and method of fabricating the same
US8138069B2 (en) Substrate pretreatment for subsequent high temperature group III depositions
KR100674829B1 (ko) 질화물계 반도체 장치 및 그 제조 방법
CN102414844A (zh) Led的群集工具
US11651959B2 (en) Method and system for group IIIA nitride growth
WO2009020235A1 (ja) Iii族窒化物半導体エピタキシャル基板
KR100413709B1 (ko) 반도체제조장치용부재
CN113445004B (zh) 一种AlN薄膜及其制备方法和应用
US20050133812A1 (en) Fabrication method of nitride semiconductors and nitride semiconductor structure fabricated thereby
US7696533B2 (en) Indium nitride layer production
CN111188027A (zh) 一种化学气相沉积设备和成膜方法
EP1949460A1 (en) Method for fabricating high-quality semiconductor light-emitting devices on silicon substrates
KR101137909B1 (ko) 질화갈륨 기판 및 그 제조 방법
JP7120598B2 (ja) 窒化アルミニウム単結晶膜及び半導体素子の製造方法
KR100643155B1 (ko) 실리콘 기판-단결정 GaN 박막 적층체의 제조방법
JP4211201B2 (ja) 半導体製造装置用摺動部材および半導体製造装置
WO2004051718A1 (ja) 3−5族化合物半導体およびその製造方法
JP2007042899A (ja) 気相成長装置
CN112670159B (zh) 一种铪基AlN厚膜及其制备方法
Li et al. Epitaxial of III-Nitride LED Materials

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee