KR100411165B1 - 데이터의에러방지전송방법,데이터의에러방지수신방법및데이터의전송을위한전송시스템 - Google Patents

데이터의에러방지전송방법,데이터의에러방지수신방법및데이터의전송을위한전송시스템 Download PDF

Info

Publication number
KR100411165B1
KR100411165B1 KR1019960705572A KR19960705572A KR100411165B1 KR 100411165 B1 KR100411165 B1 KR 100411165B1 KR 1019960705572 A KR1019960705572 A KR 1019960705572A KR 19960705572 A KR19960705572 A KR 19960705572A KR 100411165 B1 KR100411165 B1 KR 100411165B1
Authority
KR
South Korea
Prior art keywords
addresses
data items
reading
order
data
Prior art date
Application number
KR1019960705572A
Other languages
English (en)
Other versions
KR970702624A (ko
Inventor
파울 마리 요제프 바겐 콘스탄트
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR970702624A publication Critical patent/KR970702624A/ko
Application granted granted Critical
Publication of KR100411165B1 publication Critical patent/KR100411165B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/275—Interleaver wherein the permutation pattern is obtained using a congruential operation of the type y=ax+b modulo c
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H03M13/2785—Interleaver using in-place interleaving, i.e. writing to and reading from the memory is performed at the same memory location
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/713—Spread spectrum techniques using frequency hopping
    • H04B1/7143—Arrangements for generation of hop patterns
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/713—Spread spectrum techniques using frequency hopping
    • H04B1/7136—Arrangements for generation of hop frequencies, e.g. using a bank of frequency sources, using continuous tuning or using a transform
    • H04B2001/71367—Arrangements for generation of hop frequencies, e.g. using a bank of frequency sources, using continuous tuning or using a transform using a transform
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Dram (AREA)
  • Radio Transmission System (AREA)
  • Sorting Of Articles (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Complex Calculations (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

데이터는 다수의 동시적으로 활성 변조된 주파수 채널들을 포함하는 신호와 함께 전송된다. 데이터는 에러 방지 코드로 부호화된다. 연속 데이터 아이템들은 상이한 주파수 채널들에 의사랜덤하게(pseudorandomly) 매핑된다. 이것은 서로로부터 주기적인 간격으로 위치한 주파수 채널들에 영향을 주는 페이딩(fading)으로부터 보호한다. 의사 랜덤 매핑은 데이터 아이템들을 하나의 순서(order)로 메모리에 기록하고, 데이터 아이템들을 또 다른 순서로 메모리로부터 판독함으로써 실현된다. 연속적인 신호들은 이러한 방법으로 각각 변조된다. 하나의 신호의 변조를 위한 판독 시 비워진 메모리 위치들은 다음의 연속적인 신호를 변조시키기 위한 데이터 아이템들에 의해서 채워진다. 이것은 데이터 아이템들이 각각의 연속적인 신호에 대해 기록되는 메모리 위치들의 순서를 변경시킴으로써 유지된다.

Description

데이터의 에러 방지 전송 방법, 데이터의 에러 방지 수신 방법 및 데이터의 전송을 위한 전송 시스템
이러한 종류의 방법 및 시스템은 문헌 「G.C. Clark 및 J.B. Cain에 의한 "디지털 통신을 위한 에러 정정 코딩", Plenum Press, 뉴욕, 1981, 섹션 8.5 및 8.32」에 공지되어 있다.
상기 인용된 문헌에는 재밍(jamming)을 방지하기 위한 시스템에 대해서 기재되어 있다. 이것은 스프레드 스펙트럼(spread spectrum) 기법에 의해서 달성되며, 그 기법은 데이터 전송률(data rate)에 대한 전송 스펙트럼을 크게 확장하는 것을 포함한다. 그 아이디어는, 이것이 재머(jammer)로 하여금 스프레드되지 않은 스펙트럼에 필요한 것보다 훨씬 더 넓은 대역폭 이상으로 그의 파워(power)를 전개하게 한다는 것이다.
안티-재밍(anti-jamming) 시스템은 상이한 주파수에서 연속적으로 정보를 변조시킨다. 시간의 함수로서, 주파수는 한 주파수 채널로부터 다른 주파수 채널로넘어간다(hop). 채널들이 재밍되는 것을 방지하기 위해서, 정보는 변조 전에 에러 정정 코드로 부호화된다. 또한, 그 부호화된 정보는 인터리브(interleave)되고, 데이터-아이템들(data-items)이 변조되는 시간 순차 순서(time sequential order)는 그들이 에러 방지 코드에서 서로 연속되는 순서에 대하여 변경된다(permuted). 선행 기술에서, 인터리빙(interleaving)은 시간의 일부에 대한 모든 주파수 채널들을 재밍시키는 펄스에 대해 더욱 강한 안티 재밍 시스템을 만드는 역할을 한다.
상기 설명된 시스템은 이용할 수 있는 주파수들의 사용을 비효율적이게 한다. 이것은 재머(jammer)로 하여금 광 대역폭 이상으로 그의 파워를 전개하게 하고, 따라서, G.C. Clark 및 J.B. Cain에 의한 문헌에 기재된 안티 재밍에 필수적이다.
본 발명은 데이터의 에러 방지 전송(error protected transmission) 방법, 데이터의 에러 방지 수신 방법, 데이터의 전송을 위한 전송 시스템 및 그러한 시스템을 위한 전송부 및 수신부에 관한 것이다.
도 1 은 본 발명에 따른 전송 시스템을 도시한 도면.
도 2 는 인터리버의 실시예를 도시한 도면.
도 3 은 인터리버의 또다른 실시예를 도시한 도면.
도 4 는 어드레스 발생기의 실시예를 도시한 도면.
도 5 는 본 발명에 따른 전송부의 실시예를 도시한 도면.
본 발명의 목적은 특히, 이용할 수 있는 주파수들을 더욱 효율적으로 사용하게 하는 응용들에 의사 랜덤 인터리빙 (pseudo random interleaving)을 적용하는 것이다.
본 발명의 목적은 또한 다중경로 전송으로 인한 열화(degradation)에 강하고 이용할 수 있는 주파수들을 더욱 효율적으로 사용하게 하는 다중 채널 방송을 제공하기 위한 것이다.
본 발명은, 논리 연속(logic succession)에서 버스트(burst)로 일어나는 에러들에 대해서보다 논리 에러들에서 서로로부터 분리된 에러들에 대해 더 강한 에러 정정 코드로 데이터 아이템들의 논리 연속으로 데이터를 부호화하는 단계와;
다수의 동시에 활성, 변조된 주파수 채널을 포함하는 신호를 발생시키는 단계와;
각 데이터-아이템에 대해서 주파수 채널들 중에서 특정 주파수 위치를 갖는 특정 주파수 채널을 선택하는 단계로서, 상기 특정 주파수 위치는 논리 연속에서의 그 특정 데이터 아이템의 논리 위치의 의사 랜덤 함수(pseudo random function)인, 상기 선택 단계;
적어도 데이터 아이템들 중 각각의 것에 의존하여 각 주파수 채널을 변조시키는 단계로서, 특정 주파수 채널은 적어도 특정 데이터 아이템에 의존하여 변조되는, 상기 변조 단계; 및
상기 신호를 전송하는 단계를 포함하는 기본 사이클을 포함하는, 에러 방지 데이터 전송 방법을 제공한다.
다수의 주파수 채널들로 정보를 동시 전송한 결과, 이용 가능한 주파수가 효율적으로 사용된다. 본 발명은 재밍보다는 다중 경로 전송으로 인한 문제가 있을 수 있는 전송 채널들의 문제를 해결한다. 무선 방송의 경우, 예를 들어 건물에 의한 방사의 반사로 인한 전자기적 방사의 직접 전송 외에, 간접 전송이 일어날 수 있다. 이것은 종종 다양한 주파수 채널들의 수신능력의 변화를 가져오는 것을 알아냈다. 또한, 이러한 변화는 종종 주기적인 것을 알아냈다. 즉 그것은 다수의 채널후 주파수의 함수로서 반복하는 것을 알아냈다. 반복 주기는 수신 조건들, 일반적으로 스피킹(speaking)에 의존하며, 그것은 예측될 수 없다.
의사 랜덤 인터리빙을 사용함으로써 그들이 정정될 수 없는 한, 다중 경로전송이 버스트 에러들을 일으키지 못하게 한다.
본 발명에 따른 방법은 데이터 아이템들의 제 1 순서로 각각의 메모리 위치들에 데이터 아이템들을 기록하는 단계로서, 상기 제 1 순서로 데이터 아이템들이 부호화하는 동안 이용가능하게 되는, 상기 기록 단계; 및
데이터 아이템들의 제 2 순서로 각각의 메모리 위치들로부터 데이터 아이템들을 판독하는 단계로서, 데이터 아이템들은 변조하기 위해 상기 의사 랜덤 함수에 따라 요구되는, 상기 판독 단계를 포함하는 실시예를 가지며,
상기 방법은 상기 기본 사이클의 연속적인 버전들을 수행하는 것을 포함하고, 상기 버전들 각각에서, 데이터 아이템들의 논리 연속 및 신호는 일련의 논리 연속들 및 일련의 연속적으로 전송된 신호들 중 각각의 것이고, 상기 데이터 아이템들의 기록은 메모리 위치들의 각각의 제 3 순서로 각 특정 버전에서 실행되고, 상기 메모리 위치들은 기본 사이클의 바로 선행하는 버전(preceding version)에 대한 데이터 아이템들의 판독 시 이용 가능하게 되고, 그럼으로써 특정 버전에서의 상기 각각의 제 3 순서는 의사 랜덤 함수에 따라 바로 선행하는 버전에서 각각의 제 3 순서에 대해서 변경된다. 따라서, 인터리빙은 메모리에 데이터 아이템들을 기록하고, 이어서 상이한 순서로 그로부터 데이터 아이템들을 판독함으로써 수행된다. 다음에, 모든 다른 위치들이 판독되기 전에 판독함으로써 비워진 메모리 위치들에 새로운 데이터가 기록되며, 이것은 메모리 공간을 절약할 수 있게 해준다. US 제 5,151,976 에는 어드레스 시리즈를 단조롭게 증가시키는 것이 공지되어 있다 그러나, 본 발명은 이러한 동작을 의사 랜덤 시퀀스에 따른 기록에 적용한다. 그러한의사 랜덤 시퀀스가 단조로운 시리즈들보다 훨씬 더 복잡하다는 사실에도 불구하고, 랜덤 시퀀스를 사용한 판독 후의 직접 기록의 사용은 인터리빙하기 위해서 사용될 수 있다는 것을 알았다.
본 발명의 방법의 실시예에서, 메모리 어드레스들은 단조롭게 증가 또는 감소하는 순서로서, 및 그 순서의 의사 랜덤 함수로서 교호적으로(alternately) 선택된다. 다른 방법으로 두 개의 상이한 어드레스 시리즈만을 사용함으로써, 인터리빙은 단순화된다.
본 발명의 실시예에서, 어드레스들은 아래 식을 만족시키는 선형 합동 시퀀스(linear congruential sequence)에 따라 계산된다:
상기 식에서, n은 제 2 순서에서 특정 데이터-아이템의 위치이고, Xn은 특정 데이터-아이템이 판독되는 어드레스이고, M은 선택 가능한 메모리 위치들의 수이고, a 및 c는 각각 선형 합동 시퀀스를 위한 계수(factor) 및 피가수(summand)이고, 그 사용된 계수와 피가수의 조합은 기본 사이클의 각 버전에 대해서 변경된다. 선형 합동 시퀀스들에 대한 계수 (a)와 피가수 (c)는 c가 M에 대한 상대 소수(relative prime)이고, a-1은 M의 모든 소수 계수들의 배수이고, a-1은 m이 4의 배수인 경우 4의 배수이다. 이것은 어드레스들을 발생시키는 단순한 방법을 제공한다. 특히, 상이한 버전들에 대해 사용된 모든 "a"가 (a-1)의 제곱이 M으로 나눠질 수 있을 때, 선행 데이터 아이템이 판독되는 위치들의 순서로 기록된 데이터아이템을 판독하기 위해 연속적으로 요구되는 어드레스들의 모든 순서들이 항상 이 식에 따라 발생될 수 있도록 보장된다는 것을 알아냈다.
본 발명은 또한 유사한 장점을 얻기 위해서 데이터를 수신하는 방법, 필요한 변경을 가해서 유사한 방법들이 적용될 수 있는 상기 방법과 상기 방법의 요소들을 적용하기 위한 시스템에 관한 것이다.
본 발명의 여러 양상들은 하기에 기술된 실시예들을 참조하면 더욱 명백해질 것이다.
도1은 전송 시스템이다. 이것은 연속적으로 부호기(10), 인터리버(12), 변조기(14), 전송 채널, 복조기(16), 디-인터리버(18) 및 복호기(20)의 종속 접속(cascade connection)을 포함한다.
사용 중에 데이터는 부호기(10)의 입력에 제공된다. 부호기(10)는 이 데이터를 에러 정정 코드로 부호화한다. 임의의 공지된 정정 코드, 예를 들면 콘벌루션 코드(convolution code)가 이러한 목적을 위해서 사용될 수 있다. 부호화된 데이터는 예를 들면 블록들로 구성되어 있으며 블록들 각각은 비트들의 논리 연속(logic succession of bits)을 포함한다.
복호기(20)는 부호기(10)에 상응하며, 부호기(10)로부터 복호기(20)로의 전송 중 발생된 비트 에러들을 정정한다. 에러 정정 코드는 논리 연속 전체를 통해서 분포되어 발생하는 비트 에러들이 쉽게 정정되도록 하기 위한 것이다. 논리 연속에 있는 다수의 연속 비트들이 부정확한 버스트 에러들은, 그들이 너무 길면 쉽게 정정되기 어렵다.
변조기 (14)는 동시 전송되는 다수의 주파수 채널들을 갖는 신호를 생성한다. 각 블럭의 비트들은 다수의 그룹들 사이에 분포된다. 각 그룹은 주파수 채널에 상응하며, 한 그룹에 있는 비트들의 정보는 상응하는 주파수 채널로 전송된다. 이것은 예를 들어 각 그룹의 비트들을 숫자(number)로서 인터프리트함으로써, 이들 숫자들을 시리즈로 정렬시키고, 그 시리즈를 FFT(fast Fourier transform ; 고속 푸리에 변환)함으로써 실현될 수 있다. FFT의 결과는 전송 채널, 예를 들면 무선 지상 방송 채널을 통해서 전송된다. FFT 및 전송은 연속적인 블록들에 대해 반복된다. 이것은 공지된 OFDM (직교 주파수 분할 다중화 ; orthogonal frequency division multiplexing) 기법에 상응한다.
복조기(16)는 변조기 (14)에 상응한다. 그 복조기는 다양한 주파수 채널들을 동시에 수신하고 각 주파수 채널로 전송된 비트들의 그룹들을 재구성한다. OFDM 기법에 따라, 이것은 예를 들면 수신된 신호의 역(inverse) FFT를 함으로써, 또 그로부터 나온 숫자들과 그룹들을 재구성함으로써 수행된다.
인터리버(12)는 논리 연속에 바로 옆에 인접한 비트들이 실질적으로 항상 상이한 주파수 채널들에서 변조되는 것을 보장하는 역할을 한다. (중간 주파수들을 갖는 채널들에 대해) 이들 채널들의 간격은 바람직하게는 0보다 크며, 그 결과 인접한 비트들이 비-인접 채널들로 들어갈 것이다. 이것은 단일 채널 또는 다수의 인접한 채널들의 교란이 논리 연속에서 버스트 에러들을 일으키지 않도록 보장하는 역할을 한다.
디-인터리버(18)는 인터리버(12)에 상응하고, 역의 동작을 수행함으로써, 논리 연속은 복호기(20)에 제공되기 전에 순서대로 (즉, 비트 에러들에 대한 것 제외) 재구성된다.
인터리버(12)는 각각의 간격으로 서로로부터 다수의 채널들에 상응하는 논리 연속에서 서로 연속하는 모든 인접한 비트들의 쌍을 배치시킨다. 각 간격은 상이한 값들을 가지며, 그것은 그 다양한 간격들이 대략 동일한 빈도로 일어나는 것이 보장된다. 그 결과, 그 시스템은 주파수 채널들의 주기적 시스템(periodic system)에서 불량한 수신으로 이어지는 전송 채널의 교란들에 강하다 (이 문장에서 주기적 시스템은 동일한 수의 채널 후 불량한 수신이 매번 주파수의 함수로서 반복되는 시스템을 의미하는 것이다.)
이러한 한 쌍의 비트들에서 동시 에러가 버스트 문제들을 일으킬 수 있었던 서로 너무 가까운 모든 다른 비트들의 쌍은 또한 다른 하나로부터의 다수개의 채널의 각 간격에 위치된다. 이러한 각 간격들은 또한 바람직하게는 상이한 값들을 가지며, 이러한 상이한 간격들은 대략 동일한 빈도로 발생하는 것이 보장된다.
도 2는 인터리버의 실시례이다. 이 장치는 또한 디-인터리버로서 적합하다. 도 2의 인터리버는 멀티플렉서 (34)를 통해 제 1 및 제 2 메모리 (30, 32)의 각 데이터 입력들/출력들에 연결된 데이터 입력(42)을 포함한다. 메모리들(30, 32)의 데이터 입력들/출력들은 또한 멀티플렉서(34)를 통해 인터리버의 출력 (44)에 연결되어 있다.
인터리버는 또한 제 1 및 제 2 어드레스 발생기(38, 40)의 클럭 입력들에 연결된 클럭 입력(37)을 포함한다. 각 어드레스 발생기의 출력은 또다른 멀티플렉서(36)에 연결되어 있다. 그 또 다른 멀티플렉서(36)의 출력들은 제 1 및 제 2 메모리(38, 40)의 각 어드레스 입력에 연결되어 있다.
동작 중, 인터리버는 두 개의 모드들 사이에서 이리저리 전환된다. 제 1 모드에서 멀티플렉서(34)는 제 1 메모리(30)의 데이터 입력에 입력(42)을 연결하고, 제 2 메모리(32)의 데이터 출력에 출력(44)을 연결한다. 또한, 또 다른 멀티플렉서(36)는 제 1 어드레스 발생기의 출력을 제 1 메모리(30)의 어드레스 입력에 연결하고, 제 2 어드레스 발생기(40)의 출력을 제 2 메모리(32)의 어드레스 입력에 연결한다. 제 2 모드에서는, 제 1 및 제 2 메모리(30, 32)의 역할들이 제1 모드와 비교해서 반전된다.
제 1 어드레스 발생기(38)는 클럭(clocked)된 어드레스의 제1 시리즈를 발생시킨다. 연속 클럭 사이클 동안 입력 (42)에 제공된 다양한 데이터 아이템들이 이들 어드레스들에 기록된다. 데이터는 유사한 방법으로 제 2 메모리(32)로부터 판독되고, 제 2 어드레스 발생기로부터의 어드레스의 제 2 시리즈에 의해 어드레스되며, 출력(44)에 인가된다. 어드레스들의 제1 및 제2 시리즈는 서로로부터 이탈되어 그 결과 인터리빙된다.
어드레스들의 제 1 시리즈는 예를 들어 단조롭게 증가하는 시리즈 (1, 2, 3...)이며, 어드레스들의 제 2 시리즈는 의사-랜덤 시리즈, 예를 들어 바로 연속적으로 발생된 어드레스들의 각 쌍들 사이에 각각의 차이가 존재하는 시리즈이다. 이들 각각의 차이들은 다양한 값들을 가지며, 그 다양한 값들은 대략적으로 동일한 빈도로 발생하는 것이 보장된다. 그 차이들은 논리 연속의 연속 비트들이 정렬되는 주파수 채널들 사이의 거리들에 상응한다.
상응하는 디-인터리버는 도 2에 도시된 것과 동일한 구조를 가지며, 디-인터리버의 제 1 어드레스 발생기는 인터리버의 제 2 어드레스 발생기와 동일한 어드레스 시리즈를 발생시키고, 그 역도 성립된다.
의사-랜덤 시리즈는 계수기 및 ROM으로부터 어드레스 발생기 (40)를 조립함으로써 발생될 수 있으며, 연속 의사-랜덤 어드레스들은 ROM에서 연속하는 위치들에 기억된다. 대안으로, 공지된 선형 합동 시리즈(linear congruent series)로 만들어진 것이 사용되며, 메모리 (32)의 어드레스들(Xn)은
의 귀납 관계식(recursion relation)의 방법에 의해서 얻어진다:
이 어드레스들은 ROM을 이용하지 않고 승산과 가산에 의해서 얻어질 수 있다. 또 다른 대안은 LFSR(Linear Feedback Shift Register ; 선형 피드백 시프트 레지스터)를 사용하여 이루어진다.
도 3은 인터리버의 또 다른 실시례이다. 본 실시예는 하나의 메모리 (56)만을 포함한다. 인터리버의 입력과 출력은 각각 이 메모리 (56)의 데이터 입력과 데이터 출력에 연결된다. 그 인터리버는 또한 어드레스 발생기 (54)에 연결된 클럭 입력 (50)을 포함한다. 어드레스 발생기 (54)의 출력은 메모리 (56)의 어드레스 입력에 연결되어 있다. 클럭 입력 (50)은 또한 판독/기록 제어 장치 (52)를 통해 메모리의 판독/기록 제어 입력에 연결되어 있다.
어드레스 발생기 (54)는 동작 중 어드레스들의 시리즈를 발생시킨다. 각 어드레스에 대해 제 1 데이터 아이템은 출력에 인가될 수 있도록 메모리 (56)로부터 판독되고, 이어서, 판독/기록 제어 회로는 메모리를 기록 모드로 전환하고, 그 입력으로부터 나오는 데이터 아이템은 동일한 어드레스로 메모리에 기록된다.
어드레스 발생기 (54)는 매번 그러한 어드레스들의 시리즈를 발생시킨다. 각 시리즈는 실질적으로 동일한 어드레스들을 포함한다. 그러나, 어드레스들이 바로 연속적인 시리즈에서 서로 연속하는 순서는 매번 상이하다 예를 들면, 의사-랜덤 시리즈 (X1, X2, X3... Xn) 및 정상의 단조롭게 증가하는 시리즈 (1, 2, 3 ... N)가 교호적으로 취해질 수 있다. 이것은 연속하는 어드레스들 사이의 차이들의 실질적으로 균일한 분포를 갖는 인터리빙 결과를 가져온다.
다른 방법으로 단지 두 개의 상이한 어드레스들의 시리즈를 사용함으로써, 디-인터리빙이 단순화된다 (동일한 두 시리즈, 그렇게 함으로써 매번 데이터 아이템들이 인터리버에서 판독된 위치들에 상응하는 메모리 위치들에서 디-인터리버에 매번 데이터 아이템들이 기록된다.). 그러나, 이러한 접근 방법은 인터리빙 방법이 종종 반복됨으로써, 전송 시스템이 시스템 교란을 일으키기 쉽게 되는 문제점이 있다.
따라서, 관심을 끄는 대안으로서, 상이한 두 개 이상의 시리즈를 사용할 수 있고 두 개 이상의 완성 시리즈들 이후에 사용된 어드레스들의 시리즈의 패턴을 반복할 수 있다. 이 때문에, 방송에 적용하기 위해서는, 디-인터리버의 수신측에서 선형 합동 시퀀스가 사용되는 것이 바람직하다. 왜냐하면 그러한 시퀀스는 간단하게 실행될 수 있기 때문이다. 전송측에서, 예를 들면 ROM을 포함하는 인터리버가 사용되고, 상기 ROM 은 수신측에서 디-인터리버가 포함하는 것의 역변경(inverse permutation)을 포함한다. 인터리버에 의해서 실행된 변경(permutation)이 주어지면, 이 역변경은 예를 들면 수치적으로(numerically) 계산된다. 서로 상이한 어드레스들의 시리즈의 반복 패턴이 단조롭게 증가하는 시리즈 (1, 2, 3)를 포함하는 디-인터리버에서 사용되면, 이 역변경은 메모리 ROM에서 단지 제한된 양의 공간만을 필요로 한다.
상이한 어드레스 시리즈들을 사용할 경우, 디-인터리버가 정확한 위상으로 어드레스들의 시리즈의 패턴을 시작할 수 있도록 하기 위해서 (인터리버의 반대 역할을 할 수 있도록 하기 위해서) 수신측과 전송측 사이에는 동기 신호가 요망된다. 이러한 목적을 위해서, 부호화된 기호(symbol)의 추가 처리를 위해 헤더 정보를 표시하는 역할을 하는 전송된 동기 신호를 만들어 사용하는 것이 바람직하다.
도 4는 도 2 또는 도3에 도시된 바와 같은 인터리버에서 사용하기 위한 어드레스 발생기(54)의 실시례를 도시한다. 어드레스 발생기(54)는 레지스터(60), 어드레스 발생기의 출력 및 제 1의 피승수 승산기(multiplicand multiplier)(62)에 연결된 출력을 포함한다. 승산기(62)의 출력은 가산기(64)의 제 1 피가수 입력에 연결된다. 가산기(64)의 출력은 레지스터(60)의 입력에 연결된다. 그 어드레스 발생기는, 출력을 통해, 각각 승산기(62)의 제 2 피승수 입력과 가산기(64)의 제 2 피가수 입력에 연결된 계수 메모리(63)와 피가수 메모리(65)를 포함한다.
동작 중, 레지스터(60)는 메모리를 위한 어드레스(*)를 포함한다. 승산기(62)와 가산기(64)를 사용하여, 아래 식에 따라 다음번 어드레스가 계산된다:
상기 식에서, M은 어드레스 시리즈의 길이이다. 계수 "a" 및 피가수 "c"는 각각 계수 메모리 (63)와 피가수 메모리 (65)로부터 유도된다. 연속 시리즈들 사이에서, 메모리 (63, 65)는 신호를 수신함으로써 다른 계수 및/또는 피가수는 승산기 및 가산기에 이용되고, 그 결과, 상이한 시리즈가 발생된다. 시리즈들 중 하나에서, 예를 들어 a=1 및 c=1는 단조롭게 증가하는 시리즈를 생성한다. 다른 시리즈에서 a는 1과 동일하지 않고 의사-랜덤 시퀀스를 생성하도록 공지된 방법 등에 의해서 선택된다 (c는 M에 대한 상대 소수이고, a-1은 M을 공유하는 모든 소수들 p의 배수이고 (예를 들면 M=45=3*3*5이면, 이 때 a-1은 3과 5의 배수가 된다), a-1은 M이 4의 배수이면 4의 배수이다).
다수의 상이한 사용가능한 값들 a와 c를 저장함으로써, 상이한 어드레스들의 시리즈의 상응하는 수가 생성될 수 있다.
바람직하게는, "a" 값들은 제곱된 (a-1)이 "M"에 의해서 나누어질 수 있도록, 즉, (a-1)이 적어도 "M" 자체의 절반(m)만큼의 각 소수 계수를 포함하도록만 선택된다 (예를 들어, M=675=3*3*3*5*5일 때, (a-1)은 45=3*3*5이고, 일반적으로 수 개의 소수 계수를 갖는 큰 M값들이 필요하다. 즉 1 내지 20의 M값 중 M=8, 9, 12, 16, 18만이 적합하다). 단지 (a-1)의 제곱을 M으로 나눌 수 있는 특성 값을 갖는 "a"값들이 어드레스들을 발생시키기 위해서 사용될 경우, 식 "Xn+1= (aXn+ c) mod M"에 의해서 기술된 비트들의 임의의 의사 랜덤 변경(permutation)은 이 조건을 또한 만족시키는 "a"값으로 실현될 수 있다는 것이 입증될 수 있다. 또한, 이때 그러한 경우에 인터리빙과 디-인터리빙을 위한 어드레스들이 그러한 의사 랜덤 변경들로 실현된다는 것을 알아냈다. 따라서, ROM을 어드레스할 필요가 없다. 이것은 (a-1)의 제곱이 M으로 나누어질 수 있는 경우에만 참이라는 것을 알아냈다. 이 경우, 그 어드레스들은 식 " Xn+1= (aXn+ c) mod M"을 실제 계산함으로써 계산될 필요가 없다. 대신 사용자는 d=c(a-1), 및 (a-1)X0+c로 초기화된 v0와 함께, Xn+1= Xn+ vnmod m; Vn+1= Vn+ d mod m 을 사용할 수 있다(예를 들어, M=100(=2*2*5*5) 일 때, "a"는 21(a-1=4*5) 및 c=1로서 선택될 수 있다.).
승산기와 가산기가 동작하는 계수(modulus) M이 조정 가능하게 만들어지면, 인터리브/디-인터리브는 상이한 블럭 길이들 사이에서 간단히 전환될 수 있다.
분명히, 본 발명은 주어진 실시예들에 한정되지 않는다. 예를 들면, 에러 정정 코드가 버스트 형태의 랜덤 에러들보다 더 좋은 이들 기호들에 있는 랜덤 에러들과 고립된 에러들을 정정할 수 있는 한, 비트들을 사용하여 동작하는 대신, 더 큰 기호들을 사용하여 동작할 수도 있다.
또한, 부호기에 의해 생성된 비트의 논리 연속은 반드시 시간적 연속(temporal succession)일 필요는 없다. 이들 비트들의 동시 에러들이 "비-논리 연속" 비트들에 있는 동시 에러들보다 더 쉽게 정정될 수 없다면, 비트들은 "논리적 연속(logically successive)"이다.
내부 주파수 인터리빙은 의사 랜덤 비트 인터리빙이다. 그 인터리빙은 블럭에 기초한다. 즉, 각 OFDM 기호에 있는 비트들은 버스트들이 랜덤화되도록 고정된 방법으로 변경된다. 그러나, 주어진 OFDM 기호의 비트들은 임의의 다른 OFDM 기호로부터 발생되는 비트들과 혼합되지 않는다.
실제 예에서, OFDM 기호는 N개의 유용한 부반송파(subcarrrier)들로 구성되어있으며, 여기서 N은 6361 또는 5937과 같고, 각각은 2, 4 또는 6개의 비트의 정보를 포함한다. 인터리버의 임무는 비터비(Viterbi) 검출기의 입력에서 그 비트들을 상관시키지 않는 것이다.
(디)인터리버는 8192 비트의 8배의 크기를 갖는 메모리 (RAM) 및 어드레싱(addressing) 장치로 구성된다. 그 어드레싱 장치는 3 lsb 비트들과 13 msb 비트 들로 구별될 수 있는 16 비트 어드레스를 발생시킨다. 13 msb 비트들은 특정 부채널을 결정하는 반면, 3 lsb 비트들은 주어진 서브채널로부터의 비트를 결정한다. 매번 RAM은 어드레스되기 때문에, 그 내용들은 판독되고 다운스트림복호기(downstreamdecoder)를 향해 놓이며, 입력에 있는 다음번 비트는 현재 위치에 기록된다. 각 사이클에서, 모든 관련(relevant) 위치들이 어드레스되어야 한다. 세 개의 lsb 비트들은 주기적으로 (기호 당 비트들의 수에 따라) 관련 상태들을 통과하고, 13 msb 비트들은 특수 시퀀스로 모든 관련 어드레스들을 생성하는 알고리즘에 의해서 발생된다.
6361이 소수이고 5937은 3으로 나누어질 수 있기 때문에, lsb 어드레스들은 쌍들로 생성될 수 있고, 부반송파 당 2비트의 정보에 대해 작용하는 알고리즘이 정의되고, 이 알고리즘은, 매번 lsb에 대해 상이한 고정된 오프셋을 갖는, 기호 당 비트들의 수에 의존하여 1, 2 또는 3번 사용된다. 이러한 방법으로, 모든 비트들은 어드레싱 장치가 동일한 상태로 되기 전에 모든 상황들 하에서 어드레스되도록 보장한다.
주기적인 인터리버를 생성하는 한 가지 방법은 아래 식에 따라 시간 t에서 OFDM 기호에 있는 13 msb 비트들의 연속 어드레스들 xt,n, 0 ≤ n < N을 발생시키는 것일 수 있다:
상기 식에서 Xt,0= 0 ∀ t 이고, GCD(ct,N) = 1이다. 증분(ct)은 시간 t에 의존한다. 주기적인 인터리버의 경우, 우리들은, ct= ct-1* c0mod N (단, c0는 실제 실현된 인터리브 깊이에 상응하는 올바르게 선택된 초기 증분)을 선택할 수 있다.
요약하면, 본 발명은 부호기, 인터리버, 변조기, 전송 채널, 변조기, 디-인터리버 및 복호기를 포함하는 전송 시스템에 관한 것이다. 부호기는 데이터 아이템들의 논리 연속을 포함하는 에러 정정 코드로 데이터 블럭을 부호화하기 위해 사용된다. 복호기는 부호기와 복호기 사이의 전송에서 에러들을 정정하기 위해서 사용된다. 에러 정정 코드는, 동시에 그리고 내부에서 버스트 형태로 발생하는 에러들에 대해서보다 논리 연속에서 고립된 방법으로 발생하는 에러들에 대해 더욱 강하다. 변조기는 동시에 전송될 다수의 주파수 채널들을 포함하는 신호를 발생시키기 위해서 사용되며, 각 주파수 채널들은 데이터 아이템들 중 적어도 하나를 포함하며, 각 채널에서 변조되는 그룹에 상응한다. 전송 채널은 변조기와 복조기 사이에 위치한다. 복조기는 그 그룹들을 재구성하고, 그 그룹들을 복호기에 인가한다. 인터리버는 그 그룹들 사이에 데이터 아이템을 분배하고, 연속 주파수 채널들 사이의 분배 및 논리 연속 사이의 의사-랜덤 관계를 도입한다. 디-인터리버는 복호기에 제공하기 전에, 복조기에 의해서 재구성된 그룹들로부터 논리 연속을 재구성한다.
이 전송 시스템은 인터리버 및/또는 디-인터리버가 단조롭지 않은 선형 합동 시퀀스에 의해 분배를 실현하면 개선될 수 있다.
그 전송 시스템은 인터리버 및/또는 디-인터리버에 데이터 아이템들을 위한 메모리와 기록 및 판독 수단이 제공될 때 더 개선될 수 있으며, 상기 기록 수단은, 판독 수단이 메모리의 다음 위치로부터 데이터 아이템을 판독하기 바로 전에 판독된 메모리의 위치에 매번 데이터 아이템을 기록하고 논리 연속이 기록되는 위치들의 순서가 연속하는 논리 연속들에 대해 상이하다.
더 개선된 것은, 하나의 단조롭게 증가 또는 감소하는 순서들이 일어나는 적어도 두 개의 블럭들의 주기로 그 순서들이 주기적으로 반복되는 전송 시스템에 관련된다. 또한, 기록 수단 및/또는 판독 수단은 계수 및 피가수를 갖는 선형 합동 시퀀스를 형성하도록 정렬되고, 또한 블럭으로부터 다른 블럭으로 계수 및/또는 피가수를 대체하도록 배열되는 어드레스 발생기를 포함해도 된다.
따라서, 정보는 다음과 같은 단계들; 즉
데이터를 에러 정정 코드로 부호화하는 단계와;
의사-랜덤 시퀀스에 따라 데이터를 인터리빙하는 단계와;
주파수 채널들의 시리즈로 데이터를 변조시키는 단계로서, 함께 정정될 수 없는 데이터 아이템들은 인터리빙에 의해 각 주파수 채널들에 정렬되는, 변조단계와;
데이터를 복조하는 단계와;
데이터를 디-인터리빙하는 단계; 및
데이터를 복호화하는 단계들에 의해서 전송될 수 있다.
도 5는 본 발명에 따른 전송부의 실시례를 도시한다. 그 전송부는 메모리(72), 프로세서(76) 및 전송기(78)를 접속하는 데이터 버스(70) 및 어드레스 버스(71)를 포함한다. 부호기(74)는 데이터 버스(70)에 연결되어 있다. 부호기(74)는 어드레스 발생 장치(75)를 통해 어드레스 버스(71)에 연결되어 있다.
동작시, 부호기(74)는 데이터 블럭을 수신하고, 그것을 비트들의 연속(a succession of bits)으로서 부호화한다. 각 연속 비트는 데이터 버스 (70)에 공급되고, 그 비트의 존재가 어드레스 발생기 (75)에 발신된다. 어드레스 발생기 (75)는 의사 랜덤 시퀀스에 따라 각 연속 비트에 대해 각 어드레스를 발생시킨다. 어드레스는 메모리(72)내의 워드(word) 위치 및 워드 위치 내의 비트 위치 모두를 나타낸다.
워드 위치는 비트가 할당되는 그룹에 상응하고, 그 비트 위치는 그 그룹 내에 있는 비트의 위치에 상응한다. 어드레스 발생기 (75)는, 논리적으로 인접한 비트들이 실질적으로 상이한 워드 위치들에 항상 저장되도록 보장한다. 이 워드 위치들의 간격은, 논리적으로 인접한 비트들이 인접하지 않은 워드 위치들로 들어갈 수 있도록 0보다 큰 것이 바람직하다.
그 어드레스는 데이터 버스에 적용되고, 그 비트는 어드레스 발생기 (75)에 의해서 그것에 대해 발생된 어드레스에 상응하는 위치에서 메모리 (72)에 저장된다. 따라서, 전체 데이터 블럭이 에러 방지 코드로 부호화되고, 그 메모리 (72)에 저장되면, 프로세서 (76)가 기동된다(start). 프로세서 (76)는 메모리 (72)에 저장된 워드들의 FFT를 계산한다. 이러한 목적을 위해서, 프로세서(76)는 FFT 알고리즘에 대해 워드들이 요구될 때에 매번 워드들을 판독한다. 이러한 목적을 위해서, 공지된 FFT 알고리즘이 사용될 수 있다. 그것은 인터리빙 프로세스의 지식을 요구하지 않는 통상의 방법으로 메모리 (72)의 워드 위치들을 어드레스한다. 논리적으로 인접한 비트들은 실질적으로 항상 상이한 워드 위치들에 저장되기 때문에, 이들 인접한 비트들은 FFT의 결과로 상이한 주파수 채널들에서 변조된다. 이 결과는 전송기(78)에 의해서 계속적으로 판독되고, 전송 채널 (도시되지 않음)을 통해 전송된다.
전송기(78)를 수신기로 교체하고 부호기(74)를 복호기로 교체한, 도 5의 것과 유사한 구조가 수신부를 위해서 사용될 수 있다. 이 경우, 수신기는 메모리(72)에 워드들을 기록하고, 프로세서(76)는 이 워드들에 대해 FFT를 수행한다. 어드레스 발생기 (75)는 의사 랜덤 인터리빙을 실행하여, 복호기에 의한 에러 정정을 위한 비트에 의해 FFT 비트의 결과들을 판독하기 위해서 연속하는 워드/비트 어드레스 쌍들을 생성한다.

Claims (12)

  1. 데이터의 에러 방지 전송 및 수신을 위한 방법으로서,
    에러 정정 코드에 따라 부호화되고 이어서 의사 랜덤 인터리빙되는 데이터 아이템들을 전송하는 것을 포함하는 전송 단계(transmitting step)로서, 상기 데이터 아이템들은 다수의 동시 활성 주파수 채널들로 변조 전송되는, 상기 전송 단계와,
    상기 에러 정정 코드에 따라 상기 전송된 데이터 아이템들을 수신, 디인터리빙(deinterleaving) 및 복호화하는 것을 포함하는 수신 단계(receiving step)를 포함하는, 데이터의 에러 방지 전송 및 수신을 위한 방법에 있어서,
    상기 디인터리빙은 상기 수신된 데이터 아이템들을 기록 순서로 메모리에서의 위치들에 기록하고 상기 데이터 아이템들을 디인터리빙된 판독 순서로 판독하는 것을 포함하고, 디인터리빙은 기본 사이클의 연속 버전들에서 수행되고, 상기 기본 사이클의 버전에 대한 상기 데이터 아이템들은 상기 기본 사이클의 바로 선행하는 버전에 대한 판독 시 위치들이 이용 가능하게 될 때 상기 위치들에 기록되고, 연속하는 사이클들로 상기 데이터 아이템들을 기록하는 순서는, 교호적으로, 단조롭게 증가 또는 감소하는 어드레스들을 갖는 위치들의 순서와 의사 랜덤 함수에 따라 변경된 어드레스들을 갖는 순서이고, 상기 데이터 아이템들은 디인터리빙의 역(inverse)을 제공하도록 인터리빙되는 것을 특징으로 하는, 데이터의 에러 방지 전송 및 수신을 위한 방법.
  2. 제1항에 있어서,
    상기 전송 단계는,
    상기 기본 사이클의 각 버전에서의 데이터를 개개의 논리 연속에서 버스트로 발생하는 에러들에 대해서보다는 서로로부터 분리된 에러들에 대해 더욱 강한(robust) 상기 에러 정정 코드로 데이터 아이템들의 개개의 논리 연속으로 부호화하는 것과,
    상기 주파수 채널들을 포함하는 신호를 발생하는 것으로서, 상기 기본 사이클의 버전에 대한 상기 데이터 아이템들은 동시에 활성화되는 상기 주파수 채널들 중 개개의 것들에서 변조되는, 상기 신호를 발생하는 것과,
    그 논리 연속에서의 상기 데이터 아이템의 특정 위치에 의존하여 특정 주파수 채널을 각 특정 데이터 아이템에 대해 선택하는 것과,
    데이터 아이템들의 적어도 각각의 아이템에 의존하여 상기 신호의 각각의 주파수 채널을 변조하는 것으로서, 상기 특정 데이터 아이템은 상기 특정 주파수 채널에서 변조되는, 상기 주파수 채널을 변조하는 것과,
    상기 신호를 전송하는 것을 포함하고,
    상기 수신 단계는,
    상기 신호를 수신하는 것과,
    주파수 채널들로부터의 상기 데이터 아이템들을 상기 신호로 복조하는 것과,
    특정 데이터 아이템이 복조되었던 상기 특정 주파수 채널에 의존하여, 그 개개의 논리 연속에서 상기 특정 데이터 아이템의 상기 논리 위치를 역 선택하는(inverse selecting) 것과,
    상기 역 선택에 의해 얻어진 상기 논리 시퀀스에 가해진 상기 에러 정정 코드에 따라 판독수단으로부터 수신된 상기 데이터 아이템들을 복호화하는 것을 포함하고,
    상기 역 선택은,
    상기 복조로부터의 수신 시, 상기 기본 사이클의 각각의 특정 버전으로부터의 상기 데이터 아이템들을 상기 특정 버전에 대한 기록 어드레스들의 순서로 메모리에 기록하는 것과,
    상기 특정 버전에 대한 어드레스들을 기록하는 순서에 대해 의사 랜덤 함수에 따라 변경된, 상기 특정 버전에 대한 어드레스들을 판독하는 순서로 상기 메모리로부터 그 특정 버전에 대한 상기 데이터 아이템들을 판독하는 것으로서, 상기 특정 버전의 상기 데이터 아이템들의 상기 기록은 상기 기본 사이클의 바로 선행하는 버전의 상기 데이터 아이템들의 판독 중 어드레스들이 이용 가능하게 될 때 이들 어드레스들에서 수행되는, 상기 데이터 아이템들을 판독하는 것과,
    어드레스들을 기록 및 판독하는 순서들을 발생하는 것으로서, 상기 기본 사이클의 상기 특정 버전에서 어드레스들을 판독하는 순서는 상기 의사 랜덤 함수에 따라 상기 기본 사이클의 바로 선행하는 버전에 사용된 어드레스들을 판독하는 상기 순서에 대해 변경되고, 상기 의사 랜덤 함수는 상기 기본 사이클의 버전에 대해 특정한 것이며, 상기 어드레스들을 판독 및 기록하는 순서는 주기적으로 반복되며,어드레스들을 판독하는 각각의 순서는 상기 기본 사이클의 정확히 2개의 버전들의 주기 후 매 번 반복되고, 상기 어드레스들을 판독하는 순서는, 교호적으로, 어드레스들의 단조롭게 증가 또는 감소하는 순서와 판독하기 위한 상기 어드레스들이 상기 의사 랜덤 함수에 따라 변경되는 순서인, 어드레스들을 기록 및 판독하는 순서들을 발생하는 것을 포함하고,
    상기 전송 단계에서의 상기 선택은 상기 수신 단계의 상기 역 선택에 의해 수행된 개개의 논리 연속에서의 위치들로의 주파수 채널들로부터의 데이터 아이템들의 할당의 역을 제공하도록 각각 개개의 논리 연속에서의 위치들에 대해 상기 특정 주파수 채널을 선택하는 것을 특징으로 하는, 데이터의 에러 방지 전송 및 수신을 위한 방법.
  3. 제 2항에 있어서,
    상기 메모리 위치들의 어드레스들은
    Xn+1= (aXn+ c) mod M 을 만족하는 선형 합동 시퀀스(linear congruential sequence)에 따라 계산되며, 상기 수식에서, n 은 어드레스들을 판독하는 순서에서의 특정 데이터 아이템의 위치이고, Xn은 그 특정 데이터 아이템이 판독되는 어드레스이고, M은 선택 가능한 메모리 위치들의 수이고, a 및 c는 각각 선형 합동 시퀀스를 위한 계수(factor) 및 피가수(summand)이고, 상기 계수와 피가수의 조합은 상기 기본 사이클의 각 버전에 대해서 변경되는, 데이터의 에러 방지 전송 및 수신을위한 방법.
  4. 에러 방지 데이터를 수신하기 위한 수신 단계(receiving step)로서, 데이터 아이템들은 다수의 동시 활성 주파수 채널들로 변조 전송되고, 상기 수신 단계는 상기 에러 정정 코드에 따라 상기 전송된 데이터를 수신, 디인터리빙 및 복호화하는 것을 포함하는, 에러 방지 데이터를 수신하기 위한 수신 단계에 있어서,
    디인터리빙은 수신된 데이터 아이템들을 기록 순서로 메모리의 위치들에 기록하고 상기 데이터 아이템들을 디인터리빙된 판독 순서로 판독하는 것을 포함하고, 디인터리빙은 기본 사이클의 연속 버전들로 수행되고, 상기 기본 사이클의 버전에 대한 상기 데이터 아이템들은 상기 기본 사이클의 바로 선행하는 버전에 대한 판독 시 위치들이 이용 가능하게 될 때 상기 위치들에 있고, 연속 사이클들로 상기 데이터 아이템들을 기록하는 상기 순서는, 교호적으로, 단조롭게 증가 또는 감소하는 어드레스들을 갖는 위치들의 순서와 의사 랜덤 함수에 따라 변경되는 어드레스들을 갖는 순서인 것을 특징으로 하는, 에러 방지 데이터를 수신하기 위한 수신 단계.
  5. 데이터의 에러 방지 전송을 위한 전송 단계(transmitting step)로서, 에러 정정 코드에 따라 부호화되고 이어서 의사 랜덤 인터리빙되는 데이터 아이템들을 전송하는 것을 포함하고, 상기 데이터 아이템들은 다수의 동시 활성 주파수 채널들에서 변조 전송되는, 데이터의 에러 방지 전송을 위한 전송 단계에 있어서,
    상기 데이터 아이템들은 수신된 데이터 아이템들을 기록 순서로 메모리의 위치들에 기록하고 상기 데이터 아이템들을 디인터리빙된 판독 순서로 판독함으로써 얻어지는 디인터리빙의 역을 제공하도록 인터리빙되며, 디인터리빙은 기본 사이클의 연속 버전들로 수행되며, 기본 사이클의 버전에 대한 상기 데이터 아이템들은 상기 기본 사이클의 바로 선행하는 버전에 대한 판독 시 위치들이 이용 가능하게 될 때 상기 위치들에 있으며, 연속 사이클들에서의 상기 데이터 아이템들의 기록 순서는, 교호적으로, 단조롭게 증가 또는 감소하는 어드레스들을 갖는 위치들의 순서와 의사 랜덤 함수에 따라 변경된 어드레스들을 갖는 순서인 것을 특징으로 하는, 데이터의 에러 방지 전송을 위한 전송 단계.
  6. 제 5항에 있어서,
    상기 전송 단계에서의 상기 선택은,
    각각의 논리 연속으로부터의 상기 데이터 아이템들을 상기 기본 사이클의 상기 특정 버전에 대한 어드레스들을 기록하는 또 다른 순서로 또 다른 메모리에 기록하는 것과,
    상기 특정 버전에 대한 어드레스들을 기록하는 또 다른 순서에 대해 상기 의사 랜덤 함수의 역에 따라 변경된, 상기 또 다른 메모리로부터 그 특정 버전에 대한 상기 데이터 아이템들을 상기 특정 버전에 대한 어드레스들을 판독하는 또 다른 순서로 판독하는 것으로서, 상기 특정 버전의 상기 데이터 아이템들의 상기 기록은 상기 기본 사이클의 바로 선행하는 버전 동안 상기 또 다른 메모리로부터의 상기데이터 아이템들의 판독 중 어드레스들이 이용 가능하게 될 때 이들 어드레스들에서 수행되는, 상기 데이터 아이템들을 판독하는 것과,
    어드레스들을 기록 및 판독하는 상기 또 다른 순서들을 발생하는 것으로서, 상기 기본 사이클의 상기 특정 버전에서 어드레스들을 판독하는 상기 또 다른 순서는 상기 의사 랜덤 함수의 상기 역에 따라 상기 기본 사이클의 바로 선행하는 버전에 사용된 어드레스들을 판독하는 상기 또 다른 순서에 대해 변경되고, 상기 의사 랜덤 함수의 역은 상기 기본 사이클의 상기 버전에 대해 특정한 것인, 상기 어드레스들을 기록 및 판독하는 상기 또 다른 순서들을 발생하는 것을 포함하고,
    어드레스들을 판독 및 기록하는 상기 또 다른 순서는 주기적으로 반복되고, 어드레스들을 판독하는 각각의 또 다른 순서는 상기 기본 사이클의 정확히 2개의 버전들의 주기 후 매번 반복되고, 어드레스들을 판독하는 상기 또 다른 순서는, 교호적으로, 어드레스들의 단조롭게 증가 또는 감소하는 순서와 판독하기 위한 상기 어드레스들이 상기 의사 랜덤 함수의 상기 역에 따라 변경되는 또 다른 순서인, 데이터의 에러 방지 전송을 위한 전송 단계.
  7. 데이터의 에러 방지 전송 및 수신을 위한 시스템으로서,
    에러 정정 코드에 따라 데이터 아이템들을 부호화하고 이어서 상기 데이터 아이템들을 의사 랜덤 인터리빙하기 위한 전송부로서, 상기 데이터 아이템들은 다수의 동시 활성 주파수 채널들에서 전송 변조되고 전송 채널을 통해 전송되는, 상기 전송부와,
    상기 에러 정정 코드에 따라 상기 전송된 데이터 아이템들을 수신, 디인터리빙 및 복호화하기 위한 수신부를 포함하는, 데이터의 에러 방지 전송 및 수신을 위한 시스템에 있어서,
    상기 수신부는 메모리를 포함하고, 상기 수신부에서의 디인터리빙은 상기 수신된 데이터 아이템들을 기록 순서로 상기 메모리에서의 위치들에 기록하고 상기 데이터 아이템들을 디인터리빙된 판독 순서로 판독하는 것을 포함하고, 디인터리빙은 기본 사이클의 연속 버전들에서 수행되고, 상기 기본 사이클의 버전에 대한 상기 데이터 아이템들은 상기 기본 사이클의 바로 선행하는 버전에 대한 판독 시 위치들이 이용 가능하게 될 때 상기 위치들에 기록되며, 연속 사이클로 상기 데이터 아이템들을 기록하는 순서는, 교호적으로, 단조롭게 증가 또는 감소하는 어드레스들을 갖는 위치들의 순서와 의사 랜덤 함수에 따라 변경되는 어드레스들을 갖는 순서이고, 상기 전송부는 디인터리빙의 역을 제공하도록 상기 데이터 아이템들을 인터리빙하기 위해 배열되는 것을 특징으로 하는, 데이터의 에러 방지 전송 및 수신을 위한 시스템.
  8. 제 7항에 있어서,
    상기 전송기부는,
    각각의 논리 연속에서 버스트로 일어나는 에러들에 대해서보다 서로로부터 분리된 에러들에 대해 더욱 강한 상기 에러 정정 코드로 데이터 아이템들의 상기 각각의 논리 연속으로 상기 기본 사이클의 각 버전에서의 상기 데이터를 부호화하기 위한 부호기(10)와,
    다수의 주파수 채널들을 포함하는 신호를 발생하기 위한 신호 발생기(14)로서, 상기 기본 사이클의 버전에 대한 상기 데이터 아이템들은 동시에 활성화되는 상기 주파수 채널들의 각각의 것들로 변조되는, 상기 신호 발생기(14)와,
    각 특정 데이터 아이템에 대해 특정 주파수 채널을 그 논리 연속에서의 상기 데이터 아이템의 특정 위치에 의존하여 선택하기 위한 선택 수단(12)과,
    적어도 상기 데이터 아이템들의 각각의 것에 의존하여 상기 신호의 각 주파수 채널을 변조하기 위한 변조기(14)로서, 상기 특정 데이터 아이템은 상기 특정 주파수 채널에서 변조되는, 상기 변조기(14)와,
    상기 신호를 상기 전송 채널을 통해 전송하기 위한 전송기를 포함하고,
    수신부는,
    상기 전송 채널로부터의 상기 신호를 수신하기 위한 수신 입력과,
    주파수 채널들 신호로부터의 상기 데이터 아이템들을 복조하기 위한 복조기(16)와,
    상기 특정 데이터 아이템들이 복조되는 상기 특정 주파수 채널에 의존하여, 상기 특정 데이터 아이템의 상기 논리 위치를 그 각각의 논리 연속에서 선택하기 위한 역 선택 수단(18, 52, 54, 56)과,
    상기 역 선택 수단(18, 52, 54, 56)에 의해 얻어진 상기 논리 시퀀스에 가해진 상기 에러 정정 코드에 따라 수신된 상기 데이터 아이템들을 복호화하기 위한 복호기를 포함하고,
    상기 역 선택 수단(18, 52, 54, 56)은,
    메모리와,
    상기 변조기(16)로부터의 수신 시, 상기 기본 사이클의 각 특정 버전으로부터의 상기 데이터 아이템들을 상기 특정 버전에 대해 어드레스들을 기록하는 순서로 상기 메모리에 기록하기 위한 기록 수단과,
    상기 특정 버전에 대한 어드레스들을 기록하는 순서에 대해 의사 랜덤 함수에 따라 변경된, 상기 특정 버전에 대한 어드레스들을 판독하는 순서로 상기 메모리로부터 그 특정 버전에 대한 상기 데이터 아이템들을 판독하기 위한 판독 수단으로서, 상기 기록 수단은 상기 기본 사이클의 바로 선행하는 버전의 상기 데이터 아이템들의 판독 중 어드레스들이 이용 가능하게 될 때 상기 특정 버전의 상기 데이터 아이템들을 이들 어드레스들에 기록하는, 상기 판독 수단과,
    어드레스들을 기록 및 판독하는 순서들을 발생하기 위한 어드레스 발생 수단(52, 54)으로서, 상기 기본 사이클의 상기 특정 버전에서 어드레스들을 판독하는 순서는 상기 의사 랜덤 함수에 따라 상기 기본 사이클의 바로 선행하는 버전에 사용된 어드레스들을 판독하는 순서에 대해 변경되고, 상기 의사 랜덤 함수는 상기 기본 사이클의 상기 버전에 대해 특정한 것이며, 상기 어드레스 발생 수단은 주기적으로 어드레스들을 기록 및 판독하는 순서를 발생하고, 어드레스들을 판독하는 각 순서는 상기 기본 사이클의 정확히 2개의 버전들의 주기 후 매번 반복되고, 어드레스들을 판독하는 상기 순서는, 교호적으로, 어드레스들의 단조롭게 증가 및 감소하는 순서와 판독하기 위한 상기 어드레스들의 상기 의사 랜덤 함수에 따라 변경되는 순서인, 상기 어드레스 발생 수단(52, 54)을 포함하고,
    상기 전송부의 상기 선택 수단(12)은 상기 수신부의 상기 역 선택 수단(18, 52, 54, 56)에 의해 수행된 상기 각각의 논리 연속에서의 위치들로의 주파수 채널들로부터의 데이터 아이템들의 할당의 역을 제공하도록 각 개개의 논리 연속에서의 위치들에 대한 상기 특정 주파수 채널을 선택하는 것을 특징으로 하는, 데이터의 에러 방지 전송 및 수신을 위한 시스템.
  9. 데이터의 에러 방지 전송 및 수신을 위한 시스템용 전송부로서, 상기 전송부는 에러 정정 코드에 따라 데이터 아이템들을 부호화하고 이어서 상기 데이터 아이템들을 의사 랜덤 인터리빙하도록 배열되고, 상기 데이터 아이템들은 다수의 동시 활성화 주파수 채널들에서 전송 변조되고 전송 채널을 통해 전송되는, 전송부에 있어서,
    상기 전송부는 상기 수신된 데이터 아이템들을 기록 순서로 메모리에서의 위치들에 기록하고 디인터리빙된 판독 순서로 상기 데이터 아이템들을 판독하는 것을 포함하는 디인터리빙의 역을 제공하도록 상기 데이터 아이템들을 인터리빙하기 위해 배열되고, 디인터리빙은 기본 사이클의 연속 버전들에서 수행되고, 상기 기본 사이클의 버전에 대한 상기 데이터 아이템들은 상기 기본 사이클의 바로 선행하는 버전에 대한 판독 시 위치들이 이용 가능하게 될 때 상기 위치들에 기록되어 있고, 연속 사이클들로 상기 데이터 아이템들을 기록하는 순서는, 교호적으로, 단조롭게 증가 또는 감소하는 어드레스들을 갖는 위치들의 순서와 의사 랜덤 함수에 따라 변경된 어드레스들을 갖는 순서인 것을 특징으로 하는, 데이터의 에러 방지 전송 및 수신을 위한 시스템용 전송부.
  10. 제 9항에 있어서,
    상기 전송부에서의 선택 수단(12)은,
    각각의 논리 연속으로부터의 상기 데이터 아이템들을 상기 기본 사이클의 상기 특정 버전들에 대한 어드레스들을 기록하는 또 다른 순서로 또 다른 메모리에 기록하기 위한 기록 수단과,
    상기 특정 버전에 대한 어드레스들을 기록하는 또 다른 순서에 대해 상기 의사 랜덤 함수의 역에 따라 변경된, 상기 또 다른 메모리로부터 그 특정 버전에 대한 상기 데이터 아이템들을 상기 특정 버전에 대한 어드레스들을 판독하는 상기 또 다른 순서로 판독하기 위한 판독 수단으로서, 상기 특정 버전의 상기 데이터 아이템들의 상기 기록은 상기 기본 사이클의 바로 선행하는 버전 동안 상기 또 다른 메모리로부터의 상기 데이터 아이템들의 판독 중 어드레스들이 이용 가능하게 될 때 이들 어드레스들에서 수행되는, 상기 판독 수단과,
    어드레스들을 기록 및 판독하는 상기 또 다른 순서들을 발생하기 위한 발생 수단(52, 54)으로서, 상기 기본 사이클의 상기 특정 버전에서 어드레스들을 판독하는 상기 또 다른 순서는 상기 의사 랜덤 함수의 상기 역에 따라 상기 기본 사이클의 바로 선행하는 버전에 사용된 어드레스들을 판독하는 상기 또 다른 순서에 대해 변경되고, 상기 의사 랜덤 함수의 역은 상기 기본 사이클의 상기 버전에 특정한 것인, 상기 발생수단(52, 54)을 포함하고,
    어드레스들을 판독 및 기록하는 상기 또 다른 순서는 주기적으로 반복되고, 어드레스들을 판독하는 각각의 또 다른 순서는 상기 기본 사이클의 정확히 2개의 버전들의 주기 후 매번 반복되고, 어드레스들을 판독하는 상기 또 다른 순서는, 교호적으로, 어드레스들의 단조롭게 증가 또는 감소하는 순서와 판독하기 위한 어드레스들이 상기 의사 랜덤 함수의 역에 따라 변경되는 또 다른 순서인, 전송부.
  11. 데이터의 에러 방지 전송 및 수신을 위한 시스템용 수신부로서, 에러 정정 코드에 따라 상기 전송된 데이터를 수신, 디인터리빙 및 복호화하도록 배열되는, 에러 방지 데이터를 전송 및 수신하기 위한 시스템용 수신부에 있어서,
    상기 수신부는 메모리를 포함하고, 상기 수신부에서의 디인터리빙은 수신된 데이터 아이템들을 기록 순서로 상기 메모리의 위치들에 기록하고 상기 데이터 아이템들을 디인터리빙된 판독 순서로 판독하는 것을 포함하고, 디인터리빙은 기본 사이클의 연속 버전들에서 수행되고, 상기 기본 사이클의 버전에 대한 상기 데이터 아이템들은 상기 기본 사이클의 바로 선행하는 버전에 대한 판독 시 위치들이 이용가능하게 될 때 상기 위치들에 기록되고, 연속 사이클들로 상기 데이터 아이템들을 기록하는 상기 순서는, 교호적으로, 단조롭게 증가 또는 감소하는 어드레스들을 갖는 위치들의 순서와 의사 랜덤 함수에 따라 변경되는 어드레스들을 갖는 순서인 것을 특징으로 하는, 데이터의 에러 방지 전송 및 수신을 위한 시스템용 수신부.
  12. 제 8항에 있어서,
    메모리 위치들의 어드레스들은
    Xn+1= (aXn+ c) mod M 을 만족하는 선형 합동 시퀀스(linear congruential sequence)에 따라 계산되며, 상기 수식에서, n 은 어드레스들을 판독하는 순서에서 특정 데이터 아이템의 위치이고, Xn은 그 특정 데이터 아이템이 판독되는 어드레스이고, M은 선택 가능한 메모리 위치들의 수이고, a 및 c는 각각 선형 합동 시퀀스를 위한 계수 및 피가수(summand)이고, 그 사용된 계수와 피가수의 조합은 기본 사이클의 각 버전에 대해서 변경되는, 데이터의 에러 방지 전송 및 수신을 위한 시스템.
KR1019960705572A 1995-02-01 1996-01-26 데이터의에러방지전송방법,데이터의에러방지수신방법및데이터의전송을위한전송시스템 KR100411165B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
EP95200242 1995-02-01
EP95200242.6 1995-02-01
EP95200520.5 1995-03-03
EP95200520 1995-03-03
EP95200580.9 1995-03-09
EP95200580 1995-03-09
EP95200642 1995-03-16
EP95200642.7 1995-03-16

Publications (2)

Publication Number Publication Date
KR970702624A KR970702624A (ko) 1997-05-13
KR100411165B1 true KR100411165B1 (ko) 2004-04-28

Family

ID=27443064

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019960705572A KR100411165B1 (ko) 1995-02-01 1996-01-26 데이터의에러방지전송방법,데이터의에러방지수신방법및데이터의전송을위한전송시스템
KR1019960705571A KR100439284B1 (ko) 1995-02-01 1996-01-29 순열유닛을구비한회로장치및아이템군처리방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019960705571A KR100439284B1 (ko) 1995-02-01 1996-01-29 순열유닛을구비한회로장치및아이템군처리방법

Country Status (13)

Country Link
US (2) US5737252A (ko)
EP (10) EP2302805B1 (ko)
JP (2) JP3623966B2 (ko)
KR (2) KR100411165B1 (ko)
CN (1) CN1199359C (ko)
AT (1) ATE206217T1 (ko)
AU (1) AU706801B2 (ko)
BR (1) BR9603962A (ko)
DE (2) DE69621887T2 (ko)
DK (9) DK2302807T3 (ko)
HK (1) HK1013373A1 (ko)
MY (1) MY118323A (ko)
WO (2) WO1996024196A1 (ko)

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6421333B1 (en) * 1997-06-21 2002-07-16 Nortel Networks Limited Channel coding and interleaving for transmission on a multicarrier system
US6034997A (en) * 1997-08-19 2000-03-07 Stanford Telecommunications, Inc. Trellis decoding with multiple symbol noncoherent detection and interleaving to combat frequency offset
US6098186A (en) * 1998-05-29 2000-08-01 Hewlett-Packard Company Test permutator
DE19826875A1 (de) * 1998-06-17 1999-12-23 Heidenhain Gmbh Dr Johannes Numerische Steuerung mit einem räumlich getrennten Eingabegerät
JP3359291B2 (ja) * 1998-07-17 2002-12-24 株式会社ケンウッド デインターリーブ回路
US6466564B1 (en) * 1998-09-14 2002-10-15 Terayon Communications Systems, Inc. Two dimensional interleave process for CDMA transmissions of one dimensional timeslot data
JP3257984B2 (ja) 1998-10-30 2002-02-18 富士通株式会社 インタリーブ方法及びデインタリーブ方法並びにインタリーブ装置及びデインタリーブ装置並びにインタリーブ／デインタリーブシステム並びにインタリーブ／デインタリーブ装置並びにインタリーブ機能付きの送信装置，デインタリーブ機能付きの受信装置及びインタリーブ／デインタリーブ機能付きの送受信装置
FR2785741B1 (fr) 1998-11-09 2001-01-26 Canon Kk Dispositif et procede de codage et d'entrelacement pour des turbocodes series ou hybrides
US6304991B1 (en) * 1998-12-04 2001-10-16 Qualcomm Incorporated Turbo code interleaver using linear congruential sequence
US6871303B2 (en) 1998-12-04 2005-03-22 Qualcomm Incorporated Random-access multi-directional CDMA2000 turbo code interleaver
US6625234B1 (en) * 1998-12-10 2003-09-23 Nortel Networks Limited Efficient implementations of proposed turbo code interleavers for third generation code division multiple access
EP1017176B1 (en) * 1998-12-30 2011-02-16 Canon Kabushiki Kaisha Coding device and method, decoding device and method and systems using them
CN100466479C (zh) * 1999-01-11 2009-03-04 诺泰网络有限公司 用于透平编码的方法和系统
US6442728B1 (en) * 1999-01-11 2002-08-27 Nortel Networks Limited Methods and apparatus for turbo code
DE69934606T2 (de) 1999-02-26 2007-10-04 Fujitsu Ltd., Kawasaki Turbodekoder und verschachtel-/endschachtelapparat
TW424227B (en) * 1999-04-08 2001-03-01 Via Tech Inc Signal decoding device and method thereof
US6553517B1 (en) 1999-04-09 2003-04-22 Sony Corporation Interleavers and de-interleavers
RU2142310C1 (ru) * 1999-04-21 1999-12-10 Надибаидзе Тамази Георгиевич Способ определения случайного игрового показателя (варианты)
US6269132B1 (en) 1999-04-26 2001-07-31 Intellon Corporation Windowing function for maintaining orthogonality of channels in the reception of OFDM symbols
KR100457895B1 (ko) * 1999-05-10 2004-11-18 가부시키가이샤 엔.티.티.도코모 다중화 방법과 다중화 장치 및 데이터 신호 송신 방법과데이터 신호 송신 장치
JP3236273B2 (ja) * 1999-05-17 2001-12-10 三菱電機株式会社 マルチキャリア伝送システムおよびマルチキャリア変調方法
KR100526512B1 (ko) * 1999-05-20 2005-11-08 삼성전자주식회사 이동 통신시스템의 직렬 쇄상 컨볼루션 부호화를 위한 인터리빙장치 및 방법
US6278685B1 (en) 1999-08-19 2001-08-21 Intellon Corporation Robust transmission mode
WO2001026235A1 (fr) 1999-10-07 2001-04-12 Matsushita Electric Industrial Co., Ltd. Dispositif et procede de generation d'adresses d'entrelacement
US6397368B1 (en) 1999-12-06 2002-05-28 Intellon Corporation Forward error correction with channel adaptation
WO2001069826A1 (fr) * 2000-03-17 2001-09-20 Matsushita Electric Industrial Co., Ltd. Appareil de communication par radio et procede de communication par radio
JP2001285077A (ja) * 2000-03-31 2001-10-12 Mitsubishi Electric Corp 通信装置および通信方法
CA2303630A1 (en) * 2000-03-31 2001-09-30 Catena Technologies Canada, Inc. A system and method for forward error correction
US6781998B1 (en) 2000-04-07 2004-08-24 Telefonaktiebolaget Lm Ericsson (Publ) Random reordering system/method for use in ATM switching apparatus
US6944120B2 (en) * 2000-04-12 2005-09-13 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Method and system for tiered digital television terrestrial broadcasting services using multi-bit-stream frequency interleaved OFDM
US6289000B1 (en) 2000-05-19 2001-09-11 Intellon Corporation Frame control encoder/decoder for robust OFDM frame transmissions
JP4409048B2 (ja) * 2000-05-22 2010-02-03 三菱電機株式会社 通信装置および通信方法
US6456208B1 (en) * 2000-06-30 2002-09-24 Marvell International, Ltd. Technique to construct 32/33 and other RLL codes
US7298691B1 (en) 2000-08-04 2007-11-20 Intellon Corporation Method and protocol to adapt each unique connection in a multi-node network to a maximum data rate
US6987770B1 (en) 2000-08-04 2006-01-17 Intellon Corporation Frame forwarding in an adaptive network
US7469297B1 (en) 2000-08-04 2008-12-23 Intellon Corporation Mechanism for using a quasi-addressed response to bind to a message requesting the response
US6907044B1 (en) 2000-08-04 2005-06-14 Intellon Corporation Method and protocol to support contention-free intervals and QoS in a CSMA network
US7352770B1 (en) 2000-08-04 2008-04-01 Intellon Corporation Media access control protocol with priority and contention-free intervals
US6909723B1 (en) 2000-08-04 2005-06-21 Intellon Corporation Segment bursting with priority pre-emption and reduced latency
CA2421956C (en) * 2000-09-13 2007-01-09 Interdigital Technology Corporation Third generation fdd modem interleaver
GB2369274A (en) * 2000-11-17 2002-05-22 Ubinetics Ltd Interleaving by data permutation without a matrix
US6760739B2 (en) * 2001-03-01 2004-07-06 Corrent Corporation Pipelined digital randomizer based on permutation and substitution using data sampling with variable frequency and non-coherent clock sources
WO2002071981A1 (en) * 2001-03-09 2002-09-19 Mobilian Corporation Wireless receiver with anti-jamming
US7170849B1 (en) * 2001-03-19 2007-01-30 Cisco Systems Wireless Networking (Australia) Pty Limited Interleaver, deinterleaver, interleaving method, and deinterleaving method for OFDM data
US6901550B2 (en) 2001-10-17 2005-05-31 Actelis Networks Inc. Two-dimensional interleaving in a modem pool environment
US6907028B2 (en) * 2002-02-14 2005-06-14 Nokia Corporation Clock-based time slicing
US7130313B2 (en) * 2002-02-14 2006-10-31 Nokia Corporation Time-slice signaling for broadband digital broadcasting
US20030162543A1 (en) * 2002-02-28 2003-08-28 Nokia Corporation System and method for interrupt-free hand-over in a mobile terminal
US7844214B2 (en) * 2002-03-02 2010-11-30 Nokia Corporation System and method for broadband digital broadcasting
US8149703B2 (en) 2002-06-26 2012-04-03 Qualcomm Atheros, Inc. Powerline network bridging congestion control
US7120847B2 (en) 2002-06-26 2006-10-10 Intellon Corporation Powerline network flood control restriction
US7826466B2 (en) 2002-06-26 2010-11-02 Atheros Communications, Inc. Communication buffer scheme optimized for VoIP, QoS and data networking over a power line
DK1529389T3 (en) * 2002-08-13 2016-05-30 Nokia Technologies Oy Symbol Interleaving
US7058034B2 (en) 2002-09-09 2006-06-06 Nokia Corporation Phase shifted time slice transmission to improve handover
US20040057400A1 (en) * 2002-09-24 2004-03-25 Nokia Corporation Anti-synchronous radio channel slicing for smoother handover and continuous service reception
EP1554848A4 (en) 2002-10-21 2010-03-03 Intellon Corp CONSTRUCTIVE ACCESS INTERVALS IN A CSMA NETWORK
US7440392B2 (en) * 2003-02-19 2008-10-21 Advanced Micro Devices, Inc. Wireless receiver deinterleaver having partitioned memory
EP1463255A1 (en) * 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system
GB2454196B (en) * 2007-10-30 2012-10-10 Sony Corp Data processsing apparatus and method
US8885761B2 (en) 2003-03-25 2014-11-11 Sony Corporation Data processing apparatus and method
GB2454193B (en) * 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
US8179954B2 (en) 2007-10-30 2012-05-15 Sony Corporation Odd interleaving only of an odd-even interleaver when half or less data subcarriers are active in a digital video broadcasting (DVB) standard
JP4077355B2 (ja) * 2003-04-16 2008-04-16 三菱電機株式会社 通信装置および通信方法
US20050009523A1 (en) * 2003-07-07 2005-01-13 Nokia Corporation Protocol using forward error correction to improve handover
US7281187B2 (en) 2003-11-20 2007-10-09 Intellon Corporation Using error checking bits to communicated an address or other bits
US8090857B2 (en) 2003-11-24 2012-01-03 Qualcomm Atheros, Inc. Medium access control layer that encapsulates data from a plurality of received data units into a plurality of independently transmittable blocks
US7660327B2 (en) 2004-02-03 2010-02-09 Atheros Communications, Inc. Temporary priority promotion for network communications in which access to a shared medium depends on a priority level
US7343530B2 (en) * 2004-02-10 2008-03-11 Samsung Electronics Co., Ltd. Turbo decoder and turbo interleaver
US7715425B2 (en) 2004-02-26 2010-05-11 Atheros Communications, Inc. Channel adaptation synchronized to periodically varying channel
US7660583B2 (en) * 2004-03-19 2010-02-09 Nokia Corporation Advanced handover in phased-shifted and time-sliced networks
US7835264B2 (en) * 2004-12-29 2010-11-16 Mitsubishi Denki Kabushiki Kaisha Interleaver, deinterleaver, communication device, and method for interleaving and deinterleaving
US7636370B2 (en) 2005-03-03 2009-12-22 Intellon Corporation Reserving time periods for communication on power line networks
JP4595650B2 (ja) * 2005-04-25 2010-12-08 ソニー株式会社 復号装置および復号方法
US8175190B2 (en) 2005-07-27 2012-05-08 Qualcomm Atheros, Inc. Managing spectra of modulated signals in a communication network
US7822059B2 (en) 2005-07-27 2010-10-26 Atheros Communications, Inc. Managing contention-free time allocations in a network
US7983350B1 (en) * 2005-10-25 2011-07-19 Altera Corporation Downlink subchannelization module
US8750254B2 (en) 2006-12-21 2014-06-10 Palo Alto Research Center Incorporated Dynamic frame scheduling based on permutations of sub-channel identifiers
WO2008087351A2 (fr) * 2006-12-29 2008-07-24 France Telecom Procede d'entrelacement temporel dynamique et dispositif associe
EP2159966A1 (en) 2007-05-10 2010-03-03 Intellon Corporation Managing distributed access to a shared medium
US8296627B2 (en) * 2007-07-20 2012-10-23 Electronics And Telecommunications Research Institute Address generation apparatus and method of data interleaver/deinterleaver
JP2009033622A (ja) * 2007-07-30 2009-02-12 Kyocera Corp Ｏｆｄｍ送信装置及びｏｆｄｍ受信装置並びにインターリーブ方法
JP2009033623A (ja) * 2007-07-30 2009-02-12 Kyocera Corp Ｏｆｄｍ送信装置及びｏｆｄｍ受信装置並びにインターリーブ方法
ES2562031T3 (es) 2007-10-30 2016-03-02 Sony Corporation Aparato y método de procesamiento de datos
GB2454318B (en) * 2007-10-30 2012-10-17 Sony Corp Data processing apparatus and method
EP2063538A1 (en) * 2007-11-20 2009-05-27 Panasonic Corporation Block interleaving of variable-bit-rate data streams
US8200733B1 (en) * 2008-04-15 2012-06-12 Freescale Semiconductor, Inc. Device having interleaving capabilities and a method for applying an interleaving function
GB2460459B (en) * 2008-05-30 2012-07-11 Sony Corp Data processing apparatus and method
US8693570B2 (en) * 2008-10-31 2014-04-08 Industrial Technology Research Institute Communication methods and systems having data permutation
US8331482B2 (en) * 2008-12-22 2012-12-11 Industrial Technology Research Institute System and method for subcarrier allocation and permutation
JP5254820B2 (ja) * 2009-01-20 2013-08-07 株式会社日立国際電気 通信装置、通信システム及び通信方法
EP2559201B1 (en) 2010-04-12 2020-06-24 Qualcomm Incorporated Delayed acknowledgements for low-overhead communication in a network
US8666068B2 (en) * 2011-10-20 2014-03-04 Sandisk Technologies Inc. Method for scrambling shaped data
US8891605B2 (en) 2013-03-13 2014-11-18 Qualcomm Incorporated Variable line cycle adaptation for powerline communications
RU2536384C2 (ru) * 2013-04-12 2014-12-20 Открытое акционерное общество "Головное системное конструкторское бюро Концерна ПВО "Алмаз-Антей" имени академика А.А. Расплетина" (ОАО "ГСКБ "Алмаз-Антей") Способ для приема информации по двум параллельным каналам
KR101491650B1 (ko) * 2013-06-21 2015-02-11 (주)에프씨아이 직교 주파수 분할 다중 통신에서의 송수신 장치
RU2617993C1 (ru) 2013-08-14 2017-05-02 ЭлДжи ЭЛЕКТРОНИКС ИНК. Устройство для передачи широковещательных сигналов, устройство для приема широковещательных сигналов, способ для передачи широковещательных сигналов и способ для приема широковещательных сигналов
EP3033879B1 (en) * 2013-08-14 2019-05-15 LG Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
CA2935256A1 (en) 2014-02-21 2015-08-27 Huawei Technologies Co., Ltd. Rate matching method and apparatus for polar code
KR101565582B1 (ko) * 2014-08-12 2015-11-04 (주)에프씨아이 직교 주파수 분할 다중 통신에서의 전력 절감 장치
CA2971769C (en) 2014-12-22 2021-07-06 Huawei Technologies Co., Ltd. Polar code encoding method and encoding apparatus
US9959247B1 (en) 2017-02-17 2018-05-01 Google Llc Permuting in a matrix-vector processor
CN108574493B (zh) * 2017-03-10 2021-12-24 华为技术有限公司 数据处理的方法和装置
CN110224722B (zh) * 2019-07-11 2024-04-12 南京永为科技有限公司 一种plc通信阻断设备及方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394642A (en) * 1981-09-21 1983-07-19 Sperry Corporation Apparatus for interleaving and de-interleaving data
US4667301A (en) * 1983-06-13 1987-05-19 Control Data Corporation Generator for pseudo-random numbers
US4559625A (en) * 1983-07-28 1985-12-17 Cyclotomics, Inc. Interleavers for digital communications
US4547887A (en) * 1983-11-30 1985-10-15 The United States Of America As Represented By The Secretary Of The Army Pseudo-random convolutional interleaving
FR2592258B1 (fr) * 1985-12-23 1991-05-03 Thomson Csf Procede et dispositif de transmission radioelectrique d'informations codees, resistant au brouillage
DE3888421T2 (de) * 1987-07-31 1994-08-04 Advantest Corp Gerät zur Erzeugung eines Pseudo-Zufallsmusters.
US5111389A (en) * 1987-10-29 1992-05-05 International Business Machines Corporation Aperiodic mapping system using power-of-two stride access to interleaved devices
US5133061A (en) * 1987-10-29 1992-07-21 International Business Machines Corporation Mechanism for improving the randomization of cache accesses utilizing abit-matrix multiplication permutation of cache addresses
US4881241A (en) * 1988-02-24 1989-11-14 Centre National D'etudes Des Telecommunications Method and installation for digital communication, particularly between and toward moving vehicles
JP2829963B2 (ja) * 1988-05-16 1998-12-02 ソニー株式会社 ディジタルデータ記録／再生装置
JPH0210574A (ja) * 1988-06-28 1990-01-16 Matsushita Electric Ind Co Ltd 復調回路
FR2639781B1 (fr) * 1988-11-25 1991-01-04 Alcatel Thomson Faisceaux Procede d'entrelacement pour dispositif de transmission numerique
GB8914880D0 (en) * 1989-06-29 1989-08-23 Indep Broadcasting Authority Video scrambling in the frequency domain
FR2650462B1 (fr) 1989-07-27 1991-11-15 Sgs Thomson Microelectronics Dispositif de conversion d'un balayage ligne en un balayage en dents de scie verticales par bandes
US5392299A (en) * 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
EP0578313B1 (fr) * 1992-07-08 1998-12-02 Laboratoires D'electronique Philips S.A.S. Codage enchaíné, pour la transmission OFDM
KR0139192B1 (ko) * 1992-09-15 1998-07-01 윤종용 디지탈전송데이타의 디인터리빙방법 및 장치
US5297207A (en) * 1993-05-24 1994-03-22 Degele Steven T Machine generation of cryptographic keys by non-linear processes similar to processes normally associated with encryption of data
US5463641A (en) * 1993-07-16 1995-10-31 At&T Ipm Corp. Tailored error protection
US5483541A (en) * 1993-09-13 1996-01-09 Trw Inc. Permuted interleaver
US5442646A (en) * 1994-02-01 1995-08-15 The Mitre Corporation Subcarrier communication system
JP3139909B2 (ja) * 1994-03-15 2001-03-05 株式会社東芝 階層的直交周波数多重伝送方式および送受信装置
JP2864988B2 (ja) * 1994-06-21 1999-03-08 日本電気株式会社 軟判定信号出力形受信機
US5627935A (en) * 1994-11-11 1997-05-06 Samsung Electronics Co., Ltd. Error-correction-code coding & decoding procedures for the recording & reproduction of digital video data

Also Published As

Publication number Publication date
DE69621887T2 (de) 2003-03-13
KR970702624A (ko) 1997-05-13
EP2302807A3 (en) 2011-05-18
DE69621887D1 (de) 2002-07-25
EP0760182B1 (en) 2002-06-19
EP2302810A2 (en) 2011-03-30
AU706801B2 (en) 1999-06-24
EP2302805A3 (en) 2011-05-18
EP2302804B1 (en) 2013-06-05
EP2302807B1 (en) 2013-06-05
EP0754320A1 (en) 1997-01-22
JP3773263B2 (ja) 2006-05-10
DK2302810T3 (da) 2013-07-22
DK0760182T3 (da) 2002-10-14
DK2302804T3 (da) 2013-07-29
ATE206217T1 (de) 2001-10-15
EP2302810B1 (en) 2013-06-05
KR100439284B1 (ko) 2004-09-07
EP2276178B1 (en) 2013-06-05
EP2302806B1 (en) 2013-06-05
US5799033A (en) 1998-08-25
WO1996024098A2 (en) 1996-08-08
MY118323A (en) 2004-10-30
EP2302809A3 (en) 2011-05-18
EP2302804A2 (en) 2011-03-30
EP2302808B1 (en) 2013-06-05
JPH09511606A (ja) 1997-11-18
EP2302809A2 (en) 2011-03-30
DK2302807T3 (da) 2013-07-29
EP2302810A3 (en) 2011-05-18
US5737252A (en) 1998-04-07
AU4398696A (en) 1996-08-21
DK2302809T3 (da) 2013-07-22
EP2302805B1 (en) 2012-08-22
DK2302805T3 (da) 2012-10-15
WO1996024098A3 (en) 1996-09-26
EP2302808A3 (en) 2011-05-18
KR970702520A (ko) 1997-05-13
DK2276178T3 (da) 2013-07-22
DK2302806T3 (da) 2013-06-17
EP0760182A1 (en) 1997-03-05
JPH09511377A (ja) 1997-11-11
EP2302807A2 (en) 2011-03-30
CN1147883A (zh) 1997-04-16
DK2302808T3 (da) 2013-07-29
EP2302805A2 (en) 2011-03-30
DE69615475D1 (de) 2001-10-31
EP2302806A3 (en) 2011-05-18
BR9603962A (pt) 1997-10-07
EP2302809B1 (en) 2013-06-05
EP2276178A1 (en) 2011-01-19
EP0754320B1 (en) 2001-09-26
DE69615475T2 (de) 2002-04-04
EP2302808A2 (en) 2011-03-30
EP2302804A3 (en) 2011-05-18
HK1013373A1 (en) 1999-08-20
WO1996024196A1 (en) 1996-08-08
CN1199359C (zh) 2005-04-27
JP3623966B2 (ja) 2005-02-23
EP2302806A2 (en) 2011-03-30

Similar Documents

Publication Publication Date Title
KR100411165B1 (ko) 데이터의에러방지전송방법,데이터의에러방지수신방법및데이터의전송을위한전송시스템
CN106603457B (zh) 基于ofdm的宽带电力线载波通信物理层信号处理方法
US5341396A (en) Multi-rate spread system
JP4669026B2 (ja) 直交周波数分割多重通信方式によるデジタル信号の送信
JP3415693B2 (ja) インターリーブプロセス
JP4955049B2 (ja) ターボ符号化のためのブロック・インターリーブ
RU2000104115A (ru) Система и способ связи с ортогональным блочным кодированием
TW200935836A (en) Data processing apparatus, methods of mapping input data symbols and transmitting data using OFDM, and a transmitter using the same
JP3358195B2 (ja) データエレメントのインタリーブ／デインタリーブ
EP1635473B1 (en) Data transmission with interleaving through in-place addressing of RAM memory
US6563436B2 (en) Kerdock coding and decoding system for map data

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141125

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 13

EXPY Expiration of term