KR100439284B1 - 순열유닛을구비한회로장치및아이템군처리방법 - Google Patents

Abstract

본 발명의 회로 장치는 한 세트의 수로 이루어진 의사 랜덤 순열을 계산한다. 이는 상기 회로 장치에 의해 계산 가능한 순열이 일부 기본적인 의사 랜덤 순열의 합성과 계산되는 순열의 역순열(합성은 수를 순열 배치적으로 반복되게 재순서를 매기는 것과 대응되며, 순열의 역은 순열 배치를 원래대로 복원하는 순열임)을 포함하고 있어야 한다. 상기 기본적인 의사 랜덤 순열, 이 순열들의 합성 및 역순열은 모두 동일한 발생기에 의해 계산되는데, 이때 이 발생기의 동작은 정수계수(f_i)의 세트를 지정함으로써 적절한 순열을 계산하도록 명령을 받는다. 상기 발생기는 I와 대응되는 수(n=0,...m-1)의 순열(σ(n))을 계산하며, 여기서 α는 2이상인 기수(s(α))를 가지고 모든 소인수 m에 의해 그리고 m이 4에 의해 나누어질 수 있으면, 4에 의해 나누어질 수 있는 정수이다. 모든 순열에 대해 동일한 α가 사용되면 모든 순열 및 생성된 순열의 역은 동일한 발생기에 의해 동일한 방법으로 계산될 수 있다. 제 1 순서로 기억 매체 내의 아이템 군을 저장함으로써 그리고 제 2 순서로 상기 기억 매체로부터 상기 아이템을 검색함으로써, 의사 랜덤하게 상기 군을 순열 배치하고 이전의 군이 기억 매체로부터 전부 검색되기 전에 상기 기억 매체 내의 아이템 군을 저장하는 것을 시작할 수 있는데, 이때 상기 제 1 및 제 2 순서는 이러한 종류인 상이한 순열과 대응된다.

Description

순열 유닛을 구비한 회로 장치 및 아이템 군 처리 방법

의사 랜덤 순열들은 여러 목적들을 가지고 있다. 이들 의사 랜덤 순열들은, 오류방지 프로세스가 계통적 오류들(systematic errors)에 보다 강해지도록 하기 위해서, 오류 정정 코드로부터의 심벌들이 처리된 순서를 바꾸는데 오류 정정 코드와 조합하여 인터리빙(interleaving) 목적들로 사용될 수 있다. 또한 의사 랜덤 순열들은 예컨대 테스트 신호들을 발생하는 랜덤 발생기(random generator)들에 사용될 수도 있다.

흔히, 동일한 기본적인 의사 랜덤 순열 또는 순열들의 상이한 합성들(composition)인, 여러 상이한 의사 랜덤 순열들을 연속적으로 발생하는 것이 바람직하다.

예컨대, 한 세트의 아이템들을 순열 배치하고자 하는 경우에는, 이들 아이템들을 기억 매체에 기억 위치들의 어느 한 순서로 기록하고, 기억 위치들의 다른 순서로 이들을 기록 매체로부터 검색할 수 있다. 연속적인 세트들의 아이템들이 순열 배치되어야 할 때 저장 공간을 줄이기 위해서는, 이전의 세트가 전부 판독되기 전에, 그 이전의 세트의 아이템들을 검색함으로써 기억 매체가 비워지게 되는 순서로 기억 위치들에 매번 어느 한 세트의 아이템들을 저장하면 된다. 각 세트가 동일한 의사 랜덤 순열에 의해서 순열 배치되어야 할 때에, 그 저장 방식은 각각의 연속 세트를 저장하기 위한 기억 위치들의 순서는 이전의 세트의 기억 위치들의 순서에 적용된 의사 랜덤 순열의 합성이어야만 함을 의미한다.

그 회로 장치는 이들 연속적인 의사 랜덤 순열들을 생성하여야 한다. 그러나, 필요한 모든 의사 랜덤 순열들을 생성하는 데에는 매우 복잡하고 시간을 소비하는 연산을 필요로 할 수 있다 생성이 매우 간단한 기본적인 의사 랜덤 순열을 사용할 때에도, 이러한 기본적인 의사 랜덤 순열들의 합성들을 생성할 필요가 있다는 것은, 상이한 의사 랜덤 순열들의 합성이 복잡성에 있어서 크게 다르고 계산 시간 및/또는 필요한 하드웨어 때문에 매우 많은 비용이 든다는 것을 의미한다.

본 발명은 한 세트의 "m" 개의 수들의 연속적인 의사 랜덤 순열들(pseudo random permutations)을 생성하는 회로 장치에 관한 것이다.

도 1은 순열 유닛을 나타낸 도면.

도 2는 전송시스템을 나타낸 도면.

도 3은 주소 발생기를 나타낸 도면.

도 4는 모듈로 가산기를 나타낸 도면.

특히, 본 발명의 목적은 동일한 기본적인 의사 랜덤 순열 또는 순열들의 합성인 의사 랜덤 순열을 발생할 수 있는 회로 장치를 제공하는데 있으며, 이때 그 회로 장치는 동일한 일련의 계산 단계들을 실행하는데 사용되는 동일한 계산 회로들로 이들 의사 랜덤 순열들의 각각을 발생할 수 있으며, 필요한 계산 회로들은 구성이 간단하다.

본 발명의 다른 목적은 아이템 처리 방법을 제공하는데 있으며, 이때 아이템이 처리되는 순서는 아이템들을 수신하는 의사 랜덤 순열의 순서이고, 이 의사 랜덤 순열은 기억 매체로부터의 아이템들의 저장 및 검색에 의해 달성되며, 필요한기억 매체의 양은 줄어든다.

본 발명에 따른 회로 장치는, 제어 신호들을 발생하는 제어 수단으로서, 각각의 제어 신호가 "s+1"개의 정수 계수들 "f_i"(i=0..s이고, "s"는 1보다 큰 자연수임)의 각각의 세트를 지정하는 제어 수단; 및 각각 제어 신호들 중 각각의 제어 신호의 제어 하에 있는 반복 사이클들에서 동작하는 계산 수단으로서, 다음의 식에 대응하는 연속적인 순열들의 각각의 순열을 그 반복 사이클에서 계산하는 계산 수단을 구비하는 것을 특징으로 한다.

f_i는 복수의 제어 신호 중 각각의 제어 신호에 의해 지정된 세트로부터의 정수 계수들이고, α는 모든 사이클들에 공통이고, α는 m의 모든 소인수(prime factor)에 의해 나누어질 수 있고, α는 m에 대해 "s"와 동일한 기수(potency)(s(α))를 가지고 있다.

m에 대한 수 α의 기수 s(α)는 가장 작은 자연수(s)이고, 이에 대해,

α³= 0 mod m

즉, α의 s^th제곱은 m으로 나눌 수 있다.

본 발명은 본 발명에 따라 발생된 순열들 σ(n)이 그룹, 즉 수학적인 의미의 단어 "그룹"을 형성한다는 사실에 기초한다. 이는 특정의 기본적인 의사 랜덤 순열들이 각각 정수 계수들(f_i)을 지정해 줌으로써 이 방법으로 계산될 수 있으면, 이들기본적인 의사 랜덤 순열들의 모든 합성들과 그 역 순열(inverse permutation)까지도 단지 정수 계수(f_i)의 상이한 세트를 지정함으로써 그러한 방법으로 계산될 수 있다.

본 발명은 매번 또 다른 세트의 정수 계수(f_i)의 지정에 대한 제어 하에서, 주어진 공식에 따라 순열을 계산하고 그리고 다른 순열을 계산하는데 다시 사용되는 계산 수단을 제공함으로써 그 사실을 이용한다. 따라서, 일련의 순열, 이들의 합성들 및 순열의 역들이 동일한 계산 수단에 의해 연속적으로 계산될 수 있다.

본 발명에 따른 회로 장치의 일실시예에서, 복수의 제어 신호들 중 적어도 하나의 제어 신호는 한 세트의 s+1 개의 정수 계수들을 지정하며, 이에 따라 결과적인 순열은 복수의 연속적인 순열들로부터 적어도 2개 이상의 순열들의 합성과 대응된다.

본 발명에 따른 회로 장치의 일실시예에서, 기수(s)는 2 이다. 이 방법으로 여전히 바람직하게 의사 랜덤 순열을 생성하면서 계산 수단의 복잡성은 최소화될 수 있다. 그러나, 보다 높은 기수들, 예컨대 3 또는 그 이상(4, 5 등)이 바람직할 수 있는데, 이는 보다 양호한 랜덤 특성들에 관한 고려를 하였기 때문이다.

본 발명의 회로 장치의 일실시예에서, 정수 계수들의 복수의 세트들 중 적어도 한 세트에서 f₀를 제외한 모든 f_i는 서로 동일하고, 그리고 m과 1의 최대공분모(largest common denominator)를 가지고 있다. 이는 선택이 특히 용이한 기본 순열을 제공한다(f₀는 임의 값임). 이러한 방법으로 발생된 순열의순열(σ(σ(n)),σ(σ(σ(n))) 등)과의 합성 또는 그 순열과 대응되는 보다 많은 순열들을 얻을 수 있다. 일반적으로 이러한 방법으로 얻어진 순열들은 그러한 간단한 세트의 계수들(f_i)에 의해 지정되지 않게 된다. 그러므로, 동일하지 않은 계수들(f_i)에 의해서 지정된 다른 순열들이 적어도 하나의 세트의 순열들과 함께 사용되게 된다.

본 발명에 따른 회로 장치의 일실시예에서, 계산 수단은 중간 변수(intermediate variable)(u⁽ⁱ⁾)(i=0..s)로부터 연속적인 단계들(n=0..m-1)에서 각 사이클에서 연속적인 순열 배치된 수들(permuted numbers)을 계산하기 위해 배열되어 있는데, 중간 변수(u⁽⁰⁾)는 각 사이클의 시작에서 그 단계들 중 초기 단계에서 f₀로 초기화되고, 중간 변수들(u⁽ⁱ⁾; i=0..p-1)은 그 단계들 중 초기 단계에서 u⁽ⁱ⁾=f_iα^i-1로 초기화되며, u^(s)를 제외한 중간 변수들(u⁽ⁱ⁾)중 각 변수의 값은 단계들중 초기 단계를 제외한 각각의 연속 단계에서 이전의 단계에서의 복수의 중간 변수들의 각각의 모듈로 합(u⁽ⁱ⁾+u^(i+I)mod m)에 의해 대체되고, 연속 단계들(n=0..m-1)에서 중간변수(u⁽⁰⁾)의 값은 순열 배치된 수들(σ(n))로서 사용된다. 이러한 방법에서, 순열은 연속적인 순열 배치된 값들(σ(n))의 계산을 위해 곱셈들을 필요로 하지 않고 계산된다. 곱셈을 수행하는 회로들이 복잡하거나 느리지 않으므로, 순열의계산은 보다 간단해지고 빨라진다.

본 발명에 따른 회로 장치의 다른 실시예는 5 개 순환 유닛들(recursion units)의 종속 접속을 구비하고, 각각의 순환 회로는 각각의 메모리 소자 및 각각의 모듈로 가산기(modulo adder)를 구비하고 있으며, 종속 접속의 앞단 순환 유닛의 각각의 모듈로 가산기는 이 앞단 순환 유닛의 각각의 메모리 소자 및 다른 메모리 소자에 접속되어 있는 제 1 피가수(summand) 입력을 가지며, 앞단 순환 유닛을 제외한 각각의 특정 순환 유닛의 각각의 모듈로 가산기는 특정 순환 유닛의 메모리 소자에 접속된 제 1 피가수 입력 및 종속 접속의 그 특정 순환 유닛에 앞서는 순환 유닛의 메모리 소자에 접속된 제 2 피가수 입력을 가지며, 각각의 순환 유닛 내의 각각의 모듈로 가산기의 합 출력(sum output)은 그 순환 유닛의 각각의 메모리 소자의 입력에 접속되어 있고, 그 계산 수단은 각 사이클의 초기에서 그 종속접속의 최종 순환 유닛 내의 메모리 유닛의 내용을 f₀로, 그리고 종속 접속의 그 최종 순환 유닛들을 연속적으로 앞서는 순환 유닛들 내의 메모리 유닛의 내용을 f_iα^i-1(단, i=1..s-1)로 각각 초기화할 수 있도록 배열되어 있으며, 그 다른 메모리 소자는 f_sα^s-1로 초기화되고, 각각의 순환 유닛의 각각의 메모리 소자는 각각의 모듈로 가산기의 출력을 로eld하며, 최종 순환 유닛의 메모리 유닛은 연속 단계에서 난수(random number)(σ(n))를 출력한다.

본 발명은 한 순서로 메모리 내로 한 세트의 데이타 아이템들을 기록한 다음에, 다른 순서로 이 메모리로부터 데이타 아이템들을 판독함으로써 한 세트의 데이타 아이템들의 의사 랜덤 순열에 특히 유용하다. 여러 가지 세트가 이러한 방법으로 순열 배치되어야 할 때에는, 한 세트로부터의 데이타 아이템이 한 세트가 판독됨에 따라 메모리 내에서 새로운 세트의 데이타 아이템들로 대체된다. o 경우에 기본 순열의 합성을 생성함으로써 매번 메모리의 주소를 발생할 필요가 있다. 그 계산 수단은 이러한 목적에 매우 적합하다. 그러므로, 본 발명에 따른 회로 장치의 일실시예에서는, 메모리 유닛, 이 메모리 유닛 내의 각각의 위치인 주소와 대응되는 "m"개의 수의 세트로부터의 수인 메모리 유닛; 각각의 특정 사이클에서 그 메모리에 데이타 아이템의 각각의 세트를 기록하고, 특정 사이클 후의 사이클 중 다음 클럭 사이클에서 메모리로부터 데이타 아이템의 각각의 세트를 판독하는 판독/기록유닛으로서, 데이타 아이템의 각각의 세트가 특정 사이클 동안에 생성된 순열과 대응되는 주소의 순서로 기록되고 다음 사이클 동안에 생성된 순열과 대응되는 주소의 순서로 판독되는 판독/기록 유닛을 구비하고 있다.

본 발명에 따른 회로 장치의 실시예에서, 정수 계수(f_i)의 복수 세트는 특정 사이클 동안에 계산된 순열의 역과 다음의 사이클 동안에 계산된 순열과의 합성이 특정 사이클과는 무관한 공통 순열과 동일하도록 선택되어진다. 이 방법으로 각 세트 내의 데이타 아이템이 동일한 의사 랜덤 순열에 의해 순열 배치된다.

데이타 아이템의 의사 랜덤 순열은 오류 방지 코드와 함께 사용되면 특히 유용하다. 이로 인해, 데이타 아이템은 오류에 강하게 전송 및 저장된 후, 수신 및검색될 수 있다.

본 발명은 또한 m개의 아이템 군을 처리하는 방법을 제공하는데, 이 아이템 군 처리 방법은 아이템 군을 수신하는 단계로서 이 아이템 군내의 각각의 아이템은 아이템 군내의 제 1 랭크(rank) 번호에 연계되어 수신되는 단계; 특정 아이템의 제 1 랭크 번호의 제 1 함수에 따라 기억 매체 내의 각각의 위치를 각각의 특정 아이템에 할당하는 단계; 각각의 특정 아이템을 기억 매체의 할당된 위치에 저장하는 단계; 기억 위치의 제 2 함수에 따라 각각의 기억 위치에 제 1 랭크 번호를 할당하는 단계; 기억 매체로부터 아이템을 검색하는 단계; 특정의 기억 위치의 제 2 랭크 번호에 따라 특정 기억 위치로부터 검색된 특정 아이템을 처리하는 단계를 포함하고 있고, 제 1 함수와 제 2 함수는 다음의 식에 따라 각각 계산된다:

단, n1은 랭크 번호이고, n2는 기억 위치의 순서로서 기억 위치의 위치번호이며, f_i와 g_i(단, i=0..s)는 각각의 세트로부터의 정수 계수이며, 각각 s+1 개의 정수이고, α는 m에 대해서 "s"와 동일한 기수를 가지고 있다. 이 방법에 따라, 아이템의 순서는 기억 매체의 사용에 의해 순열 배치되며, 아이템은 기억 매체 내의 위치에 따라 처리된다. 다른 순열, 이들의 합성 및 그들의 역은 동일한 α에 대한 식을 만족하는 두 개의 상이한 순열에 따라 저장 및 검색을 각각 행함으로써 쉽게 실현될 수 있다. 아이템은 예컨대 데이타 아이템일 수 있지만, 계통적인 제조 효과를 제거하고자 할 때에는 이들은 제조 중인 생산품과 같은 기타의 물리적인 아이템일 수도 있다. 예컨대, 어느 한 소스로부터 제품이 이용 가능한 조립 장소의 제품과 계통적으로 조합되는 것을 방지하고자 할 것이다.

이하에서는 도면을 참조하여 본 발명 및 그 이점을 상세히 설명한다.

도 1에는 본 발명에 따른 회로 장치를 위한 순열 유닛이 도시되어 있다. 이 순열 유닛은 입력(1)과 출력(2)을 구비하고 있고, 이들은 판독/기록 수단(3)에 접속되어 있다. 이 판독/기록 수단(3)은 메모리(5)에 접속되어 있다. 또한, 순열 유닛은 메모리(5)의 주소 입력에 접속된 주소 발생기(7)를 구비하고 있다.

순열 유닛은 클럭(도시하지 않음)의 제어 하에서 동작한다. 각각의 클럭 사이클에서 판독/기록 수단(3)은 메모리(5)로부터, 즉 주소 발생기(7)에 의해 관련 사이클 동안 발생된 주소를 가지고 있는 위치로부터, 데이타 아이템을 판독한다. 다음에, 판독/기록 수단(3)은 이 위치에서 사이클 동안 입력(1)에 수신된 데이타 아이템을 기록한다.

연속적인 클럭 사이클 동안에 이 동작은 메모리(5)의 다른 주소에 대해서 반복된다. 이와 같이, 각각의 데이타 아이템은 메모리(5)의 각 위치로부터 연속적으로 판독되어 출력(2)에 인가된다. 이들 데이타 아이템은 출력(2)에서 데이타 아이템 블럭을 함께 구성한다. 또한, 입력에 수신된 블록의 각 데이타 아이템이 메모리의 각 위치에 기록된다.

이 동작은 연속적인 블록에 대해 반복되며, 주소 발생기(7)는 메모리의 모든 주소를 발생한다. 이와 같이, 각각의 블록은 메모리에 연속적으로 기록되고 다시 판독된다. 주소 발생기는 내부적으로 설정된 순서로 각 블록의 주소를 발생한다. 결과적으로, 각 블록의 데이타 아이템은 이들이 기록된 순서를 일탈하는 순서로 판독된다.

순열 유닛은 오류 검출 코드를 이용하는 전송 시스템에서 예컨대 인터리버 또는 디인터리버로서 사용된다.

도 2에는 그러한 전송 시스템이 도시되어 있다. 이 전송 시스템은 엔코더(10), 인터리버(12), 변조기(14), 전송 채널, 복조기(16), 디인터리버(18) 및 디코더(20)의 종속 접속으로 구성되어 있다.

동작시, 엔코더(10)의 입력에 데이타가 입력된다. 이 엔코더는 오류 정정 코드로 이들 데이타를 부호화한다. 이를 위해, 기존의 오류 정정 코드, 예컨대 컨볼루션 코드 또는 터보 코드가 사용될 수 있다. 부호화된 데이타는 여러 블록으로 분할되는데, 이때 각각의 블록은 연속적인 논리 심벌을 포함하고 있다.

디코더(20)는 엔코더와 대응되며, 엔코더(10)로부터 디코더(20)로의 전송 중에 발생된 심벌 오류를 정정한다. 오류 정정 코드는 연속적인 논리 심벌에 걸쳐서분포되어 발생된 심벌 오류가 적절히 정정될 수 있도록 하는 코드이다 버스트 오류, 즉 다수의 연속적인 논리 심벌이 정정되지 않은 오류는 좀처럼 쉽게 정정할 수 없다.

변조기(14)는 동시에 전송된 다수의 주파수 채널을 가진 신호를 생성한다. 각 블록의 심벌은 다수의 그룹으로 다시 분할된다. 각각의 그룹은 주파수 채널와 대응되며, 그룹 내의 심벌의 정보는 대응하는 주파수 채널로 전송된다. 이는 예컨대, 각 그룹의 심벌을 숫자로 해독하고, 이들 숫자를 일련되게 배열하며, 그리고 이들 일련의 데이타를 FFT(Fast Fourier Transform)를 생성함으로써 실현된다. 다음에, 이 FFT의 결과가 전송 채널, 예컨대 지상의 무선 방송 채널을 통해 전송된다. FFT와 전송은 연속 블럭에 대해 반복된다. 이는 그 자체로서 잘 알려진 OFDM(Orthogonal Frequency Division Multiplexing)기술과 대응된다.

복조기(16)는 변조기(14)와 대응된다. 복조기(16)는 여러 주파수 채널을 동시에 수신하여 심벌의 그룹들을 재구성하며, 이때 각각의 그룹은 각 주파수 채널로 전송된다. 이는 OFDM 기술에 따라, 예컨대 수신된 신호의 역 FFT를 생성함으로써, 그리고 숫자, 즉 그룹을 재구성함으로써 실현된다. 인터리버(12)는 연속적인 논리 심벌에서 서로를 직접 이어주는 심벌이 상이한 주파수 채널로 거의 항상 변조되는 것을 보장하는 일을 한다. 이들 채널간의 간격(중간 주파수를 가진 채널에 의한 간격)은 제로보다 훨씬 넓은 것이 바람직하여, 이에 따라 인접 심벌들이 비인접 채널에 삽입된다. 이로 인해, 단일 채널, 즉 다수의 인접 채널의 분열이 논리 심벌열에서 버스트 오류를 일으키지 않는 것이 보장된다.

디인터리버(18)는 인터리버(12)와 대응되며, 역동작을 수행하는데, 이에 따라 논리심벌열은 디코더(20)에 인가되기 전에, 순서대로 재구성된다.

인터리버(12)는 서로로부터 다수의 채널의 각각의 간격으로 논리심벌열에서 서로를 인접시키는 각 쌍의 심벌을 위치시킨다. 이들 각각의 간격은 상이한 값을 가지고 있으며 그리고 상이한 간격은 대략 동일하게 생기도록 하는 것이 보장된다. 결과적으로, 시스템은 주파수 채널의 주기적 시스템에서 불량한 수신을 일으키는 전송 채널의 파손에 강해진다(주기적 시스템은 불량한 수신이 동일한 수의 채널 후마다 주파수의 함수로서 반복되는 시스템을 의미하는 것으로 이해됨).

서로 인접하여 모든 다른 심벌쌍의 심벌 내의 동시 오류가 버스트 정정 문제를 일으키지 않는 그 쌍은 또한 서로로부터 다수의 채널의 각각의 간격에 위치되어 있다. 또한, 이들 각각의 간격은 다른 값을 가지면 바람직하며, 따라서 이들 상이한 간격이 거의 동일하게 자주 생기는 것이 보장된다.

전송 시스템은 예로서 도시되어 있다. 본 발명의 일탈없이 다른 채널 변조 기술이 사용될 수 있다.

순열그룹( Λα)

주소 발생기(7)에 의해 각 블록을 위해 메모리(5)의 주소가 발생되는 각각의 순서는 어떻게 각 블록의 데이타 아이템이 순열 배치되는지를 결정한다. 본 발명은 한 순서(σ(0),(2),....(m-1))(여기서 m은 한 블록 내의 데이타 아이템의 개수이고, σ(i)는 상이한 i에 대해 서로 다름)의 주소(σ(i))를 이용한다. 그러한 순서는 순열이라고 하며, σ에 의해 표기된다. 본 발명은 다음과 같이 정의된 Λα의일부분을 형성하는 순열(σ)을 이용한다:

여기서, α는 소인수 m에 의해 나누어질 수 있도록 그리고 또한 m이 4로 나누어질 수 있으면 4로 나누어질 수 있도록 선택되는 수이다. 예컨대, m이 100(소인수 2 및 5)이면, α는 20의 임의 배수일 수 있다. "s"는 α의 "기수", 즉 다음 식에 대해 가장 작은 자연수이다.

따라서, 그 예에서, α= 20이면 s는 2인데, 이는 α²=400이 m=100에 의해 나누어질 수 있기 때문이다. 모든 소인수 "m"을 포함하고 있는 α는 최대 가능 기수(s)를 가지고 있다. 그래서, 예컨대, m=45=3*3*5 이면, α=15=3*5는 가장 높은 기수s=2를 가지고 있는데, 이는 소인수(3)가 m에서 가장 높은 거듭제곱(2)을 가지고 있기 때문이다. 그러므로, 적어도 2의 기수를 가진 α를 얻기 위해서는, m은 적어도 1개의 소수의 제곱에 의해 나누어질 수 있어야 하는데, 이때 소수인 m에 의해서 2이상의 기수는 상이한 소수들의 곱을 행할 수 없게 된다. 따라서, 예컨대 m은 1,2,3,5,6=2*3,7,10=2*5 등이 될 수 없다. 기수가 2인 α가 필요하면 4는 기수가 2인 α를 허용하지 않는다.

그러므로, 기수(s)가 1보다 큰 α의 폭넓은 선택을 가능하게 하기 위해서는,m은 큰 값이어야 하고 다수의 상이한 소인수를 포함하고 있어야 한다. 기수가 유한한 모든 α의 값은 기본적인 α값의 정수배일 것이다. 이 기본적인 α값은 m의 모든 소인수의 곱이고 가장 큰 기수를 가지고 있다.

수(f_i)는 세트(Λα)로부터의 σ(i)개의 순열이 수 0부터 m-1까지 통과하도록 선택되어진 자연수이다(예컨대, 모든 i>0에 대해 f_i=1, 또는 i>0이고 m을 가진 소수일 때 f_i는 i와 무관한데, 이는 f_i및 m의 최대공분모가 1임을 의미하며, f₀=0일 때 이는 선형 합동 알고리즘으로부터 얻어진 순열과 대응된다).

세트(Λα)내에서, σ(n)개의 다항식은 그 순서로의 위치(n)에 의존한다. 이 다항식의 차수는 기껏해야 Λα내의 s이다. 의사 랜덤 순열에 대해서, s는 2 이상이면 바람직하다. 랜덤 특성은 상이한 순열을 생성하고 가장 양호한 순열을 선택함으로써 최적화될 수 있다.

이제, 세트(Λα)의 원소들의 곱이 정의된다. 곱 σ·π은 순열 σ과 순열 π의 합성(composition)이며, 이는 다음 식이 성립함을 의미한다:

이 곱으로 세트(Λα)가 한 그룹(수학적인 의미의 단어로서의 "그룹")을 구성함을 설명할 수 있다. 이는 Λα가 항등식 순열(f₀=0, f₁=1, 및 다른 모든 f_i=0)을 포함하고 있음을 의미하고, Λα로부터의 두 순열의 합성이 Λα에 다시 포함됨을 의미하며, 그리고 Λα로부터의 각각의 순열에 대해서 역순열도 Λα에 포함됨을 의미한다. (또한 이 사실은 Λα에 대해서도 유지되며, 이때 m이 4로 나누어질 수있고 그리고 또한 Λα가 순열에 제한되지 않으면, α는 4에 의해 나누어질 수 있다).

곱 σ·π을 나타내는 수(f_i)의 계산은 원칙적으로 치환의 문제이다. σ와 π를 수 g_i와 h_i로 나타내면 각각 다음과 같다:

다음에, 그 곱은 σ에 대한 그 식에서 π(n)를 대체함으로써 계산될 수 있다:

2항식 계수(binomial coefficient)를 구함으로써 σ·π에 대해 양함수 식(explicit expression)이 얻어진다. Λα의 그룹 특성은 상기 양함수 식이 다음과 같이 f_i개의 자연수로 재구성되는 것을 보장한다:

자연수는 예컨대 미분을 이용함으로써 양함수 식으로부터 계산될 수 있다. n(예컨대, 순열)의 함수(π)의 미분 △π(n)은 △π(n)=π(n+1)-π(n)에 의해 정의된다. Λα로부터의 순열에 대한 반복된 적용으로 다음과 같은 식이 얻어진다:

그리고, π(0)= h₀가 성립된다. 이와 유사하게, 곱 σ·π에 대해서 다음의 관계가 성립된다:

그리고 σ·π(0)= f₀이다. σ·π에 대한 양함수 식을 적용하면, 수 f_i가 얻어진다. 그래서, m=100 및 ε=20 인 예에서, σ(n)를 g₀=g₁=g₂=1를 나타내면, σ(0)=1, σ(1)=2, σ(2)=23.. σ(23)=84이 되고, 그리고 이 사실로부터 σ(σ(0))=2, σ(σ(1))=23, σ(σ(0))=84가 된다. 이 사실로부터 합성 순열 σ(σ(n))은 f₀=2, f₁=21, f₂=2가 된다. 이와 유사하게 σ(σ(σ(n)))가 f₀=23, f₁=61, f₂=3에 의해 나타내어지는 것으로 계산될 수 있다.

순열(σ)의 역순열(π)을 나타내는 수(hi)는 예컨대 곱 σ·π=e 에 대한 f_i식으로부터의 해답에 의해 얻어진다. 또한, σ_n=σσ_n-1(단, σ₁₌σ)는, σ_n이 항등식 순열(그룹 문자는 이것이 가능함을 보장함)이고 α_n-1이 σ의 역일 때까지, 연속적인 n을 대상으로 계산된다.

수들(f_i)로부터 시작하여, Λα로부터의 순열은 순환발생기에 의하여 간단히 발생될 수 있다.

도 3 에는 α가 기수 s=2를 가지고 있는 경우에 Λα로부터 순열을 생성하는 순환식 주소 발생기가 도시되어 있다. 점선으로 나타낸 바와 같이, 이 주소 발생기는 두 부분(A,B)으로 구성되어 있다. A부는 제 1 레지스터(20), 제 1 가산기(22), 제 1 초기화기(21), 및 제 1 멀티플렉서(23)를 구비하고 있다. 제 1 레지스터(20)의 출력은 주소 발생기의 출력을 구성한다. 이 주소 발생기의 출력은 제 1 가산기(22)의 입력에 접속되어 있다. 제 1 가산기(22)의 출력과 제 1 초기화기(21)의 출력은 제 1 멀티플렉서(23)를 통해 제 1 레지스터(20)의 입력에 접속되어 있다.

B 부는 제 2 레지스터(24), 제 2 가산기(26), 제 2 초기화기(25), 및 제 2 멀티플렉서(27)를 구비하고 있다. 제 2 레지스터(24)의 출력은 상기 제 1 가산기(22)의 다른 입력과 상기 제 2 가산기(26)의 입력에 접속되어 있다. 또한 상기 제 2 가산기(26)는 메모리(28)로부터 입력 신호를 수신한다. 상기 제 2 가산기(26)의 출력과 상기 제 2 초기화기(25)의 출력은 상기 제 2 멀티플렉서(27)를 통해 제 2 레지스터(24)의 입력에 접속되어 있다.

도 4 에는 모듈로 가산기의 일실시예가 도시되어 있다. 상기 두 가산기(22,26)는 모듈로 가산기로서 구성되어 있다. 도 4 에는 2진 가산기(22a), 감산기(22b) 및 멀티플렉서(22c)가 도시되어 있다. 모듈로 가산기(22)의 입력은 2진 가산기(22a)의 입력을 구성한다. 상기 2진 가산기(22a)의 출력은 상기 감산기(22b)와 멀티플렉서(22c)에 접속되어 있다. 또한, 상기 감산기(22b)의 출력은 멀티플렉서(22c)에 접속되어 있다. 감산기(22b)의 빌림수 출력은 멀티플렉서(22c)의 제어 입력에 접속되어 있다. 상기 멀티플렉서의 출력은 모듈로 가산기(22)의 출력을 구성한다.

상기 2진가산기(22a)는 동작 중에 입력 신호의 합을 계산한다. 상기 감산기(22b)는 이 합으로부터 "m"을 감산한다. 이 감산 결과가 영보다 작으면 멀티플렉서(22c)는 단지 상기 합만을 전송한다. 상기 감산 결과가 영보다 크면 감산기는 상기 합 대신에 그 결과를 전송한다.

도 3 의 주소 발생기는 데이타 아이템 클럭(도시되지 않음)과 동기되어 동작하는데, 이 데이타 아이템 클럭은 데이타 아이템이 판독 및 기록될 때마다 펄스를 출력한다. 상기 레지스터(20,24)의 내용들은 이 펄스에 응답하여 리프레시(refresh)된다. 상기 레지스터(20,24)의 내용들이 한 블록 내의 n^th번째 데이타 아이템의 처리시에 각각 u_n과 v_n이라고 할 때, 다음의 관계가 성립된다:

여기서, n=0 인 경우에는, 상기 레지스터(20,24)의 내용들은 초기화기(21,25)에 의해 초기화된다.

제 1 및 제 2 레지스터(20,24)가 f₀와 f₁로 초기화되고 상기 메모리가 상기 제 2 가산기에 f₂α를 제공할 때, 상기 주소 발생기는 다음의 값을 발생한다:

보다 높은 기수의 α값에 사용될 때에는, 상기 B부와 같은 복수의 구성 부분이 상기 A부와 상기 B부와의 사이에 종속적으로 배치된다. 상기 구성 부분들이 A에서 B로의 종속접속된 순서로 i=1..s-1로 번호가 매겨져 있는, 이들 여러 구성 부분 내의 레지스터들은 f_iα^i-1값으로 초기화된다.

Λα로부터 순열을 발생하는데 사용될 수 있는 또 다른 기술은 다음과 같이 정의된 수정된 미분치( △λ)를 이용한다:

α(n+1)이 △_λσ(n)의 식에 의해 계산되어야 한다면, 곱이 필요해진다. 그러나, λ가 적절히 선택되면, 이 계산에 필요한 순환부의 개수는 제한될 수 있다.

순열그룹(Λα)의 적용

상기 그룹 문자(Λα)에 의해서, 순열의 합성에 따라, 결과적으로 얻어진 순열은 Λα로부터 간단한 형태의 순열로 다시 기록될 수 있다. 본 발명은 의사 랜덤 순열의 실행을 위한 간단한 순열 유닛을 구성하는데 상기 형태를 이용한다.

제 1 응용은 각 블록에서 동일한 순열 π(n)을 실행할 수 있도록 의도된 순열 유닛을 다룬다. 이 순열 유닛은 일련의 주소σ_j(n) 와 일치되게(즉, 이전 블록의 데이타 아이템이 판독된 순서로) 주어진 블록의 데이타 아이템을 기록한다. 다음에 상기 순열 유닛은 일련의 주소 σ_j+1(n)와 일치되게 데이타 아이템을 판독한다. n^th데이타 아이템으로서 기록된 상기 데이타 아이템은 π(n)^th데이타 아이템으로서 판독되어야 한다. 다음의 관계식이 성립하면 상기 경우에 해당한다:

그래서 σ_j+1=π·σ_j이면 상기 경우에 해당한다. 연속적인 순열에 따라, 이 연산은 j가 증가할 때마다 반복된다. Λα로부터의 순열 π와 순열 σ_j이 사용되면, σ_j+1은 언제나 Λα에 포함될 것이다. 결과적으로, 모든 σ_j은 간단히 생성될 수 있다. 마침내, 예컨대 도 3 에 도시된 주소 발생기용으로, 즉 Λα로부터의 순열의 원소에 대한 양함수 식용으로 사용될 수 있다.

제 2 응용은 연속적인 블록에 대한 상이한 순열 π_j(n), π_j+1(n)의 실행을 다룬다. 다음에, σ_j+1(n)=π_j(σ_j(n))이 성립된다. 상기 순열π_j(n), π_j+1(n)이 동일한 세트 Λα로부터 선택되면, σ_j는 다시 간단히 생성될 수 있는 Λα로부터의 순열일 수 있다.

반대로, 순열 σ_j(단, j=1,...)이 어느 한 세트 Λ의 원소로서 선택되면, 연속적인 블록(j)에 대한 순열 π_j및 그 역순열은 상기 Λ의 원소로서 간단히 발생될 수 있다. 이는 예컨대 출력(2)으로부터 전송된 각각의 데이타 아이템 "n"에 대한 신호를 제공할 필요가 있을 때, 즉 상기 데이타 아이템이 입력(1)에 수신될 때 블록 (j)내의 위치 π_j ^-1(n)에 신호를 제공할 필요가 있을 때 적용될 수 있다. π_j ^-1(n)가 상기 Λ의 원소라는 사실을 사용하여, 상기 π_j ^-1(n)가 연속적인 값(n)에 대해 생성될 수 있음이 보장된다.

또한, 의사 랜덤 순열(이때, α의 가장 높은 거듭제곱에 대한 계수f_i는 영이 아님) 및 항등식 순열(σ(n)=0,1,...m-1)을 σ_j로서 사용할 때에도 적용된다. (결과적으로 얻어진 순열π_j이 의사랜덤이 되도록 하는 데에는, 적어도 모든 제 2 순열 σ_j이 의사 랜덤이어야 한다. 모든 σ_j가 랜덤일 필요는 없다). 적절히 선택된 f_i의 경우에는, 이러한 사실로부터, 모든 블록에 대한 연속적인 주소간의 차의 사실상 균일한 분포를 가지고 인터리빙이 행해지는 결과가 된다. 단지 상이한 두 순열을 사용하면 인터리빙이 간단해진다.

상기 순열 π_j(n), π_j+1(n)이 상이한 세트(Λα, Λα')로부터 선택되면, 전체 세트(Λα')가 얻어지게 되며, 여기서 α''는 α와 α'의 최대공분모를 구성하며, α''의 기수는 Λα,Λα'의 기수보다 더 클 수 있다. 다음에, σ_j를 기록 및 판독하는 순서는 Λα에 속하므로 간단히 생성될 수 있다.

순서 σ_j를 나타내는 수f_i ^(j)는 순열들의 합성에 대한 상기 명시된 식을 이용함으로써 계산될 수 있다. 그러나, 다수의 경우에서 이들 수는 순환적으로 계산될수 있음이 밝혀졌다. α의 기수(s)가 2이면, 예컨대 다음의 식이 성립한다:

여기서, f₀ ⁽⁰⁾=c, f₁ ⁽⁰⁾=b, f₂ ⁽⁰⁾=e 이다.(이들 식 모두는 모듈로 m이다).

상기 발명은 도 1 및 도 2의 회로 장치에 적용 가능하다. 이 회로 장치는 일련의 데이타 아이템 블록을 수신하기 위한 그리고 이들 블록을 출력하기 위한 순열 유닛을 구성하며, 이때 각 블록 내의 데이타 아이템은 순열 배치된 형태의 출력이다.

여기서, 상기 순열 유닛은 메모리; 메모리에 대해 데이타 아이템을 기록 및 판독하는 기록/판독 유닛; 상기 메모리에 대해 데이타 아이템이 기록 및 판독되는 위치의 각각의 주소의 주소 순서를 발생하는 주소 발생기; 상기 메모리의 위치 세트로부터 각각의 주소 순서대로 각 블록으로부터 데이타 아이템을 판독하고, 이전의 블록 내의 데이타 아이템이 판독된 주소 순서대로 상기 세트 내에서 초기 블록을 제외하고 각 블록으로부터 데이타 아이템을 기록하는 순열 유닛을 구비하고 있다. 이 회로 장치에서 상기 주소 발생기는 각 블록에 대해 각각의 주소 순서를 발생하도록 배열되어 있으며, 각 n에 대한 n^th는 다음의 식에 일치되게 수(0...m-1)의순열(α(n))과 대응된다.

여기서, m은 상기 블록내의 데이타 아이템의 수이고, α는 m의 2이상의 기수 s(α)을 가진 모든 소인수로 나누어질 수 있는 정수이고, 이때 f_i(i=0...s)는 한 블록에서 다른 블록으로 언제나 변하는 자연수이다. 바람직하게, α는 m이 4의 배수이면 4의 배수이다. 또한 바람직하게는, 상기 주소 발생기는 주소 순서를 발생하는 순환 유닛과 한 블록에 대한 주소 순서의 발생 전에 산기 순환 유닛을 초기화시키는 초기화수단을 구비하고 있다. 간단한 순열을 얻기 위해서는, 기수s(α)는 2이면 바람직하다. f₀를 제외하고 모든 f_i가 동일한 n은 m과 1의 최대공분모를 가지고 있다. 상기 회로 장치의 한 응용에서, 순열 유닛의 연산은 각 블록에 대한 각각의 순열을 생성하며, 이 순열은 관련 블록의 판독시의 주소 순서에 대한 기록시의 주소 순서에 관련되며, f_i(단, i=0,....s)는 각각의 순열이 모든 블록에 대해서 동일하도록 선택된다.

본 발명은 상기 세트 Λα의 그룹 문자로부터 유도됨이 명백해진다. 데이타 아이템의 블록이 상기 세트로부터의 순열에 따라 매번 순열 배치되면, 그러한 연산은 상기 세트로부터의 순열과 일치한 주소 순서로 메모리 내로 데이타 아이템의 블록을 매번 기록함으로써 행해진다. 이러한 순열은 기수α가 적어도 2이면, 즉 α의 가장 높은 영이 아닌 거듭제곱의 계수 f_i가 영이 아니면, 의사 랜덤 특성을 가지게된다. 다음에 주소 발생의 복잡성은 마찬가지로 유지된다. 상기 주소 발생기는 예컨대 순환 회로에 의해 실현될 수 있다. 이러한 방법으로 의사 랜덤 순열을 발생하는 가장 단순한 방법은 기수 2의 α를 사용하는데, 이는 계산의 최소 숫자가 순열을 발생하는데 필요하기 때문이다. 그러나, 보다 높은 기수 α의 값을 사용하면 보다 흥미로운데, 이는 보다 양호한 랜덤 특성이 보다 용이하게 실현될 수 있기 때문이다. 이는 선택의 문제이며, 발생된 주소의 순서는 이들 순서가 관련 응용에 필요한 랜덤 특성을 가지고 있는지의 여부를 알아내기 위해 테스트된다.

본 발명은 예로서 보여진 상기 전송 시스템에 한정되지 않으며, 보다 일반적으로 주소 발생기에도 한정되지 않음은 명백해진다. 본 발명은 수로 이루어진 여러 가지 의사 랜덤 순열로서 기본적인 의사 랜덤 순열의 상이한 합성이 생성되어야 하는 분야에 적용된다. 본 발명은 각각의 특정 순열을 나타내는 값에 레지스터(23,27)와 메모리(28)를 초기화함으로써 도 3 에 도시된 것과 같은, 동일한 기본 발생기를 가진 이들 여러 가지의 순열을 발생하는데 사용될 수 있다. 물론, 이는 적절히 프로그래밍된 컴퓨터에 의해 달성될 수 있으며, 이때 계수 fi의 세트에 의해 나타내어지는 바와 같이 동일한 프로그램 코드가 순열을 생성하는데 사용된다.

본 발명은 메모리에 저장된 데이타 아이템에 한정되지 않는다. 순열 배치 방법은 기억 매체 내에 일군의 아이템을 저장함으로써 그리고 기억 매체 내의 위치에 따라 일군의 아이템에 처리 순서를 부여함으로써, 어떠한 물리적인 아이템 종류 군에 대해서도 적용할 수 있다. 저장 및 검색을 각각 행하기 위해 한 그룹(Λα)으로부터의 상이한 순열을 사용한다. 이로 인해, 이전의 아이템 군을 기억 매체로부터 전부 검색하기 전에 새로운 아이템 군으로부터의 아이템을 저장할 때, 복잡한 순열을 필요로 하지 않고 상기 기억 매체 내의 공간에 저장할 수 있다. 아이템 군내의 아이템은 이들을 전송함으로써 처리되는 데이타 아이템일 수 있지만, 예컨대 제조 중에 처리되는 제조 생산품일 수도 있다.

Claims (18)

1. 한 세트의 "m" 개의 수들(numbers)의 연속적인 의사 랜덤 순열(pseudo random permutation)들을 생성하는 회로 장치에 있어서,

   상기 회로 장치는,

   제어 신호들을 발생하는 제어 수단으로서, 각각의 제어 신호는 "s+1"개의 정수 계수들 'f_i"(i = 0..s이고 "s"는 1보다 큰 자연수임)의 각각의 세트를 지정하는, 상기 제어 수단과;

   각각 상기 제어 신호들 중 각각의 제어 신호의 제어 하에 있는 반복된 사이클들에서 동작하는 계산 수단으로서, 다음의 식,

   에 대응하는 연속적인 순열들 중 각각의 순열을 그 사이클에서 계산하는, 상기 계산 수단을 구비하고,

   f_i는 상기 제어 신호들 중 각각의 제어 신호에 의해 지정된 세트로부터의 정수 계수들이고, α는 모든 사이클들에 공통인 정수이며, α는 m의 모든 소인수(prime factor)들에 의해 나누어질 수 있고(divisible), α는 m에 대해 "s"와 동일한 기수(potency) s(α)를 가진, 회로 장치.
2. 제 1 항에 있어서,

   상기 제어 신호들 중 적어도 하나는 한 세트의 s+1 개의 정수 계수들을 지정하여, 결과적인 순열이 상기 연속적인 순열들 중에서의 적어도 두 순열들의 합성(composition)에 대응하는, 회로 장치.
3. 제 1 항 또는 제 2 항에 있어서,

   m이 4의 배수(multiple)이면 α도 4의 배수인, 회로 장치.
4. 제 1 항 또는 제 2 항에 있어서,

   상기 기수(s)는 2인, 회로 장치.
5. 제 1 항 또는 제 2 항에 있어서,

   정수 계수들의 각각의 세트들 중 적어도 하나에서, f₀을 제외한 모든 f_i는 서로 동일하고 m과 1의 최대공분모(largest common denominator)를 가진, 회로 장치.
6. 제 1 항 또는 제 2 항에 있어서,

   상기 계산 수단은 중간 변수(intermediate variable)들 (u⁽ⁱ⁾)(i = 0..s)로부터 연속 단계들(n = 0..m-1)에서의 각 사이클에서 연속적인 순열 배치된 수들(permuted numbers)을 계산하도록 배열되고,

   중간 변수(u⁽⁰⁾)는 각 사이클의 시작에서 상기 단계들 중 초기 단계에서 fo로초기화되고,

   중간 변수들 u⁽ⁱ⁾(i = 0..p-1)은 상기 단계들 중 초기 단계에서 u⁽ⁱ⁾= f_iα^i-1로 초기화되며,

   u^(s)를 제외한 중간 변수들 (u⁽ⁱ⁾) 중 각 중간 변수의 값은 상기 단계들 중 초기 단계를 제외한 각각의 연속 단계에서, 앞선 단계에서의 중간 변수들의 각각의 모듈로 합(u⁽ⁱ⁾+u⁽ⁱ⁺¹⁾mod m)에 의해 대체되고,

   상기 연속 단계들(n=0..m-1)에서의 중간 변수(u^(o))의 값은 순열 배치된 수들(σ(n))로서 이용되는, 회로 장치.
7. 제 6 항에 있어서,

   s 개의 순환 유닛(recursion unit)들의 종속 접속을 구비하고,

   각각의 순환 유닛은 각각의 메모리 소자와 각각의 모듈로 가산기(modulo adder)를 구비하며,

   상기 종속 접속의 앞단 순환 유닛의 각각의 모듈로 가산기는 상기 앞단 순환 유닛의 각각의 메모리 소자 및 다른 메모리 소자에 접속되는 제 1 피가수(summand)입력을 가지며,

   상기 앞단 순환 유닛을 제외한 각각의 특정 순환 유닛의 각각의 모듈로 가산기는 상기 특정 순환 유닛의 메모리 소자에 접속된 제 1 피가수 입력과, 상기 종속접속의 상기 특정 순환 유닛에 앞서는 순환 유닛의 메모리 소자에 접속된 제 2 피가수 입력을 가지며,

   각각의 순환 유닛의 각각의 모듈로 가산기의 합 출력(sum output)은 그 순환 유닛의 각각의 메모리 소자의 입력에 접속되고,

   상기 계산 수단은 각 사이클의 시작에서 상기 종속접속의 최종 순환 유닛의 메모리 유닛의 내용을 f₀로, 그리고 상기 종속접속의 상기 최종 순환 유닛에 연속적으로 앞서는 상기 순환 유닛들의 메모리 유닛들의 내용을 f_iα^i-1(단, i=1..s-1)로 각각 초기화하도록 배열되며,

   상기 다른 메모리 유닛은 f_sα^s-1로 초기화되고,

   각각의 순환 유닛들의 각각의 메모리 소자들은 연속 단계들(n=1..m)에서 매번 각각의 모듈로 가산기의 출력을 로딩하며,

   상기 최종 순환 유닛의 메모리 유닛은 상기 연속 단계들에서 난수(random number)(σ(n))를 출력하는, 회로 장치.
8. 제 1 항 또는 제 2항에 있어서,

   메모리로서, 상기 세트의 "m"개의 수들로부터의 수들은 상기 메모리 내의 각각의 위치들을 참조하는 주소들에 대응하는, 상기 메모리;

   각각의 특정 사이클에서 각 세트의 데이타 아이템들을 상기 메모리에 기록하고, 상기 특정 사이클에 이어지는 사이클들 중 후속 사이클에서 상기 메모리로부터 상기 각 세트의 데이타 아이템들을 판독하는 판독/기록 유닛으로서, 각 세트의 데이타 아이템들이 특정 사이클 동안에 생성된 순열에 대응하는 주소들의 순서로 기록되고, 상기 후속 사이클 동안에 생성되는 순열에 대응되는 주소들의 순서로 판독되는, 상기 판독/기록 유닛을 구비하는, 회로 장치.
9. 제 8 항에 있어서,

   상기 세트들의 정수 계수들 f_i은, 모든 사이클들 동안에,

   - 특정 사이클 동안에 계산된 순열의 역(inverse)과,

   - 그 특정 사이클에 후속되는 사이클 동안에 계산된 순열

   의 각각의 합성(composition)들이 서로 동일하도록 선택되는, 회로 장치.
10. 제 8 항에 있어서,

    엔코더를 구비하고,

    상기 엔코더는 상기 세트의 데이타 아이템들을 오류 방지 코드로 발생하는, 회로 장치.
11. 제 8 항에 있어서,

    오류 정정기를 구비하고,

    상기 오류 정정기는 데이타 아이템들이 판독된 순서로 상기 데이타 아이템들에 적용된 오류 방지 코드에 따라 상기 세트의 데이타 아이템들을 정정하는, 회로장치.
12. 일 군(batch)의 m 개의 아이템들을 처리하는 방법에 있어서,

    상기 방법은,

    상기 군을 수신하는 단계로서, 상기 군 내의 각각의 아이템은 상기 군 내의 제 1 자신의 랭크(rank) 번호에 연관되어 수신되는, 상기 수신하는 단계;

    특정 아이템의 제 1 자신의 랭크 번호의 제 1 함수에 따라 기억 매체 내의 각각의 위치를 각각의 특정 아이템에 할당하는 단계;

    각각의 특정 아이템을 상기 기억 매체에 각각의 할당된 위치에 저장하는 단계;

    상기 기억 위치의 제 2 함수에 따라 각각의 기억 위치에 제 2 자신의 랭크 번호를 할당하는 단계;

    상기 기억 매체로부터 상기 아이템들을 검색하는 단계;

    특정 기억 위치로부터 검색된 특정 아이템을 그 특정 위치의 제 2 자신의 랭크 번호에 따라 처리하는 단계를 포함하고,

    상기 제 1 함수와 제 2 함수는 다음의 식,

    에 따라 각각 계산되며,

    n1은 랭크 번호이고, n2는 기억 위치들의 순서에서 기억 위치의 위치 번호이며, f_i와 g_i(단, i=0..s)는 각각의 세트들로부터의 정수 계수들이며, 각 세트는 s+1개의 정수들로 이루어져 있고, α는 m의 모든 소인수들에 의해 나누어질 수 있는 정수이며, α는 m에 대해서 "s"와 동일한 기수를 가진, 처리 방법.
13. 제 12 항에 있어서,

    m이 4의 배수이면 α도 4의 배수인, 처리 방법.
14. 제 12 항 또는 제 13 항에 있어서,

    상기 기수 s(α)는 2인, 처리 방법.
15. 제 12 항 또는 제 13 항에 있어서,

    f₀을 제외한 모든 f_i는 서로 동일하고 m과 1의 최대공분모를 가진, 처리 방법.
16. 제 12 항 또는 제 13 항에 있어서,

    각 사이클에서의 연속적인 순열 배치된 수들 σ(n)은 중간 변수들(u⁽ⁱ⁾)(i = 0..s)로부터 연속 단계들(n = 0..m-1)에서 계산되며,

    중간 변수(u⁽⁰⁾)는 각 사이클의 시작에서 상기 단계들 중 초기 단계에서 f₀로 초기화되고,

    중간 변수들(u⁽ⁱ⁾)(i=0..p-1)은 상기 단계들 중 초기 단계에서 u⁽ⁱ⁾=f_iα^i-1로 초기화되며,

    u^(s)를 제외한 중간 변수들(u⁽ⁱ⁾) 중 각 중간 변수의 값은 상기 단계들 중 초기 단계를 제외한 각각의 연속 단계에서 앞선 단계에서의 중간 변수들의 각각의 모듈로 합(u⁽ⁱ⁾+u⁽ⁱ⁺¹⁾mod m)에 의해 대체되고,

    상기 연속 단계들(n=0..m-1)에서의 중간 변수(u⁽⁰⁾)의 값은 상기 순열 배치된 수들 σ(n)로서 사용되는, 처리 방법.
17. 제 12 항의 방법을 실행하도록 배열된 컴퓨터 프로그램 제품.
18. 한 세트의 "m" 개의 수들의 연속적인 의사 랜덤 순열들을 발생하는 시스템에 있어서,

    상기 시스템은,

    제어 신호들을 발생하는 제어 수단으로서, 각각의 제어 신호는 "s+1"개의 정수 계수들 "f_i"(i = 0..s이고 "s"는 1보다 큰 자연수임)의 각각의 세트를 지정하는, 상기 제어 수단과;

    각각 상기 제어 신호들 중 각각의 제어 신호의 제어 하에 있는 반복된 사이클들에서 동작하는 계산 수단으로서, 다음의 식,

    에 대응하는 연속적인 순열들 중 각각의 순열을 그 사이클에서 계산하는, 상기 계산 수단을 구비하고,

    f_i는 상기 제어 신호들 중 각각의 제어 신호에 의해 지정된 세트로부터의 정수 계수들이고, α는 모든 사이클들에 공통인 정수이며, α는 m의 모든 소인수(prime factor)들에 의해 나누어질 수 있고(divisible), α는 m에 대해 "s"와 동일한 기수(potency) s(α)를 가진, 시스템.