KR100399926B1 - 반도체 소자의 트랜지스터 제조 방법 - Google Patents
반도체 소자의 트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR100399926B1 KR100399926B1 KR10-2000-0085522A KR20000085522A KR100399926B1 KR 100399926 B1 KR100399926 B1 KR 100399926B1 KR 20000085522 A KR20000085522 A KR 20000085522A KR 100399926 B1 KR100399926 B1 KR 100399926B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate
- concentration impurity
- spacer
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 15
- 125000006850 spacer group Chemical group 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 16
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 트랜지스터 제조 방법에 관한 것으로, 게이트 측벽과 소오스 및 드레인 영역 상부에 실리사이드막을 형성하면서도 게이트 저항을 줄일 수 있고, 소자의 크기를 줄일 수 있으며, 이후 오정렬에 의해 콘택홀이 형성되더라도 게이트와 소오스 및 드레인 영역이 서로 노출되지 않음으로써 전기적인 신뢰성을 향상시킬 수 있는 반도체 소자의 트랜지스터 제조 방법이 제시된다.
Description
본 발명은 반도체 소자의 트랜지스터 제조 방법에 관한 것으로, 특히 게이트측벽과 소오스 및 드레인 영역 상부에 실리사이드막을 형성하면서도 게이트 저항을 줄일 수 있고, 소자의 크기를 줄일 수 있으며, 이후 오정렬에 의해 콘택홀이 형성되더라도 게이트와 소오스 및 드레인 영역이 서로 노출되지 않음으로써 전기적인 신뢰성을 향상시킬 수 있는 반도체 소자의 트랜지스터 제조 방법에 관한 것이다.
반도체 소자의 고집적화 및 소형화에 따라 그에 적용되는 트랜지스터의 크기도 작아지고 있다. 이러한 트랜지스터의 게이트 저항을 낮추기 위해 게이트로 사용되는 폴리실리콘 상부에 실리사이드를 형성하는 방법을 사용하고 있다. 그러나, 이 방법은 게이트 뿐만 아니라 소오스 및 드레인 영역에도 실리사이드가 형성된다. 이와 같이 소오스 및 드레인 영역에도 실리사이드가 형성되면 오정렬을 고려하여 게이트와 소오스 및 드레인 영역 사이를 어느 정도 간격으로 이격시켜야 한다. 즉, 후속 공정으로 층간 절연막을 형성한 후 소오스 및 드레인 영역을 노출시키는 콘택홀을 형성할 때 오정렬에 의해 게이트도 노출될 수 있다. 이 경우 콘택홀을 매립시키는 도전층을 형성할 때 게이트와 소오스 및 드레인 영역이 도통된다. 상기와 같은 문제점은 게이트로 사용되는 폴리실리콘막 상부에 질화막과 같은 식각 정지막을 형성하면 해결할 수 있다. 그러나, 폴리실리콘막 상부에 식각 정지막을 형성할 경우 실리사이드를 형성할 수 없기 때문에 게이트 저항을 낮출 수가 없게 된다.
이와는 반대로 폴리실리콘 실리사이드 공정을 실시하지 않으면 자기정렬 식각 공정으로 콘택홀을 형성할 때 게이트와 소오스 및 드레인 영역사이를 소정 간격 이격시키지 않아도 된다. 이 때문에 소자의 크기는 상당히 줄일 수 있지만, 실리사이드 공정을 실시한 구조에 비해 저항이 상당히 증가하게 되어 소자의 신뢰성은 크게 저하된다.
본 발명의 목적은 게이트와 소오스 및 드레인 영역에 실리사이드막을 형성하되, 오정렬에 의해 형성된 콘택홀에 의해서도 서로 노출되지 않는 반도체 소자의 트랜지스터 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 게이트 측벽에 실리사이드막을 형성한 후 스페이서를 형성함으로써 게이트 저항을 줄일 수 있고, 게이트와 소오스 및 드레인 영역이 노출되지 않는 반도체 소자의 트랜지스터 제조 방법을 제공하는데 있다.
도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 트랜지스터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 게이트 산화막
13 : 폴리실리콘막 14 : 절연막
15 : 제 1 스페이서 16 : 접합 영역
17 : 실리사이드막 18 : 제 2 스페이서
본 발명에 따른 반도체 소자의 트랜지스터 제조 방법은 반도체 기판 상부에 게이트 산화막, 폴리실리콘막 및 절연막을 순차적으로 형성한 후 이들을 패터닝하여 게이트 패턴을 형성하는 단계와, 상기 게이트 패턴 측벽에 제 1 스페이서를 형성한 후 상기 반도체 기판상에 접합 영역을 형성하는 단계와, 상기 제 1 스페이서를 제거한 후 노출된 상기 폴리실리콘막 측벽 및 상기 접합 영역 상부에 실리사이드막을 형성하는 단계와, 상기 실리사이드막이 형성된 게이트 패턴 측벽에 제 2 스페이서를 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 트랜지스터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 반도체 기판(11) 상부에 게이트 산화막(12), 폴리실리콘막(13) 및 절연막(14)을 순차적으로 형성한다. 절연막(14), 폴리실리콘막(13) 및 게이트 산화막(12)의 소정 영역을 식각하여 게이트 패턴을 형성한다. 저농도 불순물 이온 주입 공정을 실시하여 반도체 기판(11)상에 저농도 불순물 영역을 형성한다. 게이트 패턴 측벽에 제 1 스페이서(15)를 형성한 후 고농도 불순물 이온 주입 공정을 실시하여 고농도 불순물 영역을 형성한다. 이에 의해 LDD 구조의 접합 영역(16)이 형성된다. 상기 제 1 스페이서(15)는 게이트 산화막(12)보다 식각률이 높은 물질로 형성하는데, 예를들어 PTEOS등으로 형성한다.
도 1(b)를 참조하면, 제 1 스페이서(15)를 제거한 후 전체 구조 상부에 Ti 또는 Co등을 증착한 후 열처리 공정을 실시한다. 폴리실리콘막(13) 측벽 및 접합 영역(16) 상부에 실리사이드막(17)이 형성된다. 그리고, 미반응 Ti 또는 Co등을 제거한다.
도 1(c)는 폴리실리콘막(13) 측벽에 실리사이드막(17)이 형성된 게이트 패턴 측벽에 제 2 스페이서(18)를 형성한 상태의 단면도이다.
이후, 전체 구조 상부에 절연막을 형성한 후 자기정렬 식각 공정을 실시하여 접합 영역을 노출시키는 콘택홀을 형성하더라도 제 2 스페이서에 의해 게이트와 접합 영역이 분리되므로 오정렬에 의한 문제는 발생되지 않는다.
상술한 바와 같이 본 발명에 의하면 게이트 측벽과 소오스 및 드레인 영역 상부에 실리사이드막을 형성하면서도 게이트 저항을 줄일 수 있고, 소자의 크기를 줄일 수 있으며, 이후 오정렬에 의해 콘택홀이 형성되더라도 게이트와 소오스 및 드레인 영역이 서로 노출되지 않음으로써 전기적인 신뢰성을 향상시킬 수 있다.
Claims (5)
- (a) 반도체 기판 상부에 게이트 산화막, 폴리실리콘막 및 절연막을 순차적으로 형성한 후 이들을 패터닝하여 게이트 패턴을 형성하는 단계;(b) 저농도 불순물 이온주입공정을 실시하여 상기 게이트 패턴의 양측으로 노출되는 상기 반도체 기판에 저농도 불순물 영역을 형성하는 단계;(c) 상기 게이트 패턴 양측벽에 상기 게이트 산화막보다 식각률이 높은 물질로 제 1 스페이서를 형성하는 단계;(d) 고농도 불순물 이온주입공정을 실시하여 상기 제 1 스페이서의 양측으로 노출되는 상기 반도체 기판에 고농도 불순물 영역을 형성함으로써 상기 반도체 기판에 상기 저농도 불순물 영역과 상기 고농도 불순물 영역으로 이루어진 LDD 구조의 접합영역이 형성되는 단계;(e) 상기 제 1 스페이서를 제거한 후 전체 구조 상부에 Co를 증착하는 단계;(f) 열처리 공정을 실시하여 상기 폴리실리콘막 및 상기 LDD 구조의 접합영역과 상기 Co를 반응시킨 후 미반응된 Co를 제거함으로써 노출된 상기 폴리실리콘막 측벽 및 상기 LDD 구조의 접합영역 상부에 Co 실리사이드막이 형성되는 단계; 및(g) 상기 게이트 패턴의 양측벽에 제 2 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 제 1 스페이서는 PTEOS막으로 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0085522A KR100399926B1 (ko) | 2000-12-29 | 2000-12-29 | 반도체 소자의 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0085522A KR100399926B1 (ko) | 2000-12-29 | 2000-12-29 | 반도체 소자의 트랜지스터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020056207A KR20020056207A (ko) | 2002-07-10 |
| KR100399926B1 true KR100399926B1 (ko) | 2003-09-29 |
Family
ID=27688714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0085522A KR100399926B1 (ko) | 2000-12-29 | 2000-12-29 | 반도체 소자의 트랜지스터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100399926B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100702324B1 (ko) * | 2005-12-14 | 2007-03-30 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6149473A (ja) * | 1984-08-17 | 1986-03-11 | Mitsubishi Electric Corp | ポリサイドゲ−トｍｏｓ ｉｃの製造方法 |
| JPH01300543A (ja) * | 1988-05-27 | 1989-12-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03234028A (ja) * | 1990-02-09 | 1991-10-18 | Seiko Epson Corp | 半導体装置の製造方法 |
| KR20000073372A (ko) * | 1999-05-10 | 2000-12-05 | 김영환 | 반도체 소자의 제조방법 |
-
2000
- 2000-12-29 KR KR10-2000-0085522A patent/KR100399926B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6149473A (ja) * | 1984-08-17 | 1986-03-11 | Mitsubishi Electric Corp | ポリサイドゲ−トｍｏｓ ｉｃの製造方法 |
| JPH01300543A (ja) * | 1988-05-27 | 1989-12-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03234028A (ja) * | 1990-02-09 | 1991-10-18 | Seiko Epson Corp | 半導体装置の製造方法 |
| KR20000073372A (ko) * | 1999-05-10 | 2000-12-05 | 김영환 | 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020056207A (ko) | 2002-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4952993A (en) | Semiconductor device and manufacturing method thereof | |
| KR19980041851A (ko) | 게이트/소오스/드레인 영역을 도핑하기 위해 자기 정렬된옥시염화인을 사용하여 융기된 소오스/드레인 ｍｏｓｆｅｔ를 제조하는 방법 | |
| KR970077229A (ko) | 반도체 장치의 제조 방법 | |
| US5714410A (en) | Method for fabricating CMOS analog semiconductor | |
| KR20060079277A (ko) | 반도체 소자 및 이의 제조방법 | |
| KR100399926B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR0170515B1 (ko) | Gold구조를 갖는 반도체장치 및 그의 제조방법 | |
| KR100356472B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20040059738A (ko) | 반도체 소자의 모스형 트랜지스터 제조 방법 | |
| KR100255514B1 (ko) | 반도체 메모리 장치 제조방법 | |
| KR101065352B1 (ko) | 모스 트랜지스터 및 이의 제조 방법 | |
| KR100672672B1 (ko) | 반도체 소자의 형성방법 | |
| KR20000073372A (ko) | 반도체 소자의 제조방법 | |
| KR100832714B1 (ko) | 트랜지스터의 제조방법 | |
| KR100418571B1 (ko) | 저농도 도핑 드레인 구조의 모스 트랜지스터 제조방법 | |
| KR20030013624A (ko) | 노치부가 있는 게이트 전극을 갖춘 반도체 소자 및 그제조 방법 | |
| KR100529618B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100297325B1 (ko) | 반도체장치의 실리사이드 형성방법 | |
| KR100186518B1 (ko) | 반도체 소자의 제조방법 | |
| KR0135670B1 (ko) | 반도체 소자의 제조방법 | |
| KR20010008581A (ko) | 반도체장치의 콘택 형성 방법 | |
| KR20030026538A (ko) | 반도체 장치의 제조 방법 | |
| KR20010039150A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100273685B1 (ko) | 반도체장치제조방법 | |
| KR950005480B1 (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |