KR100396723B1

KR100396723B1 - 반도체 칩규모의 패키지와 다이스를 위한 기계적 위치정합기구를 갖춘 테스트 시스템

Info

Publication number: KR100396723B1
Application number: KR10-2000-7006323A
Authority: KR
Inventors: 아크람 살만; 엠. 판워스 워렌; 에이. 헴브리 데이비드
Original assignee: 마이크론 테크놀로지 인코포레이티드
Priority date: 1997-12-11
Filing date: 1998-12-04
Publication date: 2003-09-02
Also published as: US6018249A; KR20010032974A; WO1999030174A1; KR20030014232A; AU1711299A; US20010000646A1; KR100423250B1; US6353328B2; JP2001526395A; DE19882885T1; US6229324B1

Abstract

범프가 형성된 다이스(10)와 칩규모의 패키지(14) 등의 반도체 구성부품 (30A)을 테스트하기 위한 테스트 시스템(28)이 제공된다. 이 테스트 시스템(28)은 1개 이상의 구성부품(32A)을 유지하기 위한 베이스(32)와, 일시적으로 구성부품 (30A)과 전기적으로 접속하기 위한 내부접속부재(36)를 포함하고 있다. 또, 테스트 시스템(28)은 구성부품(30A)을 내부접속부재(36)에 위치정합시키기 위한 위치정합면을 갖춘 위치정합수단(48)을 포함하고 있다. 구성부품(30A)은 위치정합면에 대해 상호작용하도록 구성된 경사진 에지(72A), 범프(72B), 또는 포스트(72C) 등의 위치정합부재를 포함할 수 있다. 위치정합수단(48)은 웨이퍼 단계의 제조공정을 이용하여 퇴적되고 현상된 후 경화되는 레지스트층 등의 폴리머층(48A)으로서 형성된다. 위치정합면은 구성부품(30A)의 에지 또는 그 위치정합부재에 맞물리도록 구성된 폴리머층(48A)내의 개구부(50A)를 갖추고 있다.

Description

반도체 칩규모의 패키지와 다이스를 위한 기계적 위치정합기구를 갖춘 테스트 시스템 및 그 제조방법 {TEST SYSTEM WITH MECHANICAL ALIGNMENT FOR SEMICONDUCTOR CHIP SCALE PACKAGES AND DICE, AND A METHOD FOR FABRICATING THE SAME}

최근 개발된 반도체 패키지는 "칩규모의 패키지(chip scale package)" 또는 "칩크기의 패키지(chip size package)"로서 알려져 있다. 이들 패키지에 수용되는 다이스는 최소 패키지화되어 있다고 언급된다. 칩규모의 패키지는 케이스에 넣은 상태 또는 케이스에 넣지 않은 상태로 구성할 수 있다. 케이스에 넣은 상태의 칩규모의 패키지는 패키지화되어 있지 않은 다이보다도 약간 큰 외형을 갖고 있다. 케이스에 넣지 않은 상태의 칩은 패키지화되어 있지 않은 다이와 거의 같은 외형을 갖고 있다.

일반적으로, 케이스에 넣은 상태의 칩규모의 패키지는 다이의 표면에 연결한 플라스틱, 세라믹 등의 전기적으로 절연성인 재료에 의해 형성된 기판을 갖추고 있다. 이 기판은 칩규모의 패키지에 대해 외측에서 접속하기 위한 외부 접촉부재를 갖출 수 있다. 예컨대, 이 칩규모의 패키지용의 외부 접촉부재는 볼 그리드 어레이(BGA: ball grid array) 또는 미세 볼 그리드 어레이(FBGA: fine ball grid array)로 배열한 접촉범프로서 구성될 수 있다. 일반적으로, 이들 외부 접촉부재는 땜납재에 의해 구성되어 있고, 이것에 의해 칩규모의 패키지를 프린트 회로기판 또는 다른 기판에 연결한 프린트 칩으로 할 수 있다. 한편, 케이스에 넣지 않은 상태의 칩규모의 패키지는 범프가 형성된 다이의 형태로 장치의 연결패드상에 직접 형성된 외부 접촉부재를 갖출 수 있다.

제조 프로세스에 이어서, 칩규모의 패키지는 검사되어 번인처리된다. 테스트 장치는 검사하기 위한 1개 이상의 칩규모의 패키지를 수용하여 일시적으로 칩규모의 패키지상의 외부 접촉부재와 전기적으로 접속할 수 있는 구성으로 되어 있다. 즉, 이 테스트 장치는 일시적으로 칩규모의 패키지상의 외부 접촉부재와 전기적으로 접속하도록 구성된 접촉부재를 갖춘 내부접속부품(interconnect component)을 갖출 수 있다.

전기적인 접속을 행하기 위해, 상기 내부접속부품의 접촉부재를 칩규모의 패키지상의 외부 접촉부재에 위치정합시킬 필요가 있다. 이 위치정합을 위한 방법의 일례로서, 우드 등에 의한 미국특허 제5,634,267호에 기재되어 있는 바와 같은 광학적 위치정합 시스템에 의한 방법이 있다. 또, 다른 위치정합의 방법으로서, 기계적인 위치정합 시스템을 이용하는 방법이 있다.

본 발명은 개선된 기계적인 위치정합 시스템을 갖춘 테스트 시스템에 관한 것이다. 이 테스트 시스템은 칩규모의 패키지 또는 베어 반도체 다이와 같은 반도체 구성부품을 검사하는데 사용될 수 있다.

본 발명은, 일반적으로 칩규모의 패키지와 베어 다이스(bare dice) 등의 반도체 구성부품의 테스트에 관한 것이다. 특히, 본 발명은 기계적 위치정합기구를 갖춘 테스트 시스템 및 이 테스트 시스템을 제조하기 위한 방법에 관한 것이다.

도 1a는 범프가 형성된 반도체 다이 형태로 종래기술의 구성부품을 개략적으로 나타낸 측면도이고,

도 1b와 도 1c는 칩규모의 패키지의 형태로 종래기술의 구성부품을 개략적으로 나타낸 단면도,

도 2a는 본 발명에 따라 구성되고, 분해된 구성으로 나타낸 테스트 시스템을 개략적으로 나타낸 사시도,

도 2b는 조립된 구성으로 나타낸 다른 실시예의 테스트 시스템을 개략적으로 나타낸 사시도,

도 3a는 도 2a나 도 2b의 테스트 시스템을 위한 내부접속 구성부품을 개략적으로 나타낸 사시도,

도 3b는 내부접속부재의 접촉부재를 나타낸 도 3a의 선 3A-3A에 따른 확대 단면도,

도 4a와 도 4b는 다른 실시예의 접촉부재의 확대 단면도,

도 5a는 경사진 에지의 형태로 위치정합부재를 갖춘 반도체 구성부품을 개략적으로 나타낸 측면도,

도 5b는 도 5a의 선 5A-5A에 따른 저면도,

도 6a는 위치정합범프의 형태로 위치정합부재를 갖춘 반도체 구성부품을 개략적으로 나타낸 측면도,

도 6b는 도 6a의 선 6A-6A에 따른 저면도,

도 7a와 도 7b는 위치정합 포스트의 형태로 위치정합부재를 갖춘 반도체 구성부품을 개략적으로 나타낸 측면도,

도 8a는 도 5a의 구성부품의 위치정합중의 시스템의 위치정합수단을 나타낸 도 2a의 선 8A-8A에 따른 개략적인 단면도,

도 8b는 도 6a의 구성부품의 위치정합중의 다른 실시예의 위치정합수단을 나타낸 도 8a와 등가의 개략단면도,

도 8c는 도 7의 구성부품의 위치정합중의 다른 실시예의 위치정합수단을 나타낸 도 8a와 등가의 개략단면도,

도 8d는 도 1a의 구성부품의 위치정합중의 다른 실시예의 위치정합수단을 나타낸 도 8a와 등가의 개략단면도,

도 8e는 도 1a의 구성부품의 위치정합중의 다른 실시예의 위치정합수단을 나타낸 도 8a와 등가의 개략단면도이다.

본 발명에 의하면, 반도체 구성부품을 위한 테스트 시스템 및 이 테스트 시스템을 제조하기 위한 방법이 제공된다. 이들 구성부품은 접촉범프의 형태로 외부 접촉부재를 갖춘 칩규모의 패키지 또는 베어 반도체 다이스로 할 수 있다.

이 테스트 시스템은 1개 이상의 구성부품을 유지하기 위한 베이스(base)와, 일시적으로 당해 구성부품상의 외부 접촉부재와 전기적으로 접속하기 위한 접촉부재를 갖춘 다수개의 내부접속부재를 갖추고 있다. 더욱이, 이 테스트 시스템은 구성부품을 내부접속부재에 위치정합시키기 위한 위치정합면을 갖는 기계적 위치정합수단을 갖추고 있다. 단일 위치정합수단을 베이스상에 형성해도 좋고, 또는 따로 분리한 위치정합수단을 각 내부접속부재상에 형성해도 좋다. 더욱이, 이와 같은 위치정합수단에 더하여 상기 구성부품은 위치정합수단상의 위치정합면에 상호작용하여 당해 구성부품을 내부접속부재에 위치정합시키도록 안내하기 위한 위치정합부재를 갖출 수 있다. 예증이 되는 위치정합부재는 경사진 에지(beveled edge), 위치정합범프 및 구성부품상에 형성된 위치정합 포스트(post)를 포함하고 있다.

상기 위치정합수단의 몇개의 다른 실시예를 개시한다. 각 실시예에 있어서, 이 위치정합수단은 소망하는 형태의 위치정합면을 갖추고 있다. 예컨대, 이 위치정합면은 상기 구성부품의 위치정합부재에 맞물리도록 치수가 부여된 위치정합수단내에서의 개구부를 갖추고 있다. 또, 이 위치정합면은 구성부품의 에지에 맞물리거나, 구성부품상의 접촉범프에 맞물리는 형상으로 형성될 수 있다. 더욱이, 이 위치정합면은 성긴(coarse) 위치정합단계 및 미세한(fine) 위치정합단계를 포함하는 2단계의 위치정합처리를 위해 구성될 수 있다. 이 2단계의 실시예에 있어서, 상기 위치정합수단의 제1층은 성긴 위치정합을 위한 제1면부를 제공하고, 위치정합수단의 제2층은 미세한 위치정합을 위한 제2면부를 제공할 수 있다.

상기 위치정합수단은, 내부접속부재상에 퇴적되며 위치정합면을 따라 현상되고 나서 경화되는 후막 레지스트와 같은 폴리머재에 의해 구성될 수 있다. 바람직하게는, 후막 레지스트는 다수개의 내부접속부재를 포함하는 웨이퍼상에 퇴적되고, 이들 내부접속부재는 레지스트의 현상 및 경화처리후에 단일화된다. 혹은, 이 위치정합수단은 소망하는 패턴으로 내부접속부재에 적용되는 폴리머 테이프에 의해 구성될 수 있다. 다른 변형례로서, 상기 위치정합수단은 내부접속부재 또는 시스템의 베이스에 장착된 분리 플레이트에 의해 구성될 수 있다.

도 1a 내지 도 1c는 종래기술의 반도체 구성부품을 나타낸다. 도 1a에 있어서, 범프가 형성된 반도체 다이(10)는 일정 패턴의 접촉범프(12)를 포함한다. 일반적으로, 접촉범프(12)는 고밀도 어레이로 배열되어 있다. 일례로서, 접촉범프 (12)는 볼 그리드 어레이(BGA) 또는 미세 볼 그리드 어레이(FBGA)로 배열될 수 있다. 이들 접촉범프(12)는 다이(10)상에 형성된 여러 반도체장치 및 집적회로와 전기적으로 접속되어 있다.

이들 접촉범프(12)는 전착(electro-deposition)과 BLM(ball limiting metallurgy) 등의 당업계에서 알려져 있는 처리에 의해 형성될 수 있다. 일반적으로, 접촉범프(12)는 땜납합금에 의해 구성되어 있다. 이 접촉범프(12)용의 대표적인 땜납합금으로서는, 95%Pb/5%Sn, 60%Pb/40%Sn, 63%In/37%Sn, 100%Sn 및 62%Pb/36%Sn/2%Ag 등을 들 수 있다. 각 접촉범프(12)는 외경 "D" 및 높이 "H"의 반구형상, 凸형상, 또는 돔형상으로 할 수 있다. 또, 직경 "D" 및 높이 "H"의 대표적인 치수범위는 약 2.5∼30mils이다.

또, 도 1b에 있어서, 다이(10A)는 칩규모의 패키지(14A)내에 수용될 수 있다. 이 칩규모의 패키지(14A)는 접착층(18)을 갖춘 다이(10A)의 표면에 결합된 BGA기판(16)을 구비하고 있다. 이 BGA기판(16)은 다이(10A)상의 접촉범프(12)와 전기적으로 접속하고 있는 접촉범프(12)를 포함한다. BGA기판(16)상의 접촉범프 (12)는 상술한 접촉범프(12; 도 1a)와 거의 같다.

도 1c에 있어서, 칩규모의 패키지(14B)는 반도체 다이(10B)와 다이(10B)의 양측에 결합된 보호부재(20)를 갖추고 있다. 또, 칩규모의 패키지(14B)는 리드 (lead; 22)를 매개로 다이 본딩패드와 전기적으로 접속하고 있는 접촉범프(12)를 포함한다. 엔캡슐런트(encapsulant; 24)와 탄성패드(26)는 리드(22)와 접촉범프 (12)를 전기적으로 절연시킨다. 명백한 바와 같이, 이들 구성은 단지 예시적인 것으로, 다른 칩규모의 패키지 구성은 당기술분야에서 알려져 있다.

도 2a는 본 발명에 따라 구성된 테스트 시스템(28)을 나타낸다. 테스트 시스템(28)은 다수의 반도체 구성부품(30A)을 테스트하도록 구성되어 있다. 이 테스트 시스템(28)은 구성부품(30A)을 유지하도록 구성된 베이스(32)를 포함한다. 베이스(32)는 번인보드(burn-in board) 등의 테스트 장치(52)와 전기적으로 맞물리도록 구성된 외부 접촉부재(34)를 포함한다. 테스트 장치(52)는 테스트 회로(54)와 전기적으로 접속하고 있다. 이 테스트 회로(54)는 구성부품(30A)상에 수용되는 집적회로에 테스트신호를 공급하여 결과로서 얻어지는 신호를 분석하도록 구성되어 있다.

또, 테스트 시스템(28)은 베이스(32)에 장착된 다수의 내부접속부재(36)를 포함한다. 이들 내부접속부재(36)는 구성부품(30A)상의 접촉범프(12)와 비결합적으로 일시적인 전기적 접속을 형성하도록 구성된 접촉부재(38)의 패턴을 포함한다. 또, 테스트 시스템(28)은 구성부품(30A)을 내부접속부재(36)에 대해 바이어스시키도록 구성된 힘인가기구(40)를 포함한다. 도시한 실시예에 있어서, 이 힘인가기구는 베이스(32)에 장착할 수 있는 클립부(clip portion; 44)를 갖춘 브리지 클램프(bridge clamp; 42)와 브리지 클램프(42)에 장착된 리프 스프링(leaf spring; 46)을 구비하고 있다.

또, 테스트 시스템(28)은 구성부품(30A)을 내부접속부재(36)에 대해 위치정합시키도록 구성된 기계적 위치정합수단(48)을 갖추고 있다. 도시한 실시예에 있어서, 이 위치정합수단(48)은 베이스(32) 및 내부접속부재(36)상에 형성된 폴리머 펜스(polymer fence)에 의해 구성되어 있다. 이 위치정합수단(48)은 위치정합 개구부(50) 형태의 위치정합면을 갖추고 있다. 각 위치정합 개구부(50)는 후술하는 구성부품(30A)상의 위치정합부재(72A)에 접촉할 수 있는 크기 및 형상으로 형성되어 있다. 혹은, 위치정합 개구부(50)는 구성부품(30A)의 외부에지(outside edge) 또는 구성부품(30A)상의 접촉범프(12)에 접촉하도록 구성될 수 있다.

도 2b에 있어서, 다른 실시예의 테스트 시스템(28A)은 탄성 스프링부재(46A)를 갖춘 힘인가기구(40A)를 포함한다. 이 탄성 스프링부재(46A)는 실리콘, 부틸고무 또는 플루오로 실리콘 등의 재료에 의해 형성될 수 있다. 적당한 탄성재료로서 로저스(Rogers)로부터 판매되고 있는 "PORON"을 들 수 있다. 이 탄성 스프링부재 (46A)는 실리콘 등의 접착제를 이용하여 브리지 클램프(42)에 고정될 수 있다. 적당한 접착제의 일례는 뉴저지주 이스트 하노버의 지메트사에 의해 제조되고 있는 "ZYMET" 실리콘 탄성체이다. 오히려 탄성재료로 형성되는 것보다, 스프링부재 (46A)는 압축가능한 기체봉입 블래더(bladder)로서 형성될 수 있다. 이 종류의 블래더는 상표명 "MAXI FORCE AIR BAG"으로서 일리노이주 프랭크포트의 파라테크사로부터 판매되고 있다.

도 3a는 베이스(32)로의 각각의 내부접속부재(36)의 장착을 나타낸다. 도 3a에 있어서, 도시 목적을 위해 위치정합수단(48)을 나타내고 있지 않다. 내부접속부재(36)는 구성부품(30A)상의 접촉범프(12)의 패턴에 정합하는 패턴으로 접촉부재(38)를 갖추고 있다. 또, 내부접속부재(36)는 접촉부재(38)에 전기적으로 접속하고 있는 패턴형상의 도체(56) 및 본딩패드(58)를 갖추고 있다. 이들 본딩패드 (58)는 내부접속부재(36)의 대향 단부를 따라 배치된 凹형상의 면부(37)에 형성될 수 있다. 더욱이, 베이스(32)는 당해 베이스(32)상의 외부 접촉부재(34)에 전기적으로 접속하고 있는 도체(60)의 패턴을 갖추고 있다. 본드 와이어(62)가 내부접속부재(36)상의 본딩패드(58)에 연결되고, 베이스(32)상의 도체(60)에 연결되어 이들을 전기적으로 접속하고 있다. 내부접속부재(36)의 凹면부(37)는 다른 시스템 구성요소와의 간섭을 최소로 하면서 본드 와이어(62)를 장착하는 것을 가능하게 하고 있다. 더욱이, 내부접속부재(36)와 베이스(32)간의 전기적인 경로는 플렉스 회로(flex circuit; 도시하지 않음) 또는 클립 또는 핀(도시하지 않음)과 같은 기계전기적인 커넥터에 의해 형성될 수 있다.

도 3b에서는 각각의 접촉부재(38)를 더 상세히 나타낸다. 도시한 실시예에 있어서, 각 접촉부재(38)는 내부접속부재(36)의 기판(68)에 형성된 凹부(64)를 갖추고 있다. 각 凹부(64)는 기판(68)의 표면상에 형성된 대응하는 도체(56)와 전기적으로 접속하고 있는 도전층(66)으로 피복되어 있다. 각 凹부(64)는 각각의 접촉범프(12)를 유지하고서 이것에 전기적으로 접촉할 수 있는 크기로 형성되어 있다. 게다가, 각 凹부(64)는 접촉범프(12)를 안내하여 위치정합시키기 위한 경사진 측벽부를 포함할 수 있다.

내부접속부재(36)의 기판(68)은 세라믹, 플라스틱, 폴리이미드, FR-4, 광가공가능한 유리(photo-machineable glass) 또는 실리콘과 같은 반도체 재료에 의해 구성될 수 있다. 접촉부재(38)용의 凹부(64)는 기판(68)을 에칭 또는 가공함으로써 형성될 수 있다. 또, 도전층(66) 및 도체(56)는 적당한 금속화 처리(퇴적, 패터닝, 에칭)에 의해 알루미늄, 동 및 텅스텐과 같은 고도전성 금속에 의해 기판(68)의 표면상의 凹부(64)의 내부에 형성될 수 있다.

도 4a에 있어서, 다른 실시예의 접촉부재(38S)는 계단형 凹부(64S)를 포함한다. 이 계단형 凹부(64S)는 경사진 벽부를 갖춘 상부 캐비티(cavity)와 경사진 벽부를 갖춘 비교적 작은 하부 캐비티를 구비하는 계단형 피라미드나 "역지구라트(inverted ziggurat)" 형상을 할 수 있다. 이 경우도, 凹부(64S)는 대응하는 도체(56S)에 전기적으로 접속하고 있는 도전층(66S)에 의해 피복되어 있다. 이 실시예에 있어서 도전층(66S)은 에지(70)를 갖추고 있다. 즉, 이 凹부(64S)는 에지(70)가 산화물층에 진입하여 접촉범프(12)에 전기적으로 맞물리는 치수로 형성될 수 있다. 도 4b에 나타낸 바와 같이, 접촉범프(12)의 치수의 다양함 및 큰 바이어스력(biasing force) 때문에 접촉범프(12)가 凹부(64S)의 하부 캐비티내로 밀어 넣어져 변형된 접촉범프(12D)를 형성할 수 있다. 이러한 경우에, 凹부(64S)의 상부 캐비티는 접촉범프(12)가 더 변형되는 것을 제한한다.

접촉범프(12)에 대해 비결합적으로 일시적인 전기적 접속을 형성하도록 구성되어 있는 다른 종류의 접촉부재가 본 명세서에 참고문헌으로서 포함되는 이하의 미국특허출원에 기재되어 있다.

"접촉범프를 갖춘 반도체 다이스 및 패키지를 테스트하기 위한 진입 블래드를 갖춘 凹형상의 접촉부재를 갖춘 내부접속부재(Interconnect Having Recessed Contact Members With Penetrating Blades For Testing Semiconductor Dice And Packages With Contact Bumps)"라는 제목의 미국특허출원 제08/829,193호.

"범프가 형성된 반도체 구성부품을 검사하기 위한 방법, 장치 및 시스템(Method, Apparatus And System For Testing Bumped Semiconductor Components)"이라는 제목의 미국특허출원 제08/823,490호.

"범프가 형성된 반도체 구성부품에 대해 일시적인 전기적 접속을 형성하기 위한 내부접속부재(Interconnect For Making Temporary Electrical Connections With Bumped Semiconductor Components)"라는 제목의 미국특허출원 제08/867,551호.

도 5a와 도 5b는 테스트 시스템(28; 도 2a)과 더불어 사용하도록 구성된 반도체 구성부품(30A)을 나타낸다. 이 반도체 구성부품(30A)은 이미 설명한 바와 같이 대략적으로 형성된 접촉범프(12)를 갖춘 반도체 다이(예컨대, 도 1a의 참조번호 10) 또는 칩규모의 패키지(예컨대, 도 1b의 참조번호 14A, 도 1c의 참조번호 14B)에 의해 구성되어 있다. 게다가, 구성부품(30A)은 당해 구성부품(30A)의 면부(회로측) 및 에지를 따라 구성부품(30A)의 외측 주변부에 형성된 경사진 에지(72A)를 갖춘 위치정합부재를 포함한다. 후에 상술하겠지만, 이 경사진 에지(72A)는 위치정합수단(48; 도 2a)의 위치정합 개구부(50; 도 2a)상의 위치정합면에 접촉하여 구성부품(30A)을 내부접속부재(36; 도 2a)에 대해 안내하여 위치정합하도록 구성될 수 있다.

이 경사진 에지(72A)의 각도는 필요에 따라 선택될 수 있다(예컨대, 30°, 45°, 60°). 또, 경사진 에지(72A)는 도시한 바와 같이 구성부품(30A)의 두께의 일부분에 형성해도 좋고, 또 구성부품(30A)의 두께 전체에 형성될 수도 있다. 이 경사진 에지(72A)를 형성하는 방법의 일례는 웨이퍼(도시하지 않음)상에 구성부품 (30A)을 형성하고 나서 경사진 톱날에 의해 웨이퍼를 절단하는 것으로 이루어진다. 예컨대, 이 경사진 에지(72A)는 경사진 톱날에 의한 제1의 톱절단에 의해 형성될 수 있다. 제2의 톱절단중에 직선형상의 에지를 갖춘 톱날을 이용하여 구성부품 (30A)을 웨이퍼로부터 단일화할 수 있다. 경사진 에지를 갖춘 적당한 톱날은 캘리포니아주 산타클라라의 디스코 하이-테크 아메리카(Disco Hi-Tec America)사의 "DISCO"에 의해 시판되고 있다.

도 6a와 도 6b는 테스트 시스템(28)과 더불어 사용하도록 구성된 다른 반도체 구성부품(30B)을 나타낸다. 이 구성부품(30B)은 접촉범프(12)를 갖춘 반도체 다이(예컨대, 도 1a의 참조번호 10) 또는 칩규모의 패키지(예컨대, 도 1b의 참조번호 14A, 도 1c의 참조번호 14)에 의해 구성되어 있다. 또, 구성부품(30B)은 위치정합범프(72B)의 형태의 위치정합부재를 갖추고 있다. 이 위치정합범프(72B)는 접촉범프(12)와 비슷한 치수 및 형상의 폴리머 또는 금속범프에 의해 구성되어 있다. 이들 위치정합범프(72B)는 구성부품(30B)의 주변단부를 따라 일정 패턴으로 형성되어 있다. 도시한 실시예에 있어서, 구성부품(30B)의 횡방향 및 종방향의 단부의 중간위치에 4개의 위치정합범프(72B)가 형성되어 있다. 후에 상세히 설명하는 바와 같이, 이들 위치정합범프(72B)는 위치정합수단(48; 도 2a)의 위치정합 개구부(50; 도 2a)상의 위치정합면에 접촉하여 구성부품(30B)을 내부접속부재(36; 도 2a)에 대해 안내하여 위치정합시키도록 구성되어 있다.

재료에 따라 위치정합범프(72B)는 적당한 퇴적처리에 의해 형성될 수 있다. 폴리머제의 위치정합범프(72B)의 경우는 노즐을 통해 점성재료를 스크린인쇄 또는 분배하는 방법을 채용할 수 있다. 적당한 폴리머재료로서는 글로브 탑(glob top) 또는 댐재(dam material)가 포함된다. 또, 금속제의 위치정합범프의 경우는 스크린인쇄, 전기도금 또는 무전해 퇴적처리를 사용할 수 있다. 또, 퇴적처리에 의해 금속패드를 위치정합범프(72B)용의 핵형성 및 배리어층으로서 구성부품(30B)상에 형성할 수 있다. 위치정합범프(72B)는 접촉범프(12)와 같은 땜납재에 의해 형성될 수 있거나, 니켈, 동, 베릴륨동 및 이들 금속의 합금과 같은 비교적 단단한 금속에 의해 형성될 수 있다.

위치정합범프(72B)의 높이를 접촉범프(12)의 높이(H; 도 1a)보다도 낮게 함으로써, 접촉범프(12)를 간섭없이 접촉부재(38; 도 2a)에 맞물리게 할 수 있다. 혹은, 위치정합범프(72B)는 접촉범프(12)와의 맞물림중에 접촉범프(12)의 과잉변형을 저지하기 위한 부세력 정지부(force stop)를 구성하도록 선택된 높이를 가질 수 있다. 이 경우에, 위치정합범프(72B)의 높이는 접촉범프(12)의 평균높이와 거의 같게 할 수 있다.

도 7a와 도 7b는 테스트 시스템(28)과 더불어 사용하도록 구성된 다른 반도체 구성부품(30C)을 나타낸다. 이 구성부품(30C)은 접촉범프(12)를 갖춘 반도체 다이(예컨대, 도 1a의 참조번호 10) 또는 칩규모의 패키지(예컨대, 도 1b의 참조번호 14A, 도 1c의 참조번호 14B)에 의해 구성되어 있다. 또, 구성부품(30C)은 위치정합 포스트(72C)의 형태의 위치정합부재를 갖추고 있다. 위치정합 포스트(72C)는 접촉범프(12)의 높이(H; 도 1a)보다도 높은 높이를 갖는 원하는 형상의 기둥을 구비하고 있다. 이들 위치정합 포스트(72C)는 내부접속부재(36A; 도 8c)내의 凹부 (74; 도 8c)에 맞물리도록 구성되어 있다. 또, 위치정합 포스트(72C)는 위치정합범프(72B; 도 6a)의 경우에 이미 설명한 것과 거의 같은 적당한 퇴적처리에 의해 폴리머 또는 금속에 의해 형성될 수 있다. 도 7b에 나타낸 바와 같이, 위치정합 포스트(72C)는 구성부품(30C)의 표면의 코너부에 따르는 소망하는 패턴으로 배치될 수 있다. 또, 도시한 실시예에 있어서는 위치정합 포스트(72C)는 凸형상의 선단부분을 갖는 대략적으로 사각형모양의 단면을 갖추고 있다. 혹은, 위치정합 포스트(72C)는 구성부품(30C)의 주변부를 따라 연속적으로 형성될 수 있다.도 8a는 위치정합수단(48)의 구성 및 반도체 구성부품(30A)과의 상호작용을 나타낸다. 이 실시예에 있어서, 위치정합수단(48)은 내부접속부재(36)상에 퇴적된 폴리머층으로 구성되어 있다. 이 위치정합수단(48)을 형성하기 위한 적당한 폴리머의 일례는, 소망하는 두께로 퇴적되고 위치정합 개구부(50)를 위한 패턴으로 노광되며 위치정합 개구부(50)를 형성하도록 현상된 후에 경화되는 블랭킷(blanket)일 수 있는 네거티브 톤 레지스트(negative tone resist)로 구성된다. 바람직하게는, 폴리머의 퇴적처리, 노광, 현상 및 경화는 웨이퍼 단계의 제조프로세스에 있어서 행해진다. 특히, 다수개의 내부접속부재(36)는 단일 웨이퍼상에 형성된 후에 후속 제조프로세스에 있어서 단일화될 수 있다.

적당한 네거티브 톤 레지스트 포뮬레이션(formulation)은 상표명 "EPON RESIN SU-8"로서 셸 케미컬(Shell Chemical)에 의해 판매되고 있다. 이러한 레지스트는 약 5∼50mils의 두께로 퇴적될 수 있다. 게다가, 이 레지스트는 거의 수직의 측벽부를 갖춘 개구부를 포함하는 높은 애스펙트비(aspect ratio) 특징을 가지고 현상될 수 있다. 스핀코터(spin coater) 또는 미니스커스 코터(meniscus coat er)와 같은 종래의 레지스트 도포장치를 사용하여 레지스트를 다수개의 내부접속부재(36)상에 퇴적할 수 있다. 그 후, 퇴적된 레지스트를 약 95℃에서 약 15분간 프리베이크(prebake)하여, 약 165mJ/cm²의 조사량에 의해 종래의 UV 위치정합장치를 이용하여 소망하는 패턴으로 노광할 수 있다. 현상처리는 PGMEA(propyleneglycol-monomethylether-acetate)의 용액에 의해 달성될 수 있다. 더욱이, 이 처리에 이어서 약 200℃에서 약 30분간의 하드 베이크(hard bake)로 이루어지는 완전경화 (full cure)처리를 행한다.

상기 "EPON RESIN SU-8" 레지스트 포뮬레이션은 대략적으로 도시한 바와 같은 수직의 위치정합면을 갖는 위치정합 개구부(50)를 형성하도록 현상될 수 있다. 이 실시예에 있어서, 구성부품(30A)의 경사진 에지(72A)는 위치정합 개구부(50)의 표면에 접촉되어 구성부품(30A)이 내부접속부재(36)에 위치정합될 수 있다.

더욱이, 도 8a에 있어서 위치정합수단(48)은 본드 와이어(62)를 봉입하여 보호하기 위해 내부접속부재(36) 및 베이스(32)의 부분에 퇴적된 엔캡슐런트(49)를 포함할 수 있다. 이 엔캡슐런트(49)는 에폭시, 실리콘 또는 폴리이미드와 같은 종래의 글로브 탑재료로 구성될 수 있다. 엔캡슐런트(49)는 본드 와이어(62)상에 소망하는 양의 점성재료를 분배함으로써 형성될 수 있다. 또, 엔캡슐런트(49)의 주위부분을 규정하기 위한 성형틀로서 기판상에 펜스를 형성할 수 있다. 분배처리에 이어서, 엔캡슐런트(49)는 상승한 온도(예컨대, 165℃)로 적당한 시간(예컨대, 60분)동안 경화될 수 있다. 이 엔캡슐런트(49)는 시린지(syringe)에 의한 종래의 처리방법으로 퇴적될 수 있다.

도 8b에 있어서, 다른 실시예의 위치정합수단(48A)은 내부접속부재(36)상에 형성되어 위치정합범프(72B)를 갖춘 구성부품(30B)을 위치정합시킨다. 이 실시예에 있어서, 위치정합수단(48A)의 위치정합 개구부(50A)는 경사진 위치정합면을 갖추고 있다. 위치정합 개구부(50A)의 경사진 위치정합면은 위치정합범프(72B)에 접촉하여 이것을 안내하도록 구성되어 있다. 이 위치정합수단(48A)은 이미 설명한 바와 같이 퇴적되어 형성된 종래의 레지스트 포뮬레이션에 의해 구성될 수 있지만, 위치정합 개구부(50A)용의 경사진 면부를 갖출 수 있다. 혹은, 이 위치정합수단 (48A)은 듀폰(DuPont)에 의한 "KAPTON" 테이프와 같은 접착테이프 또는 리드-온-칩 다이스(lead-on-chip dice)를 리드프레임에 연결하도록 구성된 유사한 테이프의 1개 이상의 층에 의해 구성될 수 있다. 접착테이프를 이용하는 경우, 테이프는 소망하는 크기의 위치정합 개구부(50A)를 형성하도록 절단되어 소망하는 패턴으로 형성될 수 있다. 게다가, 이 접착테이프는 경사진 에지를 따라 깍여져 위치정합 개구부(50A)의 경사진 면부를 형성할 수 있다. 또, 위치정합수단(48A)은 실리콘과 같은 접착제에 의해 내부접속부재(36)에 장착되는 성형 또는 가공한 플라스틱 등의 재료로 이루어진 다른 부품으로 할 수 있다.

도 8c에 있어서, 다른 실시예의 위치정합수단(48B)은 대략적으로 이미 설명한 바와 같이 경화된 레지스트, 1개 이상의 테이프층 또는 다른 부재로서 형성될 수 있다. 이 위치정합수단(48B)은 구성부품(30C)상의 위치정합 포스트(72C)에 접촉하여 안내하도록 구성된 면부를 갖는 위치정합 개구부(50B)를 갖추고 있다. 이 실시예에 있어서, 내부접속부재(36A)는 위치정합 포스트(72C)를 수용하기 위한 凹부(74)를 갖추고 있다.

도 8d에 있어서, 다른 실시예의 위치정합수단(48C)은 경화된 레지스트의 2개의 분리된 층으로 구성되어 있다. 이들 분리된 층은 범프가 형성된 다이(10)나 그 외의 반도체 구성부품을 위한 단계적인 위치정합을 제공하도록 구성되어 있다. 제1레지스트층(76)은 경사진 면부를 갖춘 제1개구부(50C1)와 더불어 현상될 수 있는 종래의 레지스트 포뮬레이션에 의해 구성된다. 제2레지스트층(78)은 수직면부를 갖춘 제2개구부(50C2)와 더불어 현상될 수 있는 상기 "EPON RESIN SU-8" 레지스트 포뮬레이션에 의해 구성되어 있다. 제1개구부(50C1)는 성긴 위치정합단계를 제공하기 위해, 다이(10)의 에지를 안내할 수 있는 크기로 형성될 수 있다. 제2개구부(50C2)는 미세한 위치정합단계를 제공하기 위해, 다이(10)의 에지를 안내할 수 있는 크기로 형성될 수 있다. 또, 이 실시예는 이미 설명한 것과 거의 마찬가지로 본드 와이어(62)상에 형성된 엔캡슐런트(49A)를 포함할 수 있다.

도 8e에 있어서, 다른 실시예의 위치정합수단(48D)은 범프가 형성된 다이(10)상의 접촉범프(12)의 패턴에 맞물리도록 구성된 경사진 면부를 갖는 위치정합 개구부(50D)를 갖추고 있다. 이 실시예에 있어서, 위치정합수단(48D)의 두께는 접촉범프(12)의 높이(H)보다도 작은 것이 바람직하다. 이 위치정합수단(48D)은 이미 설명한 바와 같이 형성된 경화재료, 1개 이상의 접착테이프층, 또는 분리된 부재로 할 수 있다. 또, 경화재료는 접촉부재(38) 사이의 내부접속부재(36)의 표면상에 형성될 수 있다.

따라서, 본 발명은 다이스 및 칩규모의 패키지를 포함하는 반도체 구성부품을 위한 개선된 테스트 시스템을 제공한다. 이 테스트 시스템은, 상기 구성부품에 전기적으로 접촉하기 위한 내부접속부재와, 당해 내부접속부재에 구성부품을 위치정합시키기 위한 위치정합면을 갖춘 위치정합수단을 갖춘 테스트 장치에 의해 구성되어 있다. 게다가, 상기 구성부품은 상기 위치정합면에 대해 맞물려 상호작용하도록 구성된 위치정합부재를 갖출 수 있다.

본 발명은 상기 실시예에 한정되는 것은 아니고, 본 발명의 요지를 벗어나지 않는 범위내에서 다양하게 변형하여 실시할 수 있음은 물론이다.

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
반도체 구성부품을 위한 테스트 시스템을 제조하기 위한 방법에 있어서,

복수의 외부 접촉범프와 위치정합부재를 갖춘 구성부품을 제공하는 단계와,

일시적으로 상기 접촉범프와 전기적으로 접속하도록 구성된 복수의 접촉부재를 갖춘 내부접속부재를 제공하는 단계 및,

상기 내부접속부재상에 폴리머층을 퇴적시킴으로써, 상기 위치정합부재에 맞물려 상기 접촉범프를 상기 접촉부재에 대해 위치정합시키도록 구성된 면부를 갖춘 위치정합수단을 형성하는 단계를 구비하고,

상기 각 접촉부재는, 적어도 부분적으로 도전층으로 피복되고 상기 접촉범프를 유지하고서 이것에 전기적으로 접촉하도록 구성된 凹부를 갖추며,

상기 凹부는 상기 접촉범프를 이 凹부내로 안내하도록 구성된 경사진 측벽부를 갖추고 있는 것을 특징으로 하는 테스트 시스템 제조방법.
제13항에 있어서, 상기 폴리머층은 레지스트층으로 구성되고, 상기 형성하는 단계는 상기 면부를 갖춘 개구부를 따라 당해 레지스트를 현상하는 단계를 구비하고 있는 것을 특징으로 하는 테스트 시스템 제조방법.
제13항에 있어서, 상기 구성부품은 칩규모의 패키지와 범프가 형성된 반도체 다이스로 이루어진 그룹으로부터 선택되는 소자로 구성되는 것을 특징으로 하는 테스트 시스템 제조방법.
반도체 구성부품을 위한 테스트 시스템을 제조하기 위한 방법에 있어서,

복수의 접촉범프와 위치정합부재를 갖춘 구성부품을 제공하는 단계와,

일시적으로 상기 접촉범프와 전기적으로 접속하도록 구성된 복수의 접촉부재를 갖춘 내부접속부재를 제공하는 단계,

상기 내부접속부재상에 레지스트층을 형성하는 단계,

상기 레지스트층상에 있어서 상기 위치정합부재에 접촉하여 상기 구성부품을 상기 내부접속부재에 대해 위치정합시키도록 구성된 면부를 형성하는 단계 및,

상기 레지스트층을 경화하는 단계를 구비하고,

상기 접촉부재는, 적어도 부분적으로 도전층으로 피복된 凹부를 갖추며,

상기 凹부는 상기 접촉범프를 유지하고서 이것에 전기적으로 접촉할 수 있는 크기로 형성되고, 상기 접촉범프를 이 凹부내로 안내하도록 구성된 경사진 측벽부를 갖추고 있는 것을 특징으로 하는 테스트 시스템 제조방법.
제16항에 있어서, 상기 면부는 상기 레지스트층내의 개구부를 구비하고 있는 것을 특징으로 하는 테스트 시스템 제조방법.
제16항에 있어서, 상기 구성부품은 칩규모의 패키지와 범프가 형성된 반도체 다이스로 이루어진 그룹으로부터 선택되는 소자로 구성되는 것을 특징으로 하는 테스트 시스템 제조방법.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제