KR101388790B1 - 광소자 칩 어레이와 이를 이용한 칩 온 플랫폼 및 칩 온플랫폼 정렬장치 - Google Patents

광소자 칩 어레이와 이를 이용한 칩 온 플랫폼 및 칩 온플랫폼 정렬장치 Download PDF

Info

Publication number
KR101388790B1
KR101388790B1 KR1020070087651A KR20070087651A KR101388790B1 KR 101388790 B1 KR101388790 B1 KR 101388790B1 KR 1020070087651 A KR1020070087651 A KR 1020070087651A KR 20070087651 A KR20070087651 A KR 20070087651A KR 101388790 B1 KR101388790 B1 KR 101388790B1
Authority
KR
South Korea
Prior art keywords
alignment
chip
array
platform
optical
Prior art date
Application number
KR1020070087651A
Other languages
English (en)
Other versions
KR20090022354A (ko
Inventor
김인
이준영
강성욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070087651A priority Critical patent/KR101388790B1/ko
Publication of KR20090022354A publication Critical patent/KR20090022354A/ko
Application granted granted Critical
Publication of KR101388790B1 publication Critical patent/KR101388790B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0066—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form characterised by the light source being coupled to the light guide
    • G02B6/0068—Arrangements of plural sources, e.g. multi-colour light sources
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • G02B6/12009—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides
    • G02B6/12011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides characterised by the arrayed waveguides, e.g. comprising a filled groove in the array section
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명은 광섬유 어레이와 광소자 칩 어레이 사이의 정렬을 용이하게 하는 광소자 칩 어레이와 이를 이용한 칩 온 플랫폼 및 칩 온 플랫폼 정렬장치에 관한 것이다.
본 발명에 따른 광소자 칩 어레이는 기판과; 상기 기판 상면에 복수개의 광소자가 어레이 형태로 배열된 광소자 어레이와; 상기 광소자 어레이와 복수개의 광 전송매체가 어레이 형태로 배열된 광 전송매체 어레이와의 광결합이 용이하도록 상기 기판 상면에 형성된 정렬부재를 포함함을 특징으로 한다.
병렬 광 전송 모듈, 광소자 칩 어레이, 칩 온 플랫폼

Description

광소자 칩 어레이와 이를 이용한 칩 온 플랫폼 및 칩 온 플랫폼 정렬장치{CHIP ARRAY OF OPTICAL DEVICE, CHIP ON PLATFORM AND APPARATUS FOR ARRANGING OF CHIP ON PLATFORM USING THE SAME}
본 발명은 병렬 광 전송 모듈에 관한 것으로, 특히 광섬유 어레이와 광소자 칩 어레이 사이의 정렬을 용이하게 하는 광소자 칩 어레이와 이를 이용한 칩 온 플랫폼 및 칩 온 플랫폼 정렬장치에 관한 것이다.
일반적으로, 다중 광통신 채널을 가지는 병렬 광 전송 모듈(Parallel Optical Module; 이하 'POM'이라 함) 조립에는 POM 본체와 탈부착 가능한 광 전송매체(예를 들면, 광섬유) 커넥터 사이의 위치를 잡아주는 정렬 핀을 사용하고 있다.
도 1은 정렬 핀(또는 가이드 핀, guide pin)을 사용하는 일반적인 병렬 광 전송 모듈 조립장치의 구조를 나타낸 도면이다. 도 1은 4채널 단일방향의 POM 조립장치의 구조를 나타내고 있으나, 예를 들어 12채널처럼 채널 수가 증가하거나 또는 수광 및 발광 광소자 칩 어레이를 동시에 사용하는 경우에도 기본적인 설계 구조는 유사하다.
도 1을 참조하면, POM 조립장치 본체(100)에 꽂혀지는 정렬 핀(101)은 광섬유 어레이 커넥터(20)의 홀(21)에 끼워지면서 광섬유 어레이(22)와 POM 본체(100)와의 정렬을 이룬다. 따라서 POM 조립장치 내에 배치되는 광소자 칩 어레이(30)와 렌즈 어레이(40) 등은 정렬 핀(101)과 정렬되면서 최종적으로 광섬유 어레이(22)와 정렬이 이루어진다. 이때 사용하는 대부분의 부품은 기계적 가공을 통해 수 미크론(micron)의 정밀도를 가지고 정렬 핀과 정렬하게 되지만 광소자 칩 어레이는 반도체 제조공정을 통해 제작되는 소자의 크기가 ~1000미크론*500미크론*200미크론(가로*세로*높이) 정도로 소형이므로 정렬 핀을 직접 꽂는 형태로는 제작할 수가 없다. 따라서, 도 1과 같이 정렬 구멍(51)을 갖는 정밀가공 플랫폼(platform, 50)- 예를 들면, 서브마운트(submount)나 연성 인쇄회로기판(Flexible Printed Circuit Board; FPCB)- 위의 정해진 위치에 칩 본딩(chip bonding) 하여 하나의 조립 부품으로 사용하게 된다(chip on platform). 따라서, 모든 부품의 기계적 가공이 정밀할 경우에는 칩 어레이를 플랫폼(예를 들면, 서브마운트나 연성 인쇄회로기판) 위의 정해진 위치에 정확히 실장하는 것이 최종적인 광섬유 어레이와 광소자 칩 어레이 사이의 광정렬 정밀도를 결정하게 된다.
종래에는 광소자 칩 어레이를 실장하고 있는 칩 온 플랫폼(예를 들면, chip array on submount 또는 chip on FPCB)의 제작에 있어서, 도 2에 도시된 바와 같이 배면 정렬(back side align) 공정이라는 반도체 제조공정을 통하여 광소자 칩 어레 이(30)의 발광/수광부(31~34)와 정렬이 맞는 정렬마크(align mark)(35)를 칩의 배면에 형성하여 칩의 배면에 형성된 정렬마크(35)와 플랫폼(50) 상의 정렬마크(55) 사이의 위치가 일치하도록 정렬장비를 사용하여 위치를 맞추는 방법이 있다.
종래 다른 방법으로는 도 3에 도시된 바와 같이 광소자 칩 어레이(30)의 외곽을 정밀하게 자른 후 이 외곽선(30A)의 아랫부분을 플랫폼(50) 상의 정렬마크(56)에 맞도록 정렬장비를 사용하여 위치를 맞춘 후 솔더 본딩(solder bonding)을 하는 방법 등이 있다.
그러나 상기 종래의 방법들은 정렬장비를 사용하여야 하는데, 일반적으로 영상(vision) 인식을 이용한 정렬장비는 고가일 뿐만 아니라 고도의 영상인식 기술을 요구한다. 또한, 상기 종래 방법들을 사용하기 위해서는 일반적으로 잘 사용하지 않는 배면 포토-리소그라피 정렬(back-side photolithography align) 기술을 사용하거나 칩 어레이 외곽이 정확하게 잘리도록 해야한다.
일반적으로 표면 발광/수광소자의 경우 제작공정에서 수차례의 깊은 식각(dip etching) 공정을 거쳐서 최종적으로 발광/수광부를 중심으로 10미크론 내외 높이의 메사(mesa) 구조가 형성된다. 이 메사구조는 정밀한 포토 리소그라피(photolithography) 공정을 통해 각각 광섬유 어레이의 각 광섬유 사이의 피치(pitch)와 동일한 피치로 배열된다. 광소자 칩 어레이 제작과정에서 대부분의 공정은 웨이퍼 상에 증착, 포토-리소그라피 정렬, 화학적 식각공정 등과 같이 평면상에서 웨이퍼 단위로 진행되나 최종적인 칩 메이킹(making) 공정은 포토-리소그라피 공정에 의해 형성된 칩 메이킹(making) 라인을 시각적으로 확인하고 스크라이 빙(scribing) 및 벽계(breaking) 공정을 수행하거나 미리 정해진 간격으로 절단(sawing)하는 작업을 수행하는 기계적 가공을 하게 된다. 이때 기계적 벽계를 정확한 위치에서 깨지는 부분 없이 정밀하게 하는 것은 고도의 공정기술을 요구한다.
따라서 본 발명은 배면 포토-리소그라피 정렬공정이나 칩을 자르는 공정에서 칩 어레이 외곽을 정밀하게 깨짐 없이 잘라야 한다는 요구조건 없이 일반적인 광소자 칩 어레이 제작공정을 통해서도 칩 어레이가 실장될 플랫폼의 정렬 구멍과 칩 어레이의 정밀한 정렬이 가능하도록 하는 광소자 칩 어레이와 이를 이용한 칩 온 플랫폼 및 칩 온 플랫폼 정렬장치를 제공하고자 한다.
본 발명에 따른 광소자 칩 어레이는 기판과; 상기 기판 상면에 복수개의 광소자가 어레이 형태로 배열된 광소자 어레이와; 상기 광소자 어레이와 복수개의 광 전송매체가 어레이 형태로 배열된 광 전송매체 어레이와의 광결합이 용이하도록 상기 기판 상면에 형성된 정렬부재를 포함함을 특징으로 한다.
상기 정렬부재는 상기 광소자 어레이의 가장자리에 위치하며, 포토 리소그라피 공정에 의해 형성된 패턴임을 특징으로 한다.
또한, 본 발명에 따른 칩 온 플랫폼은 기판과, 상기 기판 상면에 복수개의 광소자가 어레이 형태로 배열된 광소자 어레이와, 상기 광소자 어레이와 복수개의 광 전송매체가 어레이 형태로 배열된 광 전송매체 어레이와의 광결합이 용이하도록 상기 기판 상면에 형성된 정렬부재를 구비하는 적어도 하나의 광소자 칩 어레이와; 그 상면이 상기 광소자 칩 어레이의 상기 기판 하면과 접속하며, 상기 정렬부재와 일정거리 이격된 위치에 상기 광 전송매체 어레이와의 광결합을 위한 정렬용 구멍을 구비하는 플랫폼을 포함함을 특징으로 한다.
상기 정렬부재는 상기 광소자 어레이의 가장자리에 위치하며, 포토 리소그라피 공정에 의해 형성된 패턴임을 특징으로 한다.
상기 플랫폼은 서브마운트 또는 인쇄회로기판 중 어느 하나임을 특징으로 한다.
또한, 본 발명은 복수의 광 전송매체가 어레이 형태로 배열된 광 전송매체 어레이와 제1 정렬 구멍을 구비하고 있는 광 전송매체 어레이 커넥터와; 기판 위에 복수개의 광소자가 어레이 형태로 배열된 광소자 칩 어레이와 제2 정렬 구멍을 구비하고 있는 플랫폼과; 상기 제1 정렬 구멍 및 상기 제2 정렬 구멍과 결합하는 것에 의해 상기 광소자 어레이와 상기 광 전송매체 어레이를 광결합하는 정렬 핀을 포함하는 병렬 광 전송 모듈에 있어서, 상기 광소자 칩 어레이는 상기 광소자 어레이와 상기 제2 정렬구멍 사이의 위치 조절을 위한 정렬부재를 더 포함함을 특징으로 한다.
또한, 본 발명은 기판 위에 광소자 어레이와 정렬부재를 구비하고 있는 적어도 하나의 광소자 칩 어레이를, 광 전송매체 어레이와 상기 광소자 어레이와의 광결합을 위한 정렬 핀을 구비하는 병렬 광 전송 모듈의 상기 정렬 핀과 결합가능하도록 위치 설정된 제1 정렬 구멍을 구비하는 플랫폼의 예정된 위치에 실장하기 위한 칩 온 플랫폼 정렬장치에 있어서, 상기 정렬 핀과 결합가능하도록 위치 설정된 제2 정렬구멍과, 상기 광소자 칩 어레이를 수용할 수 있도록 된 칩 어레이 홈을 구 비하는 높이조절 스페이서와; 상기 정렬 핀과 결합가능하도록 위치 설정된 제3 정렬구멍과, 상기 정렬부재를 수용할 수 있도록 된 정렬부재 홈을 구비하는 정렬 판과; 그 하면이 상기 정렬 판 위에 밀착 결합되고, 상부 중앙에 배치된 관통 구멍을 통해 내부의 압력을 조절함으로써 상기 광소자 칩 어레이를 홀딩 및 이송하는 진공 척을 포함함을 특징으로 한다.
칩 온 플랫폼 정렬장치의 상기 제2 정렬구멍은 적어도 상기 정렬 핀이 관통할 수 있는 크기 이상으로 형성됨을 특징으로 한다.
칩 온 플랫폼 정렬장치의 상기 제3 정렬구멍은 상기 정렬 핀이 밀착되게 관통할 수 있는 크기로 형성됨으로써 상기 정렬 핀과 정렬 결합 되도록 함을 특징으로 한다.
상기 정렬부재 홈은 모서리 부분이 완만한 곡선 형상을 이룸을 특징으로 한다.
상기 진공 척의 상기 관통 구멍은 자유로이 움직일 수 있는 호스와 연결되어 있으며 밸브 조작에 따라 진공펌프 또는 압력기체 실린더와 선택적으로 연결될 수 있음을 특징으로 한다.
전술한 바와 같이 본 발명에 의하면 칩 온 플랫폼의 정렬 기준점으로 배면 패턴이나 잘라진 외곽선을 이용하지 않고 칩 어레이 제작 공정 중에 정렬부재를 형성하고 이 정렬부재를 칩 온 플랫폼 정렬장치의 홈에 맞추는 방식으로 정렬한다. 따라서, 배면 정렬공정 및 고가의 정렬장비를 사용하거나 필요 이상의 정밀도를 요구하는 칩 메이킹 공정을 이용하지 않고도 칩 온 플랫폼 정렬장치의 가공 정밀도 내에서 칩 어레이의 정렬이 가능하다.
또한, 본 발명에 따라 칩과 맞닿는 주요 부분을 분리하여 칩 온 플랫폼 정렬장치를 만드는 경우 정렬 판 및 높이조절 스페이서가 각각 통자형으로 제작되므로 정렬 장치의 제작이 용이하며 정밀가공이 가능하여 실용적이다.
이하에서는 첨부 도면들을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 발명에서 기술하는 칩 온 플랫폼은 정렬 기준점으로 배면 패턴(back-side pattern)이나 잘라진 외곽선을 이용하지 않고 칩 어레이 제작 공정 중에 정렬부재를 형성하고 이 정렬부재를 칩 온 플랫폼 정렬장치의 홈에 맞추는 방식으로 정렬을 진행함을 특징으로 한다.
도 4 및 도 5는 발명의 일 실시예에 따른 광소자 칩 어레이의 구조를 개략적으로 나타낸 도면으로, 도 4는 단면도이고 도 5는 사시도이다.
도 4 및 도 5를 참조하면, 본 발명에 따른 광소자 칩 어레이는 기판(210)과, 상기 기판(210) 위에 복수개의 광소자(220a~220d)가 어레이 형태로 배열되어 있는 광소자 어레이(220)와, 상기 광소자 어레이(220)를 둘러싸도록 상기 기판(210) 위에 형성된 정렬부재(230)를 포함한다.
상기 기판(210)은 광소자를 이루는 기판 물질로써 예를 들면 반절연형 또는 전도성 GaAs 기판이다.
상기 광소자 어레이(220)는 복수개의 광소자(220a~220d)가 어레이 형태로 배열되어 있는 것으로, 광소자(220a~220d)는 예를 들면, 수직공진 표면방출 레이저(Vertical Cavity Surface Emitting Laser; 이하 VCSEL이라 함)이다. 상기 VCSEL(220a~220d)은 메사(mesa) 구조의 반도체 에피택셜층과 전극을 구비하고 있다. 본 실시예에서는 광소자의 예로 VCSEL을 들고 있으나, 수직공진 발광다이오드(LED), 포토다이오드(PD) 등 다양한 종류의 광소자가 적용될 수 있음은 물론이다.
상기 정렬부재(230)는 상기 광소자 어레이(220)를 둘러싸도록 상기 기판(210) 위에 형성되며, VCSEL(220a~220d)의 메사구조 형성을 위한 식각공정 중에 형성할 수 있다. 또한, 정렬부재(230) 외측의 기판(210)을 추가로 식각(dip etching)하여 원하는 깊이를 구현할 수 있다.
도 6은 발명의 일 실시예에 따른 칩 온 플랫폼의 구조를 개략적으로 나타낸 도면으로, 도 4의 칩 어레이를 서브마운트 위에 실장하고 있는 칩 온 서브마운트를 나타낸 것이다.
도 6을 참조하면, 본 실시예의 칩 온 서브마운트는 광 전송매체 어레이와 광소자 어레이와의 광결합을 위한 정렬 핀을 수용할 수 있도록 정렬 구멍(예를 들면, 2개)(251)이 형성된 서브마운트(250)와, 상기 2개의 정렬 구멍(251) 사이에 정렬 배치된 광소자 칩 어레이(240)를 포함한다. 상기 광소자 칩 어레이(240)는 기판(210)과, 광소자 어레이(220)와, 정렬부재(230)를 구비하고 있다. 이때, 광소자 칩 어레이(240)와 서브마운트(250)와의 정렬은 정렬부재(230)와 서브마운트(250) 상에 형성된 정렬 구멍(251) 사이의 거리를 정밀하게 조절하는 것에 의해 이루어진다.
도 7은 플랫폼 위의 정해진 위치에 광소자 칩 어레이를 실장하기 위한 칩 온 플랫폼 정렬장치의 구성을 나타낸 도면이다. 참고로, 본 실시예의 도면에서는 설명의 편의상 도 5의 광소자 칩 어레이를 함께 도시하였다.
도 7을 참조하면, 본 발명에 따른 칩 온 플랫폼 실장장치(300)는 높이조절 스페이서(310)와, 정렬 판(align plate)(320)과, 진공 척(vacuum chuck)(330)을 포함하며, 이들은 서로 탈부착 가능하다.
상기 높이조절 스페이서(310)는 정렬 구멍(예를 들면, 2개)(311)과, 칩 어레이를 수용할 수 있도록 상기 2개의 정렬 구멍 사이에 배치된 칩 어레이 홈(312)을 구비하며, 정렬 구멍(311)의 크기는 정렬 핀의 크기 이상이며, 칩 어레이 홈(312)의 크기는 칩 어레이(240)를 수용할 수 있도록 적어도 칩 어레이(240)의 크기 이상이 되도록 한다. 또한, 높이조절 스페이서(310)의 두께(310A)는 칩 어레이(240)의 기판(210) 두께보다는 두껍고 칩 어레이 전체 두께(240A)보다는 얇게 되도록 한다.
상기 정렬 판(320)은 정렬 구멍(321)(예를 들면, 2개), 정렬부재(230)를 수용할 수 있도록 상기 2개의 정렬 구멍(321) 사이에 배치된 정렬부재 홈(322)을 구 비한다. 이때, 정렬 구멍(321)은 도 1의 POM 본체(100)에 부착된 정렬 핀(101)과의 정렬 정밀도를 높이기 위해 정렬 핀(101)의 크기와 실질적으로 동일한 크기가 되도록 한다. 즉, 정렬 구멍(321)을 POM 본체(100)의 정렬 핀(101)을 수용할 수 있을 만큼의 크기로 형성하여 POM 본체(100)의 정렬 핀(101)이 밀착 삽입되도록 함으로써 POM 본체(100)의 정렬 핀(101)이 좌우로 움직일 수 있는 변위공간을 줄이고 이에 따라 정렬 정밀도를 높일 수 있다.
상기 진공 척(330)은 그 하면(331)이 상기 정렬 판(320) 위에 밀착 배치되고 상부 중앙에 배치된 관통 구멍(332)을 통해 자유로이 움직일 수 있는 호스와 연결되며, 밸브(미도시) 조작에 따라 진공펌프(미도시) 또는 압력기체(예를 들어 질소) 실린더(미도시)와 선택적으로 연결할 수 있으며, 관통 구멍(332)을 통한 내부의 압력 조절에 의해 칩 어레이(240)의 홀딩 및 본딩 강도를 조절할 수 있다.
상기 칩 온 플랫폼 정렬장치를 이용한 칩 온 플랫폼의 정렬공정은 다음과 같다.
먼저, 도 8에 도시된 바와 같이 광소자 칩 어레이(240) 위에 정렬 판(320)을 배치한 다음 진공 척(330)을 대고 진공펌프(미도시)를 가동한다. 이때 정렬 판(320)의 정렬부재 홈(322) 내에 광소자 칩 어레이(240)의 정렬부재(230)가 완전히 수용되도록 하며, 진공펌프를 가동하면 광소자 칩 어레이(240), 정렬 판(320) 및 진공 척(330)이 밀착되어 하나의 칩 홀딩 블록(chip holding block)이 된다.
이어서, 도 9에 도시된 바와 같이 임시 정렬 핀(101')을 설치한 서브마운트(250) 위에 두께조절 스페이서(310) 및 칩 어레이 본딩용 솔더(solder)(260)를 얹는다. 이때, 임시 정렬 핀(101')은 병렬 광 전송 모듈의 본체(100)에 구비된 정렬 핀(101)(도 1 참조)과 동일한 위치에 동일한 크기로 형성되는 것이 바람직하다. 정렬 핀(101')이 두께조절 스페이서(310)에 형성된 제1 정렬 구멍(311)을 관통하도록 한 다음 도 8의 칩 홀딩 블록을 정렬 핀(320)에 위치 정렬하여 밀어 넣는다. 이때, 정렬 핀(101')이 정렬 판(320)에 형성된 제2 정렬 구멍(321)을 관통하도록 함으로써 칩 홀딩 블록과 정렬핀(101')의 위치를 정렬한다.
한편, 도 9의 정렬 공정에 이은 솔더 본딩 공정은 플랫폼과 광소자 칩 어레이를 본딩하는 솔더의 두께 및 두께조절 스페이서의 두께에 따라 2가지 방법으로 진행이 가능하며, 도 10a 및 도 10b에 도시된 바와 같다.
도 10a는 솔더(260) 두께와 광소자 칩 어레이의 기판(210) 두께의 합이 두께조절 스페이서(310)의 두께보다 큰 경우로써, 진공 척(330)을 계속 진공으로 유지하면서 칩 홀딩 블록을 기계적으로 밀어서 본딩 강도(bonding force)를 조절한다.
도 10b는 솔더(260) 두께와 광소자 칩 어레이의 기판(210) 두께의 합이 두께조절 스페이서(310) 두께보다 작은 경우로써, 칩 홀딩 블록을 기계적으로 밀어서 진공 척(330), 정렬 판(320) 및 정렬 핀(101'), 서브마운트(250)의 상대적 위치를 고정시킨 상태에서 진공 척(330)을 통하여 공기압을 가하면서 본딩공정을 진행한다. 본딩공정이 완료되면 진공 척을 대기압에 노출시켜서 떼어낸 후 정렬 판(320)과 두께조절 스페이서(310)를 빼낸다.
정렬부재의 형성에 있어서, 칩 어레이 제작시에 메사 형성공정을 이용하여 동시에 정렬부재를 형성하는 경우는 추가 공정이 필요치 않으므로 가장 바람직하 나, 소자 구조에 따라서 발광부위의 메사 전체 높이가 정렬부재와 정렬 판의 작업을 수행하기에 충분하지 않을 경우에는 추가의 반도체 식각공정을 진행하여 정렬부재를 식각하여 형성할 수도 있다. 도 10a 및 도 10b 각각의 경우에 최종적으로 만들어지는 칩 온 플랫폼은 도 11a 및 도 11b에 도시된 바와 같으며, 칩 어레이 상의 정렬부재를 명확하게 인식할 수 있다.
도 12 및 도 13은 본 발명의 다른 실시예에 따른 칩 온 플랫폼 및 그 제조과정을 설명하기 위한 도면으로, 본 실시예는 2개의 광소자 칩 어레이(예를 들면, 발광소자 칩 어레이 및 수광소자 칩 어레이)를 플랫폼에 실장하는 예를 나타낸 것이다.
도 12 및 도 13을 참조하면, 2개 이상의 칩 어레이를 플랫폼에 동시에 실장(정렬 및 본딩)하는 경우에도 정렬 판(320)의 칩 정렬 홈(322a, 322b)을 광소자 칩 어레이(240a,240b)의 개수만큼 만들고 하나의 진공 척(330) 및 2개 이상의 광소자 칩 어레이(240a, 240b)를 모두 수용할 수 있을 정도로 구멍(311)이 크게 뚫린 두께조절 스페이서(310)를 사용하면 여러 개의 칩 어레이 정렬 및 본딩 공정을 한 번에 진행하여 다수의 칩을 실장하고 있는 칩 온 플랫폼을 제조할 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위를 초과하지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 예를 들어, 본 발명의 도면에서는 4개의 채널을 갖는 광소자 칩 어레이를 도시하였으나 본 발명은 임의의 채널 수를 갖는 광소자 칩 어레이에 적용할 수 있다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되 며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1은 정렬 핀을 사용하는 일반적인 병렬 광 전송 모듈의 구조를 나타낸 도면,
도 2는 종래기술에 따른 칩 온 플랫폼 정렬과정을 나타낸 도면,
도 3은 종래 다른 기술에 따른 칩 온 플랫폼 정렬과정을 나타낸 도면,
도 4는 본 발명의 일실시예에 따른 광소자 칩 어레이의 구조를 개략적으로 나타낸 사시도,
도 5는 본 발명의 일실시예에 따른 광소자 칩 어레이의 구조를 개략적으로 나타낸 단면도,
도 6은 발명의 일 실시예에 따른 칩 온 플랫폼의 구조를 개략적으로 나타낸 도면,
도 7은 본 발명의 일실시예에 따른 칩 온 플랫폼 정렬장치의 구성을 나타낸 도면,
도 8, 도 9, 도 10a 및 도 10b는 본 발명의 일실시예에 따른 칩 온 플랫폼 정렬장치를 이용한 칩 온 플랫폼 정렬방법을 설명하기 위한 도면,
도 11a 및 도 11b는 본 발명의 다른 실시예에 따른 칩 온 플랫폼의 구조를 개략적으로 나타낸 도면,
도 12는 본 발명의 또 다른 실시예에 따른 칩 온 플랫폼의 구조를 개략적으로 나타낸 도면,
도 13은 도 12의 칩 온 플랫폼 제조과정을 설명하기 위한 도면.

Claims (11)

  1. 삭제
  2. 삭제
  3. 기판과,
    상기 기판 상면에 복수개의 칩들이 어레이 형태로 배열된 칩 어레이와,
    상기 기판 상면에서 상기 칩 어레이의 양측에 위치되도록 형성된 정렬부재들과,
    상면이 상기 칩 어레이의 상기 기판 하면과 솔더를 이용하여 본딩되며, 상기 정렬부재와 일정거리 이격된 위치에 정렬용 구멍들을 구비하는 플랫폼을 포함함을 특징으로 하는 칩 온 플랫폼.
  4. 제 3 항에 있어서, 상기 정렬부재는
    포토 리소그라피 공정에 의해 형성된 패턴임을 특징으로 하는 칩 온 플랫폼.
  5. 제 3 항에 있어서, 상기 플랫폼은
    서브마운트 또는 인쇄회로기판 중 어느 하나임을 특징으로 하는 칩 온 플랫폼.
  6. 삭제
  7. 기판과 상기 기판 위에 칩들이 어레이 형태로 배열된 칩 어레이와 상기 칩 어레이의 양측에 위치되도록 형성된 정렬부재와 상면이 상기 칩 어레이의 상기 기판의 하면과 접속하며, 상기 정렬부재와 일정거리 이격된 곳에 위치하여 정렬 핀과 결합가능하도록 위치 설정된 제1 정렬 구멍을 구비하는 플랫폼의 예정된 위치에 실장하기 위한 칩 온 플랫폼 정렬장치에 있어서,
    상기 정렬 핀과 결합가능하도록 위치 설정된 제2 정렬구멍과, 상기 칩 어레이를 수용할 수 있도록 된 칩 어레이 홈을 구비하는 높이조절 스페이서와;
    상기 정렬 핀과 결합가능하도록 위치 설정된 제3 정렬구멍과, 상기 정렬부재를 수용할 수 있도록 된 정렬부재 홈을 구비하는 정렬 판과;
    하면이 상기 정렬 판 위에 밀착 결합되고, 상부 중앙에 배치된 관통 구멍을 통해 내부의 압력을 조절함으로써 상기 칩 어레이를 홀딩 및 이송하는 진공 척을 포함함을 특징으로 하는 칩 온 플랫폼 정렬장치.
  8. 제 7 항에 있어서, 상기 제2 정렬구멍은
    적어도 상기 정렬 핀이 관통할 수 있는 크기 이상으로 형성됨을 특징으로 하 는 칩 온 플랫폼 정렬장치.
  9. 제 7 항에 있어서, 상기 제3 정렬구멍은 상기 정렬 핀이 밀착되게 관통할 수 있는 크기로 형성됨으로써 상기 정렬 핀과 정렬 결합 되도록 함을 특징으로 하는 칩 온 플랫폼 정렬장치.
  10. 제 7 항에 있어서, 상기 정렬부재 홈은
    모서리 부분이 완만한 곡선 형상을 이룸을 특징으로 하는 칩 온 플랫폼 정렬장치.
  11. 제 7 항에 있어서, 상기 진공 척의 상기 관통 구멍은
    밸브 조작에 따라 진공펌프 또는 압력기체 실린더와 선택적으로 연결될 수 있음을 특징으로 하는 칩 온 플랫폼 정렬장치.
KR1020070087651A 2007-08-30 2007-08-30 광소자 칩 어레이와 이를 이용한 칩 온 플랫폼 및 칩 온플랫폼 정렬장치 KR101388790B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070087651A KR101388790B1 (ko) 2007-08-30 2007-08-30 광소자 칩 어레이와 이를 이용한 칩 온 플랫폼 및 칩 온플랫폼 정렬장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070087651A KR101388790B1 (ko) 2007-08-30 2007-08-30 광소자 칩 어레이와 이를 이용한 칩 온 플랫폼 및 칩 온플랫폼 정렬장치

Publications (2)

Publication Number Publication Date
KR20090022354A KR20090022354A (ko) 2009-03-04
KR101388790B1 true KR101388790B1 (ko) 2014-04-24

Family

ID=40692242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070087651A KR101388790B1 (ko) 2007-08-30 2007-08-30 광소자 칩 어레이와 이를 이용한 칩 온 플랫폼 및 칩 온플랫폼 정렬장치

Country Status (1)

Country Link
KR (1) KR101388790B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183466B1 (ko) * 1992-09-07 1999-04-15 기다오까 다까시 반도체 제조장치 및 반도체 제조장치에 있어서의 웨이퍼 진공척 장치 및 가스 크리닝 방법 및 질화막 형성방법
KR20010032974A (ko) * 1997-12-11 2001-04-25 린치 마이클 엘. 반도체 칩규모의 패키지와 다이스를 위한 기계적정렬시스템을 갖춘 테스트 시스템
KR20030071425A (ko) * 2002-02-28 2003-09-03 (주) 파이오닉스 광결합 모듈 어셈블리 및 그의 패키징 방법
KR100407954B1 (ko) * 2001-05-23 2003-12-03 엘지전자 주식회사 광소자 부모듈의 광학벤치 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183466B1 (ko) * 1992-09-07 1999-04-15 기다오까 다까시 반도체 제조장치 및 반도체 제조장치에 있어서의 웨이퍼 진공척 장치 및 가스 크리닝 방법 및 질화막 형성방법
KR20010032974A (ko) * 1997-12-11 2001-04-25 린치 마이클 엘. 반도체 칩규모의 패키지와 다이스를 위한 기계적정렬시스템을 갖춘 테스트 시스템
KR100407954B1 (ko) * 2001-05-23 2003-12-03 엘지전자 주식회사 광소자 부모듈의 광학벤치 제조방법
KR20030071425A (ko) * 2002-02-28 2003-09-03 (주) 파이오닉스 광결합 모듈 어셈블리 및 그의 패키징 방법

Also Published As

Publication number Publication date
KR20090022354A (ko) 2009-03-04

Similar Documents

Publication Publication Date Title
US11409059B1 (en) Techniques to combine two integrated photonic substrates
US6838689B1 (en) Backside alignment and packaging of opto-electronic devices
CN100565259C (zh) 用于光学芯片与芯片互连的连接器连接工艺
US9435970B2 (en) Optical connector
EP2321683B1 (en) Hybrid integrated optical elements
EP1285297B1 (en) Optical device with chip level precision alignment
JP4885399B2 (ja) 光ファイバと光電子素子との受動的位置合わせのための方法およびデバイス
CN112534322B (zh) 具有波导和蚀刻连接器的激光图案化适配器
JP2004519705A (ja) 光ガイド部材およびオプトエレクトロニクス素子を受動的に軸合わせするための方法およびデバイスならびにそのようなデバイスを使用した光学システム
KR20140016993A (ko) 다이 내에 미세 제작된 정렬 피처에 부착되는 광학 프레임
KR20140119001A (ko) 유리-실리콘 웨이퍼-적층된 광학-전자 플랫폼
US20230228953A1 (en) Self-Aligned Fanout Waveguide Structure on Interposer with Linear Multicore Optical Fiber
JP4240890B2 (ja) 光学素子の製造方法および光学素子
KR100361593B1 (ko) 볼록 요철을 갖는 광학집적회로 소자, 그 제조방법, 그광학집적 회로 소자를 이용하여 제조한 광통신용 송수신장치의 모듈
KR101388790B1 (ko) 광소자 칩 어레이와 이를 이용한 칩 온 플랫폼 및 칩 온플랫폼 정렬장치
US20150311104A1 (en) Method and system for aligning and orienting dies
US9772458B1 (en) Optical module for optical fibers and method of manufacturing the same
US20210223691A1 (en) Substrate of an optical electrical module
US20050069261A1 (en) Optical semiconductor device and method of manufacturing same
TW202223468A (zh) 被動對準光波導邊緣耦合的系統及方法
JP2006058327A (ja) 光導波路装置及び光結合装置
US20140348513A1 (en) Optical assembly for optical communication systems
US20030174968A1 (en) Self-aligned optical coupler
KR100532184B1 (ko) 광도파로 소자 제조방법
US20240364073A1 (en) Method for producing a multiplicity of semiconductor laser chips, and semiconductor laser chip

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee