KR100615024B1 - 범프가 형성된 반도체 구성부품을 시험하기 위한 캐리어 및 시스템 - Google Patents

범프가 형성된 반도체 구성부품을 시험하기 위한 캐리어 및 시스템 Download PDF

Info

Publication number
KR100615024B1
KR100615024B1 KR1019997012615A KR19997012615A KR100615024B1 KR 100615024 B1 KR100615024 B1 KR 100615024B1 KR 1019997012615 A KR1019997012615 A KR 1019997012615A KR 19997012615 A KR19997012615 A KR 19997012615A KR 100615024 B1 KR100615024 B1 KR 100615024B1
Authority
KR
South Korea
Prior art keywords
contact
base
interconnect
component
semiconductor
Prior art date
Application number
KR1019997012615A
Other languages
English (en)
Other versions
KR20010020605A (ko
Inventor
데이비드알.헴브리
워렌엠.판워스
알랜지.우드
데렉고크나우어
살만아크람
Original Assignee
마이크론 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지 인코포레이티드 filed Critical 마이크론 테크놀로지 인코포레이티드
Publication of KR20010020605A publication Critical patent/KR20010020605A/ko
Application granted granted Critical
Publication of KR100615024B1 publication Critical patent/KR100615024B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Connecting Device With Holders (AREA)

Abstract

접촉범프(12C)를 갖춘 다이스(41) 또는 패키지(17A)와 같은 범프가 형성된 반도체 구성부품을 시험하기 위한 반도체 캐리어를 제공한다. 이 캐리어는 베이스(61), 인터커넥트(46) 및, 힘인가기구를 갖추고 있다. 인터커넥트는 도전층으로 덮여진 홈으로서 형성된 접촉부재(64)의 패턴을 갖추고 있다. 전기적인 접속을 제공하는 것에 더하여, 상기 접촉부재는 그 접촉부재내에 있어서 접촉범프를 자기적으로 중심결정하는 것에 의한 정합기능을 수행한다. 더욱이, 캐리어는 구성부품을 인터커넥트에 정합시키도록 구성된 정합부재(43)를 갖출 수 있다.

Description

범프가 형성된 반도체 구성부품을 시험하기 위한 캐리어 및 시스템 {CARRIER AND SYSTEM FOR TESTING BUMPED SEMICONDUCTOR COMPONENTS}
본 발명은, 일반적으로 반도체 제조에 관한 것으로, 특히 다이스와 칩규모의 패키지를 포함하는 범프가 형성된 반도체 구성부품을 임시적으로 패키징 및 시험하기 위한 개선된 반도체 캐리어 및 시스템에 관한 것이다.
패키징되어 있지 않은 반도체 다이스는 반도체 제조자에 의해 출하되기 전에 통전 및 시험된다. 이 시험방법의 일례는 임시 캐리어내에 하나 이상의 다이스를 배치하는 것을 포함한다. 이 임시 캐리어는 다이스를 처리함과 더불어 이것을 통전보드나 다른 시험장비에 전기적으로 접속하기 위한 패키지를 제공한다.
이러한 임시 반도체 캐리어를 설계할 때에 고려해야 할 한가지 사항은, 그 크기 및 아웃라인(outline: 외형)이다. 바람직하게는, 이 임시 캐리어는 가능한 한 작은 x-y평면내의 아웃라인이나 풋프린트(footprint)를 가지고 있다. 더욱이, 임시 캐리어의 "z"방향에서의 높이는 가능한 한 낮은 것이 바람직하다. 즉, 작은 아웃라인과 낮은 높이를 가지면, 임시 캐리어는 통상적인 반도체 패키지를 시험하기 위해 사용되는 표준 시험장비에 의해 처리할 수 있다.
또, 이 임시 캐리어를 설계할 때에 고려해야 할 다른 사항은, 시험하의 구성부품에 전자 시험신호를 고속으로 낮은 기생성을 가지고 전달하는 능력이다. 예컨대, 500mHz 이상의 시험속도가 금후의 메모리장치에서 예상되고 있다. 더욱이, 임시 캐리어의 입/출력능력은 높은 것이 바람직하다. 이에 따라, 시험절차가 다수의 입/출력경로를 갖는 구성부품에 대해 수행되게 된다.
임시 캐리어를 설계할 때에 고려해야 할 또 다른 사항은, 생산환경에서의 임시 캐리어의 조립 및 분해의 능력이다. 즉, 임시 캐리어는 쉽게 조립되는 능력을 갖고, 시험되는 구성부품을 손상시키는 일없이 신뢰할 수 있는 전기적 접속을 행하는 것이 바람직하다. 더욱이, 임시 캐리어는 구성부품을 손상시키지 않고 분해할 수 있어야만 한다. 패키징되지 않은 다이스상의 땜납 접촉범프는 특히 대미지에 민감하여 이 범프를 본딩하는데 적합한 형상으로 되돌리기 위해 종종 땜납 리플로우공정을 필요로 한다.
반도체 제조에서의 다른 최근의 개발은, 칩규모의 패키지내에 베어 다이스(bare dice)를 패키징하는 것을 포함한다. 또, 칩규모의 패키지는 칩크기의 패키지라고도 하고, 다이스는 미세하게 패키징된 것을 의미한다. 더욱이, 칩규모의 패키지는 덮어 싸지 않거나 덮어 싸는 형태로 구성할 수도 있다. 덮어 싸지 않은 형태의 칩규모의 패키지는 패키징되지 않은 다이(die)와 거의 같은 주변의 아웃라인을 가지고 있다. 또, 덮어 싼 형태의 칩규모의 패키지는 패키징되지 않은 다이보다 약간 큰 주변의 아웃라인을 가지고 있다.
전형적으로, 칩규모의 패키지는 다이의 면에 접합된 플라스틱, 세라믹 또는 다른 전기절연재로 형성된 기판을 포함하고 있다. 이 기판은 칩규모의 패키지에 대해 외측 전기접속을 이루기 위한 외부 콘택트를 포함하고 있다. 예컨대, 이 칩규모의 패키지용의 외부 콘택트는 볼 그리드 어레이(ball grid array: BGA)에 배열된 접촉범프를 구비할 수 있다. 또한, 이 외부 콘택트는 랜드 그리드 어레이(land grid array: LGA)에 배열된 패드 또는 핀 그리드 어레이(pin grid array: PGA)에 배열된 핀으로 할 수 있다.
시험 및 통전용의 칩규모의 패키지를 임시로 패키징할 때에 고려해야 할 한가지 사항은, 외부 콘택트의 촘촘한 어레이를 가지고 임시의 전기접속을 형성하는 것이다. 특히, 이 외부 콘택트는 다른 칩규모의 패키지 사이에서 크기가 다를 수 있고, 또 동일한 칩규모의 패키지에서의 외부 콘택트 사이에서 크기가 다를 수 있다. 더욱이, 이들 외부 콘택트는 x, y 및 z방향을 따라 그 위치가 변화할 수 있다. 더욱이 또, 칩규모의 패키지의 아웃라인에 관하여 외부 콘택트의 위치도 변화할 수 있다. 전형적으로, 덮어 싼 형태의 칩규모의 패키지는 정합처리에 있어서 도움을 줄 수 있는 표준 x-y-z 협정에 따라 형성된다. 그러나, 둘러 싸지 않은 형태의 칩규모의 패키지는 주변의 크기 및 외부 콘택트의 위치에 있어서 변화할 가능성이 있다.
상술한 점을 고려하여, 패키징되지 않은 다이스 및 칩규모의 패키지를 포함하는 범프가 형성된 반도체 구성부품을 시험하기 위한 개선된 캐리어가 필요하게 된다. 특히, 다이스나 패키지의 어느 하나를 시험하는데 사용될 수 있는 표준 시험장비를 이용하는 개선된 캐리어가 필요하게 된다. 더욱이, 외부 콘택트를 임시로 패키징된 다이스 및 칩규모의 패키지에 정합하여 전기적으로 접촉시키기 위한 개선된 방법이 필요하게 된다.
본 발명에 따르면, 개선된 반도체 캐리어 및 시스템이 제공된다. 이 캐리어 및 시스템은, 접촉범프의 형태로 외부 콘택트를 갖는 베어 다이스 및 칩규모의 패키지와 같은 범프가 형성된 반도체 구성부품을 임시로 패키징 및 시험하도록 구성되어 있다.
광범위하게 설명되는 반도체 캐리어는, 하나 이상의 반도체 구성부품을 유지하기 위한 베이스와, 이 베이스에 실장되고, 상기 반도체 구성부품을 전기적으로 접촉시키기 위한 접촉부재를 포함하고 있는 인터커넥트 및, 이 인터커넥트에 대해 상기 반도체 구성부품을 밀어붙이기 위한 힘인가기구를 구비하고 있다.
상기 베이스는, BGA에서의 금속볼과 같은 촘촘한 어레이의 외부 콘택트를 갖추고 당해 베이스에 부착되어 있는 다른 기판을 포함할 수 있다. 이 촘촘한 어레이의 외부 콘택트는 번인 기판과 같은 대응하는 시험장치(test apparatus)를 통해 높은 입/출력능력을 가능하게 한다. 또, 베이스는 시험장치에 접속가능한 소켓과 전기적으로 맞물리도록 구성할 수 있다. 이 실시예에서는, 베이스는 소켓상의 스프링이 장전된 커넥터에 전기적으로 접촉시키는 구성의 도금처리한 홈(indentation)을 갖는 세라믹 등의 다른 절연재료로 구성할 수 있다.
또, 상기의 반도체 캐리어는 반도체 구성부품을 인터커넥트와 정합시키도록 구성된 주변 개구를 갖는 정합부재를 포함할 수도 있다. 이 정합부재는 에칭된 플레이트 또는 퇴적되어 패터닝된 레지스트층으로 구성할 수 있다. 더욱이, 정합처리는 대충 정합부재(coarse alignment member)와 다른 미세 정합부재(fine alignment member)를 갖춘 스테이지에 있어서 수행할 수 있다. 플레이트 형태의 실시예에 있어서는, 정합부재는 인터커넥트와 베이스 사이의 접합된 전기적인 접속(예컨대, 와이어 본딩, 땜납접합)을 보호하도록 구성할 수 있다.
상기의 인터커넥트는 일체로 형성된 접촉부재를 갖는 실리콘, 세라믹 또는 FR-4와 같은 기판을 포함하고 있다. 접촉부재는 반도체 구성부품상의 접촉범프를 전기적으로 접촉시키는 것에 더하여, 상기 구성부품의 인터커넥트에 대한 중심을 자동적으로 정합함으로써 정합기능을 수행할 수도 있다. 설명되는 실시예에서는, 상기 접촉부재는 도전층으로 피복된 리세스와, 내부 블레이드를 갖춘 리세스, 개개의 접촉범프를 유지하도록 구성된 돌기, 다수의 접촉범프를 전기적으로 맞물리게 하도록 구성된 돌기, 개개의 접촉범프를 관통하도록 구성된 돌기 및, 개개의 접촉범프를 접촉시키도록 구성된 평탄한 패드(flat pad)를 구비하고 있다.
상기 인터커넥트에서의 하나 이상의 접촉부재는, 배향확인이 가능하도록 다른 구성을 가질 수 있다. 특히, 접촉부재는 특정의 접촉범프에 있어서 독특한 표시마크(witness mark)를 형성하도록 구성된 핀 1 표시자(pin 1 indicator)로 할 수 있다. 다른 변형례에서는, 접촉부재가 TAB 테이프와 마찬가지의 다층의 플렉스 회로(flex circuit: 유연성 회로)상에 형성될 수 있다. 이러한 실시예에 있어서, 플렉스 회로는 베이스상의 도체(conductor)에 직접 본딩될 수 있다. 더욱이, 플렉스 회로는 당해 플렉스 회로에서의 도체의 임피던스를 다른 시스템 구성부품에 정합시키기 위한 일정 전압 또는 접지 평면을 포함할 수 있다.
힘인가기구는, 인터커넥트에 대해 반도체 구성부품을 밀어붙이는 스프링 또는 압축가능한 엘라스토머성 패드(탄성체 패드)와 같은 하나 이상의 편향부재(biasing member)를 포함할 수 있다. 더욱이, 편향부재를 인터커넥트와 베이스 사이에 탑재하여 접촉부재에서의 부가적인 복잡성 및 압축가능성을 부여할 수 있다.
도 1a는 BGA에 배열된 접촉범프를 포함하는 종래기술에 따른 범프가 형성된 반도체 다이의 평면도,
도 1b는 도 1a의 1B-1B선에 따라 절단한 종래기술에 따른 접촉범프의 단면도,
도 1c는 평균의 최소 범프직경(DMIN)과 평균의 최대 범프직경(DMAX)을 확인할 수 있는 경우에 있어서, 종래기술에 따른 범프가 형성된 반도체 다이스의 샘플링을 설명하는 그래프,
도 1d는 접촉범프를 갖는 종래기술에 따른 둘러 싸지 않은 칩규모 패키지의 개략 단면도,
도 1e는 접촉범프를 갖는 종래기술에 따른 둘러 싼 칩규모 패키지의 개략 단면도,
도 2a는 본 발명에 따라 구성된 조립한 형태의 반도체 캐리어의 확대 평면도,
도 2b는 도 2a의 정면도,
도 2c는 도 2a의 측면도,
도 2d는 인터커넥트와 캐리어의 BGA기판 사이의 와이어 본딩접속을 설명하는 개략 사시도,
도 2e는 인터커넥트와 캐리어의 BGA기판 사이의 플렉스 회로 접속을 설명하는 개략 사시도,
도 2f는 BGA기판에 실장되는 캐리어용의 정합부재의 개략 단면도,
도 2g는 정합부재와 BGA기판의 평면도,
도 2h는 정합부재의 측면도,
도 2i는 도 2a에 나타낸 캐리어용 베이스의 변형례의 개략 사시도,
도 2j는 도 2i의 변형례의 베이스와 전기적으로 맞물리도록 구성된 소켓의 개략 사시도,
도 2k는 도 2j의 2K-2K선에 따라 절단한 단면도,
도 2l은 도 2a에 나타낸 캐리어용 베이스의 다른 변형례의 개략 사시도,
도 2m은 제작처리 중에서 싱귤레이션(singulation: 단일화 처리) 전의 다수의 변형례의 베이스를 포함하는 웨이퍼의 평면도,
도 3은 인터커넥트에 대한 다른 접촉부재 실시예를 설명하는 캐리어용 인터커넥트의 개략 평면도,
도 4a는 도전층으로 피복된 리세스를 구비한 우묵 들어간 접촉부재의 확대 평면도,
도 4b는 도 4a의 4B-4B선에 따라 절단한 단면도,
도 5a는 돌출한 블레이드를 갖춘 리세스를 구비한 변형례의 접촉부재의 확대 평면도,
도 5b는 도 5a의 5B-5B선에 따라 절단한 단면도,
도 6a는 도전층으로 피복된 돌기의 어레이를 구비한 변형례의 접촉부재의 확 대 평면도,
도 6b는 도 6a의 6B-6B선에 따라 절단한 단면도,
도 7a는 다수의 접촉부재를 접촉시키도록 구성된 하나의 돌기를 구비한 변형례의 접촉부재의 확대 평면도,
도 7b는 도 7a의 7B-7B선에 따라 절단한 단면도,
도 8a는 도전층으로 피복된 계단식 리세스를 구비한 변형례의 접촉부재의 확대 평면도,
도 8b는 도 8a의 8B-8B선에 따라 절단한 단면도,
도 9a는 도전층으로 피복된 구불구불한 리세스를 구비한 변형례의 접촉부재의 확대 평면도,
도 9b는 도 9a의 9B-9B선에 따라 절단한 단면도,
도 10a는 접촉범프를 관통하도록 구성된 돌기를 구비한 변형례의 접촉부재의 확대 평면도,
도 10b는 도 10a의 10B-10B선에 따라 절단한 단면도,
도 10c는 도 10a의 접촉부재와의 접촉에 이어지는 접촉범프의 저면도로, 당해 접촉범프에서의 표시마크를 나타내고 있는 도면,
도 11a는 리세스를 갖는 평탄 패드를 구비한 변형례의 접촉부재의 확대 평면도,
도 11b는 도 11a의 11B-11B선에 따라 절단한 단면도,
도 11c는 도 11a의 접촉부재와의 접촉에 이어지는 접촉범프의 저면도로, 당해 접촉범프에서의 표시마크를 나타내고 있는 도면,
도 12a는 평탄 패드를 구비한 변형례의 접촉부재의 확대 평면도,
도 12b는 도 12a의 12B-12B선에 따라 절단한 단면도,
도 13은 다중 반도체 구성부품을 시험하도록 구성된 변형례의 캐리어의 개략 사시도,
도 13a는 다중 반도체 구성부품을 시험하도록 구성되고 엘라스토머성 힘인가부재를 갖춘 변형례의 캐리어의 개략 사시도,
도 14a는 도 13의 14A-14A선에 따라 절단한 도 13의 변형례의 캐리어의 개략 단면도,
도 14b는 14A-14A선에 따라 절단한 도 14a의 일부분의 확대 단면도,
도 14c 및 도 14d는 도 13의 캐리어의 변형례에 대한 정합부재의 형성방법을 설명하는 개략 단면도,
도 15는 플렉스 회로의 인터커넥트를 포함하는 변형례의 캐리어의 확대 단면도,
도 16a는 도 15의 16A-16A선에 따라 절단한 확대 단면도로, 변형례의 캐리어에 대한 접촉부재를 나타내고 있는 도면,
도 16b는 도 15의 16B-16B선에 따라 절단한 확대 단면도로, 변형례의 캐리어에 대한 플렉스 회로의 인터커넥트의 접합된 접속을 나타내고 있는 도면,
도 16c는 도 15에 나타낸 변형례의 캐리어용의 변형례의 임피던스 매칭식 인터커넥트의 확대 단면도,
도 17은 본 발명에 따라 구성된 시스템의 블록도이다.
도 1a 및 도 1b를 참조하면, 범프가 형성된 반도체 다이(10)가 도시되어 있다. 이 다이(10)는 BGA(14)에 배열된 접촉범프(12)의 패턴을 포함하고 있다. 도 1b에 나타낸 바와 같이, 다이(10)는 또한 보호층(18)과 접촉범프(12)용의 콘택트(16)를 포함하고 있다. 이 콘택트(16)는 다이(10)상에 형성된 반도체장치 및 집적회로에 전기적으로 연통(連通)하고 있다.
각 접촉범프(12)는 대응하는 콘택트(16)상에 형성될 수 있다. 더욱이, 각 접촉범프(12)는 밑바탕 층(underlying layer; 20a∼20c)의 적층구조를 포함할 수 있다. 일례로서, 층(20a)은 접착층(예컨대, Cr)으로 할 수 있고, 층(20b)은 납땜가능한 층(예컨대, Cu)으로 할 수 있으며, 층(20c)은 플래시층(예컨대, Au)으로 할 수 있다. 접촉범프(12)는 BLM(ball limiting metallurgy)과 같은 기술분야에 있어서 알려진 처리에 의해 형성할 수 있다. 전형적으로, 접촉범프(12)는 납/주석 땜납(lead/tin solder; 예컨대, 63Pb/37Sn, 95Pb/5Sn)으로 형성된다.
도 1b에 나타낸 바와 같이, 각 접촉범프(12)는 일반적으로 외부 직경 "D"와 높이 "H"를 갖는 반구형, 볼록한 모양 또는 돔모양의 형상으로 할 수 있다. 일반적으로, 접촉범프(12)의 직경 "D"는 다른 범프에 대하여 다를 수 있다. 또, BGA(14; 도 1a)에 비평면성을 z방향으로 야기시켜 높이 "H"도 다르게 할 수 있다. 더욱이 또, 접촉범프(12)의 피치 "PB"(도 1a) 및 위치도 변경할 수 있다. 이들 치수적인 변화는 동일한 다이상의 범프 사이 및 다른 다이스, 특히 다른 형태의 다이스상의 범프 사이에서 발생할 수 있다.
도 1c에 나타낸 바와 같이, 측정 및 통계학상의 분석기술이 특정 형태의 다이에 대한 범프직경 "D"의 범위를 확인하기 위해 사용될 수 있다. 도 1c는 평균의 최소 범프직경(DMIN)과 평균의 최대 범프직경(DMAX)을 확인할 수 있는 경우에 있어서의 간단한 분석을 나타내고 있다. 평균의 최소높이(HMIN)와 평균의 최대높이(HMAX)를 확인하기 위해 유사한 분석을 행할 수 있다. 이와 같이 범프에 대한 통계학상의 평균크기의 범위를 결정함으로써, 범프크기의 범위에 적합하도록 본 발명에 따라 인터커넥트를 구성할 수 있다.
도 1d 및 도 1e를 참조하면, 다이는 또한 칩규모 패키지(17A; 도 1d) 또는 칩규모 패키지(17B; 도 1e)내에 수용될 수 있다. 도 1d에 있어서, 칩규모 패키지(17A)는 반도체 다이(10A)와, 이 다이(10A)의 표면에 접착층(21)에 의해 접합된 BGA기판(19)을 구비하고 있다. 이 BGA기판(19)은 다이(10A)상의 접촉범프(12)와 전기적으로 연통하고 있는 접촉범프(12A)를 갖추고 있다. BGA기판(19)상의 이들 접촉범프(12A)는 전술한 접촉범프(12; 도 1b)와 실질적으로 동등하다.
도 1e에 있어서, 칩규모의 패키지(17B)는 반도체 다이(10B)와 이 다이(10B)의 어느 한쪽에 접합된 보호부재(23A,23B)를 포함하고 있다. 더욱이, 이 칩규모의 패키지(17B)는 리드(25)를 통해 다이 본딩 패드와 전기적으로 연통하고 있는 접촉범프(12B)를 갖추고 있다. 인캡슐런트(encapsulant: 몰딩제)(27)와 엘라스토머성 패드(29)가 리드(25)와 범프(12B)를 전기적으로 분리한다. 명백해진 바와 같이, 이들 구성은 대표적인 예일 뿐이고, 다른 칩규모 패키지의 구성도 이 기술분야에 있어서 일반적으로 알려져 있다.
도 2a∼도 2h를 참조하면, 시험용의 범프가 형성된 반도체 구성부품(41)을 임시로 패키징하도록 구성된 반도체 캐리어(40)가 도시되어 있다. 이 범프가 형성된 반도체 구성부품(41)은 다이(예컨대, 다이(10) - 도 1a) 또는 칩규모 패키지(예컨대, 칩규모 패키지 17A - 도 1d, 17B - 도 1e)로 할 수 있다. 광범위하게 설명되는 캐리어(40)는, 베이스(42; 도 2a), 인터커넥트(46; 도 2c), BGA기판(61; 도 2b) 및 힘인가기구(56; 도 2b)를 구비하고 있다.
도 2a∼도 2c에 나타낸 실시예에 있어서, 베이스(42)는 일반적으로 금속, 몰드된 플라스틱 또는 세라믹으로 형성된 장방형이면서 양쪽 단부(edge: 끝)가 열려 있는 프레임모양의 부재를 갖추고 있다. 이 베이스(42)는, 그 어느 한쪽에 형성되어 힘인가기구(56)를 베이스(42)에 착탈가능하게 부착하기 위해 평행으로 이간하는 래칭홈(latching groove; 59)을 갖추고 있다. 더욱이, 베이스(42)는 인터커넥트(46)를 실장하기 위한 제1리세스(48) 및 BGA기판(61)을 실장하기 위한 제2리세스(49)를 갖추고 있다.
인터커넥트(46)는 반도체 구성부품(41)상의 접촉범프(12C; 도 2f)와 임시로 전기적인 연통을 행하도록 구성되어 있다. 반도체 구성부품(41)상의 접촉범프(12C)는 전술한 범프(12,12A,12B)와 마찬가지로 형성된다. 도 2d에 나타낸 바와 같이, 인터커넥트(46)는 접촉범프(12C; 도 2f)를 전기적으로 접촉시키기 위한 접촉부재(64)의 패턴을 갖추고 있다. 이 인터커넥트(46)상의 접촉부재(64)는 도체(58)의 패턴과 전기적으로 연통하고 있다. 이들 도체(58)의 패턴은 접촉부재(64)에 대하여 전기적인 경로를 제공한다. 인터커넥트(46)의 더욱 상세한 설명은 후에 설명하기로 한다.
시험용으로 외부로부터 전기적인 접속을 제공하기 위해, 인터커넥트(46)는 BGA기판(61)과 전기적으로 연통하고 있다. 이 BGA기판(61)은, 그 위에 형성된 외부 콘택트(44; 도 2b)를 갖는 세라믹, FR-4, 유리로 충전된 수지 또는 PCB(printed circuit board)재료와 같은 절연재로 이루어진다. 이 실시예에서는, 외부 콘택트(44)는 BGA에 배열된 금속볼로 이루어진다. BGA기판(61)은 따로 제조될 수 있고, 그 후 접착제(도시하지 않음)를 이용하여 베이스(42)에 형성된 제2리세스(49)에 부착될 수 있다.
더 설명되는 바와 같이, BGA기판(61)상의 외부 콘택트(44; 도 2b)는 시험장치와 전기적으로 맞물리도록 하기 위해 채용된다. 외부 콘택트(44)는 마모 및 변형에 견딜 수 있는 단단한 금속으로 이루어지는 것이 바람직하다. 단단한 금속의 외부 콘택트를 형성하기 위한 공정이, 여기에 레퍼런스로서 포함되는 「U. S. Patent Application Serial No. 08/725,349 entiled "Temporary Semiconductor Package Having Hard-Metal, Dense Array Ball Contacts And Method Of Fabrication"」에 개시되어 있다.
도 2d에 나타낸 바와 같이, BGA기판(61)은 외부 콘택트(44)와 전기적으로 연통하고 있는 도체(58)의 패턴을 갖추고 있다. 이들 도체(58)는 BGA기판(61)의 제1면(즉, 표면)상에 형성되어 있고, 외부 콘택트(44)는 그 대향하는 제2면(즉, 이면)상에 형성되어 있다. 금속으로 충전된 비아(via; 도시하지 않음)는 도체(58)와 외부 콘택트(44)를 상호 접속하기 위해 BGA기판(61)내에 형성될 수 있다.
더욱이, 도 2d에 나타낸 바와 같이, 와이어(69)는 그들 사이에 전기적인 경로(path)를 형성하기 위해 BGA기판(61)상의 도체(58) 및 인터커넥트(46)상의 도체(68)에 와이어 본딩될 수 있다. 이 와이어 본딩을 형성하기 위해서는 통상의 와이어 본딩 장치가 사용될 수 있다.
또는, 도 2e에 나타낸 바와 같이, 다층의 플렉스 회로(50)는 BGA기판(61)상의 도체(58) 및 인터커넥트(46)상의 도체(68)에 접합될 수도 있다. 이 플렉스 회로(50)는 닛토 덴코(Nitto Denko)사에 의해 제작된 "ASMAT"와 같은 TAB 테이프와 마찬가지의 것일 수 있다. 더 설명되는 바와 같이, 플렉스 회로(50)는 그 위에 형성된 도체의 패턴을 갖는 폴리이미드와 같은 절연막을 갖추고 있다. 이 플렉스 회로(50)상의 도체는 그 대향하는 단부에서 본딩접속(66A,66B)을 포함하고 있다. 본딩접속(66A)은 인터커넥트(46)상의 도체(68)에 접합되어 있고, 본딩접속(66B)은 BGA기판(61)상의 도체(58)에 접합되어 있다. 이들 본딩접속(66A,66B)은 플렉스 회로(50)의 도체상에 형성된 땜납범프나 다른 부재로 구성할 수 있다. 예컨대, "ASMAT"는 폴리이미드 절연막을 통해 비아 내에 형성된 땜납범프를 포함할 수 있다. 이 땜납범프는 절연막에 적층된 도체의 패턴과 전기적으로 연통하고 있다. 따라서, 이들 본딩접속(66A,66B)은 고속으로 기생성이 적은 시험을 가능하게 한다. 본딩접속(66A,66B)의 본딩은 열, 압력 또는 초음파기술을 이용하여 행할 수 있다. 더 설명되는 바와 같이, 플렉스 회로(50)는 이 플렉스 회로(50)상의 도체가 다른 시스템 구성부품과 정합하는 임피던스를 갖도록 허용하는 일정 전압 또는 접지 평면을 포함할 수 있다.
도 2a 및 도 2b를 참조하면, 캐리어(40)용의 힘인가기구(56)는 뚜껑(lid; 54), 리프스프링(leaf spring; 52) 및 브릿지 클램프(bridge clamp; 55)를 포함하고 있다. 뚜껑(54)은 일반적으로 반도체 구성부품(41)과 직접 물리적인 접촉을 하도록 구성된 장방형의 부재이다. 바람직하게는, 뚜껑(54)은 구성부품(41)의 시험중에 열을 방산시키기 위해 금속이나 금속으로 충전된 폴리머(예컨대, 은에폭시)와 같은 열전도성의 재료로 형성되어 있다.
도 2c에 나타낸 바와 같이, 리프스프링(52)은 인터커넥트(46)에 대해 반도체 구성부품(41)을 밀어붙이도록 채용되어 있다. 바람직하게는, 리프스프링(52)은 구성부품(41)에 소정의 편향력(biasing force: 밀어붙이는 힘)을 가하는 크기와 형상으로 형성된 스프링강 또는 다른 재료로 구성되어 있다. 또, 도 2c에 나타낸 바와 같이, 리프스프링(52)은 그 대향하는 단부에 형성되는 유지 탭(65)을 포함하고 있다. 이들 유지 탭(65)은 브릿지 클램프(55)의 슬롯에 분리가능하게 부착되어 있다.
도 2b에 나타낸 바와 같이, 브리지 클램프(55)는 베이스(base; 42)의 래칭 홈(latching groove; 59)과 맞물리도록 하기 위해 채용된 클립부(57)를 포함하고 있다. 게다가, 브리지 클램프(55)는 액츄에이터부재(actuator member; 63)(도 2a)에 억세스(접근)를 제공하기 위해 그 양측에 개구(62; 도 2a)를 포함하고 있다. 액츄에이터부재(63)는 캐리어(40)를 조립하고 분해하도록 채용된 수동 또는 자동화된 장치(도시하지 않음)의 구성부품으로 될 수 있다. 이러한 조립/분해장치는 여기에 레퍼런스로서 포함되는 미국특허 제5,634,267호, "Method For Manufacturing Known Good Semiconductor Die"에 상세히 개시되어 있다.
일반적으로, 액츄에이터부재(63)는 브리지 클램프(55)를 조작하고, 그 클립부(57)를 베이스(42)의 래칭 홈(59; 도 2)에 부착하기 위해 채용된다. 이러한 액츄에이터부재의 하나의 타입이, 여기에 레퍼런스로서 포함되는 미국 특허출원 제08/592,204호, "Method And Apparatus For Assembling A Temporary Carrier For a Semiconductor Die"에 개시되어 있다.
또, 조립/분해장치는 액츄에이터부재(63)와 제휴하여 동작가능한 진공퀼 (vacuum quill; 71)(도 2a)을 포함하고 있다. 진공퀼(71)은 캐리어(40)의 조립중에 반도체 구성부품(41)을 조정하도록 채용되어 있다. 도 2a에 나타낸 바와 같이, 브리지 클램프(55), 리프스프링(52) 및 뚜껑(lid; 54)은 진공퀼(71)에 각각 대응하는 개구(73A, 73B, 73C)를 갖추고 있다. 캐리어(40)의 다른 구성부품의 구성 및 기능은 이하의 설명에서 더 명백해질 것이다.
도 2f 내지 도 2h에는 캐리어(40)용의 정합부재(43)가 도시되어 있다. 정합부재(43)는 반도체 구성부품(41)상의 접촉범프(contact bump; 12c)를 인터커넥트(inter connect; 46)상의 접촉부재(64)와 정합하도록 채용되어 있다. 정합부재(43)는 캐리어(40)의 부가적인 구성부품이기 때문에, 이것은 도 2a 내지 도 2e에는 도시되어 있지 않다. 캐리어(40)가 정합부재(43)를 갖추고 있지 않으면, 정합이 이미 설명한 미국특허 제5,634,267호에 개시된 바와 같은 광학적인 정합수단을 이용하여 행해질 수 있다.
정합부재(43)는 실리콘, 세라믹, 플라스틱 또는 FR-4로 형성될 수 있다. 이 정합부재(43)는 반도체 구성부품(41)의 주변의 아웃라인(outline)보다 약간 큰 주변의 아웃라인을 갖는 정합개구(45)를 포함하고 있다. 도 2f와 도 2g에 나타낸 바와 같이, 정합개구(45)는 구성부품(41)의 바깥쪽 단부에 접촉하여 인터커넥트(46)로 구성부품(41)을 가이드하도록 채용된 경사진 측벽을 포함하고 있다. 또, 정합부재(43)는 BGA기판(61)에 있어서 대응하는 포켓(pocket)과 맞물리도록 채용된 핀(51)을 포함하고 있다. 필요에 따라, 이 정합부재(43)를 BGA기판(61)에 고정하기 위해 접착제를 사용할 수 있다. 게다가, 정합부재(43)는 본드와이어(69) 및 인터커넥트(46)와 BGA기판(61)간의 결합 커넥션을 둘러싸서 보호하도록 성형된 리세스(recess)를 포함하고 있다. 인터커넥트(46)가 플렉스 회로(50)를 갖춘 BGA기판(61)에 결합되어 있으면, 리세스(47)는 이 플렉스 회로(50) 및 결합 커넥션(66A, 66B; 도 2e)을 둘러싸서 보호하도록 구성될 수 있다.
실리콘으로 형성된 정합부재의 경우에는, KOH나 다른 식각액을 이용하는 이방성 에칭을 행함으로써 정합개구를 형성할 수 있다. 게다가, 전기적으로 절연하는 층(예컨대, SiO2, Si3N4, 폴리이미드 등)은, 필요에 따라 증착이나 성장처리를 이용해 정합부재(43)상에 형성하여 정합부재(43)나 그 일부분을 절연할 수 있다. 이 정합부재(43)를 형성하는데 적당한 방법이, 여기에 레퍼런스로서 포함되는 미국특허 제5,559,444호, "Method And Apparatus For Testing Unpackaged Semiconductor Dice"에 개시되어 있다.
도 2i 내지 도 2m에는 캐리어(40)용의 다른 실시형태의 베이스(base; 42S)가 도시되어 있다. 이 베이스(42S)는 소켓(79; 도 25)과 전기적으로 맞물리도록 구성되어 있다. 바람직하게는, 베이스(42S)는 세라믹과 같은 전기적으로 절연하는 재료로 형성되어 있다. 다른 적당한 재료로는 실리콘, 게르마늄, 광가공이 가능한 유리(photomachineable glass) 및 FR-4가 포함된다. 베이스(42S)는 그 표면(85)상에 도체(58S)의 패턴을 포함하고 있고, 그 단면(87)에 홈(indentation; 81)을 포함하고 있다. 각 도체(58S)는 관련된 홈(81)을 갖추고 있다. 각 홈(81)은 전기적인 접촉 화살표(83; 도 2i)로 나타낸 바와 같이 소켓(79; 도 2j)에 의해 전기적으로 접촉하도록 구성되어 있다. 인터커넥트(46)는 이미 설명한 것과 거의 마찬가지로 본드 와이어(도시하지 않음)나 플렉스 회로(도시하지 않음)를 이용하는 도체와의 전기적인 연통시에 베이스(42S)에 부착된다.
베이스(42S)상의 도체(58S)는 알루미늄, 이리듐, 동, 금, 텅스텐, 탄탈, 몰리브덴 또는 이들 금속의 합금과 같은 고전도성의 금속으로 구성할 수 있다. 도체 (58S)는 전착, 스텐실처리 또는 스크린 인쇄와 같은 후막(thick film) 금속처리를 이용하여 형성할 수 있다. 또, 이 도체는 금속층을 증착한 블랭킷(blanket)을 포토패터닝 및 에칭하는 것과 같은 박막(thin film) 금속처리를 이용하여 형성할 수도 있다. 도 2i에 있어서, 도체(58S)는 홈(81)이 가까워짐에 따라 테이퍼(taper)모양으로 넓어지는 폭을 가지고 있다.
도체(58S) 및 홈(81)을 형성하기 위한 방법의 하나는 웨이퍼 레벨의 제조공정이다. 즉, 도 2m에 나타낸 바와 같이, 웨이퍼(89)는 각각 도체(58S)의 패턴 및 관련 홈개구(81A)의 패턴을 가진 다수의 베이스(42S)를 포함하고 있다. 웨이퍼(89)의 싱귤레이션(singulation: 단일화 처리)은 개구(81A)를 매개해서 수행되어 개개의 베이스(42S)를 형성한다. 이들 개구(81A)는 소다 크래커(soda cracker: 소다 분해장치)에서의 천공과 마찬가지의 천공을 통해 선형(linear)으로 형성될 수 있다. 웨이퍼(89)의 싱귤레이션은 이들 개구(81A)를 따라 쪼갬으로써 행할 수 있다.
도체(58S)의 패턴을 웨이퍼(89)상에 형성할 때는, 도체(58S)를 형성하는 금속을 개구(81A)의 내부 직경에 따라 증착(deposition)할 수 있다. 후막 증착프로세스에 의해, 금속을 개구(81A)내로 유입하여 그 벽을 피복할 수 있다.
혹은, 싱귤레이션은 톱니모양으로의 절단 또는 시어링(shearing: 전단작용)에 의해 행할 수 있다. 이 싱귤레이션 중에, 개구(81A)는 베이스(42S)의 단부(87)를 따라 금속화된 홈(81)을 형성하기 위해 분할된다. 도 2i에 있어서, 홈(81)은 도시를 목적으로 확대되어 있다. 그러나, 실제의 사용에 있어서는, 홈(81)은 단지 수밀(mil) 이하의 폭을 가질 수 있다.
도 2j와 도 2k에 나타낸 바와 같이, 소켓(79)은 위로부터 베이스(42S)를 수용하도록 구성되어 있다. 도 2j에 있어서는, 간단하게 하기 위해 베이스(42S)만이 도시되어 있다. 그러나, 베이스(42S)는 캐리어(40)의 구성부품이므로, 소켓(79)은 실제로는 캐리어(40) 전체를 수용한다(도 2a). 소켓(79)은 베이스(42S)의 홈(81)과 전기적으로 접촉하는 전기 커넥터(103)의 열(row)을 포함하고 있다. 이들 전기 커넥터(103)는 베릴륨-구리 또는 커네티컷(CT) 하트포드의 J. M. Ney 회사에 의해 판매되는 "PALLINEY 7"과 같은 플렉시블한 재료로 형성되어 있다. 전기 커넥터(103)는 베이스(42S)의 삽입시에 구부러져 홈(81)내에 지지되는 형상으로 되어 있다. 소켓(79)은 베이스(42S)의 축방향을 따라 아래쪽으로의 움직임을 제한하도록 구성된 정지부재(stop member; 107)(도 2j)를 포함하고 있다. 게다가, 전기 커넥터(103)는 외부핀(105)으로서 형성되는 터미널부분을 포함하고 있다. 이들 외부핀(105)은 번인 보드(burn-in board)와 같은 시험장치에 전기적으로 접속하도록 구성되어 있다. 도 2l에 있어서, 베이스(42S)와 동등한 베이스(42S')는 전기적 접촉 화살표(83A)로 나타낸 바와 같이 위로부터 전기적으로 접촉하도록 구성된 도체(58S')의 패턴을 포함하고 있다.
도 3에 있어서, 인터커넥트(46)는 분리하여 나타내고 있다. 이 인터커넥트(46)는 기판(72)상에 형성된 접촉부재(64A~64I)의 패턴을 포함하고 있다. 각 접촉부재(64A~64I)는 반도체 구성부품(41; 도 2f)상의 접촉범프(12C; 도 2f)와의 전기적인 접속을 이루도록 채용된다. 게다가, 각 접촉부재(64A~64I)는 구성부품(41)의 인터커넥트(46)에 대한 정합을 더 제공하기 위해, 당해 접촉부재(64A~64I)에 대해 접촉범프(12C)를 자기적으로 중심결정(self center)하도록 채용된다.
도 3에 있어서, 동일한 인터커넥트(46)상에 다른 실시예의 접촉부재(64A ~64I)를 나타내고 있다. 실제의 사용에 있어서는, 인터커넥트(46)는 이들 접촉부재(64A~64I)의 하나의 타입만을 포함하고 있다. 그러나, 확인 접촉부재(64V)는 구성부품(41)의 배향확인(즉, 핀 1 표시자(pin one indicator))을 가능하게 하기 위해 인터커넥트(46)상의 특정 위치에서 사용될 수 있다. 이러한 확인 접촉부재는 특정의 접촉범프(12C)에 특유의 표시마크를 찍도록 구성될 수 있다. 게다가, 정합기준(도시하지 않음)은 광학적 정합시스템에서의 정합과 배향확인을 용이하게 하기 위해, 인터커넥트(46)상에 프린트(인쇄) 또는 형성될 수 있다.
각 접촉부재(64A~64I)는 관련된 도체(68A~68I)를 가지고 있다. 게다가, 각 도체(68A~68F)는 관련된 본드패드(bond pad; 74)를 포함하고 있다. 조립된 캐리어(40)에 있어서, 이들 본드패드(74)는 본드와이어(69; 도 2d)에 본딩 사이트(본딩 부위)나, 또는 플렉스 회로(50; 도 2e)에 의한 결합 커넥션(66A; 도 2e)에 대해 본딩 사이트를 제공한다.
도 4a와 도 4b에는 접촉부재(64A)가 도시되어 있다. 이 접촉부재(64A)는 기판(72A)내에 형성된 리세스(76)와 이 리세스(76)를 덮는 도전층(78)을 포함하고 있다. 이 도전층(78)은 기판(72A)에 형성된 도체(68A)와 전기적으로 연통하고 있다. 게다가, 도전층(78)과 도체(68A)를 기판(72A)의 벌크(bulk)로부터 전기적으로 절연시키기 위해 절연층(80; 도 4b)이 기판(72A)에 형성되어 있다.
기판(72A)은 반도체 다이스(dice)의 CTE(coefficient of thermal expansion: 열팽창계수)와 매치(match)하거나 아주 가까운 CTE를 갖는 재료로 형성될 수 있다. 적당한 재료는 실리콘, 게르마늄, 세라믹, 광가공가능한 유리, FR-4를 포함한다. 리세스(76)는 기판(72A)에 에칭, 레이저 드릴(drill), 광가공(photo machine) 또는 그 외의 방법으로 형성할 수 있다. 게다가, 리세스(76)는 정사각형, 직사각형, 연장된 직사각형, 원형 또는 타원과 같은 원하는 형상으로 형성할 수 있다.
실리콘으로 구성된 기판(72A)의 경우에는, 리세스(76)는 기판(72A)상에 마스크(mask; 도시하지 않음)를 형성하고, 웨트(wet) 또는 드라이(dry) 식각액으로 에칭함으로써 형성할 수 있다. 이 에칭 프로세스는 이방성 또는 등방성으로 할 수 있다. 이방성 에칭 프로세스의 경우, 리세스(76A)는 도 4b에 나타낸 바와 같은 기판(72A)의 표면에 대해 약 55°경사진 직선모양(straight)의 측벽(82)을 갖게 된다. 이러한 실리콘기판(72A)의 이방성 에칭을 실행하기 위한 식각액의 일례로서는 KOH:H2O 용액이 있다. 등방성 에칭 프로세스의 경우는, 리세스(76)는 곡선모양의 측벽(도시하지 않음)을 갖게 된다. 이러한 실리콘기판(72A)의 등방성 에칭을 실행하기 위한 식각액으로서는 HF, HNO3, H2O의 혼합액이 있다.
또한, 실리콘으로 구성된 기판(72A)의 경우, 상기 절연층(80; 도 4b)은 SiO2의 성장층 또는 증착층으로 할 수 있다. 한편, 세라믹 또는 유리 등의 절연재료로 구성된 기판(72A)의 경우에는, 절연층(80)은 필요하지 않다.
접촉부재(64A)는 접촉범프(12C)를 덮는 어떤 고유의 산화물을 돌파하도록 구성된 주변 단부(84)를 포함하고 있다. 이 주변 단부(84)는 리세스(76)의 단부에 의해 형성되고, 도전층(78)에 의해 덮여 있다. 이들 리세스(76)와 주변 단부(84)는 범프(12C)의 직경(D), 높이(H), 부피(V), 형상 및 평면성에서의 큰 변화를 보상하도록 하는 크기와 형상을 가지고 있다. 특히, 주변 단부(84)의 폭 "W1(도 4a)"과 길이 "L1(도 4a)"은 최소의 범프 평균직경(DMIN)을 갖는 범프(12C)가 전기적으로 접촉할 수 있도록 선택될 수 있다. 동시에, 최대의 범프 평균직경(DMax)을 갖는 범프(12C)도 또한 최소량의 범프변형을 가지고 주변 단부(84)에 의해 전기적으로 접촉될 수 있다.
바람직하게는, 주변 단부(84)의 폭 "W1"은 최소의 범프 평균직경(DMIN)보다 약간 작다. 전술한 바와 같이, 최소의 범프 평균직경(DMIN)은 통계적인 분석에 의해 결정할 수 있는 특정의 구성부품(41)에서의 모든 범프(12C)의 평균치일 수 있다.
주변 단부(84)의 길이 "L1"은 폭 "W1"과 같거나, 그보다 작거나, 혹은 크게 할 수 있다. 그러나, 폭 "W1"보다 큰 길이 "L1"의 경우에는, 접촉부재(64A)는 일반적으로 연장되거나 직사각형의 형상으로 된다. 이 연장된 형상으로 함으로써, 범프(12C)가 과도하게 압축되는 일없이 리세스(76)내로 변형된다. 바꾸어 말하면, 리세스(76)는 범프(12C)가 제1축(예컨대, 횡축)을 따라 전기적으로 접촉함과 더불어 제2직각축(예컨대, 종축)을 따라 이동할 수 있는 형상을 가지고 있다.
리세스(76)의 깊이 "DD(도 4b)"는 범프의 변형의 양을 최소로 하도록 선택될 수 있다. 바람직하게는, 깊이 "DD"는 범프(12C)의 평균높이 "H(도 1b)"보다 실질적으로 작다. 한 예로서, 깊이 "DD"는 범프(12C)의 평균높이 "H(도 1b)"의 1%~75%로 할 수 있다.
도전층(78)은 리세스(76)의 측벽(82) 및 저면과 리세스(76)를 둘러싸는 기판(72A)의 영역을 덮는다. 게다가, 도전층(78)은 기판(72A)상에 형성된 관련 도체(68A)와 전기적으로 연통하고 있다. 도 4a에 있어서, 도전층(78)은 일반적으로 길이 "L2"와 폭 "W2"를 갖는 직사각형 형상을 하고 있다. 이들 길이 "L2"와 폭 "W2"는, 바람직하게는 최대직경(DMAX)을 갖는 범프(12C)가 도전층(78)의 주변을 넘어 연장되지 않도록 선택할 수 있다.
도전층(78)과 도체(68A)는 알루미늄, 이리듐, 동, 금, 텅스텐, 탄탈, 몰리브덴 또는 이들 금속의 합금 등과 같은 고도전성의 금속으로 형성할 수 있다. 이 도전층(78)과 도체(68A)는 적당한 금속화 프로세스(예컨대, 증착, 포토패터닝, 에칭)를 이용하여 형성할 수 있다. 필요하면, 다른 금속화 프로세스가 도전층(78)과 도체(68A)를 위해 이용될 수 있다. 게다가, 도전층(78)과 도체(68A)는 금속의 다층 스택(multi-layered stack; 예컨대, 본딩층/장벽층)과 같이 형성할 수도 있다. 더욱이, 도체(68A)는 외부 절연층(도시하지 않음)과 전기적으로 절연될 수 있다.
또한, 도전층(78)은 범프(12C)와 반응하지 않는 재료로 형성할 수 있다. 솔더(solder: 땜납)에 의해 형성된 범프(12C)의 경우, 도전층(78)으로 적합한 재료는 Be, Mg, Ca, Sr, Ba, Sc, Y, La, Ti, Zr, Hf, V, Nb, Ta, Mo, W, Tc, Re, B, C, Si, Ge 및 이들의 재료의 합금을 포함한다.
이들 재료의 몇가지는 금속과 같이 쉽게 적당한 패턴으로 도금되거나 금속화될 수 있다. 이러한 금속화 처리의 예가 여기에 레퍼런스로서 포함되는 "Method For Making Interconnects And Semiconductor Structures Using Electrophoretic Deposition"으로 명기된 미국특허 제5,607,818호에 개시되어 있다. 상기 재료 이외의 재료는 합금 또는 다른 요소와의 조합의 형태로 증착될 수 있다. 예컨대, 도전층(78)은 TiSi2, WSi2, TaSi2, MoSi2, PtSi2 등의 금속규화물로 이루어질 수 있다. 이 경우, 실리콘 함유층과 금속층을 공동으로 증착하거나 또는 따로따로 증착한 후, 반응시킴으로써 금속규화물을 형성할 수 있다. 이러한 금속규화물 증착공정의 예가 여기에 레퍼런스로서 포함되는 "Method For Fabricating A Self Limiting Silicon Based Interconnect For Testing Bare Semiconductor Dice"로 명기된 미국특허 제5,483,741호에 개시되어 있다. 또한, TiN, TiW, TiC 및 NiB 등과 같은 다른 합금이 CVD나 또 다른 증착공정을 이용하여 증착될 수 있다.
또한, 접촉부재(64A)는 범프(12C)와 전기적으로 접촉함과 더불어 각 범프의 정합을 행할 수 있다. 이러한 정합기능은 인터커넥트(46)의 정합에 있어서 캐리어(40)를 반도체 구성부품(41)과 조립하기 위해 독립적으로 또는 정합부재(43)와의 조합으로 이용될 수 있다. 또한, 접촉부재(64A)는 시험되는 구성부품(41)의 범프(12C)를 평면화하도록 기능한다. 이와 같이 해서 평면화된 범프(12C)는 거의 동일한 높이 또는 z-방향 종점(end point)을 갖는다.
도 5a 및 도 5b에는 다른 실시예의 접촉부재(64B)가 도시되어 있다. 접촉부재(64B)는 전술한 접촉부재(64A; 도 4a)와 거의 마찬가지로 형성된다. 특히, 접촉부재(64B)는 기판(72B) 내에 에칭되고 도전층(78B)으로 덮여지는 리세스(76B)로 구성되어 있다. 그러나, 이 접촉부재(64B)는 범프(12C) 내로 관통하도록 구성된 블레이드(blade; 86)를 포함하고 있다. 도 5b에 있어서는, 절연층(80; 도 4b)과 동등한 절연층이 생략되어 있다.
블레이드(86)는 동일한 에치 마스크(etch mask)를 이용하여 리세스(76B)와 동시에 형성할 수 있다. 도 5a에 나타낸 블레이드 패턴의 경우, 에치 마스크는 5개의 사각형으로 형성할 수 있다. 실리콘에 의해 형성된 기판(72B) 상에 이방성 에칭공정을 행하면, 리세스(76B)와 블레이드(86)는 도 5a 및 도 5b에 나타낸 것과 같이 경사진 측벽을 갖게 된다. 블레이드(86)의 높이는 리세스(76B)의 깊이와 거의 동일하거나, 또는 리세스(76B)의 깊이보다 낮게 할 수 있다. 바람직하게는, 이 블레이드(86)의 높이는 범프(12C)의 직경(D)의 5% 내지 50%이다. 도 5b에 나타낸 바와 같이, 블레이드(86)는 리세스(76B)내로 연장된다. 그러나, 블레이드(86)는 범프(12C)를 지나치게 손상시키거나 큰 공간을 남기지 않는 크기로 된다. 즉, 이 공간은 다음의 공정중에 가스를 보충하여 범프의 변형과 다른 문제를 야기시킬 가능성이 있다. 또한, 블레이드는 시험처리중에 접촉부재(64B)와 범프(12C) 사이의 영역으로부터 가스를 유출시킬 수 있다.
도 5a 및 도 5b에 나타낸 실시예에 있어서는, 크로스(+) 패턴으로 배열된 4개의 블레이드(86)가 도시되어 있다. 그러나, 다른 수의 블레이드와 다른 패턴의 블레이드도 또한 가능하다. 예컨대, 블레이드(86)는 방사형 패턴이나 차바퀴살 형상의 패턴으로 형성할 수 있다. 또한, 2개 이상의 블레이드를 4개의 측면이 아니라 리세스(76B)의 어느 한 측면상에 형성할 수 있다.
도 6a 및 도 6b에는 또 다른 실시예의 접촉부재(64C)가 도시되어 있다. 접촉부재(64C)는 단일의 접촉범프(12C)를 유지하고 이것에 전기적으로 접촉하도록 구성된 사각형의 어레이로 배열된 4개의 돌기(88)를 포함하고 있다. 본 실시예에 있어서는, 돌기(88) 사이의 간격(s)은 접촉범프(12C)의 반지름(r)보다 작다. 명확해진 바와 같이, 하나 이상의 돌기가 접촉범프를 유지하고 이것에 전기적으로 접촉하기 위한 어레이로 배열되어 있는 다른 구성도 또한 가능하다(예컨대, 3각형, 5각형, 8각형 등).
각 돌기(88)는 기판(72C)을 에칭함으로써 기판(72C)과 일체로 형성할 수 있다. 실리콘에 의해 형성된 기판(72C)의 경우는, 마스크 및 KOH와 H2O 용액과 같은 에천트(etchant)를 이용하여 이방성 에칭공정을 수행할 수 있다. 이 이방성 에칭공정을 이용함으로써, 돌기(88)가 날카로운 단부와 각진 면을 갖는 4개의 측면이 잘려진 피라미드형으로 구성된다. 이들 단부는 접촉범프(12c)를 관통하여 자연산화층에 손상을 주도록 채용된다. 각 면은 기판(72C)의 표면에 대해 약 55°의 각도를 가지고 있다. 이들 면은 접촉범프(12C)에 대해 넓은 접촉영역을 제공하도록 채용된다.
접촉부재(64C)의 도전층(78B)은 도금 또는 CVD와 같은 적당한 증착공정을 이용하여 형성된 도전재료로 이루어진다. 이 도전층(78B)은 블랭킷 증착과 그에 이어지는 포토패터닝 및 에칭 등의 금속화 처리를 이용하여 형성할 수 있다.
도 6b에 나타낸 바와 같이, 도전층(78B)은 돌기(88)의 팁(tip: 선단) 및 면을 덮는다. 또는, 범프(12C)에 전기적으로 접촉하는 면 또는 다른 면만을 도전층(78B)으로 덮을 수 있다. 도 6a에 나타낸 바와 같이, 도전층(78B)은 원하는 패턴(예컨대, 정사각형, 직사각형, 삼각형)으로 돌기(88)에 인접한 기판(72C)의 영역을 덮고 있다. 더욱이, 도전층(78B)은 기판(19)의 표면상에 형성한 부속의 도체(68C)와 전기적으로 연통해서 형성할 수 있다. 필요에 따라, 도전층(78B)과 도체(68C)의 양쪽을 형성하기 위해 동일한 증착공정을 사용할 수 있다. 또는, 도전층(78B)과 도체(68C)는 다른 금속에 의한 다른 증착공정을 이용하여 형성할 수 있다. 이 도전층(78B)의 예시적인 두께는 500Å 내지 3㎛ 또는 그 이상으로 할 수 있다.
도 7a 및 도 7b에는 다른 실시예의 접촉부재(64D)가 도시되어 있다. 접촉부재(64D)는 접촉부재(64C; 도 6a)와 유사하지만, 이 접촉부재(64D)는 4개의 범프(12C)와 동시에 접촉하도록 구성된 단일의 돌기(88D)를 포함하고 있다. 또한, 도전층(78D)은 돌기(88D)의 단부(90; 도 7a)상에 형성한 4개의 분리된 층으로 구성되어 있다. 각 도전층(78D)은 부속의 도체(68D)를 포함하고 있다. 접촉부재(64D)는 접촉범프(12C)와 전기적으로 접촉할 뿐만 아니라, 인터커넥트(46; 도 3)에 대해 다이(10) 또는 패키지(17A,17B)의 정합기능을 수행한다.
도 8a 및 도 8b에는 또 다른 실시예의 접촉부재(64E)가 도시되어 있다. 접촉부재(64E)는 전술한 접촉부재(64A; 도 4a)와 거의 마찬가지로 형성되어 있다. 그러나, 이 접촉부재(64E)는 도전층(78E)으로 덮여진 계단이 부가된 리세스(76E)를 포함하고 있다. 이 계단이 부가된 리세스(76E)는 제1주변 단부(92A)와 제2주변 단부(92B)를 포함하고 있다. 이들 주변 단부(92A,92B)는 전술한 주변 단부(84; 도 4b)와 거의 동일하게 기능하지만, 단일 범프(12C)가 다수의 위치에 있어서 관통하도록 되어 있다.
도 9a 및 도 9b에는 또 다른 실시예의 접촉부재(64F)가 도시되어 있다. 접촉부재(64F)는 전술한 접촉부재(64A; 도 4b)와 거의 동일하게 형성되지만, 꾸불구불한 리세스(76F)를 포함하고 있다. 이 꾸불꾸불한 리세스(76F)는 꾸불꾸불한 패턴으로 범프(12C)를 관통하도록 채용된 꾸불꾸불한 주변 단부(94)를 포함하고 있다. 도 9b에 있어서는, 도전층 및 도체가 생략되어 있다.
도 10a~도 10c에 있어서, 또 다른 실시예의 접촉부재(64G)는 전술한 것과 거의 동일하게 형성된 단일의 돌기(88G)와 부속의 도전층(78G)을 포함하고 있다. 이 돌기(88G)는 접촉범프(12C)를 관통하여 전기적인 접속을 형성할 수 있는 크기와 형상으로 형성되어 있다. 또한, 도 10c에 나타낸 바와 같이, 돌기(88G)는 접촉범프(12C)상에 표시마크(91)를 남기도록 채용된다. 여기서 사용되는 용어인 "표시마크"는 특정의 접촉부재(64A~64I)와의 접촉에 의해 접촉범프(12C)상에 형성된 톱니형상, 스크래치 형상, 또는 다른 형상을 말한다. 이러한 접촉부재(64G)의 구성은 전술한 바와 같은 확인 접촉부재(64V)를 형성하기 위해 사용될 수 있다. 배향확인의 경우, 접촉부재(64G)는 접촉범프(12C)상에 식별가능한 표시마크(91)를 형성하기 위해 사용될 수 있다.
도 11a~도 11c에 있어서, 또 다른 실시예의 접촉부재(64H)는 기판(72H)상에 증착한 도전패드(93)를 포함하고 있다. 이 도전패드(93)는 도체(68H)와 전기적으로 연통하고 있다. 또한, 이 도전패드(93)는 접촉범프(12C)상에 원형의 표시마크 (91C; 도 11c)를 남기도록 채용된 원형의 개구(95; 도 11a)를 포함하고 있다.
도 12a~도 12b에 있어서, 또 다른 실시예의 접촉부재(64I)는 도체(68I)와 전기적으로 연통한 기판(72I)상에 형성된 평탄한 도전패드(93A)를 포함하고 있다. 이 평탄한 도전패드(93A)는 도전층(78)의 전술한 재료로 형성할 수 있다.
도 13 및 도 13a에 있어서, 또 다른 실시예의 캐리어(40M)는 다수의 반도체 구성부품(41)을 시험하기 위해 채용된다. 이 캐리어(40M)는 외부 콘택트(44M) 및 전술한 것과 거의 동일하게 형성된 다수의 접촉부재(64A~64I)를 각각 갖추고 있는 다수의 인터커넥트(46M)를 갖춘 베이스(42M)를 포함하고 있다. 또한, 캐리어(40M)는 다수의 인터커넥트(46M) 및 전술한 것과 거의 동일하게 형성된 접촉부재(64A~64I)를 포함하고 있다. 더욱이, 캐리어(40M)는 전술한 것과 거의 동일하게 형성된 리프스프링(52M) 및 클립부(57M)와 더불어 브릿지 클램프(55M)로 이루어진 힘인가기구(56M)를 포함하고 있다. 또는, 도 13a에 나타낸 바와 같이, 캐리어(40M)의 힘인가기구(56E)는 엘라스토머성 스프링부재(52E)를 포함할 수도 있다. 이 엘라스토머성 스프링부재(52E)는 발포체, 겔, 고체 또는 몰딩된 형태의 실리콘, 부틸고무 또는 플루오르실리콘 등의 재료로 형성할 수 있다. 적당한 엘라스토머성 재료로서는, Rogers로부터 판매되는 "PORON" 또는 다우 케미컬 종속회사로부터 판매되는 "BISCO"가 포함된다. 필요에 따라, 엘라스토머성 스프링부재(52E)는 실리콘 등의 접착제를 이용하여 브릿지 클램프(55M)에 고정할 수 있다. 적당한 접착제의 일례로서는 뉴저지, 이스트 하노버의 Zymet,Inc.에 의해 제조된 "ZYMET" 실리콘 엘라스토머가 있다. 엘라스토머성 스프링부재(52E)와 동등한 힘인가부재는 엘라스토머성 재료로 형성하기 보다는 압축가능한 가스충전 블래더(bladder: 에어백)로서 형성할 수 있다. 이러한 타입의 블래더는 "MAXI FORCE AIR BAG"의 상표로 일리노이즈, 프랭크포트의 파라테크사로부터 판매되고 있다.
또한, 도 13에 나타낸 바와 같이, 캐리어(40M)는 구성부품(41)상의 접촉범프 (12C)를 인터커넥트(46M)상의 접촉부재(64A~64I)에 대충 정합시키도록 채용된 대충정합부재(43M)를 포함하고 있다. 도시의 실시예에 있어서는, 이 대충 정합부재 (43M)는 베이스(42M)상에 형성된 폴리머 펜스(polymer fence)로 구성되어 있다. 이러한 정합부재(43M)를 형성하기 위한 적당한 폴리머의 일례는 원하는 두께로 증착되고, 노광되며, 현상된 후 경화된 블랭킷인 네가티브 톤의 레지스트로 구성되어 있다. 적당한 레지스트 배합물이 "EPON RESIN SU-8"의 상표로 쉘 케미칼에 의해 판매되고 있다. 이와 같은 레지스트는 약 5~50밀의 일정의 두께로 증착될 수 있다. 스핀 코터(spin coater)와 같은 종래의 레지스트 코팅장치가 베이스(42M)상에 레지스트를 증착시키기 위해 사용될 수 있다. 그 후, 이 증착된 레지스트를 약 95℃에서 약 15분동안 "프리베이크(prebake)"하고, 약 165mJ/cm2의 도즈량으로 종래의 UV 정합기를 이용하여 원하는 패턴으로 노광할 수 있다. 현상은 PGMA(propylenglycol-monomethylether-acetate)의 용액으로 행할 수 있다. 이 공정 후에, 약 200℃에서 약 30분동안 하드 베이크(hard bake)를 행한다.
도 14a 및 도 14b에 나타낸 바와 같이, 하드 베이크된 대충 정합부재(43M)는 정합개구(45M)의 패턴을 포함하고 있다. 각 정합개구(45M)는 반도체 구성부품 (41)의 주변 단부에 접촉하여 구성부품(41)을 인터커넥트(46M)에 정합시킬 수 있는 크기 및 형상으로 형성되어 있다. 이것은 인터커넥트(46M)상의 접촉부재(64A~ 64I)에 구성부품(41)상의 접촉범프(12C)의 대충 정합을 제공한다. 여기에서 사용하는 용어인 "대충 정합"은 접촉범프(12C)와 접촉부재(64A~64I)간의 레지스트레이션(registration: 정합 정밀도)이 약 1mil~6mil인 제1정합스테이지를 말한다.
또한, 도 14a 및 도 14b에 나타낸 바와 같이, 베이스(42M)상의 대충 정합부재(43M)에 더하여, 미세 정합부재(43F)를 인터커넥트(46M)상에 형성할 수 있다. 이 미세 정합부재(43F)는 구성부품(41)상의 각 접촉범프(12C; 도 13)를 인터커넥트 (46M)상의 각 접촉부재(64A~64I)에 정합시키도록 구성된 정합개구(45F; 도 14b)를 포함하고 있다. 여기에서 사용하는 용어인 "미세 정합"은 접촉범프(12C)와 접촉부재(64A~64I)간의 레지스트레이션(정합 정밀도)이 약 1mil~3mil인 제2정합스테이지를 말한다.
이 미세 정합부재(43F)는 대충 정합부재(43M)와 동일한 증착된 폴리머로 구성할 수 있다. 도 14c에 나타낸 바와 같이, 미세 정합부재(43F)를 형성하기 위해, 레지스트층(53)을 전술한 바와 같이 인터커넥트(46M)상에 증착할 수 있다. 더욱이, 도 14d에 나타낸 바와 같이, 패터닝과 현상 후에 미세 정합부재(43F)는 접촉부재(64A~64I)에 대해 요구하는 바와 같이 배치된 정합개구(45F)를 포함하고 있다. 이 정합개구(45F)의 크기는 접촉범프(12C)의 크기에 의존한다. 12mil 직경의 접촉범프(12C)에 대응하는 정합개구(45F)의 전형적인 직경은 13mil~15mil로 할 수 있다. 바람직하게는, 미세 정합부재(43F)는 접촉범프(12C)의 평균높이보다 작은 두께를 갖고 있다. 이 두께는 약 3mil~7mil인 것이 바람직하다.
도 14a 및 도 14b에 나타낸 바와 같이, 캡슐화층(밀봉층; 이후 밀봉층이라 기재한다)(67)은 본드 와이어(bond wire; 69)와 인터커넥트(46M)의 부분을 캡슐화(밀봉)하기 위해 베이스(42M)상에 증착되어 있다. 본드 와이어(69)는 전술한 것과 거의 동일하게 인터커넥트(46M)상의 접촉부재(64A~64I)와 베이스(42M)상의 외부 콘택트(44M)간의 전기적인 연통을 확립한다. 밀봉층(67)은 대충 정합부재(43M)와 미세 정합부재(43F)를 형성한 후에 베이스(42M)상에 형성할 수 있다. 이 밀봉층(67)은 에폭시, 실리콘, 폴리이미드 등과 같은 경화가능한 재료, 또는 실온 경화(가황화)재료로 형성할 수 있다. 더욱이, 밀봉층(67)은 분배노즐을 이용하여 "글로브 탑(glob top)"의 방식으로 공급하거나, 혹은 스파툴라(spatula) 기구를 이용하여 공급한 후에, 필요에 따라 경화할 수 있다.
도 15, 도 16a 및 도 16b에는 또 다른 실시예의 캐리어(40A)가 도시되어 있다. 이 캐리어(40A)는 캐리어(40; 도 2c)의 전술한 동등한 구성부품과 거의 동일하게 기능하는 내부도체(58B)와 외부콘택트(44A)를 갖춘 베이스(42A)를 포함하고 있다. 또한, 캐리어(40A)는 전술한 것과 거의 동일하게 기능하는 리드(lid; 54A)와 엘라스토머성 스프링부재(52A)를 포함하고 있다. 본 실시예에 있어서는, 클립 (97)이 베이스(42A)에 리드(54A)를 고정시키고 있다.
캐리어(40A)는, 플렉스 회로(50A)가 구성부품(41)상의 접촉범프(12C)에 대해 임시의 전기접속을 이루기 위한 인터커넥트 부품으로서 기능한다는 점에서, 전술한 캐리어(40; 도 2C)와 다르다. 또한, 플렉스 회로(50A)는 베이스(42A)상의 내부도체(58B)와 전기접속을 이루도록 채용된다. 이러한 구조는 와이어 본딩접속으로 야기되는 기생성을 감소시켜 보다 높은 시험속도를 가능하게 한다. 게다가, 플렉스 회로(50A)의 임피던스는 다른 시스템 구성부품의 임피던스와 매칭(정합)될 수 있다.
도 16a에 나타낸 바와 같이, 플렉스 회로(50A)는 TAB테이프 또는 니토 덴코에 의해 제조된 "ASMAT"와 유사한 다층 테이프로 구성된다. 이 플렉스 회로(50A)는 폴리머막(100)과 도체(68FC)의 적층패턴을 포함하고 있다. 도체(68FC)는 구리와 같은 고전도성 금속으로 형성할 수 있다. 이 도체(68FC)는 전술한 인터커넥트(46; 도 3)의 도체(68A~68F; 도 3)와 거의 동일하게 기능을 한다.
플렉스 회로(50A)는 구성부품(41)상의 접촉범프(12C)를 전기적으로 접촉시키기 위한 접촉부재(64FC)를 포함하고 있다. 이 접촉부재(64FC)는 접촉범프(12C)를 전기적으로 접촉시키기 위한 도체(68FC)상에 형성된 접촉패드(102)를 포함하고 있다. 이 접촉패드(102)는 도체(68FC)에 도금되는 팔라듐, 금 또는 백금과 같은 무반응성의 금속으로 구성할 수 있다. 비아(104; 또는 개구)는 에칭 또는 용융처리를 이용해 폴리머막(100)에 형성하여 접촉패드(102)와의 접속을 가능하게 하고 있다.
또한, 도 16a에 나타낸 바와 같이, 압축가능한 부재(98)는 플렉스 회로(50A)와 베이스(42A) 사이에 위치시킬 수 있다. 이 압축가능한 부재(98)는 실리콘, 또는 전술한 바와 같은 가스나 액체 충전 블래더 등과 같은 엘라스토머성 재료로 구성할 수 있다. 또, 압축가능한 부재(98)는 편향력(biasing force: 밀어붙이는 힘 )을 발생시켜 접촉범프(12C)와의 전기접속을 행하기 위한 컴플라이언시(compliancy: 준거성)를 제공하도록 기능한다. 접착제층(96)은 플렉스 회로(50A)와 압축가능한 부재(98) 사이에 형성할 수 있다. 이 접착제층(96)은 적당한 증착공정 또는 경화공정을 이용하여 형성되는 실리콘 엘라스토머로 할 수 있다. 필요에 따라, 접착제층(96)은 생략할 수 있고, 압축가능한 부재(98)는 편향 및 접착기능을 수행하도록 선택된 경화 또는 증착한 엘라스토머일 수 있다.
도 16b에 나타낸 바와 같이, 플렉스 회로(50A)상의 도체(68FC)와 베이스(42A)상의 내부도체(58B)간에는 결합 커넥션(66C)이 형성되어 있다. 결합 커넥션(66C)은 열, 압축 또는 초음파를 이용하여 대응하는 면에 결합되는 솔더, 또는 다른 금속으로 구성할 수 있다. 도체(68FC)는 도금한 범프를 포함할 수 있고, 내부도체(58B)는 결합 커넥션(66C)의 형성을 용이하게 하기 위한 패드를 포함할 수 있다. 또한, 후에 더 설명되겠지만, 플렉스 회로(50A)는 도체(68FC)의 임피던스가 시험회로와 같은 다른 시스템 구성부품과 매칭될 수 있도록 일정 전압 또는 접지 평면을 포함할 수 있다.
도 16c에 나타낸 바와 같이, 또 다른 실시예의 플렉스 회로(50B)는 마이크로범프(microbump: 미소범프)의 접촉부재(64MB)를 포함하고 있다. 이들 접촉부재 (64MB)는 전술한 돌기(88; 도 6A)를 갖춘 접촉부재(64C)와 유사하다. 접촉부재(64MB)는 접촉범프(12C)를 유지하고 이것에 전기접속을 이루도록 구성된 마이크로범프의 돌기(110)의 어레이로 구성되어 있다. 도시의 실시예에 있어서는, 접촉부재(64MB) 1개당 3개의 마이크로범프의 돌기(110)가 있다. 그러나, 그 이하 또는 그 이상(예컨대, 1개 내지 5개)의 마이크로범프의 돌기를 가진 접촉부재를 형성할 수 있다.
이 마이크로범프의 돌기(110)는 막(100A)에 적층한 도체(68FCA)의 패턴과 전기적으로 연통하고 있는 폴리머막(100A)에서의 비아(112)내에 형성할 수 있다. 이 마이크로범프의 돌기(110)의 전형적인 외경은 접촉범프(12C)의 크기에 따라 15~100㎛로 할 수 있다. 마이크로범프의 돌기(110)의 간격은 접촉범프(12C)의 크기에 따라 변화하는데, 3 내지 30mil로 할 수 있다. 더욱이, 이 마이크로범프의 돌기(110)는 구리(동), 니켈, 금, 팔라듐 또는 도전층(78; 도 4a)에 있어서 이미 열거한 금속 및 합금으로 형성할 수 있다. 필요에 따라, 백금과 같은 불활성 금속으로 이루어진 캡층을 마이크로범프의 돌기(110)의 표면상에 형성할 수 있다. 이러한 마이크로범프의 돌기(110)를 형성하기 위해 전기도금 또는 증발 등과 같은 적당한 증착공정을 사용할 수 있다.
플렉스 회로(50B)는 전술한 바와 같은 접착제층(96A)을 이용하여 베이스(42A)상의 압축가능한 부재(98)에 부착할 수 있다. 또한, 플렉스 회로(50B)는 일정 전압 또는 접지 평면(106)을 포함할 수 있다. 이 전압 또는 접지 평면(106)은 절연층(108)에 의해 막(100A)상의 도체(68FCA)로부터 분리되어 있는 금속층으로 이루어져 있다. 이 전압 또는 접지 평면(106)은 도체(68FCA)에 대해 소정의 간격으로 배치되어 있다. 이에 따라, 도체(68FCA)의 임피던스가 시험시스템(예컨대, 시험회로)에서의 다른 전기적인 구성부품의 임피던스와 매칭된다.
시험시스템
도 17에는 본 발명에 따른 범프가 형성된 반도체 구성부품을 시험하기 위한 시험시스템(114)이 도시되어 있다. 이 시험시스템(114)은 캐리어(40, 40A 또는 40M), 시험장치(116) 및 시험회로(118)를 포함하고 있다. 캐리어(40, 40A 또는 40M)는 전술한 바와 같이 형성할 수 있다.
시험장치(116)는 번인 기판 또는 종래의 플라스틱이나 세라믹 반도체 패키지를 시험하기 위해 사용하는 유사한 장치를 포함하고 있다. 또한, 이 시험장치(116)는 임시 캐리어(40,40A,40M)상의 외부 콘택트를 전기적으로 접속시키도록 구성된 전기소켓(예컨대, 도 2j에서의 소켓(79))을 포함하고 있다. 더욱이, 임시 캐리어(40,40A,40M)는 이 소켓을 전기적으로 접속시키도록 구성된 베이스(42S; 도 2i) 등의 베이스를 포함하고 있다.
이러한 임시 캐리어(40,40A,40M)를 조립하기 위해, 광학적 정합기술을 이용하여 범프(12C)를 접촉부재(64A~64MB)와 광학적으로 정합시킬 수 있다. 이러한 광학적 정합의 적당한 방법이 여기에 레퍼런스로서 포함되는 "Carrier For Testing An Unpackaged Semiconductor Die"로 명기된 미국특허 제5,519,332호에 개시되어 있다.
또는, 임시 캐리어(40,40A,40M)는 범프(12C)와 접촉부재(64A~64MB)를 정합시키기 위한 정합부재 43(도 2f) 또는 43M(도 13)을 포함하고 있다. 다른 실시예에 있어서, 접촉부재(64A~64MB)는 캐리어(40,40A,40M)의 조립시에 접촉범프(12C)의 정합을 완전히 수행하는 크기로 구성되어 있다. 다른 접촉부재의 실시예에 있어서, 접촉부재(64B; 도 5a)와, 접촉부재(64C; 도 6a) 및 접촉부재(64D)는 정합기능을 수행하는데 특히 적합하다. 일반적으로, 이들 실시예는 범프가 접촉부재 내에서 자기적으로 중심을 결정하는 것을 가능하게 하는 것에 따른 정합기능을 제공한다. 접촉부재(64A~64MB)는 범프(12C)의 z-방향의 변화(즉, 범프의 평면성)에 적응할 수 있다. 또한, 범프(12C)는 접촉부재(64A~64MB)와의 접촉에 의해 평면화할 수 있다. 시스템(114)을 사용함으로써, 시험신호가 반도체 구성부품(41)에 공급되어 그 위에 놓인 집적회로를 시험할 수 있다.
따라서, 본 발명은 접촉범프를 갖춘 반도체 구성부품을 시험하기 위한 개선된 시스템과 개선된 임시 캐리어를 제공한다. 이 임시 캐리어는 특정의 크기범위 내에서 최소의 접촉력에 의해 접촉범프에 대해 신뢰할 수 있는 전기접속을 행하도록 설계되어 있다. 게다가, 상기의 접촉부재는 접촉범프를 지나치게 변형시키거나, 또는 접촉범프 내에 큰 포켓이나 공간을 형성하지 않는다. 더욱이, 상기의 접촉부재는 임시 캐리어의 조립중에 구성부품을 인터커넥트에 정합가능하게 하는 것을 보조한다.
본 발명은 상기 실시예에 한정되는 것은 아니고, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양하게 변형하여 실시할 수 있음은 물론이다.

Claims (67)

  1. 외부 콘택트를 구비하고서, 접촉범프를 구비한 반도체 구성부품을 수용하도록 구성된 베이스와,
    상기 접촉범프를 상기 구성부품상에 전기적으로 접촉시키도록 구성되되, 당해 인터커넥트와 상기 베이스상의 도체를 통해 상기 외부 콘택트와 전기적으로 연통하는 접촉부재를 구비하여 구성된 상기 베이스상의 인터커넥트,
    상기 접촉범프를 상기 접촉부재에 대충 정합시키기 위해 상기 구성부품의 단부를 접촉시키도록 구성된 제1개구를 갖춘 베이스상의 제1정합부재,
    상기 접촉범프를 상기 접촉부재에 미세 정합시키기 위해 상기 접촉범프를 접촉시키도록 구성된 제2개구를 갖춘 인터커넥트상의 제2정합부재 및,
    상기 베이스에 부착되어 상기 인터커넥트에 대해 상기 구성부품을 밀어붙이도록 구성된 힘인가기구를 구비하여 이루어진 것을 특징으로 하는 반도체 캐리어.
  2. 제1항에 있어서, 상기 인터커넥트가, 상기 베이스상의 구성부품의 방향을 지시하도록 구성된 적어도 하나의 접촉부재를 포함하는 다수의 접촉부재를 구비하고 있는 것을 특징으로 하는 반도체 캐리어.
  3. 제1항에 있어서, 상기 제1정합부재 또는 상기 제2정합부재가 폴리머로 구성되어 있는 것을 특징으로 하는 반도체 캐리어.
  4. 제1항에 있어서, 상기 제1정합부재가, 상기 구성부품을 가이드하기 위한 개구를 가진 상기 베이스상의 플레이트를 구비하고 있는 것을 특징으로 하는 반도체 캐리어.
  5. 제1항에 있어서, 상기 제1정합부재 또는 상기 제2정합부재가 레지스트의 패턴화된 층으로 구성되어 있는 것을 특징으로 하는 반도체 캐리어.
  6. 제1항에 있어서, 상기 제1개구가 상기 구성부품의 주변의 아웃라인에 대응하는 주변 형상을 갖도록 되어 있는 것을 특징으로 하는 반도체 캐리어.
  7. 다수의 외부 콘택트를 구비하고서, 다수의 접촉범프를 구비한 반도체 구성부품을 유지하도록 구성된 베이스와,
    상기 접촉범프를 상기 구성부품상에 전기적으로 접촉시키도록 구성된 다수의 접촉부재를 구비한 상기 베이스상의 인터커넥트,
    상기 외부 콘택트를 상기 접촉부재에 전기적으로 접속하는 상기 베이스상의 다수의 전기적 커넥션,
    캐리어의 조립 중에 상기 구성부품을 상기 인터커넥트에 정합시키기 위해 상기 구성부품의 단부를 접촉시키도록 구성된 상기 베이스상의 제1정합부재 및,
    캐리어의 조립 중에 상기 접촉범프를 상기 접촉부재에 접촉시켜 정합시키도록 구성된 상기 인터커넥트상의 제2정합부재를 구비하여 이루어진 것을 특징으로 하는 반도체 캐리어.
  8. 제7항에 있어서, 상기 제1정합부재가 상기 구성부품의 주변의 아웃라인에 대응하는 주변의 아웃라인을 갖는 개구를 구비하고 있는 것을 특징으로 하는 반도체 캐리어.
  9. 제7항에 있어서, 상기 제2정합부재가 상기 접촉범프를 상기 접촉부재에 정합시키기 위한 다수의 정합 개구에 따라 패턴화 및 현상된 레지스트의 층을 구비하고 있는 것을 특징으로 하는 반도체 캐리어.
  10. 제7항에 있어서, 상기 제2정합부재가 상기 전기적인 커넥션을 적어도 부분적으로 밀봉하는 경화가능한 폴리머로 구성되어 있는 것을 특징으로 하는 반도체 캐리어.
  11. 접촉범프를 갖춘 반도체 구성부품을 시험하기 위한 반도체 캐리어로서,
    다수의 외부 콘택트를 구비하고서, 상기 반도체 구성부품을 유지하도록 구성된 베이스와,
    상기 구성부품상의 다수의 접촉범프를 전기적으로 접촉시키도록 구성된 다수의 접촉부재를 구비한 상기 베이스상의 인터커넥트,
    상기 외부 콘택트를 상기 접촉부재에 전기적으로 접속하는 다수의 결합 커넥션,
    상기 구성부품을 상기 인터커넥트에 정합시키기 위해 상기 구성부품을 접촉시키도록 구성된 상기 베이스상의 제1정합부재 및,
    상기 접촉범프를 상기 접촉부재에 정합시키기 위해 상기 접촉범프를 접촉시키도록 구성된 상기 인터커넥트상의 제2정합부재를 구비하여 이루어지되,
    상기 제1정합부재 및 상기 제2정합부재가 상기 결합 커넥션의 적어도 몇개를 적어도 부분적으로 밀봉하는 폴리머재로 구성되어 있는 것을 특징으로 하는 반도체 캐리어.
  12. 제11항에 있어서, 상기 접촉부재가 상기 접촉범프를 중심결정하도록 구성되어 있는 것을 특징으로 하는 반도체 캐리어.
  13. 제11항에 있어서, 상기 결합 커넥션이 와이어 본드, 땜납 본드 및 플렉스 회로로 이루어진 그룹으로부터 선택된 엘리먼트로 구성되어 있는 것을 특징으로 하는 반도체 캐리어.
  14. 접촉범프를 갖춘 반도체 구성부품을 시험하기 위한 반도체 캐리어로서,
    다수의 외부 콘택트를 구비하고서, 상기 반도체 구성부품을 유지하도록 구성된 베이스와,
    상기 구성부품의 주변의 아웃라인에 대응하는 주변의 아웃라인을 갖는 제1개구를 구비하고서, 상기 캐리어의 조립 중에 상기 구성부품을 상기 인터커넥트에 정합시키도록 구성된 상기 베이스상의 제1정합부재,
    상기 접촉범프를 전기적으로 맞물리게 하여 중심결정하도록 구성된 다수의 접촉부재를 구비한 상기 베이스상의 인터커넥트,
    상기 접촉범프를 상기 접촉부재에 정합시키도록 구성된 다수의 제2개구를 구비한 상기 인터커넥트상의 제2정합부재 및,
    기판상의 외부 콘택트 및 인터커넥트상의 접촉부재를 전기적으로 접속하는 다수의 전기적 경로를 구비하여 이루어진 것을 특징으로 하는 반도체 캐리어.
  15. 제14항에 있어서, 적어도 하나의 접촉부재가 선택된 접촉범프에 식별가능한 표시를 형성하도록 구성된 핀 1 표시자(pin one indicator)에 의해 구성되어 있는 것을 특징으로 하는 반도체 캐리어.
  16. 제14항에 있어서, 적어도 하나의 접촉부재가 선택된 접촉범프상의 산화층을 관통하도록 구성된 도전층으로 덮여지는 리세스에 의해 구성되어 있는 것을 특징으로 하는 반도체 캐리어.
  17. 제14항에 있어서, 적어도 하나의 접촉부재가 선택된 접촉범프를 관통하도록 구성된 블레이드를 그 내부에 갖춘 리세스에 의해 구성되어 있는 것을 특징으로 하는 반도체 캐리어.
  18. 제14항에 있어서, 적어도 하나의 접촉부재가 선택된 접촉범프를 중심결정하여 전기적으로 맞물리게 하도록 구성된 돌기의 어레이에 의해 구성되어 있는 것을 특징으로 하는 반도체 캐리어.
  19. 제14항에 있어서, 적어도 하나의 접촉부재가 상기 구성부품상의 다수의 접촉범프를 동시에 접촉시키도록 구성된 다수의 분리된 도전층으로 덮여지는 단일의 돌기에 의해 구성되어 있는 것을 특징으로 하는 반도체 캐리어.
  20. 제14항에 있어서, 적어도 하나의 접촉부재가, 도전층으로 덮여지고 또한 선택된 접촉범프를 관통하도록 구성된 다수의 주변 단부를 포함하는 계단이 부가된 단부에 의해 구성되어 있는 것을 특징으로 하는 반도체 캐리어.
  21. 제14항에 있어서, 적어도 하나의 접촉부재가 선택된 접촉범프를 관통하도록 구성된 단부를 갖춘 꾸불꾸불한 리세스에 의해 구성되어 있는 것을 특징으로 하는 반도체 캐리어.
  22. 제14항에 있어서, 적어도 하나의 접촉부재가 선택된 접촉범프를 관통하도록 구성된 돌기에 의해 구성되어 있는 것을 특징으로 하는 반도체 캐리어.
  23. 제14항에 있어서, 적어도 하나의 접촉부재가 그 내부에 개구를 갖는 평탄한 패드에 의해 구성되어 있는 것을 특징으로 하는 반도체 캐리어.
  24. 다수의 접촉범프를 갖춘 반도체 구성부품을 시험하기 위한 반도체 캐리어로서,
    다수의 외부 콘택트와, 그들 사이의 비아에 의해 이들 외부 콘택트와 전기적으로 연통하는 다수의 도체를 구비하고서, 적어도 하나의 반도체 구성부품을 유지하도록 구성된 베이스와,
    상기 접촉범프를 전기적으로 맞물리게 하기 위한 다수의 접촉부재를 가진 기판을 구비하되, 각 접촉부재가 와이어 또는 플렉스 회로에 의해 상기 베이스상의 선택된 도체와 전기적으로 연통하는 도전층으로 덮여지는 돌기의 어레이를 구비하고서 상기 구성부품상의 선택된 접촉범프에 전기적으로 맞물리게 하여 중심결정하도록 구성된 상기 베이스상의 인터커넥트 및,
    상기 인터커넥트에 대해 상기 구성부품을 밀어붙이기 위한 힘인가기구를 구비하여 이루어진 것을 특징으로 하는 반도체 캐리어.
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 다수의 접촉범프를 갖춘 반도체 구성부품을 시험하기 위한 반도체 캐리어로서,
    다수의 외부 콘택트와 다수의 도체를 구비하고서 상기 반도체 구성부품을 유지하도록 구성되되, 이들 외부 콘택트 및 도체가 전자 시험신호를 상기 구성부품으로 송신하도록 구성된 베이스와,
    기판과, 이 기판상의 접촉부재를 구비하되, 상기 접촉부재가 분리된 도전층으로 덮여지면서 상기 구성부품상의 다수의 접촉범프를 정합하여 전기적으로 접촉시키도록 구성된 돌기를 갖춘 상기 베이스상의 인터커넥트,
    상기 베이스상의 외부 콘택트와 상기 인터커넥트상의 도체를 전기적으로 접속하는 다수의 전기적 경로 및,
    상기 베이스에 부착되어 상기 인터커넥트에 대해 상기 구성부품을 밀어붙이도록 구성된 스프링을 갖춘 힘인가기구를 구비하여 이루어지되,
    상기 각 도전층이 부속의 도체에 전기적으로 접속되도록 된 것을 특징으로 하는 반도체 캐리어.
  32. 제31항에 있어서, 상기 돌기가 4개의 연장된 단부를 가진 기둥으로 구성되어 있고, 상기 분리된 도전층이 상기 구성부품상의 선택된 접촉범프를 관통하기 위해 연장된 단부를 각각 덮도록 되어 있는 것을 특징으로 하는 반도체 캐리어.
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 시험회로를 구비한 시험장치와,
    다수의 도체와 다수의 외부 콘택트를 포함하는 베이스를 구비하고서, 반도체 구성부품을 유지하기 위한 캐리어를 구비하여 이루어지되,
    상기 캐리어가, 상기 구성부품상의 다수의 접촉범프를 전기적으로 접촉시키도록 구성된 다수의 접촉부재를 가진 기판을 구비한 상기 베이스상의 인터커넥트와,
    상기 베이스상의 도체와 상기 인터커넥트상의 접촉부재 사이에 와이어 또는 플렉스 회로로 이루어진 다수의 전기적 경로 및,
    상기 구성부품을 상기 인터커넥트에 정합시키기 위한 제1개구를 갖춘 제1정합부재와, 상기 접촉범프를 상기 접촉부재에 정합시키기 위한 다수의 제2개구를 갖춘 제2정합부재를 더 구비하고 있는 것을 특징으로 하는 반도체 구성부품을 시험하기 위한 시스템.
  46. 삭제
  47. 제45항에 있어서, 상기 시험장치가 다수의 커넥터를 갖춘 소켓을 구비하고 있고, 상기 베이스가 상기 소켓상의 커넥터와 전기적으로 맞물리도록 구성되되 금속으로 덮여 있는 다수의 홈을 구비하고 있는 것을 특징으로 하는 반도체 구성부품을 시험하기 위한 시스템.
  48. 제45항에 있어서, 상기 반도체 구성부품이 범프가 형성된 다이스와 칩규모 패키지로 이루어진 그룹으로부터 선택된 엘리먼트로 구성되어 있는 것을 특징으로 하는 반도체 구성부품을 시험하기 위한 시스템.
  49. 시험회로를 포함하는 시험장치와,
    베이스에 접합되는 플렉스 회로를 갖춘 인터커넥트를 구비하고서, 적어도 하나의 범프가 형성된 반도체 구성부품을 패키징함과 더불어 상기 구성부품과 상기 시험회로 사이에 전기적인 연통을 수립하기 위한 캐리어 및,
    상기 인터커넥트와 상기 베이스 사이에 배치되어 밀어붙이는 힘을 발생시키도록 구성된 엘라스토머성 재료로 이루어진 압축가능한 부재를 구비하여 이루어지되,
    상기 플렉스 회로가 그 위에 형성된 도체의 패턴을 갖는 폴리머 막을 포함하고, 상기 인터커넥트상의 각 도체가 상기 구성부품상의 접촉범프를 전기적으로 접촉시키도록 구성된 접촉부재를 포함하며, 상기 인터커넥트상의 각 도체가 상기 베이스상의 도체에 접합되도록 된 것을 특징으로 하는 반도체 구성부품을 시험하기 위한 시스템.
  50. 제49항에 있어서, 상기 접촉부재가 상기 접촉범프에 접촉하도록 구성된 적어도 하나의 마이크로범프에 의해 구성되어 있는 것을 특징으로 하는 반도체 구성부품을 시험하기 위한 시스템.
  51. 제49항에 있어서, 상기 접촉부재가 상기 접촉범프를 유지하도록 구성된 2개 이상의 마이크로범프의 어레이에 의해 구성되어 있는 것을 특징으로 하는 반도체 구성부품을 시험하기 위한 시스템.
  52. 제49항에 있어서, 상기 접촉부재가 상기 폴리머 막의 개구에 정합된 접촉패드에 의해 구성되어 있는 것을 특징으로 하는 반도체 구성부품을 시험하기 위한 시스템.
  53. 제49항에 있어서, 상기 인터커넥트가 그 인터커넥트상의 도체의 임피던스를 상기 시험회로의 임피던스와 매칭시키기 위한 접지 또는 일정 전압 평면을 더 갖추고 있는 것을 특징으로 하는 반도체 구성부품을 시험하기 위한 시스템.
  54. 제49항에 있어서, 상기 접촉부재가 Be, Mg, Ca, Sr, Ba, Sc, Y, La, Ti, Zr, Hf, V, Nb, Ta, Mo, W, Tc, Re, B, C, Si, Ge 및 그 합금으로 이루어진 그룹으로부터 선택된 금속으로 이루어진 것을 특징으로 하는 반도체 구성부품을 시험하기 위한 시스템.
  55. 접촉범프를 갖춘 반도체 구성부품을 시험하기 위한 시스템으로서,
    소켓을 구비한 시험장치와,
    그들 사이의 상호 접속에 의해 다수의 외부 콘택트와 전기적으로 연통하는 다수의 도체를 포함하는 베이스를 구비하고서, 상기 소켓과 전기적으로 연통하는 반도체 구성부품을 유지하여 배열하기 위한 캐리어를 구비하여 이루어지되,
    상기 캐리어가, 각각이 상기 구성부품상의 단일의 접촉범프를 정합시켜 전기적으로 접촉시키도록 구성된 돌기의 어레이로 이루어진 다수의 접촉부재를 가진 기판을 구비한 상기 베이스상의 인터커넥트와,
    상기 베이스상의 도체와 상기 인터커넥트상의 접촉부재 사이에 다수의 전기적 경로를 더 구비하고 있는 것을 특징으로 하는 반도체 구성부품을 시험하기 위한 시스템.
  56. 제55항에 있어서, 상기 외부 콘택트가 상기 소켓상의 커넥터와 전기적으로 맞물리도록 구성되되 금속으로 덮여 있는 다수의 홈을 구비하고 있는 것을 특징으로 하는 반도체 구성부품을 시험하기 위한 시스템.
  57. 제56항에 있어서, 상기 소켓이 상기 홈 내에 지지되도록 구성된 전기 커넥터를 포함하고 있는 것을 특징으로 하는 반도체 구성부품을 시험하기 위한 시스템.
  58. 제57항에 있어서, 상기 캐리어가, 상기 구성부품을 상기 인터커넥트에 정합시키기 위한 제1정합부재와, 상기 접촉범프를 상기 접촉부재에 정합시키기 위한 제2정합부재를 더 구비하고 있는 것을 특징으로 하는 반도체 구성부품을 시험하기 위한 시스템.
  59. 삭제
  60. 삭제
  61. 다수의 콘택트를 갖춘 반도체 구성부품을 시험하기 위한 테스트 캐리어로서,
    표면, 단부, 이 단부에 형성된 다수의 홈 및 이들 홈내로 연장되는 금속을 가진 상기 표면상의 다수의 도체를 구비하고서, 다수의 전기 커넥터를 갖춘 소켓내로의 삽입을 위해 구성된 베이스와,
    상기 구성부품상의 상기 콘택트를 전기적으로 맞물리게 하도록 구성된 다수의 인터커넥트 콘택트를 구비한 상기 표면상의 인터커넥트 및,
    상기 베이스 및 상기 인터커넥트에 접합되어 상기 도체와 상기 인터커넥트 콘택트 사이에 전기적 경로를 제공하도록 구성된 플렉스 회로를 구비하여 이루어지되,
    상기 홈이 상기 전기 커넥터를 유지하도록 구성되고, 이들 홈내의 금속이 상기 전기 커넥터와 전기적으로 맞물리도록 구성된 것을 특징으로 하는 테스트 캐리어.
  62. 제61항에 있어서, 상기 구성부품과 상기 인터커넥트를 함께 밀어붙이도록 구성된 상기 베이스상의 힘인가기구를 더 구비하여 이루어진 것을 특징으로 하는 테스트 캐리어.
  63. 제61항에 있어서, 상기 홈이 확대된 부분을 구비하고 있는 것을 특징으로 하는 테스트 캐리어.
  64. 제61항에 있어서, 상기 베이스가 세라믹, 실리콘, 게르마늄 및 유리로 이루어진 그룹으로부터 선택된 재료로 구성되어 있는 것을 특징으로 하는 테스트 캐리어.
  65. 제61항에 있어서, 상기 도체가 알루미늄, 이리듐, 동, 금, 텅스텐, 탄탈륨, 몰리브데늄 및 그들의 합금으로 이루어진 그룹으로부터 선택된 재료로 구성되어 있는 것을 특징으로 하는 테스트 캐리어.
  66. 제61항에 있어서, 상기 콘택트가 범프로 이루어지고, 상기 인터커넥트 콘택트가 상기 범프를 유지하도록 구성된 리세스에 의해 구성되어 있는 것을 특징으로 하는 테스트 캐리어.
  67. 제61항에 있어서, 상기 콘택트가 범프로 이루어지고, 상기 인터커넥트 콘택트가 상기 범프를 관통하도록 구성된 돌기에 의해 구성되어 있는 것을 특징으로 하는 테스트 캐리어.
KR1019997012615A 1997-07-03 1998-07-06 범프가 형성된 반도체 구성부품을 시험하기 위한 캐리어 및 시스템 KR100615024B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US8/888,075 1997-07-03
US08/888,075 US6040702A (en) 1997-07-03 1997-07-03 Carrier and system for testing bumped semiconductor components
US08/888,075 1997-07-03
PCT/US1998/013974 WO1999001775A1 (en) 1997-07-03 1998-07-06 Carrier and system for testing bumped semiconductor components

Publications (2)

Publication Number Publication Date
KR20010020605A KR20010020605A (ko) 2001-03-15
KR100615024B1 true KR100615024B1 (ko) 2006-08-25

Family

ID=25392476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997012615A KR100615024B1 (ko) 1997-07-03 1998-07-06 범프가 형성된 반도체 구성부품을 시험하기 위한 캐리어 및 시스템

Country Status (5)

Country Link
US (2) US6040702A (ko)
JP (1) JP2001509586A (ko)
KR (1) KR100615024B1 (ko)
AU (1) AU8476498A (ko)
WO (1) WO1999001775A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009874B1 (ko) * 2006-04-24 2011-01-19 마이크론 테크놀로지, 인크. 캡슐화된 스루 와이어 인터커넥트(ｔｗｉ)를 갖는 반도체 컴포넌트 및 시스템과 웨이퍼 레벨 제조 방법

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094058A (en) 1991-06-04 2000-07-25 Micron Technology, Inc. Temporary semiconductor package having dense array external contacts
US6310484B1 (en) 1996-04-01 2001-10-30 Micron Technology, Inc. Semiconductor test interconnect with variable flexure contacts
US6025731A (en) 1997-03-21 2000-02-15 Micron Technology, Inc. Hybrid interconnect and system for testing semiconductor dice
US6040702A (en) 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
US6072326A (en) 1997-08-22 2000-06-06 Micron Technology, Inc. System for testing semiconductor components
US6329829B1 (en) * 1997-08-22 2001-12-11 Micron Technology, Inc. Interconnect and system for making temporary electrical connections to semiconductor components
US6018249A (en) 1997-12-11 2000-01-25 Micron Technolgoy, Inc. Test system with mechanical alignment for semiconductor chip scale packages and dice
US6130148A (en) * 1997-12-12 2000-10-10 Farnworth; Warren M. Interconnect for semiconductor components and method of fabrication
US6107109A (en) 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
US6620731B1 (en) 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
US6140827A (en) 1997-12-18 2000-10-31 Micron Technology, Inc. Method and apparatus for testing bumped die
US6833613B1 (en) 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
KR100270888B1 (ko) * 1998-04-08 2000-12-01 윤종용 노운 굿 다이 제조장치
US6259036B1 (en) 1998-04-13 2001-07-10 Micron Technology, Inc. Method for fabricating electronic assemblies using semi-cured conductive elastomeric bumps
US6337577B1 (en) 1998-05-11 2002-01-08 Micron Technology, Inc. Interconnect and system for testing bumped semiconductor components with on-board multiplex circuitry for expanding tester resources
US6677776B2 (en) * 1998-05-11 2004-01-13 Micron Technology, Inc. Method and system having switching network for testing semiconductor components on a substrate
US6246250B1 (en) 1998-05-11 2001-06-12 Micron Technology, Inc. Probe card having on-board multiplex circuitry for expanding tester resources
US6235612B1 (en) * 1998-06-10 2001-05-22 Texas Instruments Incorporated Edge bond pads on integrated circuits
US6369600B2 (en) 1998-07-06 2002-04-09 Micron Technology, Inc. Test carrier for testing semiconductor components including interconnect with support members for preventing component flexure
US6107119A (en) * 1998-07-06 2000-08-22 Micron Technology, Inc. Method for fabricating semiconductor components
US6353326B2 (en) 1998-08-28 2002-03-05 Micron Technology, Inc. Test carrier with molded interconnect for testing semiconductor components
US6100175A (en) 1998-08-28 2000-08-08 Micron Technology, Inc. Method and apparatus for aligning and attaching balls to a substrate
US6208156B1 (en) * 1998-09-03 2001-03-27 Micron Technology, Inc. Test carrier for packaging semiconductor components having contact balls and calibration carrier for calibrating semiconductor test systems
US6441315B1 (en) 1998-11-10 2002-08-27 Formfactor, Inc. Contact structures with blades having a wiping motion
JP2000183483A (ja) * 1998-12-21 2000-06-30 Shinko Electric Ind Co Ltd 電子部品の検査用基板及びその製造方法並びに電子部品の検査方法
US6307394B1 (en) 1999-01-13 2001-10-23 Micron Technology, Inc. Test carrier with variable force applying mechanism for testing semiconductor components
US6242935B1 (en) 1999-01-21 2001-06-05 Micron Technology, Inc. Interconnect for testing semiconductor components and method of fabrication
US6429030B1 (en) * 1999-02-08 2002-08-06 Motorola, Inc. Method for testing a semiconductor die using wells
US6175241B1 (en) 1999-02-19 2001-01-16 Micron Technology, Inc. Test carrier with decoupling capacitors for testing semiconductor components
US6242932B1 (en) 1999-02-19 2001-06-05 Micron Technology, Inc. Interposer for semiconductor components having contact balls
US6819127B1 (en) 1999-02-19 2004-11-16 Micron Technology, Inc. Method for testing semiconductor components using interposer
US6285202B1 (en) 1999-02-19 2001-09-04 Micron Technology, Inc. Test carrier with force applying mechanism guide and terminal contact protector
US6980017B1 (en) 1999-03-10 2005-12-27 Micron Technology, Inc. Test interconnect for bumped semiconductor components and method of fabrication
US6222280B1 (en) 1999-03-22 2001-04-24 Micron Technology, Inc. Test interconnect for semiconductor components having bumped and planar contacts
US6437591B1 (en) 1999-03-25 2002-08-20 Micron Technology, Inc. Test interconnect for bumped semiconductor components and method of fabrication
US6396291B1 (en) 1999-04-23 2002-05-28 Micron Technology, Inc. Method for testing semiconductor components
DE19920593B4 (de) * 1999-05-05 2006-07-13 Assa Abloy Identification Technology Group Ab Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
US6285203B1 (en) 1999-06-14 2001-09-04 Micron Technology, Inc. Test system having alignment member for aligning semiconductor components
US6297653B1 (en) 1999-06-28 2001-10-02 Micron Technology, Inc. Interconnect and carrier with resistivity measuring contacts for testing semiconductor components
US7033920B1 (en) 2000-01-10 2006-04-25 Micron Technology, Inc. Method for fabricating a silicon carbide interconnect for semiconductor components
US6563215B1 (en) 2000-01-10 2003-05-13 Micron Technology, Inc. Silicon carbide interconnect for semiconductor components and method of fabrication
US6975030B1 (en) 2000-01-10 2005-12-13 Micron Technology, Inc. Silicon carbide contact for semiconductor components
JP2001228192A (ja) * 2000-02-18 2001-08-24 Oht Inc 検査装置及び検査装置の保持具
US6529027B1 (en) * 2000-03-23 2003-03-04 Micron Technology, Inc. Interposer and methods for fabricating same
US6531774B1 (en) * 2000-05-03 2003-03-11 Advanced Micro Devices, Inc. Chip scale electrical test fixture with isolation plate having a recess
US6424140B1 (en) * 2000-05-03 2002-07-23 Advanced Micro Devices, Inc. Chip scale electrical test fixture
US6638831B1 (en) 2000-08-31 2003-10-28 Micron Technology, Inc. Use of a reference fiducial on a semiconductor package to monitor and control a singulation method
US6525553B1 (en) * 2000-09-11 2003-02-25 St Assembly Test Services Ltd. Ground pin concept for singulated ball grid array
JP4845304B2 (ja) * 2000-10-25 2011-12-28 株式会社センサータ・テクノロジーズジャパン ソケット及びこれを備えた電子部品装着装置
JP2002151534A (ja) * 2000-11-08 2002-05-24 Mitsubishi Electric Corp 電極形成方法およびそれに用いられる半導体装置並びに基板
KR100374629B1 (ko) * 2000-12-19 2003-03-04 페어차일드코리아반도체 주식회사 얇고 작은 크기의 전력용 반도체 패키지
US6811072B2 (en) * 2001-01-09 2004-11-02 International Business Machines Corporation Known good die removal method and apparatus
US6803650B2 (en) * 2001-02-23 2004-10-12 Silicon Bandwidth Inc. Semiconductor die package having mesh power and ground planes
US6582990B2 (en) * 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
US6853076B2 (en) 2001-09-21 2005-02-08 Intel Corporation Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same
US6740427B2 (en) 2001-09-21 2004-05-25 Intel Corporation Thermo-mechanically robust C4 ball-limiting metallurgy to prevent failure due to die-package interaction and method of making same
US6876213B2 (en) 2002-02-22 2005-04-05 Johnstech International Corporation Compliant actuator for IC test fixtures
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6927588B1 (en) * 2002-04-03 2005-08-09 Jeffrey David Snelgrove Ball alignment plate testing apparatus and method for testing semiconductor chips
US6894908B1 (en) * 2003-03-28 2005-05-17 Intel Corporation Bridge clip with bimetallic leaf and method
US6982493B2 (en) * 2003-04-03 2006-01-03 International Business Machines Corporation Wedgebond pads having a nonplanar surface structure
US6915563B2 (en) 2003-06-27 2005-07-12 International Business Machines Corporation Apparatus for removing attached die
US6942137B2 (en) * 2003-10-16 2005-09-13 International Business Machines Corporation Die removal method and apparatus
US7181837B2 (en) * 2004-06-04 2007-02-27 Micron Technology, Inc. Plating buss and a method of use thereof
EA200802152A1 (ru) 2004-06-29 2009-12-30 Текстура Корпорейшн Система и способ управления платежом в строительстве
US7049809B2 (en) * 2004-07-15 2006-05-23 Hitachi Global Storage Technologies Netherlands B.V. System, method, and apparatus for handling and testing individual sliders in a row-like format in single slider processing systems
US7303929B2 (en) * 2004-09-13 2007-12-04 Aehr Test Systems Reloading of die carriers without removal of die carriers from sockets on test boards
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
DE102007047680B4 (de) * 2007-10-05 2009-11-26 Multitest Elektronische Systeme Gmbh Handhabungsvorrichtung für elektronische Bauelemente, insbesondere IC's, mit temperierbaren Umlaufeinheiten
US8136805B1 (en) 2008-11-19 2012-03-20 Western Digital (Fremont), Llc Row bar holder
US8063656B1 (en) * 2009-03-13 2011-11-22 Xilinx, Inc. Method of enabling a circuit board analysis
US8587331B2 (en) * 2009-12-31 2013-11-19 Tommie E. Berry Test systems and methods for testing electronic devices
US8742776B2 (en) * 2010-11-30 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for resistivity measurement of bump structures
US8797057B2 (en) * 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
JP5702701B2 (ja) * 2011-04-20 2015-04-15 株式会社アドバンテスト 試験用キャリア
US8877630B1 (en) * 2013-11-12 2014-11-04 Chipmos Technologies Inc. Semiconductor structure having a silver alloy bump body and manufacturing method thereof
US9368340B2 (en) * 2014-06-02 2016-06-14 Lam Research Corporation Metallization of the wafer edge for optimized electroplating performance on resistive substrates
US10571501B2 (en) * 2016-03-16 2020-02-25 Intel Corporation Technologies for verifying a de-embedder for interconnect measurement
TWI827809B (zh) * 2019-04-04 2024-01-01 丹麥商卡普雷斯股份有限公司 測量測試樣本之電性的方法，以及多層測試樣本
EP4136464A4 (en) * 2020-04-14 2024-05-15 JohnsTech International Corporation OVER-THE-AIR (OTA) CHIP TEST SYSTEM
US11293968B2 (en) 2020-05-12 2022-04-05 Johnstech International Corporation Integrated circuit testing for integrated circuits with antennas
US11774491B1 (en) * 2022-06-08 2023-10-03 Nanya Technology Corporation System and method for testing a semiconductor chip
CN115389913B (zh) * 2022-09-05 2023-07-07 芯创(天门)电子科技有限公司 一种半导体芯片集成封装测试装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554505A (en) * 1983-06-10 1985-11-19 Rockwell International Corporation Test socket for a leadless chip carrier
US5495179A (en) * 1991-06-04 1996-02-27 Micron Technology, Inc. Carrier having interchangeable substrate used for testing of semiconductor dies

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4288841A (en) * 1979-09-20 1981-09-08 Bell Telephone Laboratories, Incorporated Double cavity semiconductor chip carrier
US4760335A (en) * 1985-07-30 1988-07-26 Westinghouse Electric Corp. Large scale integrated circuit test system
US4937653A (en) * 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
US5634267A (en) * 1991-06-04 1997-06-03 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5408190A (en) * 1991-06-04 1995-04-18 Micron Technology, Inc. Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die
US5006792A (en) * 1989-03-30 1991-04-09 Texas Instruments Incorporated Flip-chip test socket adaptor and method
US5073117A (en) * 1989-03-30 1991-12-17 Texas Instruments Incorporated Flip-chip test socket adaptor and method
JPH0369131A (ja) * 1989-08-08 1991-03-25 Fujitsu Ltd 半導体集積回路試験用プローブおよび該プローブを用いる試験工程を含む半導体装置の製造方法
AU637874B2 (en) * 1990-01-23 1993-06-10 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5123850A (en) * 1990-04-06 1992-06-23 Texas Instruments Incorporated Non-destructive burn-in test socket for integrated circuit die
US5046239A (en) * 1990-07-10 1991-09-10 The United States Of America As Represented By The Secretary Of The Army Method of making a flexible membrane circuit tester
US5088190A (en) * 1990-08-30 1992-02-18 Texas Instruments Incorporated Method of forming an apparatus for burn in testing of integrated circuit chip
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5367253A (en) * 1991-06-04 1994-11-22 Micron Semiconductor, Inc. Clamped carrier for testing of semiconductor dies
US5559444A (en) * 1991-06-04 1996-09-24 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5691649A (en) * 1991-06-04 1997-11-25 Micron Technology, Inc. Carrier having slide connectors for testing unpackaged semiconductor dice
US5302891A (en) * 1991-06-04 1994-04-12 Micron Technology, Inc. Discrete die burn-in for non-packaged die
US5519332A (en) * 1991-06-04 1996-05-21 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5607818A (en) * 1991-06-04 1997-03-04 Micron Technology, Inc. Method for making interconnects and semiconductor structures using electrophoretic photoresist deposition
US5678301A (en) * 1991-06-04 1997-10-21 Micron Technology, Inc. Method for forming an interconnect for testing unpackaged semiconductor dice
US5541525A (en) * 1991-06-04 1996-07-30 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5815000A (en) * 1991-06-04 1998-09-29 Micron Technology, Inc. Method for testing semiconductor dice with conventionally sized temporary packages
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
JP3215424B2 (ja) * 1992-03-24 2001-10-09 ユニシス・コーポレイション 微細自己整合特性を有する集積回路モジュール
JPH05340964A (ja) * 1992-06-05 1993-12-24 Mitsubishi Electric Corp ウエハ及びチップの試験装置
US5483174A (en) * 1992-06-10 1996-01-09 Micron Technology, Inc. Temporary connection of semiconductor die using optical alignment techniques
KR940001341A (ko) * 1992-06-29 1994-01-11 디. 아이. 캐플란 전자 장치로의 빠른 전기 접근을 위한 순간 접속법
JP3203817B2 (ja) * 1992-10-20 2001-08-27 富士通株式会社 キャリア及びこれを用いた半導体チップの試験方法
JPH06232233A (ja) * 1992-12-23 1994-08-19 Honeywell Inc 裸ダイの試験装置
US5322446A (en) * 1993-04-09 1994-06-21 Minnesota Mining And Manufacturing Company Top load socket and carrier
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
US5420520A (en) * 1993-06-11 1995-05-30 International Business Machines Corporation Method and apparatus for testing of integrated circuit chips
US5414372A (en) * 1993-06-23 1995-05-09 Vlsi Technology, Inc. Reusable test apparatus for integrated circuit chips
US5517125A (en) * 1993-07-09 1996-05-14 Aehr Test Systems, Inc. Reusable die carrier for burn-in and burn-in process
US5633122A (en) * 1993-08-16 1997-05-27 Micron Technology, Inc. Test fixture and method for producing a test fixture for testing unpackaged semiconductor die
US5530376A (en) * 1993-08-25 1996-06-25 Sunright Limited Reusable carrier for burn-in/testing of non packaged die
US5543725A (en) * 1993-08-25 1996-08-06 Sunright Limited Reusable carrier for burn-in/testing on non packaged die
US5592736A (en) * 1993-09-03 1997-01-14 Micron Technology, Inc. Fabricating an interconnect for testing unpackaged semiconductor dice having raised bond pads
US5483741A (en) * 1993-09-03 1996-01-16 Micron Technology, Inc. Method for fabricating a self limiting silicon based interconnect for testing bare semiconductor dice
US5500605A (en) * 1993-09-17 1996-03-19 At&T Corp. Electrical test apparatus and method
JP2710544B2 (ja) * 1993-09-30 1998-02-10 インターナショナル・ビジネス・マシーンズ・コーポレイション プローブ構造、プローブ構造の形成方法
US5456404A (en) * 1993-10-28 1995-10-10 Digital Equipment Corporation Method of testing semiconductor chips with reusable test package
US5397245A (en) * 1993-10-29 1995-03-14 Texas Instruments Incorporated Non-destructive interconnect system for semiconductor devices
KR950013605B1 (ko) * 1993-11-20 1995-11-13 삼성전자주식회사 번인 테스트용 칩 홀딩장치 및 그 제조방법
US5451165A (en) * 1994-07-27 1995-09-19 Minnesota Mining And Manufacturing Company Temporary package for bare die test and burn-in
US5604445A (en) * 1994-12-21 1997-02-18 International Business Machines Corporation Apparatus, and corresponding method, for stress testing semiconductor chips
US5629630A (en) * 1995-02-27 1997-05-13 Motorola, Inc. Semiconductor wafer contact system and method for contacting a semiconductor wafer
US5739050A (en) * 1996-01-26 1998-04-14 Micron Technology, Inc. Method and apparatus for assembling a semiconductor package for testing
US5756370A (en) * 1996-02-08 1998-05-26 Micron Technology, Inc. Compliant contact system with alignment structure for testing unpackaged semiconductor dice
US5789271A (en) 1996-03-18 1998-08-04 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
US5982185A (en) * 1996-07-01 1999-11-09 Micron Technology, Inc. Direct connect carrier for testing semiconductor dice and method of fabrication
US5929647A (en) 1996-07-02 1999-07-27 Micron Technology, Inc. Method and apparatus for testing semiconductor dice
US5783461A (en) * 1996-10-03 1998-07-21 Micron Technology, Inc. Temporary semiconductor package having hard-metal, dense-array ball contacts and method of fabrication
US5801452A (en) * 1996-10-25 1998-09-01 Micron Technology, Inc. Multi chip module including semiconductor wafer or dice, interconnect substrate, and alignment member
US5834945A (en) 1996-12-31 1998-11-10 Micron Technology, Inc. High speed temporary package and interconnect for testing semiconductor dice and method of fabrication
US5952840A (en) 1996-12-31 1999-09-14 Micron Technology, Inc. Apparatus for testing semiconductor wafers
US5894161A (en) 1997-02-24 1999-04-13 Micron Technology, Inc. Interconnect with pressure sensing mechanism for testing semiconductor wafers
US6025730A (en) 1997-03-17 2000-02-15 Micron Technology, Inc. Direct connect interconnect for testing semiconductor dice and wafers
US6025731A (en) 1997-03-21 2000-02-15 Micron Technology, Inc. Hybrid interconnect and system for testing semiconductor dice
US6016060A (en) 1997-03-25 2000-01-18 Micron Technology, Inc. Method, apparatus and system for testing bumped semiconductor components
US5962921A (en) 1997-03-31 1999-10-05 Micron Technology, Inc. Interconnect having recessed contact members with penetrating blades for testing semiconductor dice and packages with contact bumps
US6025728A (en) 1997-04-25 2000-02-15 Micron Technology, Inc. Semiconductor package with wire bond protective member
US5931685A (en) * 1997-06-02 1999-08-03 Micron Technology, Inc. Interconnect for making temporary electrical connections with bumped semiconductor components
US6040702A (en) 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
US6040239A (en) 1997-08-22 2000-03-21 Micron Technology, Inc. Non-oxidizing touch contact interconnect for semiconductor test systems and method of fabrication
US6072326A (en) 1997-08-22 2000-06-06 Micron Technology, Inc. System for testing semiconductor components
US6018249A (en) 1997-12-11 2000-01-25 Micron Technolgoy, Inc. Test system with mechanical alignment for semiconductor chip scale packages and dice
US6222280B1 (en) 1999-03-22 2001-04-24 Micron Technology, Inc. Test interconnect for semiconductor components having bumped and planar contacts

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554505A (en) * 1983-06-10 1985-11-19 Rockwell International Corporation Test socket for a leadless chip carrier
US5495179A (en) * 1991-06-04 1996-02-27 Micron Technology, Inc. Carrier having interchangeable substrate used for testing of semiconductor dies

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009874B1 (ko) * 2006-04-24 2011-01-19 마이크론 테크놀로지, 인크. 캡슐화된 스루 와이어 인터커넥트(ｔｗｉ)를 갖는 반도체 컴포넌트 및 시스템과 웨이퍼 레벨 제조 방법

Also Published As

Publication number Publication date
KR20010020605A (ko) 2001-03-15
WO1999001775A1 (en) 1999-01-14
US6040702A (en) 2000-03-21
AU8476498A (en) 1999-01-25
JP2001509586A (ja) 2001-07-24
US6313651B1 (en) 2001-11-06

Similar Documents

Publication Publication Date Title
KR100615024B1 (ko) 범프가 형성된 반도체 구성부품을 시험하기 위한 캐리어 및 시스템
US6242932B1 (en) Interposer for semiconductor components having contact balls
US6072326A (en) System for testing semiconductor components
US6417685B1 (en) Test system having alignment member for aligning semiconductor components
US6437451B2 (en) Test interconnect for semiconductor components having bumped and planar contacts
EP0925510B1 (en) Integrated compliant probe for wafer level test and burn-in
US6229324B1 (en) Test system with mechanical alignment for semiconductor chip scale packages and dice
US7368924B2 (en) Probe structure having a plurality of discrete insulated probe tips projecting from a support surface, apparatus for use thereof and methods of fabrication thereof
US5915977A (en) System and interconnect for making temporary electrical connections with bumped semiconductor components
US6995577B2 (en) Contact for semiconductor components
US6232243B1 (en) Interconnect having recessed contact members with penetrating blades for testing semiconductor dice and packages with contact bumps
US6400172B1 (en) Semiconductor components having lasered machined conductive vias
US7317322B2 (en) Interconnect for bumped semiconductor components
US5801452A (en) Multi chip module including semiconductor wafer or dice, interconnect substrate, and alignment member
US6396292B2 (en) Test carrier with decoupling capacitors for testing semiconductor components
US20090308756A1 (en) Probe structure coaxial elongated electrical conductor projecting from a support surface, apparatus for use thereof and methods of fabrication thereof
US6396291B1 (en) Method for testing semiconductor components
US6369600B2 (en) Test carrier for testing semiconductor components including interconnect with support members for preventing component flexure
US6819127B1 (en) Method for testing semiconductor components using interposer
EP0925513B1 (en) Wafer scale high density probe assembly, apparatus for use thereof and methods of fabrication thereof
US7282945B1 (en) Wafer scale high density probe assembly, apparatus for use thereof and methods of fabrication thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 12

EXPY Expiration of term