JP2001526395A - 半導体チップスケールパッケージおよびダイス用の機械的位置合わせ機構を備えたシステム - Google Patents

半導体チップスケールパッケージおよびダイス用の機械的位置合わせ機構を備えたシステム

Info

Publication number
JP2001526395A
JP2001526395A JP2000524680A JP2000524680A JP2001526395A JP 2001526395 A JP2001526395 A JP 2001526395A JP 2000524680 A JP2000524680 A JP 2000524680A JP 2000524680 A JP2000524680 A JP 2000524680A JP 2001526395 A JP2001526395 A JP 2001526395A
Authority
JP
Japan
Prior art keywords
component
contact
alignment
inspection system
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000524680A
Other languages
English (en)
Inventor
アクラム・サルマン
ファーンワース・ウォーレン・エム
ヘムブリー・デイビッド・エイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2001526395A publication Critical patent/JP2001526395A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

(57)【要約】 隆起部を有するダイス（１０）およびチップスケールパッケージ（１４）のような半導体構成部品（３０Ａ）を検査するための検査システム（２８）を提供する。この検査システム（２８）は１個以上の構成部品（３０Ａ）を保持するための基材（３２）と、各構成部品（３０Ａ）に一時的に電気的に接続するための内部接続部材（３６）を備えている。また、この検査システム（２８）は構成部品（３０Ａ）を内部接続部材（３６）に位置合わせするための位置合わせ面部を有する位置合わせ手段（４８）を備えている。構成部品（３０Ａ）は位置合わせ面部に対して相互作用するように構成されたベベル状のエッジ部（７２Ａ）、隆起部（７２Ｂ）またはポスト部材（７２Ｃ）のような位置合わせ部材を備えることができる。位置合わせ手段（４８）はレジストの層のようなポリマー層（４８Ａ）として形成され、この層はウエハ段階の製造プロセスにより堆積され、現像されて硬化される。位置合わせ面部はポリマー層（４８Ａ）の中の開口部（５０Ａ）であり、構成部品（３０Ａ）のエッジ部またはその位置合わせ部材に係合するように構成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】
本発明は一般にチップスケールパッケージおよび裸ダイまたはダイスのような
半導体構成部品の検査に関する。特に、本発明は機械的位置合わせ機構を備えた
検査システムおよび当該検査システムを製造するための方法に関する。
【０００２】
【発明の背景】
最近開発された半導体パッケージは「チップスケールパッケージ」または「チ
ップサイズパッケージ」として知られている。これらのパッケージに収容される
ダイスは「最小パッケージ化」されていると言われる。チップスケールパッケー
ジは「ケースに入れた状態」または「ケースに入れていない状態」のいずれにも
構成できる。ケースに入れた状態のチップスケールパッケージはパッケージ化さ
れていないダイよりも僅かに大きな外形を有している。一方、ケースに入れてい
ない状態のチップはパッケージ化されていないダイとほぼ同じ外形を有している
。
【０００３】 一般に、ケースに入れた状態のチップスケールパッケージはダイの表面に連結
したプラスチック、セラミック等の電気的に絶縁性の材料により形成した基板を
備えている。この基板はチップスケールパッケージに対して外側で接続するため
の外部接触部材を備えることができる。例えば、このチップスケールパッケージ
用の外部接触部材はボールグリッドアレイ（ＢＧＡ）または微細ボールグリッド
アレイ（ＦＢＧＡ）に配列した接触隆起部として構成できる。一般に、これらの
外部接触部材ははんだ材により構成されており、このことによりチップスケール
パッケージをプリント回路基板または他の基板に連結したフリップチップにする
ことができる。一方、ケースに入れていない状態のチップスケールパッケージは
隆起したダイの様式で装置の連結パッド上に直接形成した外部接触部材を備える
ことができる。
【０００４】 製造プロセスに続いて、チップスケールパッケージは検査されてバーンイン処
理される。検査装置は検査するための１個以上のチップスケールパッケージを収
容してチップスケールパッケージ上の外部接触部材に一時的に電気的に接続する
ことができる構成になっている。すなわち、この検査装置はチップスケールパッ
ケージ上の外部接触部材に一時的に電気的に接続するように構成された接触部材
を有する内部接続部品を備えることができる。
【０００５】 電気的な接続を行うために、上記内部接続部品の接触部材をチップスケールパ
ッケージ上の外部接触部材に位置合わせする必要がある。この位置合わせのため
の方法の一例として、Wood他に付与された米国特許第５，６３４，２６７号に記
載されているような光学的位置合わせシステムによる方法がある。また、別の位
置合わせの方法として、機械的な位置合わせシステムを用いる方法がある。
【０００６】 本発明は改善された機械的な位置合わせシステムを用いる検査システムに関係
する。この検査システムはチップスケールパッケージまたは裸半導体ダイのよう
な半導体構成部品を検査するために使用できる。
【０００７】
【発明の概要】
本発明によれば、半導体構成部品用の検査システムおよび当該検査システムを
製造するための方法が提供される。これらの構成部品は接触隆起部の形態の外部
接触部材を有するチップスケールパッケージまたは裸半導体ダイとすることがで
きる。
【０００８】 この検査システムは１個以上の構成部品を保持するための基材と、当該構成部
品上の外部接触部材に一時的に電気的に接続するための接触部材を有する多数個
の内部接続部材を備えている。さらに、この検査システムは構成部品を内部接続
部材に位置合わせするための位置合わせ面を有する機械的位置合わせ手段を備え
ている。単一の位置合わせ手段を基材上に形成してもよく、あるいは、別々に分
離した位置合わせ手段を各内部接続部材上に形成してもよい。さらに、このよう
な位置合わせ手段に加えて、上記の構成部品は位置合わせ手段上の位置合わせ面
に相互作用して当該構成部品を内部接続部材に位置合わせするように案内するた
めの位置合わせ部材を備えることができる。図示の位置合わせ部材はべベル状の
端部、位置合わせ隆起部、および構成部品上に形成した位置合わせポストを備え
ている。
【０００９】 上記の位置合わせ手段の幾つかの異なる実施形態を開示する。各実施形態にお
いて、この位置合わせ手段は所望の形態の位置合わせ面を備えている。例えば、
この位置合わせ面は上記の構成部品の位置合わせ部材に係合するように寸法付け
られた位置合わせ手段内における開口部を有している。また、この位置合わせ面
は構成部品の端部に係合したり、構成部品上の接触隆起部に係合するような形状
に形成できる。さらに、この位置合わせ面は粗い位置合わせ段階および微細な位
置合わせ段階を含む２段階の位置合わせ処理に対応するように構成できる。この
２段階の実施形態において、上記位置合わせ手段の第１の層が粗い位置合わせの
ための第１の面部を構成し、位置合わせ手段の第２の層が微細な位置合わせのた
めの第２の面部を構成する。
【００１０】 上記の位置合わせ手段は厚膜レジストのようなポリマー材により構成でき、こ
のレジスト膜は内部接続部材上に堆積して、位置合わせ面により現像されてから
硬化される。好ましくは、厚膜レジストは多数個の内部接続部材を含むウエハ上
に堆積して、これらの内部接続部材がレジストの現像および硬化処理後に単一化
される。あるいは、この位置合わせ手段は所望のパターンで内部接続部材に適用
されるポリマーテープにより構成できる。さらに別の例として、上記の位置合わ
せ手段は内部接続部材またはシステムの基材に取り付けた分離したプレートによ
り構成できる。
【００１１】
【好ましい実施形態の詳細な説明】
図１Ａ乃至図１Ｃにおいて従来技術の半導体構成部品を示す。図１Ａにおいて
、隆起状の半導体ダイ１０は一定パターンの接触隆起部１２を備えている。一般
に、接触隆起部１２は高密度アレイに配列されている。例えば、接触隆起部１２
はボールグリッドアレイ（ＢＧＡ）または微細ボールグリッドアレイ（ＦＢＧＡ
）に配列できる。これらの接触隆起部１２はダイ１０上に形成した種々の半導体
装置および集積回路と電気的に接続している。
【００１２】 これらの接触隆起部１２は電着およびボールリミティング冶金法（ＢＬＭ）の
ような当業界において既知の処理により形成できる。一般に、接触隆起部１２は
はんだ合金により構成されている。この接触隆起部１２用の代表的なはんだ合金
としては、９５％Ｐｂ／５％Ｓｎ、６０％Ｐｂ／４０％Ｓｎ、６３％Ｉｎ／３７
％Ｓｎ、１００％Ｓｎ、および６２％Ｐｂ／３６％Ｓｎ／２％Ａｇ等が挙げられ
る。各接触隆起部１２は外径「Ｄ」および高さ「Ｈ」の概ね半球、凸状、または
ドーム形状にすることができる。また、これらの直径「Ｄ」および高さ「Ｈ」の
代表的な寸法範囲は約２．５ミル乃至３０ミルである。
【００１３】 次に図１Ｂにおいて、ダイ１０Ａはチップスケールパッケージ１４Ａの中に収
容できる。このチップスケールパッケージ１４Ａは接着剤層１８によりダイ１０
Ａの表面に結合したＢＧＡ基板１６により構成されている。このＢＧＡ基板１６
はダイ１０Ａ上の接触隆起部１２に電気的に接続している接触隆起部１２を備え
ている。これらのＢＧＡ基板１６上の接触隆起部１２は既に説明した接触隆起部
１２（図１Ａ）とほぼ等価である。
【００１４】 図１Ｃにおいて、チップスケールパッケージ１４Ｂは半導体ダイ１０Ｂおよび
当該ダイ１０Ｂの両側に結合した保護部材２０により構成されている。さらに、
チップスケールパッケージ１４Ｂはリード線２２を介してダイボンディングパッ
ドに電気的に接続している接触隆起部１２を備えている。封入材２４および弾性
パッド２６がリード線２２および接触隆起部１２を電気的に絶縁している。もち
ろん、これらの構成は単に例示を目的とするものであり、別のチップスケールパ
ッケージの構成も当業界において既知である。
【００１５】 図２Ａにおいて、検査システム２８は多数個の半導体構成部品３０を検査する
ように構成されている。この検査システム２８は構成部品３０Ａを保持するよう
に構成された基材３２を備えている。さらに、基材３２はバーンイン基板のよう
な検査装置５２に電気的に係合するように構成された外部接触部材３４を備えて
いる。検査装置５２は検査回路５４と電気的に接続している。この検査回路５４
は構成部品３０Ａ上に収容される集積回路に検査信号を供給して結果として得ら
れる信号を分析するように構成されている。
【００１６】 また、検査システム２８は基材３２に取り付けられた多数個の内部接続部材３
６を備えている。これらの内部接続部材３６は構成部品３０Ａ上の接触隆起部１
２と非結合的に一時的な電気的接続を形成するように構成されている接触部材３
８のパターンを備えている。加えて、検査システム２８は構成部品３０Ａを内部
接続部材３６に向けて付勢するように構成された付勢機構４０を備えている。図
示の実施形態において、この付勢機構は基材３２に取り付けたクリップ部分４４
を有するブリッジクランプ４２と当該ブリッジクランプ４２に取り付けたリーフ
スプリングにより構成されている。
【００１７】 さらに、検査システム２８は構成部品３０Ａを内部接続部材３６に位置合わせ
するように構成された機械的位置合わせ手段４８を備えている。図示の実施形態
において、この位置合わせ手段４８は基材３２および内部接続部材３６上に形成
したポリマーフェンスにより構成されている。この位置合わせ手段４８は位置合
わせ開口部５０の形態の位置合わせ面を備えている。各位置合わせ開口部５０は
後述する構成部品３０Ａ上の位置合わせ部材７２Ａに接触する大きさおよび形状
で形成されている。あるいは、位置合わせ開口部５０は構成部品３０Ａの外側エ
ッジ部または構成部品３０Ａ上の接触隆起部１２に接触するように構成できる。
【００１８】 次に図２Ｂにおいて、別の実施形態の検査システム２８Ａは弾性スプリング部
材４６Ａを有する付勢機構４０Ａを備えている。この弾性スプリング部材４６Ａ
はシリコーン、ブチルゴムまたはフルオロシリコーンのような材料により形成で
きる。適当な弾性材料としてRogersから販売されている「ＰＯＲＯＮ」が挙げら
れる。この弾性スプリング部材４６Ａはシリコーンのような接着剤によりブリッ
ジクランプ４２に固定できる。適当な接着剤の一例はニュージャージー州イース
ト・ハノーバーのZymet 社により製造されている「ＺＹＭＥＴ」シリコーンエラ
ストマーである。また、エラストマー材料により形成する他に、スプリング部材
４６Ａを圧縮可能な気体封入袋として形成できる。なお、この種の袋は商標名を
「MAXI FORCE AIR BAG」としてイリノイ州フランクフォートのParatech社から販
売されている。
【００１９】 図３において、個々の内部接続部材３６の基材３２への取り付けが示されてい
る。図３において、図示の目的のために位置合わせ手段４８を示していない。内
部接続部材３６は構成部品３０Ａ上の接触隆起部１２のパターンに整合するパタ
ーンで接触部材３８を備えている。加えて、内部接続部材３６は接触部材３８に
電気的に接続しているパターン状のコンダクタ５６およびボンディングパッド５
８を備えている。これらのボンディングパッド５８は内部接続部材３６の対向端
部に沿って配置された凹状の面部３７に形成できる。さらに、基材３２は当該基
材３２上の外部接触部材３４に電気的に接続しているコンダクタ６０のパターン
を備えている。連結ワイヤ６２が内部接続部材３６上のボンディングパッド５８
に連結し、基材３２上のコンダクタ６０に連結してこれらを電気的に接続してい
る。内部接続部材３６の凹面部３７は他のシステム構成要素との干渉を最少にし
ながら連結ワイヤ６２を取り付けることを可能している。さらに、内部接続部材
３６と基材３２との間の電気的な経路が柔軟性回路（図示せず）またはクリップ
またはピン（図示せず）のような機械的な電気的コネクタにより形成できる。
【００２０】 図３Ａにおいて、個々の接触部材３８がさらに詳細に示されている。図示の実
施形態において、各接触部材３８は内部接続部材３６の基板６８に形成した凹部
６４により構成されている。各凹部６４は基板６８の表面上に形成した対応する
コンダクタ５６と電気的に接続している導体層６６により被覆されている。各凹
部６４は個々の接触隆起部１２を保持してこれに電気的に接触するような大きさ
で形成されている。加えて、各凹部６４は接触部材１２を案内して位置合わせす
るための傾斜した側壁部を備えることができる。
【００２１】 内部接続部材３６の基板６８はセラミック、プラスチック、ポリイミド、ＦＲ
−４、光加工可能なガラス、またはシリコンのような半導体材料により構成でき
る。接触部材３８用の凹部６４は基板６８をエッチングまたは加工することによ
り形成できる。また、導体層６６およびコンダクタ５６は適当な金属化処理（蒸
着、パターンニング、エッチング）によりアルミニウム、銅およびタングステン
のような高導電性の金属により基板６８の表面上の凹部６４の内部に形成できる
。
【００２２】 図４Ａにおいて、別の実施形態の接触部材３８Ｓは段付きの凹部６４Ｓを備え
ている。この段付きの凹部６４Ｓは傾斜した壁部を有する上方の空孔部および傾
斜した壁部を有する比較的小さな下方の空孔部から成る段付きピラミッドまたは
逆「ジグラット」の形状をしている。この場合も、凹部６４Ｓは対応するコンダ
クタ５６Ｓに電気的に接続している導体層６６Ｓにより被覆されている。この実
施形態において、導体層６６Ｓはエッジ部７０を有している。すなわち、この凹
部６４Ｓはエッジ部７０が酸化物層に進入して接触隆起部１２に電気的に係合す
るような寸法に形成できる。図４Ｂに示すように、接触隆起部１２の寸法の多様
さおよび大きな付勢力のために、接触隆起部１２が凹部６４Ｓの下方の空孔部の
中に押し込められて変形した接触隆起部１２Ｄを形成するものもある。このよう
な場合に、凹部６４Ｓの上方の空孔部は接触隆起部１２がさらに変形するのを制
限する。
【００２３】 接触隆起部１２に対して非結合的に一時的な電気的接続を形成するように構成
されているさらに別の種類の接触部材が本明細書に参考文献として含まれる以下
の米国特許出願に記載されている。
【００２４】 「接触隆起部を有する半導体ダイスおよびパッケージを検査するための進入ブ
レードを有する凹状の接触部材を備える内部接続機構」と題する米国特許出願第
０８／８２９，１９３号。
【００２５】 「隆起部を有する半導体構成部品を検査するための方法、装置およびシステム
」と題する米国特許出願第０８／８２３，４９０号。
【００２６】 「隆起部を有する半導体構成部品に対して一次的に電気的接続を形成するため
の内部接続機構」と題する米国特許出願第０８／８６７，５５１号。
【００２７】 次に図５および図５Ａにおいて、検査システム２８（図２Ａ）と共に使用する
ように構成された半導体構成部品３０Ａが示されている。この半導体構成部品３
０Ａは既に説明したように概ね形成された接触隆起部１２を有する半導体ダイ（
例えば、図１Ａの参照番号１０）またはチップスケールパッケージ（例えば、図
１Ｂの参照番号１４Ａ、図１Ｃの参照番号１４Ｂ）により構成されている。加え
て、構成部品３０Ａは当該構成部品３０Ａの面部（回路側）およびエッジ部に沿
う外側周辺部に形成されたべベル状のエッジ部７２Ａから成る位置合わせ部材を
備えている。後に詳述するが、このべベル状のエッジ部７２Ａは位置合わせ手段
４８（図２Ａ）の位置合わせ開口部５０（図２Ａ）上の位置合わせ面に接触して
構成部品３０Ａを内部接続部材３６（図２Ａ）に対して案内して位置合わせする
ように構成されている。
【００２８】 このべベル状のエッジ部７２Ａの角度は必要に応じて選択できる（例えば、３
０°，４５°，６０°）。加えて、ベベル状のエッジ部７２Ａは図示のように構
成部品３０Ａの厚さの一部分に形成してもよく、また、構成部品３０Ａの厚さ全
体に形成することもできる。このべベル状のエッジ部７２Ａを形成する方法の一
例はウエハ（図示せず）の上に構成部品３０Ａを形成してから、ベベル状の鋸刃
によりウエハを切断することから成る。例えば、このベベル状のエッジ部７２Ａ
はベベル状の鋸刃による第１の鋸切断により形成できる。さらに、第２の鋸切断
中に、直線状のエッジ部を有する鋸刃を用いて構成部品３０Ａをウエハから単一
化できる。ベベル状のエッジ部を有する適当な鋸刃はカリフォルニア州サンタ・
クララのDisco Hi-Tec America社の「ＤＩＳＣＯ」により市販されている。
【００２９】 次に図６および図６Ａにおいて、検査システム２８と共に使用するように構成
された別の半導体構成部品３０Ｂを示す。この構成部品３０Ｂは接触隆起部１２
を有する半導体ダイ（例えば、図１Ａの参照番号１０）またはチップスケールパ
ッケージ（例えば、図１Ｂの参照番号１４Ａ、図１Ｃの参照番号１４Ｂ）により
構成されている。加えて、構成部品３０Ｂは位置合わせ隆起部７２Ｂの形態の位
置合わせ部材を備えている。この位置合わせ隆起部７２Ｂ接触隆起部１２と同様
の寸法および形状のポリマーまたは金属隆起部により構成されている。これらの
位置合わせ隆起部７２Ｂは構成部品３０Ｂの周辺端部に沿って一定のパターンで
形成されている。図示の実施形態において、構成部品３０Ｂの横方向および縦方
向の端部の中間位置に４個の位置合わせ隆起部７２Ｂが設けられている。後に詳
述するように、これらの位置合わせ隆起部７２Ｂは位置合わせ手段４８（図２Ａ
）の位置合わせ開口部５０（図２Ａ）上の位置合わせ面に接触して構成部品３０
Ｂを内部接続部材３６（図２Ａ）に対して案内して位置合わせするように構成さ
れている。
【００３０】 材料によって、位置合わせ隆起部７２Ｂは適当な堆積または蒸着処理により形
成できる。ポリマー製の位置合わせ隆起部７２Ｂの場合は、ノズルを通して粘性
材料をスクリーン印刷または分取する方法が採用できる。適当なポリマー材料と
してはグロブトップ（glob top）またはダム（dam)材が含まれる。また、金属製
の位置合わせ隆起部の場合は、スクリーン印刷、電気めっき、または無電解堆積
処理が使用できる。加えて、堆積処理により金属パッドが位置合わせ隆起部７２
Ｂ用の核形成およびバリヤ層として構成部品３０Ｂ上に形成できる。位置合わせ
隆起部７２Ｂは接触隆起部１２と同じはんだ材により形成でき、また、ニッケル
、銅、ベリリウム銅、およびこれらの金属の合金のような比較的硬い金属により
形成できる。
【００３１】 位置合わせ隆起部７２Ｂの高さを接触隆起部１２の高さＨ（図１Ａ）よりも小
さくすることにより、接触隆起部１２を干渉無く接触部材３８（図２Ａ）に係合
することができる。あるいは、位置合わせ隆起部７２Ｂは接触隆起部１２との係
合中に接触隆起部１２の過剰な変形を阻止するための付勢力停止部を構成するよ
うに選択された高さを有することができる。この場合に、位置合わせ隆起部７２
Ｂの高さは接触隆起部１２の平均の高さにほぼ等しくなる。
【００３２】 図７および図７Ａにおいて、検査システム２８（図２Ａ）と共に使用するため
の別の半導体構成部品３０Ｃを示している。この構成部品３０Ｃは接触隆起部１
２を有する半導体ダイ（例えば、図１Ａの参照番号１０）またはチップスケール
パッケージ（例えば、図１Ｂの参照番号１４Ａ、図１Ｃの参照番号１４Ｂ）によ
り構成されている。加えて、構成部品３０Ｃは位置合わせポスト７２Ｃの形態の
位置合わせ部材を備えている。位置合わせポスト７２Ｃは接触隆起部１２の高さ
Ｈ（図１Ａ）よりも高い高さを有する所望形状の柱状部材により構成されている
。これらの位置合わせポスト７２Ｃは内部接続部材３６Ａ（図８Ｃ）内の凹部７
４（図８Ｃ）に係合するように構成されている。また、位置合わせポスト７２Ｃ
は位置合わせ隆起部７２Ｂ（図６）の場合に既に説明したのとほぼ同様の適当な
堆積処理によりポリマーまたは金属により形成できる。図７Ａに示すように、位
置合わせポスト７２Ｃは構成部品３０Ｃの表面の角部に沿うような所望のパター
ンで配置できる。なお、図示の実施形態においては、位置合わせポスト７２Ｃは
凸状の先端部分を伴う概ね方形状の断面を有している。あるいは、これらの位置
合わせポスト７２Ｃは構成部品３０Ｃの周辺部に沿って連続的に形成できる。
【００３３】 図８Ａにおいて、位置合わせ手段４８の構成および半導体構成部品３０Ａとの
相互作用を説明する。この実施形態において、位置合わせ手段４８は内部接続部
材３６上に堆積したポリマー層により構成されている。この位置合わせ手段４８
を形成するための適当なポリマーの一例はネガティブトーンレジストにより構成
されていて、これらは所望の厚さに堆積したブランケットとすることができ、位
置合わせ開口部５０用のパターンと共に露光されて、現像により位置合わせ開口
部５０を形成した後に硬化される。好ましくは、ポリマーの堆積処理、露光、現
像および硬化がウエハ段階の製造プロセスにおいて行われる。特に、多数個の内
部接続部材３６は単一のウエハ上において形成した後に後続の製造プロセスにお
いてそれぞれ単一化できる。
【００３４】 適当なネガティブトーンレジストの配合物が商標「EPRON RESIN SU-8」として
Shell Chemicalにより販売されている。このようなレジストは約５ミル乃至５０
ミルの厚さに堆積できる。加えて、このレジストはほぼ垂直の側壁部を有する開
口部を含む高いアスペクト比の形状で現像できる。スピンコーターまたはメニス
カスコーターのような従来のレジスト塗布装置を使用してレジストを多数個の内
部接続部材３６上に堆積することができる。その後、堆積したレジストを約９５
℃で約１５分間「プリベーク」して、約１６５ｍＪ／ｃｍ2 の照射量により従来
のＵＶ位置合わせ装置を用いて所望のパターンに露光できる。現像処理はＰＧＭ
ＥＡ（プロピレングリコール−モノメチルエーテル−アセテート）の溶液により
行うことができる。さらに、この処理に続いて、約２００℃で約３０分間のハー
ドベークから成る「完全硬化」処理を行う。
【００３５】 上記の「EPRON RESIN SU-8」レジスト配合物を現像することにより概ね図示の
ような垂直の位置合わせ面を有する位置合わせ開口部５０が形成できる。この実
施形態においては、構成部品３０Ａのベベル状のエッジ部７２Ａが位置合わせ開
口部５０の表面に接触して、構成部品３０Ａが内部接続部材３６に位置合わせさ
れる。
【００３６】 さらに、図８Ａにおいて、位置合わせ手段４８は内部接続部材３６および基材
３２の部分に堆積して連結ワイヤ６２を封入して保護する封入材４９を備えるこ
とができる。この封入材４９はエポキシ、シリコーンまたはポリイミドのような
従来のグロブトップ材により構成できる。すなわち、封入材４９は連結ワイヤ６
２上に所望量の粘性材料を分取することにより形成できる。さらに、封入材４９
の周囲部分を形成するための成形型として基板上に囲い部分を形成することがで
きる。分取処理に続いて、封入材４９は上昇した温度（例えば、１６５℃）で適
当な時間（例えば、６０分）硬化できる。この封入材４９は注射器によるような
従来の処理方法で堆積できる。
【００３７】 図８Ｂにおいて、別の実施形態の位置合わせ手段４８Ａは内部接続部材３６上
に形成されて位置合わせ隆起部７２Ｂを有する構成部品３０Ｂを位置合わせする
。この実施形態において、位置合わせ手段４８Ａの位置合わせ開口部５０Ａは傾
斜した位置合わせ面を有している。位置合わせ開口部５０Ａの傾斜した位置合わ
せ面は位置合わせ隆起部７２Ｂに接触してこれを案内するように構成されている
。この位置合わせ手段４８Ａは既に説明したように堆積して現像された従来のレ
ジスト配合物により構成できるが、位置合わせ開口部５０Ａ用の傾斜した面部を
有している。あるいは、この位置合わせ手段４８ＡはDuPontによる「KAPTON」テ
ープのような接着テープの１個以上の層またはリード−オン−チップダイスをリ
ードフレームに連結するように構成された類似のテープの層により構成できる。
接着テープを用いる場合は、テープは切断して所望のパターンに形成されて所望
の大きさの位置合わせ開口部５０Ａが形成される。加えて、この接着テープはベ
ベル状のエッジ部により削られて位置合わせ開口部５０Ａの傾斜した面部を形成
することができる。さらに、位置合わせ手段４８Ａはシリコーンのような接着剤
により内部接続部材３６に取り付けられる成形または加工したプラスチック等の
材料から成る別の部品とすることができる。
【００３８】 図８Ｃにおいて、別の実施形態の位置合わせ手段４８Ｂが概ね既に説明したの
と同様に硬化レジスト、１個以上のテープの層または別の部材として形成されて
いる。この位置合わせ手段４８Ｂは構成部品３０Ｃ上の位置合わせポスト７２Ｃ
に接触してこれを案内するように構成された面部を有する位置合わせ開口部５０
Ｂを備えている。この実施形態において、内部接続部材３６Ａは位置合わせポス
ト７２Ｃを受容するための凹部７４を備えている。
【００３９】 さらに、図８Ｄにおいて、別の実施形態の位置合わせ手段４８Ｃは硬化したレ
ジストの２個の別の層により構成されている。すなわち、これらの分離した層は
隆起部を有するダイ１０およびその他の半導体構成部品のための段階的な位置合
わせを行うように構成されている。第１のレジスト層７６は傾斜した面部を有す
る第１の開口部５０Ｃ１と共に現像できる従来のレジスト配合物により構成され
る。また、第２のレジスト層７８は垂直面部を有する第２の開口部５０Ｃ２と共
に現像できる上記の「EPRON RESIN SU-8」レジスト配合物により構成されている
。第１の開口部５０Ｃ１はダイ１０のエッジ部を案内する大きさに形成されてい
て大まかな位置合わせ段階を行う。一方、第２の開口部５０Ｃ２はダイ１０のエ
ッジ部を案内して微細な位置合わせ段階を行う大きさに形成されている。さらに
、この実施形態は既に説明したのと概ね同様に連結ワイヤ６２上に形成した封入
材４９Ａを備えることができる。
【００４０】 図８Ｅにおいて、別の実施形態の位置合わせ手段４８Ｄは隆起部を有するダイ
１０上の接触隆起部１２のパターンに係合するように構成された傾斜した面部を
有する位置合わせ開口部５０Ｄを有している。この実施形態において、位置合わ
せ手段４８Ｄの厚さは接触隆起部１２の高さ「Ｈ」よりも小さいのが好ましい。
この位置合わせ手段４８Ｄは既に説明したのと同様に形成した、硬化材料、１個
以上の接着テープの層、または別の部材とすることができる。なお、硬化材料は
接触部材３８の間の内部接続部材３６の表面上に形成することもできる。
【００４１】 従って、本発明はダイスおよびチップスケールパッケージを含む半導体構成部
品用の改善された検査システムを提供する。この検査システムは上記の構成部品
に電気的に接触するための内部接続部材と、当該内部接続部材に構成部品を位置
合わせするための位置合わせ面部を有する位置合わせ手段とを備える検査装置に
より構成されている。さらに、上記の構成部品は上記の位置合わせ面部に対して
係合して相互作用するように構成された位置合わせ部材を備えることができる。
【００４２】 以上において本発明を特定の好ましい実施形態に基づいて説明したが、当該技
術分野の熟練者において明らかなように、特許請求の範囲に定める本発明の範囲
から逸脱しない限りにおいて一定の変形および変更が可能である。
【図面の簡単な説明】
【図１Ａ】 隆起状の半導体ダイの形態の従来技術の構成部品の概略的側面図である。
【図１Ｂ】 チップスケールパッケージの形態の従来技術の構成部品の概略的断面図である
。
【図１Ｃ】 チップスケールパッケージの形態の従来技術の構成部品の概略的断面図である
。
【図２Ａ】 本発明に従って構成した分解した状態で示した検査システムの概略的斜視図で
ある。
【図２Ｂ】 組み立てた状態で示した別の実施形態の検査システムの概略的斜視図である。
【図３】 図２Ａおよび図２Ｂの検査システム用の内部接続構成部品の概略的斜視図であ
る。
【図３Ａ】 図３の線３Ａ−３Ａに沿う拡大断面図であり、内部接続部材の接触部材を示し
ている図である。
【図４Ａ】 別の実施形態の接触部材の拡大断面図である。
【図４Ｂ】 別の実施形態の接触部材の拡大断面図である。
【図５】 べベル状の端部の形態の位置合わせ部材を有している半導体構成部品の概略的
側面図である。
【図５Ａ】 図５の線５Ａ−５Ａに沿う底面図である。
【図６】 位置合わせ隆起部の形態の位置合わせ部材を有している半導体構成部品の概略
的側面図である。
【図６Ａ】 図６の線６Ａ−６Ａに沿う底面図である。
【図７】 位置合わせポストの形態の位置合わせ部材を有している半導体構成部品の概略
的側面図である。
【図７Ａ】 図７の線７Ａ−７Ａに沿う底面図である。
【図８Ａ】 図２Ａの線８Ａ−８Ａに沿う概略的断面図であり、図５の構成部品の位置合わ
せ中の位置合わせ手段を示している図である。
【図８Ｂ】 図８Ａと等価な概略的断面図であり、図６の構成部品の位置合わせ中の別の実
施形態の位置合わせ手段を示している図である。
【図８Ｃ】 図８Ａと等価な概略的断面図であり、図７の構成部品の位置合わせ中の別の実
施形態の位置合わせ手段を示している図である。
【図８Ｄ】 図８Ａと等価な概略的断面図であり、図１Ａの構成部品の位置合わせ中の別の
実施形態の位置合わせ手段を示している図である。
【図８Ｅ】 図８Ａと等価な概略的断面図であり、図１Ａの構成部品の位置合わせ中の別の
実施形態の位置合わせ手段を示している図である。
【符号の説明】
１０ 半導体ダイ １２ 接触隆起部 １６ 基板 ２８ 検査システム ３０Ａ 半導体構成部品 ３２ 基材 ３４ 外部接触部材 ３６ 内部接続部材 ３８ 接触部材 ５２ 検査装置 ５４ 検査回路
【手続補正書】
【提出日】平成１２年９月２２日（２０００．９．２２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＬ，ＩＳ ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ， ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，Ｍ Ｎ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ， ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ (72)発明者 ファーンワース・ウォーレン・エム アメリカ合衆国、83686 アイダホ州、ナ ンパ、サウス・バナー 2004 (72)発明者 ヘムブリー・デイビッド・エイ アメリカ合衆国、83709 アイダホ州、ボ イーズ、スモーク・ランチ・ドライブ 10855 Ｆターム(参考） 2G003 AA07 AC01 AG01 AG02 AG08 AG14 AG16 AH00 2G014 AA14 AB59 AC12 4M106 AA02 AA04 BA14 CA01 DH01 DJ07 DJ33 DJ34 【要約の続き】 されている。

Claims (43)

    【特許請求の範囲】
  1. 【請求項１】 半導体構成部品用の検査システムにおいて、 外部接触部材と当該接触部材上に形成した位置合わせ部材とにより構成された
    半導体構成部品と、 前記外部接触部材に対して非結合的な電気的接続を行うように構成された複数
    の接触部材により構成された内部接続部材と、 前記内部接続部材の近傍に配置される位置合わせ手段とから成り、当該位置合
    わせ手段が前記位置合わせ部材と係合して前記構成部品を前記内部接続部材に対
    して位置合わせするように構成された面部を備えている検査システム。
  2. 【請求項２】 前記位置合わせ手段が前記内部接続部材上のポリマー層によ
    り構成されていて、前記面部が当該ポリマー層内の開口部により構成されている
    請求項１に記載の検査システム。
  3. 【請求項３】 前記位置合わせ部材が前記構成部品上のベベル状の端部によ
    り構成されている請求項１に記載の検査システム。
  4. 【請求項４】 前記位置合わせ部材が前記構成部品上の隆起部またはポスト
    部のパターンにより構成されている請求項１に記載の検査システム。
  5. 【請求項５】 前記構成部品がチップスケールパッケージおよび隆起部を有
    する半導体ダイスから成る群から選択される要素により構成されている請求項１
    に記載の検査システム。
  6. 【請求項６】 半導体構成部品用の検査システムにおいて、 複数の接触隆起部と位置合わせ部材とにより構成された半導体構成部品と、 導電性の層により被覆される複数の凹部により構成された内部接続部材とから
    成り、当該凹部が前記接触流器部を保持してこれに電気的に接触するように構成
    されており、さらに、 前記内部接続部材の上に堆積して前記位置合わせ部材と係合して前記接触隆起
    部を前記凹部に位置合わせするための面部を有する開口部を備えて形成されたポ
    リマー層により構成された位置合わせ手段から成る検査システム。
  7. 【請求項７】 前記位置合わせ部材が前記構成部品の周辺部に沿って形成さ
    れたベベル状のエッジ部により構成されている請求項６に記載の検査システム。
  8. 【請求項８】 前記位置合わせ部材が前記接触隆起部用の付勢停止部を構成
    する寸法に形成された前記構成部品上の隆起部のパターンにより構成されている
    請求項６に記載の検査システム。
  9. 【請求項９】 前記位置合わせ部材が前記内部接続部材における第２の複数
    の凹部に係合可能な前記構成部品上のポスト部材のパターンにより構成されてい
    る請求項６に記載の検査システム。
  10. 【請求項１０】 前記開口部が前記構成部品の大まかな位置合わせを行うよ
    うに構成された第１の面部と前記構成部品の微細な位置合わせを行うように構成
    された第２の面部を備えている請求項６に記載の検査システム。
  11. 【請求項１１】 前記構成部品がチップスケールパッケージおよび隆起部を
    有する半導体ダイスから成る群から選択される要素により構成されている請求項
    ６に記載の検査システム。
  12. 【請求項１２】 半導体構成部品用の検査システムにおいて、 複数の外部接触部材により構成された半導体構成部品と、 前記構成部品上の外部接触部材に電気的に接触するように構成された接触部材
    のパターンにより構成されている内部接続部材と、 前記内部接続部材に堆積した第１の層および第２の層により構成された位置合
    わせ手段から成り、当該第１の層が前記構成部品を第１の段階に位置合わせする
    ように構成された第１の面部を有する第１の位置合わせ開口部により構成されて
    おり、前記第２の層が前記構成部品を第２の段階に位置合わせするように構成さ
    れた第２の面部を有する第２の位置合わせ開口部により構成されている検査シス
    テム。
  13. 【請求項１３】 前記第１の層が第１の種類のレジストにより構成されてお
    り、前記第２の層が第２の種類のレジストにより構成されている請求項１２に記
    載の検査システム。
  14. 【請求項１４】 前記構成部品がチップスケールパッケージおよび隆起部を
    有する半導体ダイスから成る群から選択される要素により構成されている請求項
    １２に記載の検査システム。
  15. 【請求項１５】 半導体構成部品用の検査システムにおいて、 複数の外部接触部材と複数の位置合わせ部材とにより構成された半導体構成部
    品と、 前記外部接触部材に対して電気的に係合するように構成された複数の接触部材
    と前記位置合わせ部材を受容するように構成された複数の凹部とにより構成され
    ている内部接続部材と、 前記内部接続部材の近傍に配置された位置合わせ手段とから成り、当該位置合
    わせ手段が前記位置合わせ部材を前記凹部の中に案内するように構成された面部
    を有する開口部により構成されている検査システム。
  16. 【請求項１６】 前記位置合わせ部材がポリマー材料により構成されている
    請求項１５に記載の検査システム。
  17. 【請求項１７】 前記構成部品がチップスケールパッケージおよび隆起部を
    有する半導体ダイスから成る群から選択される要素により構成されている請求項
    １５に記載の検査システム。
  18. 【請求項１８】 半導体構成部品用の検査システムにおいて、 第１の高さを有する複数の接触隆起部により構成された半導体構成部品と、 導電性の層により被覆された凹部により構成された複数の接触部材により構成
    されている内部接続部材とから成り、当該凹部が前記接触隆起部を保持しこれに
    対して電気的に接触するように構成されており、さらに、 前記内部接続部材上の位置合わせ手段とから成り、当該位置合わせ手段が少な
    くとも前記接触隆起部の一部に接触して当該接触隆起部を前記凹部に位置合わせ
    するように構成された面部を備えており、当該位置合わせ手段が前記第１の高さ
    よりも低い第２の高さを有している検査システム。
  19. 【請求項１９】 前記位置合わせ手段が前記内部接続部材に取り付けた少な
    くとも１層の接着テープにより構成されている請求項１８に記載のシステム。
  20. 【請求項２０】 前記位置合わせ手段が前記内部接続部材上に堆積して前記
    面部を有する開口部を伴って現像された後に硬化されたレジストにより構成され
    ている請求項１８に記載のシステム。
  21. 【請求項２１】 前記構成部品がチップスケールパッケージおよび隆起部を
    有する半導体ダイスから成る群から選択される要素により構成されている請求項
    １８に記載の検査システム。
  22. 【請求項２２】 半導体構成部品用の検査システムにおいて、 密集アレイ状の接触隆起部のパターンと少なくとも１個の位置合わせ部材とに
    より構成された半導体構成部品と、 前記構成部品を保持するように構成された基材とから成り、当該基材が検査回
    路に接続可能な複数の外部接触部材により構成されており、さらに、 前記基材に取り付けた内部接続部材から成り、当該内部接続部材が前記基材上
    の外部接触部材に電気的に接続する複数の接触部材により構成されており、さら
    に、 前記基材または内部接続部材に取り付けた位置合わせ部材から成り、当該位置
    合わせ部材が前記構成部品上の位置合わせ部材に係合して前記接触隆起部を前記
    接触部材に位置合わせするように構成された面部を備えている検査システム。
  23. 【請求項２３】 前記位置合わせ部材が前記構成部品のベベル状のエッジ部
    により構成されている請求項２２に記載の検査システム。
  24. 【請求項２４】 前記位置合わせ部材が前記構成部品上の複数の隆起部によ
    り構成されている請求項２２に記載の検査システム。
  25. 【請求項２５】 前記位置合わせ部材が前記構成部品上の複数のポスト部材
    により構成されている請求項２２に記載の検査システム。
  26. 【請求項２６】 前記位置合わせ部材が前記内部接続部材上に堆積したポリ
    マー層により構成されていて、当該ポリマー層が前記面部を有する開口部を備え
    ている請求項２２に記載の検査システム。
  27. 【請求項２７】 前記位置合わせ部材が前記内部接続部材上の第１のポリマ
    ー層および第２のポリマー層により構成されていて、当該第１のポリマー層が第
    １の開口部を備えており、第２のポリマー層が第２の開口部を備えており、これ
    ら第１の開口部および第２の開口部が前記面部を形成している請求項２２に記載
    の検査システム。
  28. 【請求項２８】 接触隆起部を有する半導体構成部品を検査するための装置
    において、 前記接触隆起部に一時的に電気的に接続するように構成された複数の接触部材
    により構成されている内部接続部材から成り、当該接触部材が前記接触隆起部を
    保持する大きさに形成された凹部により構成されており、当該凹部が導電性の層
    により被覆されており、さらに、 前記内部接続部材上のポリマー層により構成されている位置合わせ手段から成
    り、当該ポリマー層が、前記接触隆起部が前記接触部材に電気的に係合した状態
    で、前記構成部品を前記内部接続部材上に案内するための面部を有する開口部に
    より構成されている装置。
  29. 【請求項２９】 前記ポリマー層がパターン化されて現像されたレジストに
    より構成されている請求項２８に記載の装置。
  30. 【請求項３０】 接触隆起部を有するチップスケール半導体パッケージを検
    査するための装置において、 前記パッケージを保持するように構成された基材と、 前記基材上の内部接続部材とから成り、当該内部接続部材が前記接触隆起部に
    一時的に電気的に接続するように構成された複数の接触部材により構成されてお
    り、当該接触部材が前記接触隆起部を保持する大きさに形成された凹部により構
    成されていて、当該凹部が導電性の層により被覆されており、さらに、 前記パッケージを前記内部接続部材に向けて付勢するための付勢機構と、 前記内部接続部材上に堆積した第１の層および第２の層により構成されている
    位置合わせ手段とから成り、当該第１の層が前記構成部品を第１の段階に位置合
    わせするように構成された第１の面部を有する第１の位置合わせ開口部により構
    成されており、前記第２の層が前記構成部品を第２の段階に位置合わせするよう
    に構成された第２の面部を有する第２の位置合わせ開口部により構成されている
    装置。
  31. 【請求項３１】 前記第１の層が第１の種類のレジストにより構成されてお
    り、前記第２の層が第２の種類のレジストにより構成されている請求項３０に記
    載の装置。
  32. 【請求項３２】 半導体構成部品用の検査システムの製造方法において、 外部接触部材および当該接触部材上に形成した位置合わせ部材を有する構成部
    品を備える工程と、 前記外部接触部材に一時的に電気的に接続するように構成された複数の接触部
    材により構成されている内部接続部材を備える工程と、 前記内部接続部材上に位置合わせ手段を形成する工程とから成り、当該位置合
    わせ手段が前記位置合わせ部材に係合して前記外部接触部材を前記接触部材に位
    置合わせするように構成された面部を有するポリマー層により構成されている方
    法。
  33. 【請求項３３】 前記ポリマー層がレジストの層により構成されており、前
    記形成工程が前記面部により構成される開口部を伴って当該レジストを堆積およ
    び現像することにより構成されている請求項３２に記載の方法。
  34. 【請求項３４】 前記ポリマー層がレジストの第１の層およびレジストの第
    ２の層により構成されており、当該第１の層および第２の層が前記面部により構
    成される第１の開口部および第２の開口部により構成されている請求項３２に記
    載の方法。
  35. 【請求項３５】 前記構成部品がチップスケールパッケージおよび隆起部を
    有する半導体ダイスから成る群から選択される要素により構成されている請求項
    ３２に記載の方法。
  36. 【請求項３６】 半導体構成部品用の検査システムの製造方法において、 外部接触部材および位置合わせ部材を有する構成部品を備える工程と、 前記外部接触部材に一時的に電気的に接続するように構成された複数の接触部
    材により構成されている内部接続部材を備える工程と、 前記内部接続部材上にレジスト層を形成する工程と、 前記レジスト層に面部を形成する工程とから成り、当該面部が前記位置合わせ
    部材に接触して前記構成部品を前記内部接続部材に位置合わせするように構成さ
    れており、さらに、 前記レジスト層を硬化する工程から成る方法。
  37. 【請求項３７】 前記レジスト層が第１の種類のレジストおよび第２の種類
    のレジストにより構成されている請求項３６に記載の方法。
  38. 【請求項３８】 前記面部が前記レジスト層内の開口部により構成されてい
    る請求項３６に記載の方法。
  39. 【請求項３９】 前記位置合わせ部材がベベル状のエッジ部、隆起部、およ
    びポスト部材から成る群から選択される要素により構成されている請求項３６に
    記載の方法。
  40. 【請求項４０】 前記構成部品がチップスケールパッケージおよび隆起部を
    有する半導体ダイスから成る群から選択される要素により構成されている請求項
    ３６に記載の方法。
  41. 【請求項４１】 半導体構成部品用の検査システムの製造方法において、 外部接触部材を有する構成部品を備える工程と、 前記外部接触部材に一時的に電気的に接続するように構成された複数の接触部
    材により構成されている内部接続部材を備える工程と、 第１のレジスト層を前記内部接続部材の上に堆積する工程と、 第２のレジスト層を前記第１のレジスト層の上に堆積する工程と、 前記第１のレジスト層を現像して前記構成部品を前記内部接続部材に対して第
    １の段階で位置合わせするための第１の案内面部を形成する工程と、 前記第２のレジスト層を現像して前記構成部品を前記内部接続部材に対して第
    ２の段階で位置合わせするための第２の案内面部を形成する工程とから成る方法
    。
  42. 【請求項４２】 さらに、前記構成部品に前記第１の案内面部および第２の
    案内面部と接触するように構成された位置合わせ部材を備える工程から成る請求
    項４１に記載の方法。
  43. 【請求項４３】 前記構成部品がチップスケールパッケージおよび隆起部を
    有する半導体ダイスから成る群から選択される要素により構成されている請求項
    ４１に記載の方法。
JP2000524680A 1997-12-11 1998-12-04 半導体チップスケールパッケージおよびダイス用の機械的位置合わせ機構を備えたシステム Pending JP2001526395A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/988,433 1997-12-11
US08/988,433 US6018249A (en) 1997-12-11 1997-12-11 Test system with mechanical alignment for semiconductor chip scale packages and dice
PCT/US1998/025804 WO1999030174A1 (en) 1997-12-11 1998-12-04 Test system with mechanical alignment for semiconductor chip scale packages and dice

Publications (1)

Publication Number Publication Date
JP2001526395A true JP2001526395A (ja) 2001-12-18

Family

ID=25534115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000524680A Pending JP2001526395A (ja) 1997-12-11 1998-12-04 半導体チップスケールパッケージおよびダイス用の機械的位置合わせ機構を備えたシステム

Country Status (6)

Country Link
US (3) US6018249A (ja)
JP (1) JP2001526395A (ja)
KR (2) KR100423250B1 (ja)
AU (1) AU1711299A (ja)
DE (1) DE19882885T1 (ja)
WO (1) WO1999030174A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010061888A1 (ja) * 2008-11-26 2010-06-03 日本発條株式会社 プローブユニット用ベース部材およびプローブユニット

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741085B1 (en) 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US6310484B1 (en) * 1996-04-01 2001-10-30 Micron Technology, Inc. Semiconductor test interconnect with variable flexure contacts
US6690185B1 (en) * 1997-01-15 2004-02-10 Formfactor, Inc. Large contactor with multiple, aligned contactor units
US6040702A (en) 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
US6072326A (en) 1997-08-22 2000-06-06 Micron Technology, Inc. System for testing semiconductor components
US6329829B1 (en) 1997-08-22 2001-12-11 Micron Technology, Inc. Interconnect and system for making temporary electrical connections to semiconductor components
US6048744A (en) 1997-09-15 2000-04-11 Micron Technology, Inc. Integrated circuit package alignment feature
US6018249A (en) * 1997-12-11 2000-01-25 Micron Technolgoy, Inc. Test system with mechanical alignment for semiconductor chip scale packages and dice
US6130148A (en) * 1997-12-12 2000-10-10 Farnworth; Warren M. Interconnect for semiconductor components and method of fabrication
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
US6140827A (en) * 1997-12-18 2000-10-31 Micron Technology, Inc. Method and apparatus for testing bumped die
US6833613B1 (en) * 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
US6429528B1 (en) * 1998-02-27 2002-08-06 Micron Technology, Inc. Multichip semiconductor package
US6103613A (en) * 1998-03-02 2000-08-15 Micron Technology, Inc. Method for fabricating semiconductor components with high aspect ratio features
US6112795A (en) * 1998-03-12 2000-09-05 International Business Machines Corporation Fixture for multi-layered ceramic package assembly
US6177727B1 (en) * 1998-05-01 2001-01-23 Motorola, Inc. Saddle bracket for solid state pressure gauge
US6677776B2 (en) * 1998-05-11 2004-01-13 Micron Technology, Inc. Method and system having switching network for testing semiconductor components on a substrate
US6337577B1 (en) 1998-05-11 2002-01-08 Micron Technology, Inc. Interconnect and system for testing bumped semiconductor components with on-board multiplex circuitry for expanding tester resources
US6292003B1 (en) * 1998-07-01 2001-09-18 Xilinx, Inc. Apparatus and method for testing chip scale package integrated circuits
US6369600B2 (en) * 1998-07-06 2002-04-09 Micron Technology, Inc. Test carrier for testing semiconductor components including interconnect with support members for preventing component flexure
US6100175A (en) 1998-08-28 2000-08-08 Micron Technology, Inc. Method and apparatus for aligning and attaching balls to a substrate
US6353326B2 (en) 1998-08-28 2002-03-05 Micron Technology, Inc. Test carrier with molded interconnect for testing semiconductor components
US6208156B1 (en) * 1998-09-03 2001-03-27 Micron Technology, Inc. Test carrier for packaging semiconductor components having contact balls and calibration carrier for calibrating semiconductor test systems
US6887723B1 (en) * 1998-12-04 2005-05-03 Formfactor, Inc. Method for processing an integrated circuit including placing dice into a carrier and testing
US6337575B1 (en) 1998-12-23 2002-01-08 Micron Technology, Inc. Methods of testing integrated circuitry, methods of forming tester substrates, and circuitry testing substrates
US6307394B1 (en) 1999-01-13 2001-10-23 Micron Technology, Inc. Test carrier with variable force applying mechanism for testing semiconductor components
US6369595B1 (en) 1999-01-21 2002-04-09 Micron Technology, Inc. CSP BGA test socket with insert and method
US6819127B1 (en) * 1999-02-19 2004-11-16 Micron Technology, Inc. Method for testing semiconductor components using interposer
US6242932B1 (en) 1999-02-19 2001-06-05 Micron Technology, Inc. Interposer for semiconductor components having contact balls
US6175241B1 (en) 1999-02-19 2001-01-16 Micron Technology, Inc. Test carrier with decoupling capacitors for testing semiconductor components
US6285202B1 (en) 1999-02-19 2001-09-04 Micron Technology, Inc. Test carrier with force applying mechanism guide and terminal contact protector
US6524346B1 (en) * 1999-02-26 2003-02-25 Micron Technology, Inc. Stereolithographic method for applying materials to electronic component substrates and resulting structures
US6222280B1 (en) 1999-03-22 2001-04-24 Micron Technology, Inc. Test interconnect for semiconductor components having bumped and planar contacts
US6396291B1 (en) 1999-04-23 2002-05-28 Micron Technology, Inc. Method for testing semiconductor components
US6204676B1 (en) * 1999-05-10 2001-03-20 Silicon Integrated Systems Corp. Testing apparatus for testing a ball grid array device
US7215131B1 (en) * 1999-06-07 2007-05-08 Formfactor, Inc. Segmented contactor
US6285203B1 (en) 1999-06-14 2001-09-04 Micron Technology, Inc. Test system having alignment member for aligning semiconductor components
US6170329B1 (en) * 1999-06-14 2001-01-09 Agilent Technologies, Inc. Test fixture customization adapter enclosure
US6297653B1 (en) 1999-06-28 2001-10-02 Micron Technology, Inc. Interconnect and carrier with resistivity measuring contacts for testing semiconductor components
US7066708B1 (en) 1999-10-19 2006-06-27 Micron Technology, Inc. Methods and apparatus for retaining a tray stack having a plurality of trays for carrying microelectric devices
US6563215B1 (en) 2000-01-10 2003-05-13 Micron Technology, Inc. Silicon carbide interconnect for semiconductor components and method of fabrication
US7033920B1 (en) * 2000-01-10 2006-04-25 Micron Technology, Inc. Method for fabricating a silicon carbide interconnect for semiconductor components
US6975030B1 (en) 2000-01-10 2005-12-13 Micron Technology, Inc. Silicon carbide contact for semiconductor components
JP2001228192A (ja) * 2000-02-18 2001-08-24 Oht Inc 検査装置及び検査装置の保持具
US6529027B1 (en) * 2000-03-23 2003-03-04 Micron Technology, Inc. Interposer and methods for fabricating same
US6522018B1 (en) 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
DE10024875B4 (de) * 2000-05-16 2004-07-01 Infineon Technologies Ag Bauteilhaltersystem zur Verwendung mit Testvorrichtungen zum Testen elektronischer Bauteile
US7138653B1 (en) * 2000-06-08 2006-11-21 Micron Technology, Inc. Structures for stabilizing semiconductor devices relative to test substrates and methods for fabricating the stabilizers
US6365434B1 (en) 2000-06-28 2002-04-02 Micron Technology, Inc. Method and apparatus for reduced flash encapsulation of microelectronic devices
US6638831B1 (en) 2000-08-31 2003-10-28 Micron Technology, Inc. Use of a reference fiducial on a semiconductor package to monitor and control a singulation method
US6910812B2 (en) 2001-05-15 2005-06-28 Peregrine Semiconductor Corporation Small-scale optoelectronic package
US6564979B2 (en) 2001-07-18 2003-05-20 Micron Technology, Inc. Method and apparatus for dispensing adhesive on microelectronic substrate supports
DE10136152A1 (de) * 2001-07-25 2002-10-02 Infineon Technologies Ag Halbleiterbauteil
US6548376B2 (en) 2001-08-30 2003-04-15 Micron Technology, Inc. Methods of thinning microelectronic workpieces
US6991960B2 (en) * 2001-08-30 2006-01-31 Micron Technology, Inc. Method of semiconductor device package alignment and method of testing
US6750546B1 (en) * 2001-11-05 2004-06-15 Skyworks Solutions, Inc. Flip-chip leadframe package
US6870276B1 (en) * 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates
US7212599B2 (en) * 2002-01-25 2007-05-01 Applied Micro Circuits Corporation Jitter and wander reduction apparatus
TW531821B (en) * 2002-02-08 2003-05-11 Ultratera Corp Fixture for use in test of semiconductor package and process with use of the same
US6622380B1 (en) 2002-02-12 2003-09-23 Micron Technology, Inc. Methods for manufacturing microelectronic devices and methods for mounting microelectronic packages to circuit boards
US6903001B2 (en) * 2002-07-18 2005-06-07 Micron Technology Inc. Techniques to create low K ILD for BEOL
US6913476B2 (en) * 2002-08-06 2005-07-05 Micron Technology, Inc. Temporary, conformable contacts for microelectronic components
US6845901B2 (en) * 2002-08-22 2005-01-25 Micron Technology, Inc. Apparatus and method for depositing and reflowing solder paste on a microelectronic workpiece
US6924653B2 (en) * 2002-08-26 2005-08-02 Micron Technology, Inc. Selectively configurable microelectronic probes
US7705349B2 (en) * 2002-08-29 2010-04-27 Micron Technology, Inc. Test inserts and interconnects with electrostatic discharge structures
US6773938B2 (en) * 2002-08-29 2004-08-10 Micron Technology, Inc. Probe card, e.g., for testing microelectronic components, and methods for making same
KR100510501B1 (ko) * 2002-12-05 2005-08-26 삼성전자주식회사 반도체 패키지 검사 장치 및 이를 이용한 검사 방법
DE10260765A1 (de) * 2002-12-23 2004-02-26 Infineon Technologies Ag Wafer-Level-Package und Prüfkarte zum Kontaktieren des Wafer-Level-Package
US6879050B2 (en) * 2003-02-11 2005-04-12 Micron Technology, Inc. Packaged microelectronic devices and methods for packaging microelectronic devices
SG143931A1 (en) * 2003-03-04 2008-07-29 Micron Technology Inc Microelectronic component assemblies employing lead frames having reduced-thickness inner lengths
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
US20050012212A1 (en) * 2003-07-17 2005-01-20 Cookson Electronics, Inc. Reconnectable chip interface and chip package
US6924655B2 (en) * 2003-09-03 2005-08-02 Micron Technology, Inc. Probe card for use with microelectronic components, and methods for making same
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US20050104171A1 (en) * 2003-11-13 2005-05-19 Benson Peter A. Microelectronic devices having conductive complementary structures and methods of manufacturing microelectronic devices having conductive complementary structures
US7043388B2 (en) * 2003-12-22 2006-05-09 Micron Technology, Inc. System and apparatus for testing packaged devices and related methods
JP2005241275A (ja) * 2004-02-24 2005-09-08 Japan Electronic Materials Corp プローブカード
US7256595B2 (en) * 2004-03-22 2007-08-14 Micron Technology, Inc. Test sockets, test systems, and methods for testing microfeature devices
KR100585142B1 (ko) * 2004-05-04 2006-05-30 삼성전자주식회사 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법
US7253089B2 (en) 2004-06-14 2007-08-07 Micron Technology, Inc. Microfeature devices and methods for manufacturing microfeature devices
SG145547A1 (en) * 2004-07-23 2008-09-29 Micron Technology Inc Microelectronic component assemblies with recessed wire bonds and methods of making same
US7632747B2 (en) * 2004-08-19 2009-12-15 Micron Technology, Inc. Conductive structures for microfeature devices and methods for fabricating microfeature devices
US20060043534A1 (en) * 2004-08-26 2006-03-02 Kirby Kyle K Microfeature dies with porous regions, and associated methods and systems
US7095122B2 (en) * 2004-09-01 2006-08-22 Micron Technology, Inc. Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same
US7204699B2 (en) * 2004-12-27 2007-04-17 Fci Americas Technology, Inc. Electrical connector with provisions to reduce thermally-induced stresses
US7218128B2 (en) * 2005-02-14 2007-05-15 International Business Machines Corporation Method and apparatus for locating and testing a chip
US20070020964A1 (en) * 2005-07-22 2007-01-25 Domintech Co., Ltd. Memory module with chip hold-down fixture
SG130061A1 (en) 2005-08-24 2007-03-20 Micron Technology Inc Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US7807505B2 (en) * 2005-08-30 2010-10-05 Micron Technology, Inc. Methods for wafer-level packaging of microfeature devices and microfeature devices formed using such methods
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US20070126445A1 (en) * 2005-11-30 2007-06-07 Micron Technology, Inc. Integrated circuit package testing devices and methods of making and using same
US20070148820A1 (en) * 2005-12-22 2007-06-28 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
SG133445A1 (en) * 2005-12-29 2007-07-30 Micron Technology Inc Methods for packaging microelectronic devices and microelectronic devices formed using such methods
US7910385B2 (en) * 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
SG138501A1 (en) * 2006-07-05 2008-01-28 Micron Technology Inc Lead frames, microelectronic devices with lead frames, and methods for manufacturing lead frames and microelectronic devices with lead frames
SG139573A1 (en) * 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
SG149726A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
SG150396A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
KR101388790B1 (ko) * 2007-08-30 2014-04-24 삼성전자주식회사 광소자 칩 어레이와 이를 이용한 칩 온 플랫폼 및 칩 온플랫폼 정렬장치
US7857646B2 (en) * 2008-05-02 2010-12-28 Micron Technology, Inc. Electrical testing apparatus having masked sockets and associated systems and methods
US8415792B2 (en) 2010-08-04 2013-04-09 International Business Machines Corporation Electrical contact alignment posts
US9754983B1 (en) * 2016-07-14 2017-09-05 Semiconductor Components Industries, Llc Chip scale package and related methods

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5634267A (en) * 1991-06-04 1997-06-03 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5006792A (en) * 1989-03-30 1991-04-09 Texas Instruments Incorporated Flip-chip test socket adaptor and method
CA2034700A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
US5046239A (en) * 1990-07-10 1991-09-10 The United States Of America As Represented By The Secretary Of The Army Method of making a flexible membrane circuit tester
US5088190A (en) * 1990-08-30 1992-02-18 Texas Instruments Incorporated Method of forming an apparatus for burn in testing of integrated circuit chip
US5172050A (en) * 1991-02-15 1992-12-15 Motorola, Inc. Micromachined semiconductor probe card
US5691649A (en) * 1991-06-04 1997-11-25 Micron Technology, Inc. Carrier having slide connectors for testing unpackaged semiconductor dice
US5559444A (en) * 1991-06-04 1996-09-24 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5495179A (en) * 1991-06-04 1996-02-27 Micron Technology, Inc. Carrier having interchangeable substrate used for testing of semiconductor dies
US5541525A (en) * 1991-06-04 1996-07-30 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5519332A (en) * 1991-06-04 1996-05-21 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
JP3215424B2 (ja) * 1992-03-24 2001-10-09 ユニシス・コーポレイション 微細自己整合特性を有する集積回路モジュール
US5483174A (en) * 1992-06-10 1996-01-09 Micron Technology, Inc. Temporary connection of semiconductor die using optical alignment techniques
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
US5633122A (en) * 1993-08-16 1997-05-27 Micron Technology, Inc. Test fixture and method for producing a test fixture for testing unpackaged semiconductor die
US5543725A (en) * 1993-08-25 1996-08-06 Sunright Limited Reusable carrier for burn-in/testing on non packaged die
US5572140A (en) * 1993-08-25 1996-11-05 Sunright Limited Reusable carrier for burn-in/testing on non packaged die
US5530376A (en) * 1993-08-25 1996-06-25 Sunright Limited Reusable carrier for burn-in/testing of non packaged die
US5592736A (en) * 1993-09-03 1997-01-14 Micron Technology, Inc. Fabricating an interconnect for testing unpackaged semiconductor dice having raised bond pads
US5500605A (en) * 1993-09-17 1996-03-19 At&T Corp. Electrical test apparatus and method
JP2710544B2 (ja) * 1993-09-30 1998-02-10 インターナショナル・ビジネス・マシーンズ・コーポレイション プローブ構造、プローブ構造の形成方法
KR950033507A (ko) * 1994-02-08 1995-12-26 오가 노리오 Ic 측정시험장치 및 이것을 사용한 ic 측정시험방법
US5703493A (en) * 1995-10-25 1997-12-30 Motorola, Inc. Wafer holder for semiconductor applications
JPH09274066A (ja) * 1996-02-07 1997-10-21 Fujitsu Ltd 半導体試験装置及びこれを利用した試験方法及び半導体装置
US5756370A (en) 1996-02-08 1998-05-26 Micron Technology, Inc. Compliant contact system with alignment structure for testing unpackaged semiconductor dice
US5801452A (en) 1996-10-25 1998-09-01 Micron Technology, Inc. Multi chip module including semiconductor wafer or dice, interconnect substrate, and alignment member
US5834945A (en) * 1996-12-31 1998-11-10 Micron Technology, Inc. High speed temporary package and interconnect for testing semiconductor dice and method of fabrication
US6016060A (en) 1997-03-25 2000-01-18 Micron Technology, Inc. Method, apparatus and system for testing bumped semiconductor components
US5962921A (en) 1997-03-31 1999-10-05 Micron Technology, Inc. Interconnect having recessed contact members with penetrating blades for testing semiconductor dice and packages with contact bumps
US5931685A (en) 1997-06-02 1999-08-03 Micron Technology, Inc. Interconnect for making temporary electrical connections with bumped semiconductor components
US6040702A (en) 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
US6072326A (en) 1997-08-22 2000-06-06 Micron Technology, Inc. System for testing semiconductor components
US6018249A (en) * 1997-12-11 2000-01-25 Micron Technolgoy, Inc. Test system with mechanical alignment for semiconductor chip scale packages and dice

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010061888A1 (ja) * 2008-11-26 2010-06-03 日本発條株式会社 プローブユニット用ベース部材およびプローブユニット
JP5260678B2 (ja) * 2008-11-26 2013-08-14 日本発條株式会社 プローブユニット用ベース部材およびプローブユニット
US8633724B2 (en) 2008-11-26 2014-01-21 Nhk Spring Co., Ltd. Probe-unit base member and probe unit

Also Published As

Publication number Publication date
AU1711299A (en) 1999-06-28
KR100423250B1 (ko) 2004-03-18
DE19882885T1 (de) 2000-11-30
WO1999030174A1 (en) 1999-06-17
KR20030014232A (ko) 2003-02-15
US6018249A (en) 2000-01-25
US6353328B2 (en) 2002-03-05
KR100396723B1 (ko) 2003-09-02
KR20010032974A (ko) 2001-04-25
US6229324B1 (en) 2001-05-08
US20010000646A1 (en) 2001-05-03

Similar Documents

Publication Publication Date Title
JP2001526395A (ja) 半導体チップスケールパッケージおよびダイス用の機械的位置合わせ機構を備えたシステム
US6114240A (en) Method for fabricating semiconductor components using focused laser beam
US6417685B1 (en) Test system having alignment member for aligning semiconductor components
US6995577B2 (en) Contact for semiconductor components
US6633081B2 (en) Semiconductor device on a packaging substrate
KR100615024B1 (ko) 범프가 형성된 반도체 구성부품을 시험하기 위한 캐리어 및 시스템
US6072326A (en) System for testing semiconductor components
KR100264479B1 (ko) 범프전극의 구조와 그 형성방법
US6967399B2 (en) Semiconductor device manufacturing method having a step of applying a copper foil on a substrate as a part of a wiring connecting an electrode pad to a mounting terminal
US8039310B2 (en) Method of manufacturing semiconductor device with improved design freedom of external terminal
JP2001512292A (ja) チップ上の導電性エポキシ・フリップチップ
US6870249B2 (en) Semiconductor device and manufacturing method thereof
US6396291B1 (en) Method for testing semiconductor components
US20050084989A1 (en) Semiconductor device manufacturing method
JP2000228423A (ja) 半導体装置及びその製造方法
US20070102814A1 (en) Semiconductor device and method of manufacturing the same
TW479305B (en) A semiconductor package and a wafer level packaging method
JP2002313991A (ja) 半導体装置及びその実装構造体
KR100830348B1 (ko) 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070223

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080708