KR100396702B1 - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100396702B1
KR100396702B1 KR10-2001-0002162A KR20010002162A KR100396702B1 KR 100396702 B1 KR100396702 B1 KR 100396702B1 KR 20010002162 A KR20010002162 A KR 20010002162A KR 100396702 B1 KR100396702 B1 KR 100396702B1
Authority
KR
South Korea
Prior art keywords
lead
mounting plate
chip
solid
solid state
Prior art date
Application number
KR10-2001-0002162A
Other languages
English (en)
Other versions
KR20020061224A (ko
Inventor
백종식
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-2001-0002162A priority Critical patent/KR100396702B1/ko
Priority to US10/046,995 priority patent/US6740950B2/en
Publication of KR20020061224A publication Critical patent/KR20020061224A/ko
Application granted granted Critical
Publication of KR100396702B1 publication Critical patent/KR100396702B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Abstract

본 발명은 영상신호를 전기신호로 변환시켜주는 고체촬상소자용 반도체 패키지에 있어서, 경박 단소한 새로운 구조의 반도체 패키지를 제공하기 위한 것이다.
이를 위해 본 발명은 중앙부가 개방되는 탑재판(135)의 일면 및 각 리드(131)의 일면 내측부가 상기 각 리드(131)의 일면 외측부보다 두께가 얇게 형성되어, 상기 각 리드(131)의 일면 내측부는 칩 장착부(132)를 형성하고 상기 각 리드(131)의 일면 외측부는 랜드부(134)를 형성하는 리드프레임과; 상기 각 리드의 칩 장착부(132) 및 상기 탑재판(135)의 일면에 장착되는 고체촬상소자용 칩(110)과; 상기 리드프레임(130)과 상기 고체촬상소자용 칩(110)을 전기적으로 연결하는 접속수단과; 상기 탑재판(135)의 타면에 결합되는 투명한 글라스(170)와; 상기 고체촬상소자용 칩(110) 및 상기 접속수단을 외부로부터 보호하는 봉지제(180)를 포함하여 이루어지는 반도체 패키지가 제공된다.

Description

반도체 패키지 및 그 제조방법{semiconductor package and manufacturing method the same }
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는 경박 단소한 새로운 구조의 고체촬상소자용 반도체 패키지를 제공하기 위한 것이다.
일반적으로 고체촬상소자는 광전변환소자와 전하결합소자를 사용하여 피사체를 촬상하여 전기적인 신호로 출력하는 것으로, CCD(charge coupled device)카메라 또는 디지털 카메라등에 이용되고 있다.
도 1 은 종래 고체촬상소자를 사용한 반도체 패키지의 일 예를 개략적으로 나타낸 단면도로서, 도시한 바와 같이 종래 고체촬상소자용 반도체 패키지(1)는, 고체촬상소자용 반도체 칩(10)이 기판(20)에 안착되고, 상기 고체촬상소자용 반도체 칩(10)은 상기 기판(20)에 와이어(30) 본딩되며, 상기 고체촬상소자용 반도체 칩(10)의 상부에는 투명한 글라스(40)가 구비되어 크게 구성된다.
상기와 같이 구성된 종래 고체촬상소자용 반도체 패키지(1)에서는 상기 글라스(40)를 통과한 빛의 영상신호를 상기 고체촬상소자용 반도체 칩(10)에서 전기신호로 변환하고, 이와 같이 변환된 전기신호는 와이어(30)를 통해 상기 기판(20)에 전달되며, 상기 기판(20)에서는 메탈라인(미도시)을 통해 외부장치에 전달되는 것이다.
그런데, 이와 같은 종래의 고체촬상소자용 반도체 패키지는 반도체 칩(10)과 기판(20)의 연결을 와이어본딩 방식을 사용한 것임에 따라, 와이어의 루프 하이트(loop height)에 의해 패키지가 두꺼워질 뿐만아니라, 또한 기판(20)이 불필요하게 크기 때문에 전체 패키지의 크기가 증가하는 문제가 있다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위해 안출한 것으로서, 반도체 칩과 리드프레임을 연결하는 신호선의 길이를 단축함과 함께 경박 단소한 새로운 구조의 반도체 패키지를 제공하기 위한 것이다.
도 1 은 종래 반도체 패키지의 단면도
도 2 는 본 발명의 제1형태에 따른 반도체 패키지의 일 실시예를 나타내는 단면도
도 3 는 본 발명의 제1형태에 따른 반도체 칩과 리드프레임의 결합관계를 나타내는 평면도
도 4a,4b 는 본 발명의 제1형태에 따른 반도체 패키지의 일 실시예를 나타내는 평면도, 저면도
도 5 는 본 발명의 제2형태에 따른 반도체 패키지의 일 실시예를 나타내는 단면도
도 6 는 본 발명의 제2형태에 따른 반도체 칩과 리드프레임의 결합관계를 나타내는 평면도
도면의 주요부분에 대한 부호설명
100,200. 반도체 패키지 110,210. 반도체 칩
130,230. 리드프레임 131,231. 리드
132. 칩 장착부 134.234. 랜드부
135,235. 탑재판 140. 솔더범프
160,260. 접착제 170,270. 글라스
225. 와이어 180,280. 봉지제
상기한 목적을 달성하기 위한 본 발명의 제1형태에 따르면, 사각 고리 형태를 이룸에 따라 중앙부에 윈도우가 구비되는 탑재판과, 상기 탑재판 주위에 배치되는 리드로 구성되되, 상기 탑재판의 두께 및 리드의 일면 내측부의 두께는 상기 각 리드의 일면 외측부 두께에 비해 얇게 형성되어, 상기 각 리드의 일면 내측부는 탑재판과 더불어 칩 장착부를 이루게 되고, 상기 각 리드의 일면 외측부는 전기신호를 외부로 출력하는 랜드부를 이루게 되는 리드프레임과; 상기 각 리드의 칩 장착부 및 상기 탑재판에 부착되되, 상기 리드의 랜드부보다 돌출되지 않도록 부착되는 고체촬상소자용 칩과; 상기 고체촬상소자용 칩의 본딩패드와 상기 각 리드의 칩 장착부 사이에 개재되어 상기 리드와 고체촬상소자용 칩을 전기적으로 연결하는 솔더범프와; 상기 고체촬상소자용 칩과 상기 탑재판 사이에 개재되는 접착제와; 상기 탑재판의 타면쪽에 결합되는 리드프레임보다 작은 사이즈의 투명 글라스와; 상기 탑재판의 타면과 글라스 사이에 개재되는 접착제와; 상기 고체촬상소자용 칩의 일면과 리드의 랜드부 및 리드의 측면이 외부로 노출되도록 함과 더불어 상기 글라스의 상면을 넘지 않도록 봉지하여, 상기 고체촬상소자용 칩 및 상기 접속수단을 외부로부터 보호하는 봉지제를 포함하여 이루어지는 반도체 패키지가 제공된다.
또한, 본 발명의 제2형태에 따르면, 사각 고리 형태를 이룸에 따라 중앙부에 윈도우가 구비되는 탑재판과, 상기 탑재판 주위에 배치되는 리드로 구성되되, 탑재판의 두께가 상기 각 리드의 두께에 비해 얇게 형성되어, 상기 탑재판은 칩 장착면을 이루게 되고, 상기 각 리드의 일면은 외부로 전기신호를 출력하는 랜드부를 이루게 되는 리드프레임과; 상기 탑재판에 부착되되 상기 리드의 랜드부 보다 돌출되지 않도록 부착되는 고체촬상소자용 칩과; 상기 고체촬상소자용 칩의 본딩패드와 상기 각 리드의 랜드부 반대면 사이를 연결하여 상기 리드와 고체촬상소자용 칩을 전기적으로 연결하는 와이어와; 상기 고체촬상소자용 칩과 상기 탑재판 사이에 개재되는 접착제와; 상기 탑재판의 타면쪽에 결합되는 리드프레임 보다 작은 사이즈의 투명 글라스와; 상기 탑재판의 타면과 글라스 사이에 개재되는 접착제와; 상기 탑재판의 타면에 결합되는 투명한 글라스와; 상기 고체촬상소자용 칩의 일면과 리드의 랜드부 및 리드의 측면이 외부로 노출되도록 함과 더불어 상기 글라스의 상면을 넘지 않도록 봉지하여, 상기 고체촬상소자용 칩 및 상기 접속수단을 외부로부터 보호하는 봉지제를 포함하여 이루어지는 반도체 패키지가 제공된다.
한편, 본 발명의 제1형태에 따른 반도체 패키지의 제조방법은, 중앙부에 윈도우가 구비된 사각 고리 형태의 탑재판 일면 및 상기 탑재판 주위에 위치하는 각 리드의 일면 내측부가 하프-에칭(half-etching)되어, 상기 탑재판과 각 리드의 일면 내측부가 상대적으로 각 리드의 일면 외측부보다 두께가 얇게 형성된 리드프레임을 준비하는 단계와; 상기 탑재판의 칩 장착면상에 접착제를 부착하는 단계와; 고체솰상소자용 칩의 본딩패드 또는 리드의 일면 내측부에 상기 리드와 고체촬상소자용 칩과의 전기적 연결을 위한 솔더범프를 형성하는 단계와; 상기 탑재판에 고체촬상소자용 칩을 안착시키는 단계와; 상기 솔더범프를 일정 온도 및 압력하에서 리플로우(reflow)시켜 상기 고체찰상소자용 칩의 본딩패드와 상기 리드의 일면 내측부를 전기적으로 연결시키는 단계와; 상기 탑재판의 타면에 접착제를 부착하는 단계와; 상기 탑재판의 타면에 부착된 접착제를 매개로 투명 글라스를 부착하는 단계와; 상기 고체촬상소자용 칩 및 상기 솔더범프가 외부로부터 보호되도록 봉지하되, 상기 고체촬상소자용 칩의 일면과 리드의 랜드부 및 리드의 측면이 외부로 노출되도록 봉지함과 더불어 상기 글라스의 두께를 넘지 않도록 봉지하는 단계;를 포함하여 이루어진다.또한, 본 발명의 제2형태에 따른 반도체 패키지의 제조방법은, 중앙부에 윈도우가 구비된 사각 고리 형태의 탑재판 일면이 하프-에칭되어 상기 탑재판의 두께가 상대적으로 그 주위에 위치하는 각 리드의 두께에 비해 얇게 형성된 리드프레임을 준비하는 단계와; 상기 탑재판의 칩 장착면상에 접착제를 부착하는 단계와; 상기 탑재판에 고체촬상소자용 칩을 안착시키는 단계와; 고체솰상소자용 칩의 본딩패드와 리드의 랜드부 반대쪽면을 와이어로 연결하여 상기 리드와 고체촬상소자용 칩을 전기적으로 접속시키는 단계와; 상기 탑재판의 타면에 접착제를 부착하는 단계와; 상기 탑재판의 타면에 부착된 접착제를 매개로 투명 글라스를 부착하는 단계와; 상기 고체촬상소자용 칩 및 상기 와이어가 외부로부터 보호되도록 봉지하되, 상기 고체촬상소자용 칩의 일면과 리드의 랜드부 및 리드의 측면이 외부로 노출되도록 봉지함과 더불어 상기 글라스의 두께를 넘지 않도록 봉지하는 단계;를 포함하여 이루어진다.이하, 본 발명의 바람직한 실시예를 첨부한 도 2 내지 도 6 을 참조하여 상세히 설명하면 다음과 같다.
도 2 는 본 발명의 제1형태에 따른 반도체 패키지의 일 실시예를 나타내는단면도이고, 도 3 는 본 발명의 제1형태에 따른 반도체 칩과 리드프레임의 결합관계를 나타내는 평면도이다.
도시한 바와 같이 본 발명의 제1형태에 따른 일 실시예의 반도체 패키지(100)는 리드(131) 및 탑재판(135)이 형성되는 리드프레임(130)과, 상기 리드프레임(130)에 결합되는 고체촬상소자용 반도체 칩(110)(이하, 반도체 칩이라 함)과, 상기 반도체 칩(110)과 상기 리드프레임(130)과 사이에 구비되는 접속수단과, 상기 탑재판(135)에 장착되어 빛을 통과시키는 투명한 글라스(170)와, 상기 반도체 칩(110), 상기 접속수단 및 상기 글라스(170) 주위에 봉지되는 봉지제(180)로 크게 구성된다.
상기 리드프레임의 탑재판(135)은 중앙부에 개방된 윈도우(window)가 형성된 사각 고리 형상이고, 상기 각 리드(131)는 상기 탑재판(135)으로부터 일정거리 떨어진 상태로 그 주위에 구비된다.
특히, 상기 각 리드(131)의 일면 내측부는 하프-에칭(half)되어 상기 각 리드(131)의 일면 외측부보다 두께가 얇게 형성되어, 상기 각 리드(131)의 일면 내측부는 상기 반도체 칩(110)이 장착되는 칩 장착부(132)를 형성하고 상기 각 리드(131)의 일면 외측부는 랜드부(134)를 형성한다.
한편, 상기 탑재판(135) 또한 리드의 일면 내측부와 더불어 하프-에칭되어 상기 칩 장착부(132)와 동일한 두께로 형성되며, 상기 칩 장착부(132)와 함께 상기 반도체 칩(110)이 안착되는 면을 제공한다.
그리고, 본 실시예에서는 상기 반도체 칩(110)과 상기 리드프레임(130)을 전기적으로 연결하기 위한 접속수단으로서, 상기 각 리드의 칩 장착부(132)와 상기 반도체 칩(110)의 본딩패드(미도시)부 사이에 솔더범프(140)를 구비한 것을 예시하고 있으나, 본 발명은 이에 한정하는 것은 아니며 다른 형태의 접속수단이 사용될 수도 있다.
또한, 상기 탑재판(135)의 일면에는- 예를 들면, 양면테이프 상태인 - 접착제(160)가 부착되고, 그 위로 다시 반도체 칩(110)이 접착된다.이 때, 상기 반도체 칩(110)은 상기 리드의 하프-에칭된 높이 이하의 두께를 갖도록 형성되어 탑재판(135)에 반도체 칩(110)을 안착시킨 상태에서, 상기 반도체 칩(110)이 하프-에칭된 높이를 넘어 랜드부(134) 외측으로 돌출되지 않도록 한다.한편, 상기 솔더범프(140)은 각 리드의 칩 장착부(132)에 구비되거나, 상기 반도체 칩(110)에 구비되며, 일정한 온도 및 압력 조건하에서 리플로우(reflow)됨에 따라 솔더범프(140)에 의해 반도체 칩(140)의 각 본딩패드와 각 리드의 칩 장착부(1321) 사이가 각각 접합되어, 전기적으로 연결된다.그리고, 상기 탑재판(135)의 타면에 접착제(160)가 부착되어, 반도체 칩(110)보다 작은 사이즈의 글라스(170)가 상기 탑재판(135)에 결합되고, 상기 반도체 칩(110)의 주위에는 상기 반도체 칩(110) 및 솔더범프(140)를 외부로부터 보호하기 위한 봉지제(180)가 봉지된다.
이 때, 상기 봉지제(180)는 상기 탑재판(135) 및 접착제(160)에 의해 차단되어, 상기 반도체 칩(110)의 내측으로 침투되지 않는다.즉, 탑재판(135)가 사각 고리형상이고, 그 형상을 따라 접착제(160)가 전체적으로 부착됨에 따라 반도체 칩(110)내측 공간까지는 봉지제(180)가 침범하지 않게 된다.또, 상기 봉지제(180)는 상기 각 리드(131)의 일면 외측부 즉, 랜드부(134)가 외부로 노출되도록 봉지됨으로써, 상기 랜드부(134)를 통해 외부 장치와 연결된다.
또한, 본 실시예에서는 상기 반도체 칩(110) 역시 상기 봉지제(180)의 외부로 일면이 노출되도록 하여, 상기 반도체 칩(110)에서 발생되는 열 방출 효과를 향상시킨다.
물론, 본 발명은 도시하여 설명하지는 않지만 상기 반도체 칩(110)이 봉지제(180) 외부로 노출되지 않도록 할 수도 있다.
이와 같이 구성된 본 발명의 제1형태에 따른 반도체 패키지(100)는 도 4a 와 같이 투명한 상기 글라스(170)를 통과한 빛이 탑재판(135) 중앙부의 개방된 영역(즉, 윈도우)를 통과하여 반도체 칩(110)에 도달하게 된다.
그리고, 이러한 빛의 영상신호은 반도체 칩(110)에 의해 전기신호로 변환되며, 변환된 전기신호는 솔더범프(140)에 의해 리드프레임의 각 리드(131)에 연결되어, 도 4b 와 같이 상기 각 리드의 랜드부(134)를 통해 외부장치에 전달된다.
즉, 본 발명의 제1형태에 따른 반도체 패키지(100)는 반도체 칩(110)과 리드프레임(130)을 플립칩 방식으로 결합함과 동시에 반도체 칩(110)이 장착되는 각 리드(131)의 일면 내측부를 낮게 형성함으로써, 패키지의 두께를 혁신적으로 줄일 수 있는 새로운 형태의 반도체 패키지를 제공한다.
또한, 본 발명의 반도체 패키지는 기존의 MLF(micro lead frame) 패키지 제조 공정을 이용할 수 있기 때문에, 공정 비용이 절감되는 효과 역시 있다.
도 5는 본 발명의 제2형태에 따른 반도체 패키지의 일 실시예를 나타내는 단면도이고, 도 6은 본 발명의 제2형태에 따른 반도체 칩과 리드프레임의 결합관계를 나타내는 평면도이다.
도시한 바와 같이 본 발명의 제2형태에 따른 일 실시예의 반도체 패키지(200)는 리드(231) 및 탑재판(235)이 형성되는 리드프레임(230)과, 상기 탑재판(235)에 결합되는 반도체 칩(210)과, 상기 반도체 칩(210)과 상기 리드프레임(230)을 전기적으로 연결하는 접속수단과, 상기 탑재판(235)에 장착되어 빛을 통과시키는 투명한 글라스(270)와, 상기 반도체 칩(210), 상기 접속수단 및상기 글라스(270) 주위에 봉지되는 봉지제(280)로 크게 구성된다.
한편, 상기 리드프레임의 탑재판(235)은 전술한 실시예에서와 마찬가지로 사각 고리형상으로서 그 중앙부에 개방된 영역(윈도우)가 구비되고, 상기 각 리드(231)는 상기 탑재판(235)으로부터 일정거리 떨어진 상태로 그 둘레를 따라 구비되며, 상기 각 리드(231)의 일면은 랜드부(234)를 형성한다.
특히, 상기 탑재판(235)의 일면은 하프-에칭(half-etching)에 의해 상기 각 리드(231)의 일면보다 두께가 얇게 형성되며, 이 면에 접착제(260)가 부착되고 그 위로 다시 반도체 칩(210)이 부착된다.
그리고, 본 실시예에서는 상기 반도체 칩(210)과 상기 각 리드(231)를 전기적으로 연결하기 위한 접속수단으로서, 상기 반도체 칩의 본딩패드(213)와 상기 각 리드(231)를 와이어(225)로 본딩한 것이나, 본 발명은 이에 한정하는 것은 아니며 다른 형태의 접속수단이 사용될 수도 있다.
한편, 중앙부가 개방된 상기 탑재판(235)를 통과하는 빛이 상기 와이어(225)에 의해 간섭되지 않기 위해서는, 상기 반도체 칩의 본딩패드(213)가 상기 탑재판(235)의 외측에 위치되어 와이어본딩되어야 한다.
또한, 상기 탑재판(235)의 타면에는 접착제(260)가 부착되어, 상기 글라스(270)가 상기 탑재판(235)에 결합되고, 상기 반도체 칩(210) 및 상기 와이어(225) 주위에 상기 반도체 칩(210) 및 상기 와이어(225)를 외부로부터 보호하기 위한 봉지제(280)가 봉지된다.
이 때, 봉지제(280)는 상기 탑재판(235) 및 접착제(260)에 의해 차단되어 상기 반도체 칩(210)의 내측으로 침투되지 않는다.
또, 상기 봉지제(280)는 상기 각 리드(231)의 일면이 즉, 랜드부(234)가 외부로 노출되도록 봉지되어, 상기 랜드부(234)를 통해 외부 장치와 연결된다.
또한, 본 실시예에서도 상기 반도체 칩(210)의 일부가 상기 봉지제(280)의 외부로 노출되어, 전술한 제1형태와 같이 상기 반도체 칩(210)에서 발생되는 열을 방출하는 효과를 향상시킬 수 있다.
물론, 본 발명의 제1형태에서 전술한 바와 같이 본 발명의 제2형태에서도 상기 반도체 칩(210)이 봉지제(280) 외부로 노출되지 않도록 할 수도 있다.
이와 같이 구성된 본 발명의 제2형태에 따른 반도체 패키지는 투명한 글라스(270)를 통과한 빛이 중앙부가 개방된 탑재판(235)을 통과하여 반도체 칩(210)에 도달하게 된다.
그리고, 이러한 빛의 영상신호은 반도체 칩(210)에 의해 전기신호로 변환되며, 변환된 전기신호는 각 와이어(225)에 의해 리드프레임의 각 리드(231)에 연결되고, 상기 각 리드의 랜드부(231)를 통해 외부장치에 전달된다.
즉, 본 발명의 제2형태에 따른 반도체 패키지(200)는 반도체 칩(210)과 리드프레임(230)을 와이어(225) 본딩 방식으로 결합함과 동시에 반도체 칩(210)이 연결되는 리드프레임의 탑재판(235)을 낮게 형성함으로써, 패키지의 두께를 혁신적으로 줄일 수 있는 새로운 형태의 반도체 패키지를 제공한다.
또한, 본 발명의 반도체 패키지는 기존의 MLF 패키지 제조 공정을 이용할 수 있기 때문에, 공정 비용이 절감되는 효과 역시 있다.이하, 본 발명의 제1실시예에 따른 반도체 패키지의 제조 과정을 단계적으로 설명하도록 한다.
최초, 각 리드(131)의 일면 내측부에 형성되는 칩 장착부(132) 또는 반도체 칩(110)의 각 본딩패드부에 칩과의 전기적인 연결을 위한 솔더범프(140)와 같은 접속수단을 구비한다.
이 때, 상기 칩 장착부(132)는 상기 각 리드(131)의 일면 내측부가 그 외측부보다 두께가 얇게 형성되어 이루어지고, 상기 리드(131)들과 함께 리드프레임(130)을 구성하는 중앙부가 개방된 탑재판(135) 역시 상기 각 리드의 칩 장착부(132)와 동일한 두께로 형성된다.
그리고, 상기 각 리드의 칩 장착부(132) 및 상기 탑재판(135)의 일면에 접착제(160)을 부착한 다음, 그 위로 반도체 칩(110)을 부착하게 된다.그 다음, 일정 온도 및 압력하에서 행해지는 리플로우(reflow)공정을 통해 솔더펌프(140)가 용융되도록 하여 상기 반도체 칩(110)의 본딩패드와 각 리드의 칩 장착부(1321)가 각각 접합되도록 한다.
다음으로, 상기 탑재판(135)의 타면에 접착제(160)를 다시 부착하고, 상기 탑재판(135)에 투명한 글라스(170)를 결합한 후, 상기 반도체 칩(110)을 외부로부터 보호하도록 봉지제(180)로 봉지한다.
이 때, 상기 봉지제(180)는 외부장치와 연결되는 랜드부(134)에 해당하는 상기 각 리드(131)의 일면이 외부로 노출되도록 함과 함께, 상기 반도체 칩(110)이 외부로 노출되도록 하여 열 방출 효율을 높이도록 한다.
또한, 본 발명의 제2실시예에 따른 반도체 패키지의 제조 과정은 다음과 같다.먼저, 중앙부가 개방됨과 함께 하프-에칭되어 그 일면이 상기 각 리드(231)의 일면보다 두께가 얇게 형성되는 탑재판(234)을 갖는 리드프레임(230)의 상기 탑재판(235)의 일면에 접착제(260)를 부착한 후, 반도체 칩(110)을 장착한다.
그리고, 상기 반도체 칩(110)과 상기 각 리드(231)를 와이어(225)로 본딩하여 상기 반도체 칩(110)과 상기 리드프레임(230)을 전기적으로 연결한다.
다음으로, 상기 탑재판(235)의 타면에 접착제(260)를 부착하고, 상기 탑재판(235)에 투명한 글라스(270)를 결합한 후, 상기 반도체 칩(210)을 외부로부터 보호하는 봉지제(280)로 봉지한다.
상기한 바와 같이 본 발명은 다음과 같은 효과가 있다.
첫째, 리드프레임에 장착되는 반도체 칩의 장착 높이를 낮춤으로써, 패키지의 두께를 줄일 수 있는 새로운 형태의 반도체 패키지를 제공한다.
둘째, 본 발명은 기존의 MLF(micro lead frame) 패키지 제조공정을 이용함으로써, 패키지 제조단가를 절감할 수 있다.셋째, 반도체 칩의 일부분을 외부로 노출시킴으로써 상기 반도체 칩에서 발생되는 열을 효과적으로 방출할 수 있다.

Claims (5)

  1. 사각 고리 형태를 이룸에 따라 중앙부에 윈도우가 구비되는 탑재판과, 상기 탑재판 주위에 배치되는 리드로 구성되되, 상기 탑재판의 두께 및 리드의 일면 내측부의 두께는 상기 각 리드의 일면 외측부 두께에 비해 얇게 형성되어, 상기 각 리드의 일면 내측부는 탑재판과 더불어 칩 장착부를 이루게 되고, 상기 각 리드의 일면 외측부는 전기신호를 외부로 출력하는 랜드부를 이루게 되는 리드프레임과;
    상기 각 리드의 칩 장착부 및 상기 탑재판에 부착되되, 상기 리드의 랜드부보다 돌출되지 않도록 부착되는 고체촬상소자용 칩과;
    상기 고체촬상소자용 칩의 본딩패드와 상기 각 리드의 칩 장착부 사이에 개재되어 상기 리드와 고체촬상소자용 칩을 전기적으로 연결하는 솔더범프와;
    상기 고체촬상소자용 칩과 상기 탑재판 사이에 개재되는 접착제와;
    상기 탑재판의 타면쪽에 결합되는 리드프레임보다 작은 사이즈의 투명 글라스와;
    상기 탑재판의 타면과 글라스 사이에 개재되는 접착제와;
    상기 고체촬상소자용 칩의 일면과 리드의 랜드부 및 리드의 측면이 외부로 노출되도록 함과 더불어 상기 글라스의 상면을 넘지 않도록 봉지하여, 상기 고체촬상소자용 칩 및 상기 접속수단을 외부로부터 보호하는 봉지제를 포함하여 이루어지는 반도체 패키지.
  2. 사각 고리 형태를 이룸에 따라 중앙부에 윈도우가 구비되는 탑재판과, 상기 탑재판 주위에 배치되는 리드로 구성되되, 탑재판의 두께가 상기 각 리드의 두께에 비해 얇게 형성되어, 상기 탑재판은 칩 장착면을 이루게 되고, 상기 각 리드의 일면은 외부로 전기신호를 출력하는 랜드부를 이루게 되는 리드프레임과;
    상기 탑재판에 부착되되 상기 리드의 랜드부 보다 돌출되지 않도록 부착되는 고체촬상소자용 칩과;
    상기 고체촬상소자용 칩의 본딩패드와 상기 각 리드의 랜드부 반대면 사이를 연결하여 상기 리드와 고체촬상소자용 칩을 전기적으로 연결하는 와이어와;
    상기 고체촬상소자용 칩과 상기 탑재판 사이에 개재되는 접착제와;
    상기 탑재판의 타면쪽에 결합되는 리드프레임 보다 작은 사이즈의 투명 글라스와;
    상기 탑재판의 타면과 글라스 사이에 개재되는 접착제와;
    상기 고체촬상소자용 칩의 일면과 리드의 랜드부 및 리드의 측면이 외부로 노출되도록 함과 더불어 상기 글라스의 상면을 넘지 않도록 봉지하여, 상기 고체촬상소자용 칩 및 상기 접속수단을 외부로부터 보호하는 봉지제를 포함하여 이루어지는 반도체 패키지.
  3. 삭제
  4. 중앙부에 윈도우가 구비된 사각 고리 형태의 탑재판 일면 및 상기 탑재판 주위에 위치하는 각 리드의 일면 내측부가 하프-에칭(half-etching)되어, 상기 탑재판과 각 리드의 일면 내측부가 상대적으로 각 리드의 일면 외측부보다 두께가 얇게 형성된 리드프레임을 준비하는 단계와;
    상기 탑재판의 칩 장착면상에 접착제를 부착하는 단계와;
    고체솰상소자용 칩의 본딩패드 또는 리드의 일면 내측부에 상기 리드와 고체촬상소자용 칩과의 전기적 연결을 위한 솔더범프를 형성하는 단계와;
    상기 탑재판에 고체촬상소자용 칩을 안착시키는 단계와;
    상기 솔더범프를 일정 온도 및 압력하에서 리플로우(reflow)시켜 상기 고체찰상소자용 칩의 본딩패드와 상기 리드의 일면 내측부를 전기적으로 연결시키는 단계와;
    상기 탑재판의 타면에 접착제를 부착하는 단계와;
    상기 탑재판의 타면에 부착된 접착제를 매개로 투명 글라스를 부착하는 단계와;
    상기 고체촬상소자용 칩 및 상기 솔더범프가 외부로부터 보호되도록 봉지하되, 상기 고체촬상소자용 칩의 일면과 리드의 랜드부 및 리드의 측면이 외부로 노출되도록 봉지함과 더불어 상기 글라스의 두께를 넘지 않도록 봉지하는 단계;를 포함하여 이루어지는 반도체 패키지의 제조방법.
  5. 중앙부에 윈도우가 구비된 사각 고리 형태의 탑재판 일면이 하프-에칭되어 상기 탑재판의 두께가 상대적으로 그 주위에 위치하는 각 리드의 두께에 비해 얇게 형성된 리드프레임을 준비하는 단계와;
    상기 탑재판의 칩 장착면상에 접착제를 부착하는 단계와;
    상기 탑재판에 고체촬상소자용 칩을 안착시키는 단계와;
    고체솰상소자용 칩의 본딩패드와 리드의 랜드부 반대쪽면을 와이어로 연결하여 상기 리드와 고체촬상소자용 칩을 전기적으로 접속시키는 단계와;
    상기 탑재판의 타면에 접착제를 부착하는 단계와;
    상기 탑재판의 타면에 부착된 접착제를 매개로 투명 글라스를 부착하는 단계와;
    상기 고체촬상소자용 칩 및 상기 와이어가 외부로부터 보호되도록 봉지하되, 상기 고체촬상소자용 칩의 일면과 리드의 랜드부 및 리드의 측면이 외부로 노출되도록 봉지함과 더불어 상기 글라스의 두께를 넘지 않도록 봉지하는 단계;를 포함하여 이루어지는 반도체 패키지의 제조방법.
KR10-2001-0002162A 2001-01-15 2001-01-15 반도체 패키지 및 그 제조방법 KR100396702B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0002162A KR100396702B1 (ko) 2001-01-15 2001-01-15 반도체 패키지 및 그 제조방법
US10/046,995 US6740950B2 (en) 2001-01-15 2002-01-14 Optical device packages having improved conductor efficiency, optical coupling and thermal transfer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0002162A KR100396702B1 (ko) 2001-01-15 2001-01-15 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020061224A KR20020061224A (ko) 2002-07-24
KR100396702B1 true KR100396702B1 (ko) 2003-09-03

Family

ID=27691702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0002162A KR100396702B1 (ko) 2001-01-15 2001-01-15 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100396702B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03155671A (ja) * 1989-08-28 1991-07-03 Toshiba Corp 固体撮像装置
JPH0653462A (ja) * 1992-06-16 1994-02-25 Goldstar Electron Co Ltd 樹脂封合形固体撮像素子パッケージおよびその製造方法
JPH06204442A (ja) * 1993-01-07 1994-07-22 Matsushita Electron Corp 固体撮像装置およびその製造方法
JP2000183205A (ja) * 1998-11-18 2000-06-30 Analog Devices Inc 半導体ウェハデバイスのカバ―キャップ
KR20010007997A (ko) * 2000-11-01 2001-02-05 김영선 촬상소자용 플라스틱 패캐지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03155671A (ja) * 1989-08-28 1991-07-03 Toshiba Corp 固体撮像装置
JPH0653462A (ja) * 1992-06-16 1994-02-25 Goldstar Electron Co Ltd 樹脂封合形固体撮像素子パッケージおよびその製造方法
JPH06204442A (ja) * 1993-01-07 1994-07-22 Matsushita Electron Corp 固体撮像装置およびその製造方法
JP2000183205A (ja) * 1998-11-18 2000-06-30 Analog Devices Inc 半導体ウェハデバイスのカバ―キャップ
KR20010007997A (ko) * 2000-11-01 2001-02-05 김영선 촬상소자용 플라스틱 패캐지

Also Published As

Publication number Publication date
KR20020061224A (ko) 2002-07-24

Similar Documents

Publication Publication Date Title
US7736930B2 (en) Optical die-down quad flat non-leaded package
US7282693B2 (en) Camera module for compact electronic equipments
US7274094B2 (en) Leadless packaging for image sensor devices
KR100731007B1 (ko) 적층형 반도체 패키지
KR100476558B1 (ko) 이미지 센서 모듈 및 그 제작 공정
US6507104B2 (en) Semiconductor package with embedded heat-dissipating device
US7745897B2 (en) Methods for packaging an image sensor and a packaged image sensor
KR960001345B1 (ko) 글래스 리드 탑재형 반도체 장치
JPH08116016A (ja) リードフレーム及び半導体装置
US20050156266A1 (en) Die package having an adhesive flow restriction area
JP2001185657A (ja) 半導体パッケージ及びその製造方法
JP2005012221A (ja) 固体撮像用半導体装置
JPH06204442A (ja) 固体撮像装置およびその製造方法
KR100394030B1 (ko) 적층형 반도체 패키지
US7009302B2 (en) Micromachine package and method for manufacturing the same
KR100396702B1 (ko) 반도체 패키지 및 그 제조방법
US6440779B1 (en) Semiconductor package based on window pad type of leadframe and method of fabricating the same
JPS62273768A (ja) 固体撮像装置
KR100370116B1 (ko) 반도체 패키지 및 그 제조방법
KR100370117B1 (ko) 반도체 패키지 및 그 제조방법
KR200329629Y1 (ko) 이미지 센서용 반도체칩 패키지
KR100359790B1 (ko) 반도체 패키지 및 그 제조방법
KR200265306Y1 (ko) 멀티칩패키지
KR100388290B1 (ko) 반도체패키지 및 그 제조방법
KR100231842B1 (ko) 적층형 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130805

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150804

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160802

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190813

Year of fee payment: 17