KR100392357B1 - 코드분할다중접속 시스템의 초기 동기용 임의옵셋의사잡음 발생장치 및 그 방법 - Google Patents

코드분할다중접속 시스템의 초기 동기용 임의옵셋의사잡음 발생장치 및 그 방법 Download PDF

Info

Publication number
KR100392357B1
KR100392357B1 KR10-2001-0032363A KR20010032363A KR100392357B1 KR 100392357 B1 KR100392357 B1 KR 100392357B1 KR 20010032363 A KR20010032363 A KR 20010032363A KR 100392357 B1 KR100392357 B1 KR 100392357B1
Authority
KR
South Korea
Prior art keywords
initial synchronization
offset
storage means
code
memory
Prior art date
Application number
KR10-2001-0032363A
Other languages
English (en)
Other versions
KR20020094108A (ko
Inventor
표병석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0032363A priority Critical patent/KR100392357B1/ko
Publication of KR20020094108A publication Critical patent/KR20020094108A/ko
Application granted granted Critical
Publication of KR100392357B1 publication Critical patent/KR100392357B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/0022—PN, e.g. Kronecker
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0074—Code shifting or hopping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 코드분할다중접속 시스템의 초기 동기용 임의옵셋 의사잡음 발생장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, PN 메모리를 멀티비트(Multi-bit)로 구성하고, PN 메모리 입력단 및 출력단에 사용된 멀티비트(Multi-bit)의 레지스터를 배치하여 한 개의 고정옵셋 PN발생기 및 한 개의 PN 메모리로 여러 초기동기장치를 지원할 수 있는 코드분할다중접속 시스템의 초기 동기용 임의옵셋 의사잡음 발생장치 및 그 방법을 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, PN(Pseudo random Noise)코드를 발생시키기 위한 코드 발생수단; 상기 코드 발생수단에서 출력된 PN코드를 칩(chip) 속도로 천이(shift)시키고, 소정 비트 수만큼 천이되었을 때 제 2 저장수단에 순서대로 쓰기 위한 제 1 저장수단; 상기 제 1 저장수단에서 출력된 데이터를 소정 비트의 데이터 단위로 번지(address)별로 저장하기 위한 상기 제 2 저장수단; 상기 제 2 저장수단에 저장된 데이터에서 초기동기수단이 필요로하는 옵셋에 해당하는 어드레스의 내용을 받아 데이터를 칩 속도로 천이시켜서 상기 초기동기수단으로 전송하기 위한 제 3 저장수단; 및 상기 제 3 저장수단에서 전송된 데이터를 입력받아 각 옵셋이 정확한지판단하기 위한 상기 초기동기수단을 포함함.
4. 발명의 중요한 용도
본 발명은 코드분할 다중접속 시스템 등에 이용됨.

Description

코드분할다중접속 시스템의 초기 동기용 임의옵셋 의사잡음 발생장치 및 그 방법{Method and Apparatus for Random Offset Pseudo Random Noise Generation in CDMA}
본 발명은 코드분할다중접속 시스템의 초기 동기를 위한 임의옵셋 의사잡음(Pseudo random Noise : 이하 "PN"이라 함) 발생장치 및 그 방법에 관한 것으로, 더욱 상세하게는 코드분할다중접속(Code Division Multiple Access : 이하 "CDMA"라 함) 시스템에서 1개의 고정 옵셋 PN발생기 및 1개의 PN 메모리로 여러 개의 초기 동기장치를 지원할 수 있는 임의옵셋 PN 발생장치 및 그 방법에 관한 것이다.
CDMA 시스템에서는 각 사용자가 사용한 코드 및 옵셋을 알기 위하여 초기동기장치가 필요하다. 또한, 초기동기장치에서는 각 옵셋에 해당하는 PN코드를 입력받아 각 옵셋이 정확한지 판단하게 된다.
상기와 같은 기능을 하기 위한 종래의 기술로는 각각의 초기동기장치에 해당하는 옵셋에 적합한 고정옵셋 PN발생기, 그리고 상기 고정옵셋 PN발생기 각각에 해당하는 PN 메모리를 하나씩 사용함으로써 초기동기장치 수만큼의 고정옵셋 PN발생기, 그리고 PN 메모리가 필요하거나, 고정옵셋 PN발생기 또는 PN 메모리를 하나씩 사용함으로써 초기동기장치의 수만큼의 고정옵셋 PN발생기 또는 PN 메모리가 필요하다.
고정옵셋 PN발생기 및 메모리로 구성 시, PN 메모리는 많은 양의 하드웨어를 필요로 한다. 예를 들면, 차세대 이동통신 시스템(IMT-2000)에서 기지국 반경이 100Km를 지원하기 위한 한 개의 초기동기장치를 위한 PN 메모리는 약 300비트(bit)이다.
또한, 고정옵셋 PN발생기만으로 구성 시에는 여러 옵셋에 해당하는 PN 코드의 주기가 매우 길기 때문에 임의의 옵셋에 해당하는 PN을 발생시키는 것은 알고리즘적으로 쉽지 않다.
즉, 기존의 CDMA 시스템에서의 각 사용자가 사용한 코드 및 옵셋을 알기 위한 초기동기장치에는 많은 양의 PN발생기 또는 PN 메모리가 소요되는 문제점이 있었다.
본 발명은, 상기한 바와 같은 문제점을 해결하기 위하여 제안된 것으로, PN 메모리를 멀티비트(Multi-bit)로 구성하고, PN 메모리 입력단 및 출력단에 사용된 멀티비트(Multi-bit)의 레지스터를 배치하여 한 개의 고정옵셋 PN발생기 및 한 개의 PN 메모리로 여러 초기동기장치를 지원할 수 있는 코드분할다중접속 시스템의 초기 동기용 임의옵셋 의사잡음 발생장치 및 그 방법을 제공하는데 그 목적이 있다.
도 1 은 본 발명에 따른 초기동기용 임의옵셋 PN 발생장치의 일실시예 구성도.
도 2 는 본 발명에 따른 PN 메모리의 입출력에 대한 일실시예 타이밍도.
도 3 은 본 발명에 따른 코드분할다중접속 시스템의 초기 동기용 임의옵셋 의사잡음 발생 방법에 대한 일실시예 흐름도.
* 도면의 주요 부분에 대한 부호의 설명
110 : 고정옵셋 PN발생기 120 : 64비트 입력 레지스터
130 : PN 메모리 140 : 64비트 출력 레지스터
150 : 초기동기장치
상기 목적을 달성하기 위한 본 발명의 장치는, 코드분할다중접속 시스템의 초기 동기용 임의옵셋 의사잡음 발생장치에 있어서, PN(Pseudo random Noise)코드를 발생시키기 위한 코드 발생수단; 상기 코드 발생수단에서 출력된 PN코드를 칩(chip) 속도로 천이(shift)시키고, 소정 비트 수만큼 천이되었을 때 제 2 저장수단에 순서대로 쓰기 위한 제 1 저장수단; 상기 제 1 저장수단에서 출력된 데이터를 소정 비트의 데이터 단위로 번지(address)별로 저장하기 위한 상기 제 2 저장수단; 상기 제 2 저장수단에 저장된 데이터에서 초기동기수단이 필요로하는 옵셋에 해당하는 어드레스의 내용을 받아 데이터를 칩 속도로 천이시켜서 상기 초기동기수단으로 전송하기 위한 제 3 저장수단; 및 상기 제 3 저장수단에서 전송된 데이터를 입력받아 각 옵셋이 정확한지 판단하기 위한 상기 초기동기수단을 포함하는 것을 특징으로 한다.
한편, 본 발명의 방법은, 코드분할다중접속 시스템의 초기 동기용 임의옵셋 의사잡음 발생방법에 있어서, 고정옵셋 PN(Pseudo random Noise)발생기로부터 PN코드를 획득하여 상기 PN코드를 입력 레지스터에 칩속도로 소정 비트를 저장하는 제 1 단계; 상기 입력 레지스터에 소정 비트가 채워지면 어드레스 순서대로 PN 메모리에 쓰기하는 제 2 단계; 및 초기동기장치가 필요로하는 옵셋에 해당하는 상기 PN 메모리의 어드레스 내용을 출력 레지스터에 저장하고, 상기 초기동기장치로 내용을 전송하는 제 3 단계를 포함하는 것을 특징으로 한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1 은 본 발명에 따른 초기동기용 임의옵셋 PN 발생장치의 일실시예 구성도이다.
도 1 에 도시된 바와 같이, 초기동기용 임의옵셋 PN 발생장치는 고정옵셋 PN코드를 발생시키는 고정옵셋 PN발생기(110), 상기 고정옵셋 PN발생기(110)에서 출력된 PN코드를 칩(chip) 속도로 천이(shift)시키고, 모두 천이되었을 때에는 PN 메모리(130)에 순서대로 쓰기 위한 64비트 입력 레지스터(120), 상기 64비트 입력 레지스터(120)에서 출력된 데이터를 64비트의 데이터 단위로 저장하는 상기 PN 메모리(130), 상기 PN 메모리(130)에 저장된 데이터에서 초기동기장치(150)가 필요로하는 옵셋에 해당하는 어드레스의 내용을 받아 데이터를 칩 속도로 천이시켜서 상기 초기동기장치(150)로 전송하기 위한 64비트 출력 레지스터(140), 그리고 상기 64비트 출력 레지스터(140)에서 전송된 데이터를 입력받아 각 옵셋이 정확한지 판단하기 위한 상기 초기동기 장치(150)를 포함한다.
초기동기용 임의옵셋 PN 발생장치는 64비트 입력 레지스터(120)와 64비트 출력 레지스터(140)를 사용하였으며, 또한 PN 메모리(130)는 32×64 비트로 구성하였다. 그리고, 초기동기장치(150)는 3개로 구성되어 있으며, 따라서 64비트 출력 레지스터(140)도 초기동기장치(150) 당 1개가 필요하므로 3개를 사용하였다.
실제의 설계에서는 입력레지스트와 출력 레지스터의 비트 수, PN 메모리 주소의 개수, 초기동기장치의 개수를 정하는 데에는 상당한 유연성을 가질 수 있다.
코드분할다중접속 시스템의 초기 동기용 임의옵셋 의사잡음 발생방법을 좀 더 상세히 설명하면 다음과 같다.
먼저, 고정옵셋 PN발생기(110)에서는 칩(Chip) 속도로 PN 코드를 발생한다.
고정옵셋 PN발생기(110)의 출력은 칩 속도로 정해지며, 64비트 입력 레지스터(120)의 b63에 입력된다. 그리고, 64비트 입력 레지스터(120)에서는 칩 속도로오른쪽 천이(shift right)된다. 즉, 매 칩 클럭마다 b63의 내용은 b62로, b62의 내용은 b61로 쉬프트되는 과정을 반복하여 최종적으로 b0까지 채워지게 된다.
고정옵셋 PN발생기(110)에서 PN코드를 발생한지 64 칩 클럭이 경과하면 b0에는 고정옵셋 PN발생기에서 PN을 발생된 첫번째의 PN코드가, b1에는 두번째의 PN코드가, 그리고 b63에는 64번째의 코드가 각각 저장된다.
이렇게 고정옵셋 PN발생기(110)에서 출력된 처음 64개의 코드가 64비트 입력 레지스터에 채워지면 64비트 입력 레지스터(120)의 내용이 PN 메모리(130)에 저장하게 된다.
PN 메모리(130)에 저장시에는 제일 처음 주소인 0번지에 쓰게 되고, 다음 64 칩 클럭이 지나면 고정옵셋 PN발생기(110)에서 출력된 64개의 코드가 64비트 입력 레지스터(120)에 순서대로 채워진다. 그러면, 다시 64비트 입력 레지스터(120)의 내용은 PN 메모리(130)의 1번지에 저장하게 된다.
상기 PN 메모리(130)에 저장하는 과정을 31번지까지, 즉 32개의 어드레스를 채우는 과정을 반복하여 저장하게 된다.
그리고, 메모리의 0번지에서 31번지까지 한번 쓰기(writing)한 후 다음 0번지에 쓰기전에 필요한 어드레스(address)를 읽어야 한다.
상기 PN 메모리(130)의 데이터 폭은 64비트이고, 어드레스는 32개로 구성하였다.
어드레스의 수는 기지국이 지원하는 기지국 반경 및 PN코드의 속도와 관계가 있다. 그리고, 데이터 폭은 초기동기장치(150)의 개수와 관계가 있다.
상기 64비트 입력 레지스터(120)의 내용은 매 64칩 클럭마다 PN 메모리(130)에 저장하는데, 제일 처음에는 0번지, 다음은 1번지, 2번지, 3번지,..., 31번지, 1번지, 2번지, 3번지,...순으로 저장한다.
PN 메모리(130)의 출력은 PN 메모리(130)가 일단 한 번 다 쓰여진 이후부터 이뤄진다. 그러므로, 64 칩 클럭이 최소 32번이 경과하여야지만 출력이 이뤄질 수 있다. 또한, PN 메모리(130)는 동시에 2군데 이상에서 접속을 못하기 때문에 입력 레지스터에서 저장하는 시점, 그리고 3개의 출력 레지스터에서 읽는 순간이 서로 어긋나야 한다.
도 2 는 본 발명에 따른 PN 메모리의 입출력에 대한 일실시예 타이밍도이다.
도 2 에 도시된 바와 같이, PN 발생기(201)에서 PN코드가 발생되고, MEM_WR(202)이 "1"이 되면 ADD_MEMWR(203)에 있는 번지에 64비트 입력 레지스터의 내용을 저장한다. 그리고, 메모리의 0번지에서 31번지까지 한번 쓰기(WRITING)한 후 다음 0번지에 쓰기전에 필요한 어드레스(ADDRESS)를 읽어야 한다.
PN 메모리의 데이터 폭은 64비트이고, 어드레스는 32개로 구성하였다.
어드레스의 수는 기지국이 지원하는 기지국 반경 및 PN코드의 속도와 관계가 있고, 데이터 폭은 초기동기장치의 개수와 관계가 있다.
64비트 입력 레지스터의 내용은 매 64칩 클럭마다 PN 메모리에 저장되는데, 제일 처음에는 0번지, 다음은 1번지, 2번지, 3번지,..., 31번지, 1번지, 2번지, 3번지,...순으로 저장한다.
PN 메모리의 출력은 PN 메모리가 일단 한 번 다 쓰여진 이후부터 이뤄진다.그러므로, 64 칩 클럭이 최소 32번이 경과하여야지만 출력이 이뤄질 수 있다. 또한, PN 메모리는 동시에 2군데 이상에서 접속을 못하기 때문에 입력 레지스터에서 저장하는 시점, 그리고 3개의 출력 레지스터에서 읽는 순간이 서로 어긋나야 한다.
한편, 초기동기장치#0에 "I"번지부터의 PN 코드가 필요시 도 2에서 보듯이 MEM_RDO가 "1"이 될 때 ADD_MEMRDO는 "I"가 되고, 이때 I번지의 내용을 읽어서 초기동기장치#0에 해당하는 64비트 출력 레지스터에 저장한다.
마찬가지로, 초기동기장치#1에 "J"번지부터의 PN 코드가 필요시 도 2에서 보듯이 MEM_RD1이 "1"이 될 때 ADD_MEMRD1은 "J"가 되고, 이때 "J"번지의 내용을 읽어서 초기동기장치#1에 "K"번지부터의 PN 코드가 필요시 도 2에서 보듯이 MEM_RD2가 "1"이 될 때, ADD_MEMRD2는 "K"가 되고, 이때 "K"번지의 내용을 읽어서 초기동기장치#1에 해당하는 64비트 출력 레지스터에 저장한다.
그리고, 도 2의 MEM_WR(202), MEM_RD0(204), MEM_RD1(206), MEM_RD2(208)에서 보듯이 도 1의 PN 메모리에 동시에 접속하지 않도록 접속 타이밍은 서로 어긋나있다.
그러므로, 많은 수의 초기동기장치들이 존재시에는 이들 접속타이밍이 서로 겹치지 않아야 하므로, PN 메모리의 데이터 폭을 보다 크게함으로써 해결할 수 있다.
또한, 각 64비트 출력 레지스터는 해당 번지로부터 내용을 읽어온 후에 칩 속도로 오른쪽으로 천이한다. 그러면, 초기동기장치에는 b0부터 b63까지의 순서를 가지고 칩 속도로 입력된다.
64비트 출력 레지스터의 최종 비트가 출력된 후에 각 64비트 출력 레지스터는 PN 메모리로부터 다음 어드레스, 즉 첫번째 레지스터는 "I+1"번지, 두번째 레지스터는 "J+1", 그리고 세번째 레지스터는 "K+1"번지를 읽어온 후 상기와 같은 천이 동작을 수행한다.
도 3 은 본 발명에 따른 코드분할다중접속 시스템의 초기 동기용 임의옵셋 의사잡음 발생 방법에 대한 일실시예 흐름도이다.
도 3 에 도시된 바와 같이, 초기 동기용 임의옵셋 의사잡음 발생 방법은, 먼저 고정옵셋 PN발생기로부터 PN코드를 획득하여(301) 상기 PN코드를 64비트 입력 레지스터에 칩속도로 저장한다(302).
상기 64비트 입력 레지스터에 64비트가 다 채워지면 PN 메모리의 어드레스 순서대로 쓰기를 한다(303). 여기서, 어드레스에 쓰는 것은 0번지에서 31번지까지 모두 채워져야 한다.
다음으로, 초기동기장치가 필요로하는 옵셋에 해당하는 어드레스의 내용을 64비트 출력 레지스터에 저장하고(304), 상기 초기동기장치로 내용을 전송한다(305).
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명은, CDMA 시스템에서의 각 사용자가 사용한 코드 및 옵셋을 알기 위한 초기동기장치에 많은 양의 PN발생기 또는 PN 메모리가 소요되는 것을 방지하고, 초기동기장치에 입력되는 PN코드들의 시간이 거의 비슷하므로, 초기동기장치에서 검색하고자 하는 옵셋에 상관없이 모든 초기동기장치의 결과를 비슷한 시기에 얻을 수 있는 효과가 있다.

Claims (5)

  1. 코드분할다중접속 시스템의 초기 동기용 임의옵셋 의사잡음 발생장치에 있어서,
    PN(Pseudo random Noise)코드를 발생시키기 위한 코드 발생수단;
    상기 코드 발생수단에서 출력된 PN코드를 칩(chip) 속도로 천이(shift)시키고, 소정 비트 수만큼 천이되었을 때 제 2 저장수단에 순서대로 쓰기 위한 제 1 저장수단;
    상기 제 1 저장수단에서 출력된 데이터를 소정 비트의 데이터 단위로 번지(address)별로 저장하기 위한 상기 제 2 저장수단;
    상기 제 2 저장수단에 저장된 데이터에서 초기동기수단이 필요로하는 옵셋에 해당하는 어드레스의 내용을 받아 데이터를 칩 속도로 천이시켜서 상기 초기동기수단으로 전송하기 위한 제 3 저장수단; 및
    상기 제 3 저장수단에서 전송된 데이터를 입력받아 각 옵셋이 정확한지 판단하기 위한 상기 초기동기수단
    을 포함하는 초기 동기용 임의옵셋 의사잡음 발생장치.
  2. 제 1 항에 있어서,
    상기 제 2 저장수단은,
    어드레스(address)의 수가 기지국이 지원하는 기지국 반경 및 PN코드의 속도에 따라 결정되는 것을 특징으로 하는 초기 동기용 임의옵셋 의사잡음 발생장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 소정 비트는,
    상기 초기동기수단의 개수에 의하여 결정되는 것을 특징으로 하는 초기 동기용 임의옵셋 의사잡음 발생장치.
  4. 코드분할다중접속 시스템의 초기 동기용 임의옵셋 의사잡음 발생방법에 있어서,
    고정옵셋 PN(Pseudo random Noise)발생기로부터 PN코드를 획득하여 상기 PN코드를 입력 레지스터에 칩속도로 소정 비트를 저장하는 제 1 단계;
    상기 입력 레지스터에 소정 비트가 채워지면 어드레스 순서대로 PN 메모리에 쓰기하는 제 2 단계; 및
    초기동기장치가 필요로하는 옵셋에 해당하는 상기 PN 메모리의 어드레스 내용을 출력 레지스터에 저장하고, 상기 초기동기장치로 내용을 전송하는 제 3 단계
    를 포함하는 초기 동기용 임의옵셋 의사잡음 발생방법.
  5. 제 4 항에 있어서,
    상기 PN 메모리는,
    실질적으로, PN 메모리의 어드레스가 모두 쓰여진 이후부터 출력이 이루어지고, 동시에 2군데 이상에서 접속을 못하기 때문에 입력 레지스터에서 저장하는 시점과 출력 레지스터에서 읽는 순간이 서로 다른 것을 특징으로 하는 초기 동기용 임의옵셋 의사잡음 발생방법.
KR10-2001-0032363A 2001-06-09 2001-06-09 코드분할다중접속 시스템의 초기 동기용 임의옵셋의사잡음 발생장치 및 그 방법 KR100392357B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0032363A KR100392357B1 (ko) 2001-06-09 2001-06-09 코드분할다중접속 시스템의 초기 동기용 임의옵셋의사잡음 발생장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0032363A KR100392357B1 (ko) 2001-06-09 2001-06-09 코드분할다중접속 시스템의 초기 동기용 임의옵셋의사잡음 발생장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20020094108A KR20020094108A (ko) 2002-12-18
KR100392357B1 true KR100392357B1 (ko) 2003-07-23

Family

ID=27708459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0032363A KR100392357B1 (ko) 2001-06-09 2001-06-09 코드분할다중접속 시스템의 초기 동기용 임의옵셋의사잡음 발생장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100392357B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100625248B1 (ko) 2004-11-18 2006-09-18 한국전자통신연구원 레인징 의사 잡음 부호 발생 장치 및 그 방법
KR100625247B1 (ko) 2004-11-19 2006-09-18 한국전자통신연구원 레인징 의사 잡음 부호 발생 장치 및 그 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990061358A (ko) * 1997-12-31 1999-07-26 김덕중 광대역 씨디엠에이 이동 통신 시스템의 초기 동기 획득 장치
KR20000066516A (ko) * 1999-04-17 2000-11-15 윤종용 부호분할다중접속 시스템에서 초기동기 획득 장치 및 방법
KR20010028099A (ko) * 1999-09-17 2001-04-06 박종섭 코드 분할 다중 접속방식을 이용한 수신기에서의 동기 추적장치 및 그 방법
KR100364754B1 (ko) * 1999-12-02 2002-12-16 엘지전자 주식회사 고속 피엔 코드 탐색 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990061358A (ko) * 1997-12-31 1999-07-26 김덕중 광대역 씨디엠에이 이동 통신 시스템의 초기 동기 획득 장치
KR20000066516A (ko) * 1999-04-17 2000-11-15 윤종용 부호분할다중접속 시스템에서 초기동기 획득 장치 및 방법
KR20010028099A (ko) * 1999-09-17 2001-04-06 박종섭 코드 분할 다중 접속방식을 이용한 수신기에서의 동기 추적장치 및 그 방법
KR100364754B1 (ko) * 1999-12-02 2002-12-16 엘지전자 주식회사 고속 피엔 코드 탐색 장치

Also Published As

Publication number Publication date
KR20020094108A (ko) 2002-12-18

Similar Documents

Publication Publication Date Title
KR101145784B1 (ko) 반도체 메모리 장치 및 그를 포함하는 메모리 시스템
RU2000130215A (ru) Способ перемежения/обращенного перемежения для системы связи и устройство для его осуществления
US4899339A (en) Digital multiplexer
KR100392357B1 (ko) 코드분할다중접속 시스템의 초기 동기용 임의옵셋의사잡음 발생장치 및 그 방법
KR100498233B1 (ko) 선입선출 메모리 회로 및 그 구현 방법
US20030167374A1 (en) Double data rate synchronous sram with 100% bus utilization
JPH11234096A (ja) 擬似雑音発生装置
US8185718B2 (en) Code memory capable of code provision for a plurality of physical channels
US5113368A (en) Circuit for delaying at least one high bit rate binary data train
KR970017654A (ko) 복수의 클럭 사이클에서 동일한 액세스 타이밍을 가진 반도체 기억 장치
KR100958864B1 (ko) 정보 처리 장치, 정보 기억 장치, 정보 처리 방법 및 정보 처리 프로그램
KR100666492B1 (ko) 타이밍 생성기 및 그 동작 방법
KR19980069825A (ko) 동기식 직렬 데이터 전송장치
KR960019829A (ko) 반도체 기억 장치
KR0179166B1 (ko) 디지탈 영상신호처리용 메모리장치
JPH03176887A (ja) 半導体メモリ装置
JPS6373323A (ja) バツフアメモリ装置
KR890010908A (ko) 프레임 메모리 회로
KR20000019161A (ko) 플래시 메모리의 데이터 리드속도 향상회로
KR950025776A (ko) 랜덤블럭 억세스 메모리의 메모리칩 확장제어방법 및 장치
CN1328668C (zh) 弹性缓冲器的初始装置及其方法
JPH10190639A (ja) クロック乗せ替え回路
JPH06124586A (ja) 半導体記憶装置
KR100509471B1 (ko) 개선된 pn 코드 생성기
JP3761962B2 (ja) タイムスイッチメモリのデータ制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060705

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee