KR20000066516A

KR20000066516A - 부호분할다중접속 시스템에서 초기동기 획득 장치 및 방법

Info

Publication number: KR20000066516A
Application number: KR1019990013699A
Authority: KR
Inventors: 이예열
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1999-04-17
Filing date: 1999-04-17
Publication date: 2000-11-15

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야

본 발명은 부호분할 다중접속 시스템에서 초기동기를 획득하기 위한 장치 및 방법에 관한 것이다.

나. 발명이 해결하고자 하는 기술적 과제

하드웨어나 소프트웨어 처리를 통해 초기 동기 획득 시에 소요되는 시간을 최소화할 수 있도록 한다.

다. 발명의 해결방법의 요지

메모리를 구비한 부호분할 다중접속 시스템에서 초기동기 획득 방법에 있어서, 수신된 피엔 신호를 소정 칩 길이만큼 저장하는 과정과, 피엔 신호를 상기 소정 칩 길이 단위로 순차적으로 나누어 기 저장된 다수의 패턴과 상기 수신된 소정 칩 길이만큼의 피엔 신호에 의해 상관에 따른 에너지를 검출하는 과정과, 상기 검출한 에너지가 임계치를 초과할 시에 피엔 동기 시간을 계산하는 과정으로 이루어짐을 특징으로 한다.

라. 발명의 중요한 용도

부호분할 다중접속 시스템에서 초기 동기를 획득하는데 사용된다.

Description

부호분할다중접속 시스템에서 초기동기 획득 장치 및 방법{ADVANCED PN ACQUISITION APPARATUS IN CODE DIVISION MULTIPLE ACCESS SYSTEM AND METHOD THEREOF}

본 발명은 부호분할 다중접속 시스템에서 초기동기를 획득하기 위한 장치 및 방법에 관한 것으로, 특히 간단한 하드웨어 구성 또는 소프트웨어적인 처리를 통해 초기 동기 획득 시간을 최소화 할 수 있는 장치 및 방법에 관한 것이다.

부호분할 다중접속 방식을 사용하는 이동통신 시스템에서 탐색기에 의한 초기 동기 획득 방법은 순차적으로 짧은 PN 코드(SHORT PN CODE)를 발생시켜 기저대역처리부(BBA : BASE BAND ANALOG) 블록으로부터 입력되는 I, Q 신호를 일정 시간동안 동기, 비동기 누적하고 다시 윈도우 탐색(WINDOW SEARCHING) 등에 의해 동기를 획득하게 되어 있다.

상기 동기 획득 동작을 자세히 살펴보면 다음과 같다.

일반적으로 부호분할 다중접속 방식의 이동통신 시스템에서 이동국의 초기동기획득은 획득(Acquisition)동작과 윈도우 탐색(Tracking)동작으로 나누어진다. 상기 획득동작은 이동국이 임의의 시점에서 수신되는 기지국발생 PN 시퀀스값과 이동국 발생 PN 시퀀스값의 상관(Correlation)관계에 따른 검출 에너지를 계산하는 동작과 상기 계산결과를 임계값과 비교하는 동작으로 나누어진다. 이때 만약 상기 계산결과가 임계값보다 작으면 이동국은 상기 이동국 발생 PN 시퀀스의 위상을 이동한 후, 이후 입력되는 기지국발생 PN과의 획득동작을 계속해서 수행한다. 그러나 만약 상기 계산결과가 검출된 에너지가 임계값보다 크면, 상기 검출 에너지의 계산과 임계값 비교의 동작을 더 세밀하게 하여 정확한 동기를 찾는 윈도우 탐색 동작을 수행한다.

도 1은 종래 부호분할 다중접속 시스템에서 초기 동기를 획득하기 위한 탐색기의 개략적인 블록 구성도이다.

도 1을 참조하여 PN 동기 획득 동작을 하기에 설명한다.

이동국(도시하지 않음)의 PN 동기획득동작 시 역확산기(110)는 임의의 시점에서 입력되는 파일롯 신호 및 직교잡음성분, 다른 기지국들로부터의 입력되는 신호와 이동국의 PN 코드 발생기(140)로부터 출력되는 PN 코드를 설정된 구간에 걸쳐 역확산 동작을 수행한다. 그리고 역확산기(110)는 상기 역확산 동작의 결과를 상관기(120)로 출력한다. 상관기(120)는 상기한 역확산기(110)의 출력에 대하여 상기 구간 동안에 누적 덧셈 및 제곱한다. 즉, 상관기(120)는 상기한 구간 내에서 상기 파일롯 신호의 기지국발생 PN 코드와 상기 이동국발생 PN 코드의 상관관계(Correlation)에 따른 에너지를 계산하게 된다. 그리고 제어기(130)는 상관기(120)의 출력과 임계값과의 비교동작을 수행한다. 상기한 구간 내의 검출에너지가 임계값보다 크면 제어기(130)는 획득동작에 성공하였다고 판단하고 PN 획득회로의 윈도우 탐색에 대한 제어를 수행한다.

그리고 상기한 구간 내의 검출에너지가 상기 임계값보다 작을 시 PN 코드 발생기(140)는 PN 코드를 한 칩만큼 위상지연(Delay)시킨다. 이후 PN 획득회로는 다시 새롭게 입력되는 기지국발생 PN 코드와 상기 위상지연된 PN 코드를 설정된 구간 내에서 역확산 및 누적덧셈, 제곱 등의 동작을 수행한다.

상술한 바와 같이 이동국에서 초기 동기를 획득할 시에 구간 내에서 구한 에너지 값이 임계값보다 작을 경우에는 PN 코드를 한칩만큼 위상 지연시켜 새롭게 입력되는 발생기(140)의 PN 코드와 기지국으로부터 수신되는 PN 코드의 비교 동작을 수행하도록 되어 있다. 따라서 초기 동기 획득이 기지국 발생 PN 코드의 수신 속도와 밀접한 관계를 가지게 되어, 초기 동기 획득에 많은 시간이 걸리게 된다. 또한 동기가 맞지 않을 경우 이동국에서 발생하는 PN 코드의 위상을 한 칩 지연시켜 상술한 동작을 수행하게 되기 때문에, 최악의 경우 PN 코드의 길이인 2¹⁵만큼 위상을 지연해야 하는 문제점을 가지고 있다. 즉, 초기 동기 획득에 2¹⁵x(한 개의 구간 에너지를 구해 임계값과 비교하는데 걸리는 시간) 만큼의 시간이 필요하게 되는 문제점이 있다.

따라서 본 발명의 목적은 부호분할 다중접속 시스템에서 초기동기 획득 시간을 최소화 할 수 있는 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 부호분할 다중접속 시스템에서 간단한 하드웨어나 소프트웨어 적인 처리를 통해 초기동기 시간을 최소화할 수 있는 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 부호분할 다중접속 시스템에서 기지국으로부터 발생되는 PN 코드의 수신 속도와 무관하게 동기를 빠르게 획득할 수 있는 장치 및 방법을 제공함에 있다.

상기와 같은 목적들을 달성하기 위하여 본 발명은 메모리를 구비한 부호분할 다중접속 시스템에서 초기동기 획득 방법에 있어서, 수신된 피엔 신호를 소정 칩 길이만큼 저장하는 과정과, 피엔 신호를 상기 소정 칩 길이 단위로 순차적으로 나누어 기 저장된 다수의 패턴과 상기 수신된 소정 칩 길이만큼의 피엔 신호에 의해 상관에 따른 에너지를 검출하는 과정과, 상기 검출한 에너지가 임계치를 초과할 시에 피엔 동기 시간을 계산하는 과정으로 이루어짐을 특징으로 한다.

도 2는 본 발명의 실시예에 따라 부호분할 다중접속 시스템에서 초기 동기를 획득하기 위한 탐색기의 개략적인 블록 구성도이다.

도 3은 본 발명의 다른 실시예에 따라 부호분할 다중접속 시스템에서 초기 동기를 획득하기 위한 탐색기의 개략적인 블록 구성도이다.

도 4는 본 발명의 또 다른 실시예에 따라 부호 분할 다중접속 시스템에서 초기 동기를 획득하기 위한 탐색기의 개략적인 블록 구성도이다.

도 5는 본 발명의 또 다른 실시예에 따라 부호 분할 다중접속 시스템에서 초기 동기를 획득하기 위한 탐색기의 개략적인 블록 구성도이다.

도 6은 본 발명의 실시예에 따라 부호분할 다중접속 시스템의 탐색기에서 초기 동기를 획득하기 위한 제어 흐름도이다.

이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도 2 내지 도 5는 본 발명의 실시예에 따라 입력 PN 신호의 검출 동작이 이루어지는 지점과, PN 패턴의 데이터원이 어디인가에 의해 나뉘어진 실시예이다. 먼저 각 도에 따른 실시예의 구성을 살펴보면 다음과 같다.

도 2에 따른 본 발명의 실시예에서 기저대역 처리부(210)는 수신된 무선 신호로부터 다운 컨버팅 등의 동작을 통해 I 및 Q 신호를 출력한다. 상기 기저대역 처리부(210)는 퀄컴사의 BBA(BASE BAND ANALOG)를 사용하여 이루어질 수도 있다. 입력 PN 저장부(230)는 기저대역 처리부(210)에서 출력되는 I 및 Q 신호를 합산한 값을 저장한다. 이때 저장되는 입력 PN의 길이는 64 칩 이상이 되도록 하여야 한다. 하기 표 1은 64칩 길이로 저장된 값의 예를 나타낸 것이다.

칩수	1	2	3	4	5	6	.....	60	61	62	63	64
입력 PN 신호	0	1	0	1	0	1	.....	0	0	0	1	0

실제 입력 PN 저장부(230)에 저장되는 값은 기저대역 처리부(210)에서 입력되는 4 비트(-7~8)의 데이터가 되며, 입력되는 PN 신호의 세기를 나타내는 값이 된다.

상기와 같이 최소 칩 길이의 제한을 둠은 PN 신호의 특성에 의한 것이다. PN 신호는 2¹⁵의 칩 길이로 이루어지며 64칩으로 상기 PN 신호를 나누어 살펴보면 각각의 나누어진 신호들은 상호 독립적인 특성을 가지게 된다. 즉, 64 칩 이상으로 나누어지면 각각의 신호들은 동일한 신호들이 나타나지 않는다. 상기와 같이 64칩 이상의 길이로 수신되는 PN 신호를 저장하는 이유는 에너지 검출 동작과 연관하여 하기에 설명될 것이다. 패턴 저장부(240)는 PN 신호를 입력 PN 저장부(230)에 저장된 입력 PN의 칩 길이로 원래의 PN 신호를 나누어 순차적으로 저장하고 있다. 상기 저장의 예를 하기 표 2에 나타내었다.

	1	2	3	4	5	6	.....	60	61	62	63	64
1 패턴	0	0	0	1	1	1	.....	1	0	1	1	0
2 패턴	0	0	1	1	0	1	.....	0	1	1	1	1
...	...	...	...	...	...	...	...	...	...	...	...	...
512 패턴	0	0	0	0	0	1	.....	0	1	0	1	0

만일 입력 PN 저장부(230)에 저장된 수신된 PN 신호의 길이가 64칩인 경우 패턴의 개수는 총 512가 된다. 따라서 128칩인 경우에 패턴의 수는 256이 된다. 즉, 2¹⁵을 입력 PN 저장부(230)에 저장된 칩 길이로 나누면 패턴의 수가되는 것이다. 상기 표에서 저장된 예를 보면 첫 번째 패턴의 첫 번째 칩 데이터는 최초로 발생되는 PN 신호의 첫 번째 칩 데이터가 될 것이다. 이후 65번째 발생된 PN 신호의 칩 데이터는 두 번째 패턴의 첫 번째 칩 데이터가 된다. 따라서 패턴은 발생되는 PN 신호를 순차적으로 저장한 데이터가 된다.

PN 역확산부(220)는 PN 발생기(도시하지 않음)에서 발생되는 이동국 발생 PN 신호에 의해 EXCLUSIVE OR(221, 222, 223, 224) 및 합산(225, 226)에 의해 PN 역확산 동작을 수행한다.

제어부(200)는 입력 PN 저장부(230)에 저장된 신호(표 1)와 상기 패턴 저장부(240)에 저장된 각각의 패턴과의 상관값(CORRELATION)을 출력한다. 이후 제어부(200)는 출력된 상관값에 의해 패턴별 에너지를 검출하게 한다. 상기와 같이 에너지를 패턴별로 검출할 시에 각각의 패턴이 상호 독립적이기 때문에 동기가 일치하는 소정의 패턴에서 상관도가 높아지게 되고 에너지가 높이 나타나게 된다. 따라서 에너지가 높은 패턴을 찾게되면 PN 동기를 찾을 수 있는 것이다. 제어부(200)는 검출된 에너지가 임계치 보다 큰 패턴을 알아내고, 상기 패턴과 상기 검출 동작에 소요된 시간을 계산함으로써, PN 동기를 획득하도록 연산 및 제어 동작을 수행한다. 상술한 제어부(200)는 통상 마이크로 프로세서(MICRO PROCESSOR)나 DSP(DIGITAL SIGNAL PROCESSOR)을 사용하여 이루어질 수 있음은 물론이다.

도 3에 따른 본 발명의 실시예에서

기저대역 처리부(210)는 수신된 무선 신호로부터 다운 컨버팅 등의 동작을 통해 I 및 Q 신호를 출력한다. 입력 PN 저장부(230)는 기저대역 처리부(210)에서 출력되는 I 및 Q 신호를 합산한 값을 소정 길이만큼 저장한다. 클럭 발생부(260)는 제어부(200)의 제어를 받으며, 제어부의 제어신호에 의해 클럭을 가변하여 출력한다. PN 발생부(250)는 클럭 발생부(260)에서 제공되는 클럭에 따라 PN 발생 속도를 조절하여 출력한다. 지연부(270)는 제어부(200)의 제어를 받으며, 제어부(200)의 제어 신호에 의해 PN 발생부(250)로부터 입력되는 PN 신호를 소정 시간 지연하거나 그대로 출력하여 PN 역확산부(220)로 입력한다. 제어부(200)는 클럭 발생부(260), 입력 PN 저장부(230), 지연부(270) 등을 제어하며, 입력 PN 저장부(230)에 저장된 수신된 PN 신호와, PN 발생부에서 출력되는 고속의 PN 신호로부터 상관에 의해 에너지를 검출하고, 상기 검출된 에너지 값에 따라 피엔 동기를 획득하기 위한 제어 동작을 수행한다.

도 4에 따른 본 발명의 실시예에서

기저대역 처리부(210)는 수신된 무선 신호로부터 다운 컨버팅 등의 동작을 통해 I 및 Q 신호를 출력한다. 입력 PN 저장부(230)는 PN 역확산부(220)에서 출력되는 신호를 소정 길이만큼 저장한다. PN 역확산부(220)는 PN 선택부(280)로부터 제공되는 신호에 의해 배타적 논리합 및 합산에 의해 PN 역확산 동작을 수행한다. PN 발생부(250)는 제어부(200)의 제어를 받으며, 제어신호에 따라 PN 신호를 발생한다. 계수 발생부(281)는 논리값 "1"을 연속적으로 발생한다. PN 선택부(280)는 제어부(200)의 제어를 받으며, 제어신호에 의해 상기 PN 발생부(250)로부터 입력되는 PN 신호 또는 계수 발생부(281)로부터 입력되는 신호를 선택하여 PN 역확산부(220)로 입력한다. 패턴 저장부(240)는 입력 PN 저장부(230)에 저장된 입력 PN의 칩 길이로 원래의 PN 신호를 나눈, 다수의 패턴을 순차적으로 저장하고 있다. 제어부(200)는 입력 PN 저장부(230), 패턴 저장부(240), PN 선택부(280), PN 발생부(250) 등을 제어하며, 입력 PN 저장부(240)에 저장된 신호와 패턴 저장부(240)에 저장된 상기 패턴의 상관에 의해 에너지를 검출하고 상기 검출된 에너지 값에 따라 PN 동기를 획득하기 위한 제어 동작을 수행한다.

도 5에 따른 본 발명의 실시예에서 기저대역 처리부(210)는 수신된 무선 신호로부터 다운 컨버팅 등의 동작을 통해 I 및 Q 신호를 출력한다. 입력 PN 저장부(230)는 PN 역확산부(220)에서 출력되는 신호를 소정 길이만큼 저장한다. PN 역확산부(220)는 PN 선택부(280)로부터 제공되는 신호에 의해 배타적 논리합 및 합산에 의해 PN 역확산 동작을 수행한다. PN 발생부(250)는 클럭 발생부(260)에서 제공되는 클럭에 의해 PN 발생 속도를 가변하여 PN 신호를 출력한다. 계수 발생부(281)는 논리값 "1"을 연속적으로 발생한다. PN 선택부(280)는 제어부(200)의 제어를 받으며, 제어신호에 의해 지연부(290)로부터 입력되는 PN 신호 또는 계수 발생부(281)로부터 입력되는 신호를 선택하여 PN 역확산부(220)로 입력한다. 클럭 발생부(260)는 제어부(200)의 제어를 받으며, 제어부의 제어신호에 의해 클럭을 가변하여 출력한다. 지연부(270)는 제어부(200)의 제어를 받으며, 소정의 제어 신호에 의해 PN 발생부(250)로부터 입력되는 PN 신호를 소정 시간 지연하거나 그대로 출력하여 PN 선택부(280)로 입력한다. 제어부(200)는 클럭 발생부(260), 입력 PN 저장부(230), 지연부(290), PN 선택부(280) 등을 제어하며, 입력 PN 저장부(230)에 저장된 수신된 PN 신호와, PN 발생부에서 출력되는 고속의 PN 신호로부터 상관에 의해 에너지를 검출하고, 상기 검출된 에너지 값에 따라 피엔 동기를 획득하기 위한 제어 동작을 수행한다.

이하 도 6을 참조하여 본 발명의 실시예에 따른 제어 흐름을 설명한다.

도 6에 따른 제어 흐름을 설명하기에 앞서 수신된 피엔 신호는 도 2 및 도 4에 설명됨과 같이 역확산 이전 또는 논리값"1"에 의해 역확산된 데이터를 말하는 것이다. 또한, 패턴은 도 2 및 도3에서 설명됨과 같이 저장부(240)에 기 저장된 데이터 또는 PN 발생부(250)에 의해 고속으로 발생된 데이터일 수도 있다.

600 단계에서 전원키가 온되어 이동국이 초기 동기를 위한 명령어가 발생되면 610 단계로 진행한다. 610 단계에서 제어부(200)는 입력 PN 저장부(230)에 소정의 칩 길이만큼의 수신되는 PN 신호를 저장한다. 620 단계에서 제어부(200)는 기 저장된 첫 번째 패턴과 상기 수신된 PN 신호에 의한 상관에 따라 에너지를 검출한다. 상기 에너지 검출 동작은 종래 탐색기의 동작과 유사하게 이루어지며, 상세한 설명은 생략한다. 에너지를 검출한 후에 제어부(200)는 검출한 에너지가 임계치 이상인지 검사한다. 에너지가 임계치 이상이면 640 단계로 진행하고 그렇지 않으면 631 단계로 진행한다. 640 단계에서 제어부(200)는 상술한 동작에 소요된 시간과 에너지가 검출된 패턴의 순번에 의해 동기 시간을 검출한다. 650 단계에서의 윈도우 탐색 동작은 종래의 동작과 유사하며, 그에 따른 설명은 생략한다.

631 단계에서 제어부(200)는 파라미터 "n"을 "1" 증가하고 660 단계로 진행한다. 660 단계에서 제어부(200)는 파라미터 "n"이 512 보다 큰지 검사한다. 상기 512는 610 단계에서 저장된 입력 PN의 길이가 64칩일 경우 패턴의 수를 말한다. 즉, 모든 패턴에 대한 에너지 검출이 완료되었는지를 검사하는 것이다. 660 단계에서 파라미터 "n"이 512보다 크면 661 단계에서 제어부(200)는 모든 패턴을 1칩씩 쉬프트시켜 새로운 패턴을 만든다. 그러므로 첫 번째 패턴의 마지막 칩 데이터는 두 번째 패턴의 첫 번째 칩 데이터가 된다. 동일하게 마지막 패턴의 마지막 칩 데이터는 첫 번째 패턴의 첫 번째 칩 데이터가 된다. 패턴을 쉬프트한 다음 662 단계에서 제어부(200)는 파라미터 "m"을 "1"증가하여 저장하고 "n"을 "0"으로 초기화하여 670 단계로 진행한다. 상기 파라미터 "m"은 패턴을 쉬프트한 숫자를 나타낸다. 670 단계에서 제어부(200)는 파라미터 "m"이 64보다 큰지 검사한다. 64보다 크면 671 단계로 진행하고 그렇지 않으면 620 단계로 돌아가 패턴별로 상관에 의한 에너지를 검출한다. 상기 "파라미터 m이 64보다 큰지"의 의미는 쉬프트가 입력 PN시의 저장 길이보다 클 경우에는 이전의 동일한 패턴이 나타나게 되므로 쉬프트를 수신된 PN 데이터를 저장한 칩 길이만큼만 하겠다는 의미이다.

파라미터 "m"이 64보다 클 경우에 671 단계에서 제어부(200)는 파라미터 "m", "n"을 "0"으로 초기화하고 610 단계로 돌아가 새로운 PN 신호를 저장하여 상기와 같은 동작을 반복하게 된다. 671 단계가 필요한 것은 610 단계에서 저장된 PN 신호가 처음부터 왜곡되어 저장되었다면 동기를 찾는 것이 불가능함으로 다시 PN 신호를 입력받아 동기 획득을 위한 동작을 수행하기 위함이다.

이하의 설명은 도 6의 제어흐름을 참조하여 도 3 내지 도 5의 구성에 의한 동작을 설명하겠다.

먼저 도3의 구성에 의한 동작을 설명하면 다음과 같다.

600 단계에서 전원이 온되어 초기동기 획득을 위한 명령어가 발생되었으면, 기저대역 처리부(210)로부터 출력되는 I 및 Q 신호를 합산하여 소정 길이만큼 입력 PN 저장부(230)에 저장한다. 이후 제어부(200)는 클럭 발생을 위한 제어 신호를 발생한다. 그러면 입력되는 제어 신호에 의해 클럭 발생부(260)는 주파수가 높은 고속의 클럭을 발생한다. 발생된 클럭은 PN 발생부(250)에 입력된다. 클럭을 제공받은 PN 발생부(250)는 입력되는 클럭에 동기되어 고속의 PN 신호를 발생하게 된다. 상기와 같이 고속의 클럭을 발생함으로써 제어부(200)는 PN 발생부(250)로부터 고속의 PN 신호를 입력받을 수 있다. 즉, 연산 능력에 맞게 PN 데이터를 얻을 수 있는 것이다. 상기와 같이 고속으로 입력되는 PN 신호는 상술한 바와 같이 입력 PN 저장부(230)에 저장된 입력 PN 신호의 칩 길이와 동일한 길이로 제어부(200)에 입력된다. 620 단계에서 제어부(200)는 PN 발생부(250)에서 발생된 PN 신호와 입력 PN 저장부(230)에 저장된 신호의 상관에 의한 에너지를 검출한다. 이후의 동작은 상술한 바와 같으며, 631 또는 632 단계에 동기된 PN 발생부(250)는 다음의 PN 패턴을 발생하게 되고 각각의 패턴과 입력 PN 저장부(230)에 저장된 PN 신호와 상관에 의한 에너지 검출 동작을 수행하게 된다. 660 단계에서 모든 패턴에 대한 에너지 검출동작이 완료되었으면 패턴을 한 칩씩 쉬프트하게 되고, 쉬프트도 모두 이루어질 경우에는 670 단계에 의해 새로운 PN 신호를 입력받아 상술한 동작을 반복하게 된다.

상술한 도 3에 따른 제어 흐름을 간략하게 설명하면 다음과 같다.

수신된 PN 신호를 저장하고 클럭 발생부(260)에 의해 PN 발생부에서 출력되는 PN 신호의 패턴에 의해 에너지를 검출하여 동기를 찾는다.

도 4의 구성에 의한 제어 흐름을 설명하면 다음과 같다.

600 단계는 상술한 도3에 따른 동작과 동일하며, 610 단계에서 제어부(200)는 PN 역확산된 PN 신호를 저장한다. 즉, I 및 Q 신호를 PN 역확산부(220)에 의해 배타적 논리합에 따른 역확산된 신호를 소정 칩 길이만큼 입력 PN 저장부(230)에 저장한다. 이때 역환산 시에 사용되는 데이터는 "1" 계수발생부(281)에서 발생되는 연속적인 논리"1"의 값을 가지는 신호이다. 계수발생부(281)에서 발생된 신호는 제어부(200)의 제어 신호에 의해 동작되는 PN 선택부(280)에 의해 선택되어 PN 역확산부(220)로 입력된다. 입력된 신호는 PN 역확산부(220)에 의해 수신된 PN 신호와 배타적 논리합에 따라서 PN 역확산 된다.

이후의 동작은 첫 번째 제어흐름의 설명과 유사하며, 그 동작 설명은 생략한다.

도 4에 따른 실시예를 간략하게 나타내면 하기와 같다.

계수발생부(281)에서 발생된 연속적인 논리 "1"의 값에 의해 역확산된 PN 데이터를 저장하고, 기 저장된 패턴과 에너지 검출동작에 의해 PN 동기를 찾는다.

도 5의 구성에 의한 제어 흐름을 설명하면 다음과 같다.

600 단계는 상술한 도3에 따른 동작과 동일하며, 610 단계에서의 입력 PN 신호의 저장은 도 4에 따른 동작과 유사하다. 610 단계에서 계수발생부(281)에서 발생된 논리 "1" 신호는 제어부(200)의 제어 신호에 의해 동작되는 PN 선택부(280)에 의해 선택되어 PN 역확산부(220)로 입력된다. 입력된 신호는 기저대역 처리부(210)에서 출력되는 PN 신호를 PN 역확산부(220)에 의해 배타적 논리합에 따라서 PN 역확산 시킨다. 역확산된 신호는 소정 칩 길이의 PN 신호가 입력 PN 저장부(230)에 저장된다. 620 단계에서의 제어 동작은 도 3에 따른 동작과 유사하다. 제어부(200)는 클럭 발생을 위한 제어 신호를 발생한다. 입력된 제어 신호에 의해 클럭 발생부(260)는 주파수가 높은 고속의 클럭을 발생한다. 발생된 클럭은 PN 발생부(250)에 입력된다. 클럭을 제공받은 PN 발생부(250)는 입력되는 클럭에 동기되어 고속의 PN 신호를 발생하게 된다. 이때 제어부(200)는 지연부(290)를 통해 PN 발생부(250)에서 발생된 PN 신호를 소정 시간 지연하여 PN 선택부(280)로 출력한다. 출력된 PN 신호는 PN 선택부(280)의 스위칭 동작에 의해 PN 역확산부(220)로 입력된다. 620 단계에서 제어부(200)는 PN 발생부(250)에서 발생된 PN 신호와 입력 PN 저장부(230)에 저장된 신호의 상관에 의한 에너지를 검출한다.

이후의 동작은 상술한 첫 번째 제어흐름의 설명과 유사하며, 도 3에 따른 설명에 명시된 바와 같다. 631 또는 632 단계에 동기된 PN 발생부(250)는 순차적으로 다음의 PN 패턴을 발생하게 되고 각각의 패턴과 입력 PN 저장부(230)에 저장된 PN 신호와 상관에 의한 에너지 검출 동작을 수행하게 된다. 660 단계에서 모든 패턴에 대한 에너지 검출동작이 완료되었으면 패턴을 한 칩씩 쉬프트하게 된다. 쉬프트도 모두 이루어졌음에도 불구하고 에너지가 임계치를 넘는 패턴이 검출되지 않을 시, 670 단계에 의해 새로운 PN 신호를 입력받아 상술한 동작을 반복하게 된다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 만 아니라 이 발명의 특허청구 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같이 본 발명은 수신된 입력 PN 신호를 소정의 칩 길이만큼 저장하고 기 설정된 PN 패턴과 상관에 의한 에너지를 검출하여 PN 동기를 획득함으로써, PN 동기 시에 수신되는 PN 신호의 수신 속도와 무관하게 빠르게 동기를 획득할 수 있고, 소프트웨어적인 처리나 간단한 하드웨어를 구비하여 빠르게 PN 동기를 확득할 수 있으며, 소프트웨어적인 처리에 의해 PN 동기를 획득할 시에는 단말기의 크기를 줄일 수 있는 효과가 있다.

Claims

부호분할다중접속 시스템에서 초기 동기 획득 장치에 있어서,

수신된 무선 신호로부터 아이 및 큐 신호를 출력하기 위한 기저대역 처리부와,

상기 출력신호를 소정 칩 길이만큼 저장하기 위한 입력 피엔 저장부와,

피엔 신호를 상기 소정 칩 길이 단위로 순차적으로 나누어진 다수의 패턴을 저장하기 위한 패턴 저장부와,

상기 입력 피엔 저장부에 저장된 상기 출력신호와 상기 패턴 저장부에 저장된 상기 패턴의 상관에 의해 에너지를 검출하고 상기 검출된 에너지 값에 따라 피엔 동기를 획득하는 제어부로 이루어짐을 특징으로 하는 장치.
제 1 항에 있어서, 상기 소정 칩 길이는 64칩이며, 상기 다수의 패턴은 512 패턴임을 특징으로 하는 장치.
제 1 항에 있어서, 상기 소정의 칩 길이는 64칩 이상임을 특징으로 하는 장치.
부호분할다중접속 시스템에서 초기 동기 획득 장치에 있어서,

수신된 무선 신호로부터 아이 및 큐 신호를 출력하기 위한 기저대역 처리부와,

상기 출력신호를 소정의 입력신호에 의해 피엔 역확산하기 위한 피엔 역확산부와,

상기 기저대역 처리부의 출력 신호를 소정 칩 길이만큼 저장하기 위한 입력 피엔 저장부와,

제 1 제어신호에 의해 클럭을 가변하여 출력하기 위한 클럭 발생부와,

상기 클럭 발생부로부터 입력되는 클럭에 의해 발생 속도를 조절하여 피엔 신호를 출력하는 피엔 발생부와,

상기 제 1 제어신호를 발생하며 상기 입력 피엔 저장부에 저장된 상기 출력신호와, 상기 소정 칩 길이 구간별로 상기 피엔 발생부로부터 출력되는 피엔 신호의 상관에 의해 에너지를 검출하고 상기 검출된 에너지 값에 따라 피엔 동기를 획득하는 제어부로 이루어짐을 특징으로 하는 장치.
부호분할다중접속 시스템에서 초기 동기 획득 장치에 있어서,

수신된 무선 신호로부터 아이 및 큐 신호를 출력하기 위한 기저대역 처리부와,

상기 출력신호를 소정의 입력신호에 의해 피엔 역확산하기 위한 피엔 역확산부와,

상기 피엔 역확산부의 출력 신호를 소정 칩 길이만큼 저장하기 위한 입력 피엔 저장부와,

제 1 제어신호에 의해 피엔 신호를 출력하는 피엔 발생부와,

논리값 "1"을 연속적으로 발생하는 계수 발생부와,

제 2 제어신호에 의해 상기 피엔 발생부로부터 입력되는 피엔 신호 또는 상기 계수 발생부로부터 입력되는 신호를 선택하여 상기 피엔 역확산부의 상기 소정의 입력 신호를 출력하는 피엔 선택부와,

피엔 신호를 상기 소정 칩 길이 단위로 순차적으로 나누어진 다수의 패턴을 저장하기 위한 패턴 저장부와,

상기 제 1 및 제 2 제어신호를 발생하며, 상기 입력 피엔 저장부에 저장된 상기 출력신호와, 상기 패턴 저장부에 저장된 상기 패턴의 상관에 의해 에너지를 검출하고 상기 검출된 에너지 값에 따라 피엔 동기를 획득하는 제어부로 이루어짐을 특징으로 하는 장치.
부호분할다중접속 시스템에서 초기 동기 획득 장치에 있어서,

수신된 무선 신호로부터 아이 및 큐 신호를 출력하기 위한 기저대역 처리부와,

상기 출력신호를 소정의 입력신호에 의해 피엔 역확산하기 위한 피엔 역확산부와,

상기 피엔 역확산부의 출력 신호를 소정 칩 길이만큼 저장하기 위한 입력 피엔 저장부와,

제 1 제어신호에 의해 클럭을 가변하여 출력하기 위한 클럭 발생부와,

상기 클럭 발생부로부터 입력되는 클럭에 의해 발생 속도를 조절하여 피엔 신호를 출력하는 피엔 발생부와,

제 2 제어신호에 의해 상기 피엔 발생부로부터 입력되는 피엔 신호를 소정 시간 지연하거나 그대로 출력하기 위한 지연부와,

논리값 "1"을 연속적으로 발생하는 계수 발생부와,

제 3 제어신호에 의해 상기 지연부로부터 출력되는 신호 또는 상기 계수 발생부로부터 입력되는 신호를 선택하여 상기 피엔 역확산부의 상기 소정의 입력 신호를 출력하는 피엔 선택부와,

상기 제 1 및 제 2, 제 3 제어신호를 발생하며 상기 입력 피엔 저장부에 저장된 상기 출력신호와, 상기 소정 칩 길이 구간별로 상기 피엔 발생부로부터 출력되는 피엔 신호의 상관에 의해 에너지를 검출하고 상기 검출된 에너지 값에 따라 피엔 동기를 획득하는 제어부로 이루어짐을 특징으로 하는 장치.
메모리를 구비한 부호분할 다중접속 시스템에서 초기동기 획득 방법에 있어서,

수신된 피엔 신호를 소정 칩 길이만큼 저장하는 과정과,

피엔 신호를 상기 소정 칩 길이 단위로 순차적으로 나누어 기 저장된 다수의 패턴과 상기 수신된 소정 칩 길이만큼의 피엔 신호에 의해 상관에 따른 에너지를 검출하는 과정과,

상기 검출한 에너지가 임계치를 초과할 시에 피엔 동기 시간을 계산하는 과정으로 이루어짐을 특징으로 하는 방법.
제 7 항에 있어서, 상기 수신된 피엔 신호는,

논리 "1"의 값에 의해 피엔 역확산된 신호임을 특징으로 하는 방법.
제 7 항에 있어서, 상기 수신된 피엔 신호는,

무선 수신 신호를 기저대역 처리하여 출력된 아이 및 큐 신호를 합산한 신호임을 특징으로 하는 방법.
제 7 항에 있어서, 상기 피엔 동기 시간의 계산은,

상기 상관에 따른 에너지 검출에 소요된 시간과 상기 검출한 에너지가 임계치를 초과할 시의 패턴 순번에 의해 계산됨을 특징으로 하는 방법.
제 7 항에 있어서, 상기 상관에 따른 에너지를 검출하는 과정은,

상기 다수의 패턴 중 첫 번째 패턴과 상기 수신된 소정 칩 길이만큼의 피엔 신호에 의해 순차적으로 상관에 의한 에너지를 검출하는 제 1 과정과,

상기 검출한 에너지가 임계치를 초과할 시에 상기 피엔 동기 시간을 계산하는 과정으로 진행하는 제 2 과정과,

상기 검출한 에너지가 임계치를 초과하지 않을 시 다음 패턴과 상기 수신된 소정 칩 길이만큼의 피엔 신호에 의해 순차적으로 상관에 의한 에너지를 검출하고 상기 제 2 과정으로 돌아가는 제 3 과정으로 이루어짐을 특징으로 하는 방법.
제 11 항에 있어서, 상기 패턴과 상기 수신된 소정 칩 길이만큼의 피엔 신호에 의한 에너지 검출 결과 임계치를 초과하는 패턴이 없을 경우,

상기 패턴을 한 칩만큼 쉬프트 시키고 상기 제 1 과정으로 돌아가는 과정을 더 구비함을 특징으로 하는 방법.
제 12 항에 있어서, 상기 쉬프트의 횟수가 상기 소정의 칩 길이 이상일 경우,

상기 수신된 피엔 신호를 소정 칩 길이만큼 저장하는 과정으로 돌아가는 과정을 더 구비함을 특징으로 하는 방법.
제 7 항에 있어서, 상기 소정 칩 길이는 64칩이며, 상기 다수의 패턴은 512 패턴임을 특징으로 하는 장치.
제 7 항에 있어서, 상기 소정의 칩 길이는 64칩 이상임을 특징으로 하는 장치.
수신된 무선 신호로부터 아이 및 큐 신호를 출력하기 위한 기저대역 처리부와, 상기 기저대역 처리부의 출력 신호를 소정 칩 길이만큼 저장하기 위한 입력 피엔 저장부와, 제 1 제어신호에 의해 클럭을 가변하여 출력하기 위한 클럭 발생부와, 상기 클럭 발생부로부터 입력되는 클럭에 의해 발생 속도를 조절하여 피엔 신호를 출력하는 피엔 발생부를 구비한 부호분할 다중접속 시스템에서 초기 동기 획득 방법에 있어서,

수신된 I 및 Q 신호를 합산하여 소정 칩 길이만큼 입력 피엔 신호를 저장하는 과정과,

고속의 클럭을 발생하는 과정과,

상기 발생된 클럭에 동기되어 고속의 피엔 신호를 상기 소정 칩 길이만큼 순차적으로 다수의 패턴을 발생하는 과정과,

상기 저장된 소정 칩 길이의 피엔 신호와 상기 발생된 패턴을 상관에 의해 에너지를 검출하는 과정과,

상기 검출된 에너지가 임계치가 넘을 시에 상기 에너지 검출 시에 소요된 시간과 상기 임계치가 넘는 상기 패턴의 순번에 의해 동기 시간을 검출하는 과정으로 이루어짐을 특징으로 하는 방법.
수신된 무선 신호로부터 아이 및 큐 신호를 출력하기 위한 기저대역 처리부와, 상기 출력신호를 소정의 입력신호에 의해 피엔 역확산하기 위한 피엔 역확산부와, 상기 피엔 역확산부의 출력 신호를 소정 칩 길이만큼 저장하기 위한 입력 피엔 저장부와, 제 1 제어신호에 의해 피엔 신호를 출력하는 피엔 발생부와, 논리값 "1"을 연속적으로 발생하는 계수 발생부와, 제 2 제어신호에 의해 상기 피엔 발생부로부터 입력되는 피엔 신호 또는 상기 계수 발생부로부터 입력되는 신호를 선택하여 상기 피엔 역확산부의 상기 소정의 입력 신호를 출력하는 피엔 선택부와, 피엔 신호를 상기 소정 칩 길이 단위로 순차적으로 나누어진 다수의 패턴을 저장하기 위한 패턴 저장부를 구비한 부호분할 다중접속 시스템에서 초기 동기 획득 방법에 있어서,

논리 "1"의 값을 가지는 연속적인 신호를 발생하는 과정과,

상기 발생된 연속적인 신호에 의해 수신된 신호를 피엔 역확산 하는 과정과,

상기 역확산된 피엔 신호를 소정 칩 길이만큼 저장하는 과정과,

상기 저장된 소정 칩 길이의 피엔 신호와 기 설정된 다수의 패턴과 상관에 의해 에너지를 검출하는 과정과,

상기 검출된 에너지가 임계치가 넘을 시에 상기 에너지 검출 시에 소요된 시간과 상기 임계치가 넘는 상기 패턴의 순번에 의해 동기 시간을 검출하는 과정으로 이루어짐을 특징으로 하는 방법.
부호분할다중접속 시스템에서 초기 동기 획득 장치에 있어서,

수신된 무선 신호로부터 아이 및 큐 신호를 출력하기 위한 기저대역 처리부와, 상기 출력신호를 소정의 입력신호에 의해 피엔 역확산하기 위한 피엔 역확산부와, 상기 피엔 역확산부의 출력 신호를 소정 칩 길이만큼 저장하기 위한 입력 피엔 저장부와, 제 1 제어신호에 의해 클럭을 가변하여 출력하기 위한 클럭 발생부와, 상기 클럭 발생부로부터 입력되는 클럭에 의해 발생 속도를 조절하여 피엔 신호를 출력하는 피엔 발생부와, 제 2 제어신호에 의해 상기 피엔 발생부로부터 입력되는 피엔 신호를 소정 시간 지연하거나 그대로 출력하기 위한 지연부와, 논리값 "1"을 연속적으로 발생하는 계수 발생부와, 제 3 제어신호에 의해 상기 지연부로부터 출력되는 신호 또는 상기 계수 발생부로부터 입력되는 신호를 선택하여 상기 피엔 역확산부의 상기 소정의 입력 신호를 출력하는 피엔 선택부를 구비한 부호분할 다중접속 시스템에서 초기 동기 획득 방법에 있어서,

논리 "1"의 값을 가지는 연속적인 신호를 발생하는 과정과,

상기 발생된 연속적인 신호에 의해 수신된 신호를 피엔 역확산 하는 과정과,

상기 역확산된 피엔 신호를 소정 칩 길이만큼 저장하는 과정과,

고속의 클럭을 발생하는 과정과,

상기 발생된 클럭에 동기되어 고속의 피엔 신호를 상기 소정 칩 길이만큼 순차적으로 다수의 패턴을 발생하는 과정과,

상기 저장된 소정 칩 길이의 피엔 신호와 상기 발생된 패턴과의 상관에 의해 에너지를 검출하는 과정과,

상기 검출된 에너지가 임계치가 넘을 시에 상기 에너지 검출 시에 소요된 시간과 상기 임계치가 넘는 상기 패턴의 순번에 의해 동기 시간을 검출하는 과정으로 이루어짐을 특징으로 하는 방법.