KR100390966B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100390966B1
KR100390966B1 KR10-2001-0044445A KR20010044445A KR100390966B1 KR 100390966 B1 KR100390966 B1 KR 100390966B1 KR 20010044445 A KR20010044445 A KR 20010044445A KR 100390966 B1 KR100390966 B1 KR 100390966B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
predetermined direction
relay terminal
circuit board
printed circuit
Prior art date
Application number
KR10-2001-0044445A
Other languages
English (en)
Other versions
KR20020009482A (ko
Inventor
키무라나오토
Original Assignee
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 코포레이션 filed Critical 엔이씨 일렉트로닉스 코포레이션
Publication of KR20020009482A publication Critical patent/KR20020009482A/ko
Application granted granted Critical
Publication of KR100390966B1 publication Critical patent/KR100390966B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

제 1의 반도체 칩이 인쇄 회로 보드 상에 장착되고 제 2의 반도체 칩이 상기 제 1의 반도체 칩 상에 장착된다. 제 2의 반도체 칩은 상기 제 1의 반도체 칩의 중앙으로부터 소정의 방향으로 이동되어 위치된다. 이것에 의해, 제 2의 반도체 칩이 이동되어 위치된 방향의 제 1의 반도체 칩의 측면 상에 릴레이 단자가 필요없게 된다. 이것은 릴레이 단자에 의해 점유될 영역만큼 제 1의 반도체 칩의 크기를 감소시키게 되어, 반도체 장치의 크기를 감소시키게 된다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
발명의 분야
발명의 배경
본 발명은 반도체 장치에 관한 것으로, 특히 서로의 상부에 적층된 다수의 반도체 칩을 구비하는 적층형 반도체 장치에 관한 것이다.
관련 기술의 설명
최근, 휴대형 전화기와 같은 제품의 하우징 크기에서의 현재의 추세인 소형화를 유지하는데 반도체 장치의 소형화가 요구되고 있다. 이러한 소형의 하우징에 맞추기 위해 반도체 칩과 동일한 크기의 패키지가 개발되었다. 이러한 종류의 반도체 장치는 CSP(Chip Size Package)로 칭해진다. 한편, 기억 용량과 다수의 전자 회로 기능을 제공하기 위해 다수의 반도체칩이 서로의 상부에 적층된 적층형 패키지 구조를 갖는 반도체 장치가 제안되었다.
도 1은 종래 기술의 반도체 장치의 일 예를 도시하는 단면도이고, 도 2는 종래 기술의 반도체 장치에서 사용하기 위한 제 1의 반도체 칩을 도시하는 평면도이다. 예를 들면, 도 1에 도시된 바와 같이, 크기가 감소되고 다수의 기능을 갖는 이러한 반도체 장치는 제 2의 반도체 칩(21)과 제 1의 반도체 칩(22)으로 구성된다. 반도체 칩(21)은 그 상부면의 대향측을 따라 나란히 정렬된 다수의 전극 패드(24)를 구비한다. 반도체 칩(22)은 대향측을 따라 나란히 정렬된 다수의 전극 패드(27)와 릴레이 단자(25)를 구비한다. 제 2의 반도체 칩(21)은 제 1의 반도체 칩(22)의 상부에 장착되도록 설계되어 접착제로 고정된다.
또한, 상부에 제 2의 반도체 칩(21)이 장착되는 제 1의 반도체 칩(22)은 절연 인쇄 회로 보드(23) 상에 장착되어 접착제로 고정된다. 이러한 구조는 도전성패드(26)와 전극 패드(24)를 전기적으로 연결하는데 긴 배선, 또는 길고 얇은 금속 배선을 필요로 한다. 배선의 길이가 증가함에 따라 반도체 칩 또는 다른 배선과의 접촉에서 문제점이 나타나게 된다.
이러한 관점에서, 제 1의 반도체 칩(22)의 상부에 통상의 전극 패턴(27)에 부가하여 릴레이 단자(25)가 제공된다. 배선(29)은 도전성 패드(26)와 릴레이 단자(25) 사이를 접속하고, 배선(28)은 릴레이 단자(25)와 전극 패드(24)를 접속한다. 이러한 방식으로 도전성 패드(26)와 전극 패드(24)가 접속된다.
또한, 외부 배선 단자(31)는 절연 인쇄 회로 보드(23)의 배선층(30)에 접속되고 절연 인쇄 회로 보드(23)의 하부면을 통해 돌출한다. 외부 배선 단자(31)는 하우징 내에서 인쇄 회로 보드(23)의 도전성 전극 패드(26)에 접속된다. 배선층(30)과 도전성 패드(26)는 비어홀(33)을 통해 서로 접속된다. 또한, 배선(28)과 제 1 및 제 2의 반도체 칩(22 및 21)을 포함하는 몰드의 공간은 수지로 채워져서 수지체(32)를 형성하게 된다. 이것은 외부로부터 습기가 들어가는 것을 방지하고 외부의 기계적 힘으로부터 보호하기 위해 수행된다. 상기 상술된 바와 같이, 종래 기술의 반도체 장치는 제 1의 반도체 칩(22)보다 약간 크기가 더 큰 절연 인쇄 회로 보드(23)와 동일한 크기인 것을 특징으로 한다. 이러한 방식으로 반도체 장치의 크기가 감소된다.
그러나, 상기 언급된 반도체 장치는 제 1의 반도체 칩(22)의 대향측 상에 기다란 릴레이 단자(25)를 구비하기 때문에, 제 1의 반도체 칩(22)은 그 크기가 감소될 수 없다. 즉, 제 1의 반도체 칩(22)의 크기를 감소할 수 없기 때문에 절연 인쇄회로 보드(23)의 크기를 감소하는 것은 불가능하다. 결과적으로, 반도체 장치의 크기를 더 줄이는 것이 문제가 된다.
또한, 제 1의 반도체 칩(22)을 기억 소자라고 가정하자. 이러한 경우 용량과 크기에서 필요한 것보다 더 큰 반도체 칩이 릴레이 단자(25)를 제공하기 위해 사용될 것이다. 결과적으로, 반도체 장치가 비싸지게 된다는 다른 문제점이 존재하게 된다.
따라서, 본 발명의 목적은 크기와 비용이 감소된 반도체 장치를 제공하는 것이다.
본 발명에 따른 반도체 장치는 그 상부면에 전기적으로 도전성인 다수의 패드를 구비하는 인쇄 회로 보드를 포함한다. 상기 인쇄 회로 보드 상에 제 1의 반도체 칩이 장착된다. 상기 제 1의 반도체 칩의 중앙으로부터 소정의 방향으로 이동되어 위치되도록 상기 제 1의 반도체 칩 상에 제 2의 반도체 칩이 장착된다. 상기 제 2의 반도체 칩은 상기 소정의 방향에서 상기 제 1의 반도체 칩보다 더 작은 길이를 갖는다. 상기 소정의 방향에서 상기 제 2의 반도체 칩에 의해 피복되지 않는 상기 제 1의 반도체 칩의 제 1의 영역은 상기 소정의 방향과 반대 방향에서 상기 제 2의 반도체 칩에 의해 피복되지 않는 상기 제 1의 반도체 칩의 제 2의 영역보다 더 작다. 제 1의 전극 패드는 상기 제 1의 영역과 상기 제 2의 영역 상의 상기 제 1의 반도체 칩의 양 측면을 따라 정렬되는데, 상기 제 1의 반도체 칩의 상기 양 측면은 상기 소정의 방향에서 서로 분리된다. 제 2의 전극 패드는 상기 제 2의 반도체 칩의 양 측면을 따라 정렬되는데, 상기 제 2의 반도체 칩의 상기 양 측면은 상기 소정의 방향에서 서로 분리된다. 다수의 릴레이 단자는 상기 제 1의 반도체 칩의 상기 제 2의 영역 상의 측면을 따라 정렬된다. 제 1의 금속 배선은 상기 제 1의 전극 패드와 상기 전기적으로 도전성인 패드를 접속하고 제 2의 금속 배선은 상기 소정의 방향으로 상기 제 2의 반도체 칩의 측면을 따라 정렬된 상기 제 2의 전극 패드와 상기 전기적으로 도전성인 패드를 접속한다. 제 3의 금속 배선은 상기 전기적으로 도전성인 패드와 상기 릴레이 단자를 접속하고 제 4의 금속 배선은 상기 소정의 방향과 반대인 방향으로 상기 제 2의 반도체 칩의 측면을 따라 정렬된 상기 제 2의 전극 패드와 상기 릴레이 단자를 접속한다. 외부 단자는 상기 인쇄 회로 보드의 하부면으로부터 돌출하고 상기 전기적으로 도전성인 패드에 접속된다. 상기 전기적으로 도전성인 패드는 상기 제 1의 전극 패드와 상기 제 2의 전극 패드에 대응하여 정렬된다.
또한, 상기 릴레이 단자와 상기 제 1의 전극은 나란히 형성되는 것이 바람직하다. 상기 릴레이 단자는 길이가 늘어난 직사각형의 형태로 형성되는 것이 바람직하다.
한편, 상기 제 1, 제 2, 제 3 및 제 4의 얇은 금속 배선은 금(Au)으로 형성되는 것이 바람직하다. 또한, 상기 외부 금속 단자는 구형으로 형성된 솔더재(solder material)로 이루어지는 것이 바람직하다.
상기 상술된 바와 같이, 본 발명은 다음과 같은 효과를 나타낸다. 제 2의 반도체 칩은 제 1의 반도체 칩 상에 장착되고 제 1의 반도체 칩의 중앙으로부터 소정의 방향으로 이동되어 위치된다. 결과적으로, 제 2의 반도체 칩이 이동되어 위치되는 방향인 제 1의 반도체 칩의 측면 상에 릴레이 단자를 필요로 하지 않는다. 이에 의해, 릴레이 단자에 의해 차지될 영역만큼 제 1의 반도체 칩의 크기가 감소하게 되어, 반도체 장치의 크기를 감소시킬 수 있게 된다.
본 발명은 제 1의 반도체 칩으로서 필요 이상으로 큰 기억 용량을 갖는 반도체 칩이 사용되는 것을 방지한다. 결과적으로, 적절한 용량을 갖는 저가의 반도체 칩이 사용될 수 있다. 따라서, 본 발명은 저비용으로 반도체 장치를 제공하게 된다.
도 1은 종래 기술의 반도체 장치의 일 예를 도시하는 단면도.
도 2는 종래 기술의 반도체 장치의 제 1의 반도체 칩을 도시하는 평면도.
도 3a는 본 발명의 실시예에 따른 반도체 장치를 도시하는 평면도.
도 3b는 본 발명의 실시예에 따른 반도체 장치를 도시하는 단면도.
도 3c는 본 발명의 실시예에 따른 제 1의 반도체 칩을 도시하는 평면도.
♠도면의 주요 부분에 대한 부호의 설명♠
1 : 제 2의 반도체 칩 2 : 제 1의 반도체 칩
3 : 절연 인쇄 회로 보드 4, 5 : 전극 패드
6, 7, 8, 9 : 배선 10 : 릴레이 단자
12 : 도전성 패드 13 : 배선층
14 : 외부 배선 단자 16 : 비어홀
본 발명의 실시예에 따른 반도체 장치가 첨부된 도면을 참조하여 하기에 상세히 설명될 것이다.
도 3a는 본 발명의 실시예에 따른 반도체 장치를 도시하는 평면도이고, 도 3b는 본 발명의 실시예에 따른 반도체 장치를 도시하는 단면도이며, 도 3c는 본 발명의 실시예에 따른 제 1의 반도체 칩을 도시하는 평면도이다. 도 3a 및 도 3b에 도시된 바와 같이, 이 반도체 장치는 전기적으로 도전성인 다수의 패드(12)를 구비하는 절연 인쇄 회로 보드(3) 상에 장착된 제 1의 반도체 칩(2)을 포함한다. 또한, 제 2의 반도체 칩(1)은 접착제를 통해 제 1의 반도체 칩(2)의 상부면에 장착되고 제 1의 반도체 칩(2)의 중앙으로부터 소정의 방향으로 이동되어 위치된다. 제 2의 반도체 칩(1)의 상부면 상에는, 다수의 전극 패드(4)가 소정의 방향으로 서로 떨어진 양 측면을 따라 일렬로 나란히 정렬된다. 전극 패드(5)는 제 1의 반도체 칩(2)의 상부면의 상기 소정의 방향에서 서로 분리된 양 측면을 따라 일렬로 정렬된다. 또한, 상기 소정의 방향과 반대 방향의 측면 상의 전극 패드(4)와 동일한 수의 릴레이 단자(10)가 제 1의 반도체 칩(2)의 더 넓은 면 상에서 전극 패드(5) 사이에 끼워진다. 절연 인쇄 회로 보드(3)의 양 에지에는, 전극 패드(4 및 5) 및 릴레이 단자(10)와 동수의 도전성 패드(12)가 배열된다. 얇은 금속 배선(8)은 제 2의 반도체 칩(1)의 전극 패드(4)와 절연 인쇄 회로 보드(3)의 도전성 패드(12)를 접속한다. 배선(9)은 제 1의 반도체 칩(2)의 전극 패드(5)와 절연 인쇄 회로 보드(3)의 도전성 패드(12)를 접속한다. 또한, 도전성 패드(12)는 절연 인쇄 회로 보드(3)의 하부면에 형성된 배선층(13)에 비어홀(16)을 통해 접속된다. 배선층(13)은 외부 배선 단자(14)와 접속되고, 외부 배선 단자(14)는 절연 인쇄 회로 보드(3)의 하부면을 통해 돌출한다.
또한, 배선(7)은 도전성 패드(12)와 릴레이 단자(10)를 접속하고, 배선(6)은 릴레이 단자(10)와 전극 패드(4)를 접속한다. 이러한 방식으로 전극 패드(4)와 도전성 패드(12)가 접속된다.
한편, 제 2의 반도체 칩(1)이 이동되어 위치되는 방향쪽의 배선은 배선(8, 9) 및 반도체 칩을 건드리지 않고 형성될 수 있다. 이것은 도전성 패드(12)가 전극 패드(4 및 5)에 아주 가깝기 때문이다. 배선(8)은 도전성 패드(12)와 전극 패드(4)를 접속한다. 배선(9)은 도전성 패드(12)와 전극 패드(5)를 접속한다. 따라서, 이 구조에 의하면, 전극 패드(4)와 도전성 패드(12) 사이의 직접적인 접속을 위한 릴레이 단자가 필요 없게 된다. 또한, 하기에 상술될 이유로 인해 제 1의 반도체칩(2)의 크기를 감소시킬 수도 있다.
또한, 릴레이 단자(10)는 길이가 늘어난 직사각형 형태로 형성되는 것이 바람직하다. 이것은 제 1의 반도체 칩(2)과 전극 패드(5)가 동시에 형성되기 때문이다. 이것은 전극 패드(5)와 릴레이 단자(10)를 형성하기 위한 노광 장치에서 사용되는 레티클 패턴의 형태를 단순화시킬 것이다. 또한, 릴레이 단자(10)는 제 1의 반도체 칩(2)의 에지를 따라 전극 패드(5)의 단부와 정렬되고 나머지 단부는 제 2의 반도체 칩(1)과 가깝게 배치되는 것이 바람직하다. 또한, 릴레이 단자(10)의 나머지 단부는 릴레이 단자(10)의 나머지 단부와 전극 패드(4) 사이의 간격이 도전성 패드(12)와 전극 패드(5) 사이의 간격과 동일하게 되도록 연장되는 것이 바람직하다.
절연 인쇄 회로 보드(3)는 상부에 배선이 인쇄되는 세라믹 또는 유리 에폭시로 형성될 수도 있다. 본 실시예에 있어서, 유리 에폭시로 형성된 저가의 인쇄 회로 보드가 활용된다. 또한, 에폭시 수지 접착제는 제 1 및 제 2의 반도체 칩(2 및 1)을 서로 부착하기 위해 사용된다. 또한, 저전압 신호가 사용되기 때문에, 저저항의 얇은 금속 배선 또는 배선(6, 7, 8 및 9)으로서 Au를 사용하는 것이 바람직하다.
또한, 배선(6, 7, 8, 및 9)을 덮어싸기 위한 수지체(resin body; 15)는 그 하부가 절연 인쇄 회로 보드(3)와 동일한 형태로 형성되는 것이 바람직하다. 수지체(15)의 상부는 둥근 모서리부를 갖는 사다리꼴 형태이다. 또한, 외부 배선 단자(14)를 절연 인쇄 회로 보드(3)에 부착하기 위해 낮은 범프가 사용되어선 안된다. 구형으로 미리 형성된 높은 솔더볼을 준비하고, 솔더볼 장착 지그를 사용하여 절연 인쇄 회로 보드(3)에 부착하는 것이 바람직하다.
상기 상술된 바와 같이, 도 2에 의하면, 종래 기술에서는 제 1의 반도체 칩(22)의 릴레이 단자(25)가 필요하였다. 그러나, 도 3c에 의하면, 제 2의 반도체 칩(1)이 제 1의 반도체 칩(2)의 어느 한 측을 향해 이동되어 위치되기 때문에 릴레이 단자(25)가 필요 없게 된다. 따라서, 길이가 늘어난 직사각형 형태의 릴레이 단자에 의해 점유될 영역(20)의 크기만큼 제 1의 반도체 칩(2)의 크기가 감소될 수 있다.

Claims (5)

  1. 반도체 장치에 있어서,
    상부면에 전기적으로 도전성인 다수의 패드를 구비하는 인쇄 회로 보드와;
    상기 인쇄 회로 보드 상에 장착된 제 1의 반도체 칩과;
    상기 제 1의 반도체 칩의 중앙으로부터 소정의 방향으로 이동되어 위치되도록 상기 제 1의 반도체 칩 상에 장착되고, 상기 소정의 방향에서 상기 제 1의 반도체 칩보다 더 작은 길이를 갖는 제 2의 반도체 칩으로서, 상기 소정의 방향에서 상기 제 2의 반도체 칩에 의해 피복되지 않는 상기 제 1의 반도체 칩의 제 1의 영역은 상기 소정의 방향과 반대 방향에서 상기 제 2의 반도체 칩에 의해 피복되지 않는 상기 제 1의 반도체 칩의 제 2의 영역보다 더 작게 되는, 상기 제 2의 반도체 칩과;
    상기 제 1의 영역 및 상기 제 2의 영역 상에서 상기 소정의 방향으로 서로 떨어진 상기 제 1의 반도체 칩의 양 측면을 따라 정렬된 제 1의 전극 패드와;
    상기 소정의 방향에서 서로 떨어진 상기 제 2의 반도체 칩의 양 측면을 따라 정렬된 제 2의 전극 패드와;
    상기 제 1의 반도체 칩의 상기 제 2의 영역 상의 한 측면을 따라 정렬된 다수의 릴레이 단자와;
    상기 제 1의 전극 패드와 상기 전기적으로 도전성인 패드를 접속하는 제 1의 금속 배선과;
    상기 소정의 방향으로 상기 제 2의 반도체 칩의 한 측면을 따라 정렬된 상기 제 2의 전극 패드와 상기 전기적으로 도전성인 패드를 접속하는 제 2의 금속 배선과;
    상기 전기적으로 도전성인 패드와 상기 릴레이 단자를 접속하는 제 3의 금속 배선과;
    상기 소정의 방향과 반대인 방향으로 상기 제 2의 반도체 칩의 한 측면을 따라 정렬된 상기 제 2의 전극 패드와 상기 릴레이 단자를 접속하는 제 4의 금속 배선; 및
    상기 인쇄 회로 보드의 하부면으로부터 돌출하며 상기 전기적으로 도전성인 패드에 접속된 외부 단자를 포함하고,
    상기 전기적으로 도전성인 패드는 상기 제 1의 전극 패드와 상기 제 2의 전극 패드에 대응하여 정렬되는 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 릴레이 단자와 상기 제 1의 전극 패드는 나란히 형성되는 것을 특징으로 하는 반도체 장치.
  3. 제 2항에 있어서,
    상기 릴레이 단자는 길이가 늘어난 직사각형 형상으로 형성되는 것을 특징으로 하는 반도체 장치.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 제 1의 금속 배선, 상기 제 2의 금속 배선, 상기 제 3의 금속 배선, 및 상기 제 4의 금속 배선은 금(Au) 배선인 것을 특징으로 하는 반도체 장치.
  5. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 외부 단자는 구형상으로 형성된 솔더재(solder material)인 것을 특징으로 하는 반도체 장치.
KR10-2001-0044445A 2000-07-25 2001-07-24 반도체 장치 KR100390966B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00224437 2000-07-25
JP2000224437A JP2002043503A (ja) 2000-07-25 2000-07-25 半導体装置

Publications (2)

Publication Number Publication Date
KR20020009482A KR20020009482A (ko) 2002-02-01
KR100390966B1 true KR100390966B1 (ko) 2003-07-16

Family

ID=18718402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0044445A KR100390966B1 (ko) 2000-07-25 2001-07-24 반도체 장치

Country Status (4)

Country Link
US (1) US6476500B2 (ko)
JP (1) JP2002043503A (ko)
KR (1) KR100390966B1 (ko)
TW (1) TW503556B (ko)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
WO2001009793A1 (en) * 1999-07-29 2001-02-08 Privacash.Com, Inc. Method and system for transacting an anoymous purchase over the internet
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6639308B1 (en) 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
JP4780844B2 (ja) * 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6476506B1 (en) * 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor
AU2002365257A1 (en) * 2001-10-26 2003-07-24 Zeosoft Corporation Development, management of distributed clients and servers
CN100350607C (zh) * 2001-12-07 2007-11-21 富士通株式会社 半导体器件及其制造方法
US6979904B2 (en) * 2002-04-19 2005-12-27 Micron Technology, Inc. Integrated circuit package having reduced interconnects
US8554614B2 (en) * 2002-06-10 2013-10-08 First Data Corporation Methods and systems for bulk activation of multiple, disparate stored value accounts
JP2004071947A (ja) 2002-08-08 2004-03-04 Renesas Technology Corp 半導体装置
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7098528B2 (en) * 2003-12-22 2006-08-29 Lsi Logic Corporation Embedded redistribution interposer for footprint compatible chip package conversion
US7508261B2 (en) * 2005-01-19 2009-03-24 Micro-Mobio, Inc. Systems of miniaturized compatible radio frequency wireless devices
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
KR100688581B1 (ko) * 2005-12-19 2007-03-02 삼성전자주식회사 반도체 칩 카드 및 그 제조방법
US7485953B2 (en) * 2006-04-05 2009-02-03 United Microelectronics Corp. Chip package structure
JP4942020B2 (ja) * 2006-05-12 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP4980709B2 (ja) * 2006-12-25 2012-07-18 ローム株式会社 半導体装置
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US20090032972A1 (en) * 2007-03-30 2009-02-05 Kabushiki Kaisha Toshiba Semiconductor device
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
KR101185886B1 (ko) * 2007-07-23 2012-09-25 삼성전자주식회사 유니버설 배선 라인들을 포함하는 반도체 칩, 반도체패키지, 카드 및 시스템
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7884473B2 (en) * 2007-09-05 2011-02-08 Taiwan Semiconductor Manufacturing Co., Inc. Method and structure for increased wire bond density in packages for semiconductor chips
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
JP2009182104A (ja) * 2008-01-30 2009-08-13 Toshiba Corp 半導体パッケージ
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US20090302483A1 (en) * 2008-06-04 2009-12-10 Himax Technologies Limited Stacked die package
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US20110084374A1 (en) * 2009-10-08 2011-04-14 Jen-Chung Chen Semiconductor package with sectioned bonding wire scheme
JP2011228603A (ja) * 2010-04-23 2011-11-10 Elpida Memory Inc 半導体装置の製造方法および半導体装置
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
JP5759750B2 (ja) * 2011-02-28 2015-08-05 株式会社メガチップス 半導体装置および半導体集積回路の設計方法
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
JP5947165B2 (ja) * 2012-09-05 2016-07-06 ルネサスエレクトロニクス株式会社 電子装置
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US10490528B2 (en) * 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428856A (en) * 1987-07-23 1989-01-31 Mitsubishi Electric Corp Multilayered integrated circuit
JPH06224369A (ja) * 1993-01-26 1994-08-12 Nippon Steel Corp 半導体装置
US6014586A (en) * 1995-11-20 2000-01-11 Pacesetter, Inc. Vertically integrated semiconductor package for an implantable medical device
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US6208018B1 (en) * 1997-05-29 2001-03-27 Micron Technology, Inc. Piggyback multiple dice assembly
CA2218307C (en) * 1997-10-10 2006-01-03 Gennum Corporation Three dimensional packaging configuration for multi-chip module assembly
JP3765952B2 (ja) * 1999-10-19 2006-04-12 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
KR20020009482A (ko) 2002-02-01
US20020011654A1 (en) 2002-01-31
US6476500B2 (en) 2002-11-05
TW503556B (en) 2002-09-21
JP2002043503A (ja) 2002-02-08

Similar Documents

Publication Publication Date Title
KR100390966B1 (ko) 반도체 장치
US7547963B2 (en) Semiconductor device and its wiring method
US6441474B2 (en) Semiconductor device and liquid crystal module adopting the same
US8525329B2 (en) Component stacking for integrated circuit electronic package
JP2008204462A (ja) 半導体パッケージ、半導体パッケージを備える集積回路カード及びその製造方法
KR100262723B1 (ko) 반도체패키지및이것을사용한반도체모듈
US20030042591A1 (en) Electronic component with at least two stacked semiconductor chips, and fabrication method
JPH0582582A (ja) 半導体装置
JP2007311649A (ja) シリコンインターポーザ基板を用いた高周波回路モジュール装置
KR100546359B1 (ko) 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP3825196B2 (ja) 電子回路装置
KR20010067308A (ko) 적층 다이를 갖는 집적 회로 패키지
KR19990050132A (ko) 칩 크기 패키지
JP2734684B2 (ja) 半導体素子パッケージ
KR200278535Y1 (ko) 칩 크기 패키지
KR100411810B1 (ko) 플립기술을이용한크기형반도체패키지
KR0185515B1 (ko) 칩사이즈의볼그리드어레이
KR101006529B1 (ko) 볼 랜드 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지
KR100370851B1 (ko) 반도체패키지
JPH0670243U (ja) 回路基板装置
KR19980021170A (ko) 개구부가 형성된 인쇄회로기판 및 그를 이용한 칩 스케일 패키지
KR20000007517A (ko) 플립칩 타입의 반도체 패키지
KR19990061323A (ko) 반도체 패키지
JP2006245278A (ja) 半導体装置及び半導体モジュール

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060626

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee