KR20000007517A - 플립칩 타입의 반도체 패키지 - Google Patents

플립칩 타입의 반도체 패키지 Download PDF

Info

Publication number
KR20000007517A
KR20000007517A KR1019980026889A KR19980026889A KR20000007517A KR 20000007517 A KR20000007517 A KR 20000007517A KR 1019980026889 A KR1019980026889 A KR 1019980026889A KR 19980026889 A KR19980026889 A KR 19980026889A KR 20000007517 A KR20000007517 A KR 20000007517A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
circuit board
support
printed circuit
pads
Prior art date
Application number
KR1019980026889A
Other languages
English (en)
Inventor
김동현
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980026889A priority Critical patent/KR20000007517A/ko
Publication of KR20000007517A publication Critical patent/KR20000007517A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Abstract

반도체 칩이 실장되는 인쇄회로기판의 상부에 반도체 칩보다 크기가 작고 범프의 두께와 높이가 같은 지지대를 형성함으로써, 반도체 칩과 인쇄회로기판 사이에 충진시키는 언더필액의 사용을 줄일 수 있어 제조비용을 절감시킬 수 있다.
또한, 언더필 액이 충진되는 영역이 적기 때문에 단시간 내에 언더필 액이 충진되어 언더필층에 보이드가 발생되는 것을 방지하여 제품의 신뢰성을 향상시킬 수 있다.

Description

플립칩 타입의 반도체 패키지
본 발명은 플립칩 타입의 반도체 패키지에 관한 것으로, 더욱 상세하게는 반도체 칩이 실장되는 인쇄회로기판의 상부면에 반도체 칩보다 크기가 작고 범프의 두께와 높이가 동일한 지지대를 형성한 플립칩 타입의 반도체 패키지에 관한 것이다.
최근들어 전자기기의 박형화·소형화 추세에 따라 반도체 소자를 탑재하는 패키징(packaging) 기술도 고속, 고기능, 고밀도 실장이 요구되며, 이러한 요구에 부응하여 칩 스케일 패키지 형태의 플립칩 실장 기술이 등장하게 되었다.
플립칩 실장 기술은 반도체 칩을 패키징하지 않고 그대로 인쇄회로기판에 실장하는 기술로, 반도체 칩의 상부에 형성되어 있는 패드들 위에 범프(bump)를 형성하고 범프와 인쇄회로기판에 인쇄된 접속패드를 솔더링 방식으로 접속시키는 것이다. 이와 같은 방법으로 인쇄회로기판에 반도체 칩을 실장되면 반도체 칩의 패드에 부착된 범프의 높이로 인해 반도체 칩과 인쇄회로기판 사이에 갭(gap)이 발생되어 반도체 칩의 지지력이 약화된다. 따라서, 반도체 칩을 안정적으로 지지하기 위해 반도체 칩과 인쇄회로기판 사이에 발생된 갭에 액상물질의 언더필 액을 주입하고 경화시켜 갭에 반도체 칩을 지지하는 언더필층을 형성한다.
이러한 플립칩 실장 방식은 반도체 칩과 접속패드간의 접속거리가 짧아 전기적 특성이 우수하고, 반도체 칩의 배면이 외부로 노출되어 있어 열적특성이 우수하며, 솔더 자기정렬(self-alignment) 특성 때문에 본딩이 용이한 장점이 있다.
그러나, 언더필층을 만드는 언더필 공정에서 반도체 칩과 인쇄회로기판 사이에 존재하는 공기가 제대로 배출되지 않을 경우 언더필 액을 경화시키면 공기로 인해 언더필층에 보이드가 발생된다. 보이드가 발생된 언더필층에 열이 가해지면 공기가 팽창되어 언더필층에 크랙을 발생시킴으로써 제품의 신뢰성을 저하시키는 문제점이 있다.
또한, 언더필 공정에 사용되는 액상물질이 고가이기 때문에 제조원가가 상승되는 문제점이 있다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 감안하여 안출된 것으로서, 언더필층에 보이드가 발생되는 것을 방지하여 제품의 신뢰성을 향상시키는데 있다.
본 발명의 다른 목적은 언더필 액의 사용량을 줄여 제조원가를 절감하는데 있다.
본 발명의 다른 목적은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해 질 것이다.
도 1은 본 발명에 의한 플립칩 타입의 패키지 구조를 도시한 분해 사시도이고,
도 2는 도 1을 I-I선을 따라 절단한 종단면도이다.
이와 같은 목적을 달성하기 위해서 본 발명은 인쇄회로기판의 상부면 중 반도체 칩이 부착되는 영역에 반도체 칩보다 크기가 작고 범프의 두께와 높이가 돌일한 지지대를 형성한다.
이하, 본 발명에 의한 플립칩 타입의 반도체 패키지를 첨부된 도면 도 1과 도 2를 참조하여 설명하면 다음과 같다.
도 2에 도시된 바와 같이 반도체 칩(10)은 사각형상으로, 반도체 칩(10)의 가장자리를 따라 패드들(12)이 형성되고, 패드(12)에는 외부단자와 접속되어 반도체 칩(10)에 전기적 신호를 전달하는 범프(14)가 형성된다.
반도체 칩(10)이 실장되는 인쇄회로기판(20)은 반도체 칩(10)과 대응되는 형상으로, 도 1에 도시된 바와 같이 인쇄회로기판(20)의 사면에 복수개의 도전성 패턴(22)이 형성되고, 반도체 칩(10)의 패드들(12)과 대응되는 도전성 패턴(22)의 일단부 각각에는 범프(14)와 접속되는 접속패드(24)가 형성된다. 또한, 접속패드들(24)의 안쪽, 즉 반도체 칩(10)이 부착되는 영역에는 소정크기를 갖는 지지대(26)가 소정높이로 돌출된다. 바람직하게 지지대(26)의 크기는 반도체 칩(10)의 크기보다 작고 지지대(26)의 높이는 범프(14)의 두께와 동일하다. 또한, 반도체 칩(10)과 인쇄회로기판(20)과의 얼라인을 용이하게 하기 위해 지지대(26)의 상부에 얼라인 마크(28)를 형성하는 것이 바람직하다.
또한, 지지대(26)는 인쇄회로기판(20)과 일체로 형성할 수도 있고 인쇄회로기판(20)의 상부에 지지대(26)를 부착하여 형성할 수도 있다.
한편, 도 2에 도시된 바와 같이 지지대(26)가 형성되지 않은 인쇄회로기판(20)에 반도체 칩(10) 사이에 반도체 칩(10)을 안정적으로 지지하기 위한 언더필층(30)이 형성된다.
여기서, 미설명 번호 40은 반도체 칩을 지지대(26)에 부착하기 위한 접착제이다.
이와 같이 구성된 인쇄회로기판(20)을 이용한 플립칩 실장방법은, 먼저 지지대(26)의 상부에 접착제(40)를 부착하고 반도체 칩(10)과 인쇄회로기판(20)을 얼라인하여 반도체 칩(10)의 범프들(14)과 서로 대응하는 접속패드들(24)을 일치시킨다. 이후, 지지대(26)의 상부에 부착된 접착제(40)를 개재하여 반도체 칩(10)과 지지대(26)를 상호 부착한다.
지지대(26)의 상부에 반도체 칩(10)이 부착되면 인쇄회로기판(20)과 반도체 칩(10)에 열을 가하여 범프(14)와 접속패드(24)를 전기적으로 접속시키고, 지지대(26)가 형성되어 있지 않아 인쇄회로기판(20)과 반도체 칩(10) 사이에 발생된 갭에 제품의 신뢰성과 안정성을 확보하기 위해 액상물질의 언더필 액을 충진시키고 경화시켜 언더필층(30)을 형성한다.
이와 같이 인쇄회로기판(20)의 상부에 범프(14)의 두께와 높이가 같고 반도체 칩(10)보다 크기가 작은 지지대(26)를 형성하면 지지대(26)로 인해 언더필액이 절감되고 언더필층(30)에 보이드가 발생되는 것을 방지할 수 있다.
이상에서 설명한 바와 같이 반도체 칩이 실장되는 인쇄회로기판의 상부에 반도체 칩보다 크기가 작고 범프의 두께와 높이가 같은 지지대를 형성함으로써, 반도체 칩과 인쇄회로기판 사이에 충진시키는 언더필액의 사용을 줄일 수 있어 제조비용을 절감시킬 수 있는 효과가 있다.
또한, 언더필 액이 충진되는 영역이 적기 때문에 단시간 내에 언더필 액이 충진되어 언더필층에 보이드가 발생되는 것을 방지하여 제품의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (3)

  1. 일면에 복수개의 패드들이 형성되고 패드들에 범프가 전기적으로 연결되는 반도체 칩과;
    상기 반도체 칩이 부착되고 반도체 칩과 부착되는 일면에 도전성 패턴이 형성되고 상기 패드들과 대응되는 상기 도전성 패턴의 일단부에 접속패드들이 형성되며, 상기 반도체 칩이 부착되는 영역과 대응되도록 소정 높이와 소정 크기로 지지대가 형성된 인쇄회로기판과;
    상기 인쇄회로기판과 상기 반도체 칩 사이에 언더필층을 포함하는 것을 특징으로 하는 플립칩 타입의 반도체 패키지.
  2. 제 1 항에 있어서, 상기 지지대의 높이는 상기 범프와 동일하고 상기 지지대의 크기는 상기 반도체 칩의 크기보다 작은 것을 특징으로 하는 플립칩 타입의 반도체 패키지.
  3. 제 1 항에 있어서, 상기 지지대의 소정영역에는 상기 인쇄회로기판과 상기 반도체 칩의 얼라인을 용이하게 하기 위해 얼라인 마크가 형성된 것을 특징으로 하는 플립칩 타입의 반도체 패키지.
KR1019980026889A 1998-07-03 1998-07-03 플립칩 타입의 반도체 패키지 KR20000007517A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980026889A KR20000007517A (ko) 1998-07-03 1998-07-03 플립칩 타입의 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980026889A KR20000007517A (ko) 1998-07-03 1998-07-03 플립칩 타입의 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20000007517A true KR20000007517A (ko) 2000-02-07

Family

ID=19543054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980026889A KR20000007517A (ko) 1998-07-03 1998-07-03 플립칩 타입의 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20000007517A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030092914A (ko) * 2002-05-31 2003-12-06 삼성전자주식회사 플립 칩 폰더 및 그 정렬방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030092914A (ko) * 2002-05-31 2003-12-06 삼성전자주식회사 플립 칩 폰더 및 그 정렬방법

Similar Documents

Publication Publication Date Title
US5959356A (en) Solder ball grid array carrier package with heat sink
KR100390966B1 (ko) 반도체 장치
KR100263292B1 (ko) 반도체 패키지
US6369443B1 (en) Semiconductor device with stacked vias
US7019221B1 (en) Printed wiring board
KR970067801A (ko) 반도체 장치 및 그 제조방법
NO20024196D0 (no) Fremgangsmåte for å lage en integrert kretspakke på en silikonskive
WO2001045167A3 (en) Integrated circuit package formed at a wafer level
JPH08279670A (ja) 電子部品の表面実装構造
US6034437A (en) Semiconductor device having a matrix of bonding pads
KR101060936B1 (ko) 인터커넥션 구조, 인터포저, 반도체 패키지 및 인터커넥션 구조의 제조 방법
JPH10233463A (ja) 半導体装置およびその製造方法
KR20000007517A (ko) 플립칩 타입의 반도체 패키지
KR200278534Y1 (ko) 칩 크기 패키지
KR200278535Y1 (ko) 칩 크기 패키지
KR100367729B1 (ko) 멀티플 라인 그리드 어레이 패키지
JP3825196B2 (ja) 電子回路装置
KR20090052576A (ko) 반도체 패키지
JPH10335386A (ja) 半導体実装方法
KR100206973B1 (ko) 칩 사이즈 패키지
JP2734684B2 (ja) 半導体素子パッケージ
KR19990059688A (ko) 플립칩 실장 방법
KR100370851B1 (ko) 반도체패키지
KR100307591B1 (ko) 플립칩실장방법및그방법이적용된인쇄회로기판
KR100650732B1 (ko) 스택 칩 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination