KR20030092914A - 플립 칩 폰더 및 그 정렬방법 - Google Patents

플립 칩 폰더 및 그 정렬방법 Download PDF

Info

Publication number
KR20030092914A
KR20030092914A KR1020020030761A KR20020030761A KR20030092914A KR 20030092914 A KR20030092914 A KR 20030092914A KR 1020020030761 A KR1020020030761 A KR 1020020030761A KR 20020030761 A KR20020030761 A KR 20020030761A KR 20030092914 A KR20030092914 A KR 20030092914A
Authority
KR
South Korea
Prior art keywords
marks
substrate
chip
mark
image
Prior art date
Application number
KR1020020030761A
Other languages
English (en)
Inventor
오종한
이승황
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020030761A priority Critical patent/KR20030092914A/ko
Publication of KR20030092914A publication Critical patent/KR20030092914A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 플립 칩 본더에 관한 것으로, 본 발명의 목적은 칩과 기판에 서로 대응되는 복수 개의 마크를 형성하여 정렬함으로서 칩이 비뚤어진 채로 장착된 경우에도 올바르게 본딩되도록 하는 데 있다.
본 발명은 플립 칩 본더는 복수개의 마크가 형성된 칩, 복수개의 마크에 대응되는 마크들이 마련된 기판, 기판을 이동시키기 위한 XYT 스테이지, 칩 및 기판의 마크들의 영상정보를 얻기 위한 영상촬영수단, 영상촬영수단을 통해 얻은 영상정보에 기초하여 칩 및 기판의 마크들의 위치정보를 얻고, 위치정보에 기초하여 상기 마크들 간의 틀어짐이 있는지를 판단하고, 틀어짐이 있는 경우, 마크들이 서로 일치되도록 틀어짐을 보정하는 제어수단을 포함한다.

Description

플립 칩 폰더 및 그 정렬방법 {Device and mark alignment method for flip chip bonder comprising up and down mark}
본 발명은 플립 칩 본더에 관한 것으로, 칩을 기판에 본딩하기 전에 칩의 위치를 올바르게 정렬하는 것에 관한 것이다.
일반적으로, 플립 칩 본더는 상측의 칩(chip)을 하측의 기판(substrate)의 정해진 위치에 본딩(bonding)시키는 장치이다.
이러한 플립 칩 본더에서는 칩의 정확한 본딩을 위해 칩에 마크를 형성하고, 기판에 칩의 마크에 대응되는 마크를 형성하여 칩을 본딩하기 전에 칩의 마크와 기판의 마크를 정렬시킨 후에 본딩하게 된다.
그러나, 종래에는 칩 및 기판에 형성된 하나의 마크에 대해서 정렬을 수행하기 때문에 비록 마크의 정렬이 올바르게 이루어졌다 하더라도 칩이 비뚤어진 채로 장착된 경우에는 기판에 올바르게 본딩되지 않는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 칩과 기판에 서로 대응되는 복수 개의 마크를 형성하여 칩을 올바르게 정렬하는 데 있다.
도 1은 본 발명에 따른 플립 칩 본더에 대한 대략적인 구성도이다.
도 2는 도 1에서의 칩과 기판에 마련된 마크를 설명하기 위한 도이다.
도 3은 본 발명에 따른 플립 칩 본더에서의 마크 정렬방법에 대한 제어흐름도이다.
도 4는 칩과 기판의 틀어짐을 설명하기 위한 도이다.
도 5는 도 4에서 칩과 기판의 틀어짐을 보정한 후의 칩과 기판의 좌우측 마크들의 위치를 설명하기 위한 도이다.
도 6은 도 5에서 칩과 기판의 좌우측 마크들이 정렬된 모습을 보인 도이다.
*도면의 주요 기능에 대한 부호의 설명*
10 : 본딩헤드11 : 칩
12 : 칩의 좌측 마크13 : 칩의 우측 마크
20 : XYT 스테이지21 : 기판
22 : 기판의 좌측 마크23 : 기판의 우측 마크
30 : CCD 카메라40 : 이동부
50 : 영상처리부60 : 표시부
70 : 제어부
전술한 목적을 달성하기 위한 본 발명은 복수개의 마크가 형성된 칩, 상기복수개의 마크에 대응되는 마크들이 마련된 기판, 상기 기판을 이동시키기 위한 XYT 스테이지, 상기 칩 및 기판의 마크들의 영상정보를 얻기 위한 영상촬영수단, 상기 영상촬영수단을 통해 얻은 상기 영상정보에 기초하여 상기 마크들 간의 틀어짐이 있는지를 판단하고, 상기 틀어짐이 있는 경우, 상기 마크들이 서로 일치되도록 상기 틀어짐을 보정하는 제어수단을 포함하는 것을 특징으로 한다.
또한, 본 발명은 칩을 기판에 본딩시키는 장치에서 상기 칩에 마련된 복수개의 정렬용 마크와 상기 기판에 상기 마크들에 대응되게 마련된 복수개의 마크를 정렬시키는 방법에 있어서, 상기 칩과 기판의 마크들을 촬영하여 상기 마크들의 영상정보를 얻고, 상기 얻은 영상정보에 기초하여 상기 마크들의 틀어짐이 있는지를 판단하고, 상기 판단결과 틀어짐이 있는 경우, 상기 마크들이 서로 일치되도록 상기 틀어짐을 보정하는 것을 특징으로 한다.
이하에서는 본 발명의 바람직한 실시예를 본 도면을 참조하여 상세하게 설명하도록 한다.
도 1은 본 발명에 따른 플립 칩 본더에 대한 대략적인 구성도이다.
도 1을 살펴보면, 본 발명에 따른 플립 칩 본더는 복수 개의 마크가 마련된 칩을 픽업하며, 픽업된 칩을 하측의 기판에 본딩시키기 위한 본딩헤드(10), 칩의 정렬용 마크에 대응되는 정렬용 마크를 가지고 칩이 본딩되는 소정의 공간이 마련된 기판(21)을 구비한 XYT 스테이지(20)로 이루어져 있다. 이때, 본딩헤드(10)는 모터(미도시)를 포함하며, 이러한 모터는 제어부의 제어신호에 따라 본딩헤드(10)를 상하 방향으로 이동시켜 칩(11)이 기판(21)에 본딩되게 된다.
또한, 본 발명에 따른 플립 칩 본더는 본딩헤드(10)의 칩(11)과 XYT 스테이지(20)의 기판(21)사이에서 칩(11) 및 기판(21)의 마크들의 영상이미지를 촬영하기 위한 CCD 카메라(30), CCD 카메라(30)를 통해 입력되는 영상신호를 처리하기 위한 영상처리부(50)를 포함하는 영상촬영부(80), 제어부의 제어신호에 따라 CCD 카메라(30)를 X축 방향, Y축 방향, 또는 Z축 방향으로 이동시키기 위한 이동부(40), 영상처리부(50)에서 처리된 영상을 표시하기 위한 표시부(60)를 포함한다.
또한, 이동부(40)를 제어하여 CCD 카메라(30)를 이동시켜 CCD 카메라(30)에 의해 촬영된 칩과 기판상의 마크들의 영상이미지를 영상처리부(50)를 통해 입력받아 그 영상이미지에 기초하여 마크들의 위치정보를 얻고, 얻은 위치정보들에 기초하여 틀어짐을 판단하고, 틀어짐이 있는 경우, 상기 마크들이 서로 일치되도록 XYT 스테이지(20)의 보정각도와 보정위치를 산출하고, 산출된 보정각도와 보정위치에 근거하여 XYT 스테이지(20)를 이동시키는 제어부(70)로 이루어져 있다.
XYT 스테이지(20)는 X축방향, Y축방향, θ방향으로 이동시키기 위한 각각의 모터(미도시)를 포함하며, 이러한 모터들은 제어부(30)의 제어신호에 따라 X축 방향, Y축 방향으로 이동시키거나, XYT 스테이지(20)의 회전축을 중심으로 소정각도 회전되어 기판(21)을 원하는 위치로 이동시킨다.
도 2는 도 1에서의 칩과 기판에 마련된 마크를 설명하기 위한 도이다.
도 2에 도시된바와 같이, 칩(11)은 하면에 복수 개의 정렬용 마크가 마련되어 있으며, 기판(21)에는 칩(11)의 복수 개의 마크에 대응되는 정렬용 마크(22,23)들이 마련되어 있다. 칩(11)과 기판(21)의 좌측 마크(12)와 우측 마크(13)는 서로 다른 형태로 이루어져 있으며, 칩(11)의 마크들(12,13)과 기판(21)의 마크들(22,23)은 서로 대응되게 마련되어 있다. 칩(11)과 기판(21)에서의 좌측 마크(12)와 우측 마크(13)는 소정거리(일례로 400μm) 이격되어 있다.
이하에서는 본 발명에 따른 플립 칩 본더에서의 칩의 마크와 기판의 마크를 정렬시키는 방법을 도 1과 도 2를 참조하여 설명한다.
도 3은 본 발명에 따른 실시예로 플립 칩 본더에서의 마크 정렬방법에 대한 제어흐름도이다.
도 3을 살펴보면, 먼저, 본딩헤드(10)에 칩(11)이 픽업되어 정해진 본딩위치에 있게 되면, 제어부(70)는 이동부(40)를 통해 CCD 카메라(30)를 미리 정해진 위치로 이동시켜 칩(11)의 좌측 마크(12)와 XYT 스테이지(20)상의 기판(21)의 좌측 마크(22)를 인식 및 촬영한다(S100). 이때, 칩(11)의 좌측 마크(12)와 기판(21)의 좌측 마크(22)에 대한 영상정보는 영상처리부(50)를 통해 제어부(70)로 전송된다.
제어부(70)에서는 영상처리부(50)에서 전송받은 영상정보를 분석하여 칩(11)의 좌측 마크(12)와 기판(21)의 좌측 마크(22)의 위치정보를 얻는다(S101). 이때, 제어부(70)는 촬영된 영상정보들을 한 화면 상에 출력하고, 화면의 중심좌표를 기준으로 칩(11)의 좌측 마크(12)와 기판(21)의 좌측 마크(22)의 위치좌표를 산출한다.
제어부(70)는 이 칩(11)과 기판(21)의 좌측 마크(12,22)의 위치정보에 기초하여 칩(11)과 기판(21)의 좌측 마크(12,22)를 서로 일치시키도록 기판(21)을 이동시키기 위한 XYT 스테이지(20)의 보정위치를 산출한다(S102).
단계(S102)에서 XYT 스테이지(20)의 보정위치가 산출되면, 제어부는 XYT 스테지이(20)를 보정위치로 이동시켜 기판(21)을 이동시킴으로서 칩(11)과 기판(21)의 좌측 마크(12,22)를 정렬한다(S103).
이어서, 제어부(70)는 마크간의 이격거리만큼 CCD 카메라(30)를 수평 이동하여 칩(11)의 우측 마크(13)와 기판(21)의 우측 마크(23)를 인식한 후 촬영한다(S104).
제어부(70)에서는 이 촬영이미지들을 분석하여 칩(11)의 우측 마크(13)와 기판(21)의 우측 마크(23)의 위치정보를 얻는다(S105).
제어부(70)는 이러한 칩(11)의 좌우측 마크(12,13)와 기판(21)의 좌우측 마크(22,23)의 위치정보에 기초하여 칩(11)과 기판(21)의 좌우측 마크(12,13,22,23)의 각도 틀어짐을 산출한다(S106). 이때, 칩(11)의 좌우측 마크(12,13)와 기판(21)의 좌우측 마크(22,23)의 위치정보에 따라 칩(11)의 좌우측 마크(12,13)가 이루는 라인과 기판(21)의 좌우측 마크(22, 23)가 이루는 라인 사이의 어긋난 각도와 어긋난 위치를 알 수 있다. 도 4에 도시된 바와 같이, 칩(11)의 좌우측 마크(12,13)가 이루는 라인과 기판(21)의 좌우측 마크(22,23)는 이루는 라인은 서로 θ각 만큼 어긋나게 된다.
마크들의 각도 틀어짐을 산출되면, 제어부(70)는 마크들의 각도 틀어짐에 기초하여 칩(11)의 좌우측 마크(12,13)가 이루는 라인과 기판(21)의 좌우측 마크(22,23)는 이루는 라인이 서로 평행되도록 기판(21)을 이동시키기 위해 XYT 스테이지(20)의 보정각도를 산출한다(S107).
단계(S107)에서 보정각도가 산출되면, 제어부(70)는 XYT 스테이지(20)를 보정각도만큼 회전시켜 기판(21)을 이동시켜 칩(11)의 좌우측 마크(12,13)가 이루는 라인과 기판(21)의 좌우측 마크(22,23)는 이루는 라인이 서로 평행되도록 한다(S108). 이때, 도 5에 도시된바와 같이, 칩(11)의 좌우측 마크(12,13)가 이루는 라인과 기판(21)의 좌우측 마크(22,23)가 이루는 라인 사이의 어긋난 각도(θ) 보정을 위해 XYT 스테이지(20)를 보정각도만큼 회전시킨다. 이 보정각도는 화면상의 중심좌표 라인과 칩(11)의 좌우측 마크(12,13)가 이루는 라인이 이루는 각도와 화면상의 중심좌표 라인과 기판(21)의 좌우측 마크(22, 23)가 이루는 라인 사이의 각도의 차이이다. 이렇게 XYT 스테이지(20)를 보정각도를 회전시킴에 따라 기판(21)이 이동되어 마크들 간의 라인들은 서로 평행을 이루지만 일치되었던 칩(11)의 좌측 마크(12)와 기판(21)의 좌측 마크(22)는 서로 일치되지 않게 된다.
제어부(70)는 칩(11)과 기판(21)의 좌우측 마크들(12,13,22,23)을 서로 일치시키기 위해 이동부(40)를 통해 CCD 카메라(30)를 칩(11)과 기판(22)의 좌측 마크(12,22) 또는 칩(11)과 기판(21)의 우측 마크(13,23) 중 어느 하나로 이동시켜 마크들을 인식 및 촬영한다(S109).
제어부(70)에서는 이 촬영된 영상정보를 분석하여 예를 들어 칩(11)의 우측 마크(13)와 기판(21)의 우측 마크(23)의 위치정보를 산출한다(S110).
단계(S110)에서 칩(11)의 우측 마크(13)와 기판(21)의 우측 마크(23)의 위치정보가 산출되면, 칩(11)의 우측 마크(13)와 기판(21)의 우측 마크(23)를 일치시키도록 기판(21)을 이동시키기 위해 단계(S110)에서 산출된 위치정보에 기초하여 XYT 스테이지의 보정위치를 산출한다(S111).
보정위치가 산출되면, 산출된 보정위치에 기초하여 제어부(70)는 XYT 스테이지를 X축방향 또는 Y축방향으로 이동되게 하여 기판(21)을 이동시킴으로서 칩(11)의 좌우측 마크(12,13)와 기판의 좌우측 마크(22,23)이 서로 일치된다(S112). 이에 따라, 도 6에 도시된 바와 같이, 칩(11)의 좌우측 마크가 이루는 라인과 기판의 좌우측 마크가 이루는 라인이 서로 평행상태이므로 칩(11)의 좌측 마크(12)와 기판의 좌측 마크(22)도 서로 일치된다.
이상에서 상세히 설명한 바와 같이, 본 발명은 칩과 기판에 마련된 복수개의 위치 정렬용 마크를 이용하여 칩의 틀어짐을 보정함으로서 칩과 기판이 서로 틀어진 경우에도 칩이 기판에 올바르게 본딩되게 할 수 있는 효과가 있다.

Claims (10)

  1. 복수개의 마크가 형성된 칩,
    상기 복수개의 마크에 대응되는 마크들이 마련된 기판,
    상기 기판을 이동시키기 위한 XYT 스테이지,
    상기 칩 및 기판의 마크들의 영상정보를 얻기 위한 영상촬영수단,
    상기 영상촬영수단을 통해 얻은 상기 영상정보에 기초하여 상기 마크들 간의 틀어짐이 있는지를 판단하고, 상기 틀어짐이 있는 경우, 상기 마크들이 서로 일치되도록 상기 틀어짐을 보정하는 제어수단을 포함하는 것을 특징으로 하는 플립 칩 본더.
  2. 제 1항에 있어서,
    상기 영상촬영수단은 상기 칩과 기판사이에서 상기 칩 및 기판의 마크들의 영상이미지를 촬영하는 CCD 카메라, 상기 CCD 카메라로부터의 영상신호를 소정의 영상정보로 처리하는 영상처리부를 포함하는 것을 특징으로 하는 플립 칩 본더.
  3. 제 1항에 있어서,
    상기 칩 및 기판에서의 마크는 좌측 마크와 우측 마크 두개로 이루어지며, 상기 마크들은 소정간격으로 이격된 것을 특징으로 하는 플립 칩 본더.
  4. 제 1항에 있어서,
    상기 제어수단은 상기 영상촬영수단을 이동시키는 이동수단을 통해 상기 영상촬영수단을 이동시켜 상기 마크들의 영상정보를 얻는 것을 특징으로 하는 플립 칩 본더.
  5. 제 1항에 있어서,
    상기 제어수단은 상기 XYT 스테이지를 통해 상기 기판을 촬영위치로 이동시켜 상기 영상촬영수단을 통해 상기 마크들의 영상정보를 얻는 것을 특징으로 하는 플립 칩 본더.
  6. 제 1항에 있어서,
    상기 제어수단은 상기 XYT 스테이지를 통해 상기 기판을 이동시켜 상기 틀어짐을 보정하는 것을 특징으로 하는 플립 칩 본더.
  7. 제 1항에 있어서,
    상기 제어수단은 상기 얻은 영상정보에 기초하여 상기 마크들의 위치정보를 얻고, 상기 위치정보들에 기초하여 상기 마크들이 서로 일치되도록 상기 XYT 스테이지의 보정각도와 보정위치를 산출하고, 상기 산출된 보정각도와 보정위치로 XYT 스테이지를 이동시켜 상기 틀어짐을 보정하는 것을 특징으로 하는 플립 칩 본더.
  8. 칩을 기판에 본딩시키는 장치에서 상기 칩에 마련된 복수개의 정렬용 마크와 상기 기판에 상기 마크들에 대응되게 마련된 복수개의 마크를 정렬시키는 방법에 있어서,
    상기 칩과 기판의 마크들을 촬영하여 상기 마크들의 영상정보를 얻고,
    상기 얻은 영상정보에 기초하여 상기 마크들의 틀어짐이 있는지를 판단하고,
    상기 틀어짐이 있는 경우, 상기 마크들이 서로 일치되도록 상기 틀어짐을 보정하는 것을 특징으로 하는 플립 칩 본더에서의 마크 정렬방법.
  9. 상기 틀어짐 판단은 상기 얻은 마크들의 영상정보에 기초하여 상기 마크들의 위치정보를 얻고, 상기 위치정보에 기초하여 상기 틀어짐을 판단하는 것을 특징으로 하는 플립 칩 본더에서의 마크 정렬방법.
  10. 제 9항에 있어서,
    상기 마크 정렬에서 상기 마크들이 일치되기 위한 상기 기판의 보정각도와 보정위치를 산출하고, 상기 산출된 보정각도와 보정위치에 근거하여 상기 기판을 이동시키는 것을 특징으로 하는 플립 칩 본더에서의 마크 정렬방법.
KR1020020030761A 2002-05-31 2002-05-31 플립 칩 폰더 및 그 정렬방법 KR20030092914A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020030761A KR20030092914A (ko) 2002-05-31 2002-05-31 플립 칩 폰더 및 그 정렬방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020030761A KR20030092914A (ko) 2002-05-31 2002-05-31 플립 칩 폰더 및 그 정렬방법

Publications (1)

Publication Number Publication Date
KR20030092914A true KR20030092914A (ko) 2003-12-06

Family

ID=32385439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020030761A KR20030092914A (ko) 2002-05-31 2002-05-31 플립 칩 폰더 및 그 정렬방법

Country Status (1)

Country Link
KR (1) KR20030092914A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009066847A1 (en) * 2007-11-20 2009-05-28 Secron Co., Ltd. Method of aligning a wafer and method of manufacturing a flip chip using the same
US8410803B2 (en) 2009-07-23 2013-04-02 Renesas Electronics Corporation Test apparatus of semiconductor device and method thereof
KR20160089020A (ko) * 2015-01-16 2016-07-27 삼성디스플레이 주식회사 패널 얼라인 장치 및 이를 이용한 패널 얼라인 방법
KR101989946B1 (ko) 2017-12-06 2019-06-14 주식회사 엘비루셈 정렬마크를 구비한 cof 패키지용 필름

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293644A (ja) * 1995-04-25 1996-11-05 Japan Aviation Electron Ind Ltd アレイ型半導体素子の実装方法
KR20000007517A (ko) * 1998-07-03 2000-02-07 윤종용 플립칩 타입의 반도체 패키지
JP2002111148A (ja) * 2000-10-04 2002-04-12 Furukawa Electric Co Ltd:The 回路基板及び回路基板の製造方法
WO2002043133A1 (fr) * 1999-03-15 2002-05-30 Toray Engineering Co., Ltd. Procede d'alignement pour dispositif de montage de puces

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293644A (ja) * 1995-04-25 1996-11-05 Japan Aviation Electron Ind Ltd アレイ型半導体素子の実装方法
KR20000007517A (ko) * 1998-07-03 2000-02-07 윤종용 플립칩 타입의 반도체 패키지
WO2002043133A1 (fr) * 1999-03-15 2002-05-30 Toray Engineering Co., Ltd. Procede d'alignement pour dispositif de montage de puces
JP2002111148A (ja) * 2000-10-04 2002-04-12 Furukawa Electric Co Ltd:The 回路基板及び回路基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009066847A1 (en) * 2007-11-20 2009-05-28 Secron Co., Ltd. Method of aligning a wafer and method of manufacturing a flip chip using the same
US8410803B2 (en) 2009-07-23 2013-04-02 Renesas Electronics Corporation Test apparatus of semiconductor device and method thereof
KR20160089020A (ko) * 2015-01-16 2016-07-27 삼성디스플레이 주식회사 패널 얼라인 장치 및 이를 이용한 패널 얼라인 방법
KR101989946B1 (ko) 2017-12-06 2019-06-14 주식회사 엘비루셈 정렬마크를 구비한 cof 패키지용 필름

Similar Documents

Publication Publication Date Title
KR20160110110A (ko) 본딩 장치 및 본딩 방법
JP4768731B2 (ja) フリップチップ実装ずれ検査方法および実装装置
US10694651B2 (en) Chip-placing method performing an image alignment for chip placement and chip-placing apparatus thereof
JP3744251B2 (ja) 電子部品実装方法
JP5077936B2 (ja) 実装装置および実装方法
JP2617378B2 (ja) 部品実装装置
JP2012033829A (ja) 部品実装機及び画像処理方法
US11272651B2 (en) Component mounting device, method of capturing image, and method of determining mounting sequence
KR20030092914A (ko) 플립 칩 폰더 및 그 정렬방법
JP3530517B2 (ja) アライメント補正機能付きフリップチップ実装装置
JP5006357B2 (ja) ボンディング方法およびボンディング装置
JP3746238B2 (ja) 半導体装置の製造方法ならびにフリップチップボンディング装置
JPH0645796A (ja) 部品実装方法
JPH0541598A (ja) 部品実装位置補正方法
JP2000211106A (ja) スクリ―ン印刷におけるスクリ―ンマスクの位置合わせ方法
JP2828503B2 (ja) フリップチップボンダー装置及び該装置の位置合わせ方法
JP3946502B2 (ja) 部品実装方法
JPH07245500A (ja) 電子部品実装装置および電子部品実装方法
JPH03241897A (ja) リード付き部品の位置補正方法
JP4860366B2 (ja) 表面実装装置
JPH0724360B2 (ja) 部品の位置補正方法
KR950002211B1 (ko) 부품장착장치
CN214507783U (zh) 零件安装装置
JP4633973B2 (ja) 矩形状部品の位置検出方法および位置検出装置、並びにそれらを用いた半導体チップボンディング方法および半導体チップボンディング装置
JP3765888B2 (ja) 部品の位置検出方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application