KR100307591B1 - 플립칩실장방법및그방법이적용된인쇄회로기판 - Google Patents

플립칩실장방법및그방법이적용된인쇄회로기판 Download PDF

Info

Publication number
KR100307591B1
KR100307591B1 KR1019980056199A KR19980056199A KR100307591B1 KR 100307591 B1 KR100307591 B1 KR 100307591B1 KR 1019980056199 A KR1019980056199 A KR 1019980056199A KR 19980056199 A KR19980056199 A KR 19980056199A KR 100307591 B1 KR100307591 B1 KR 100307591B1
Authority
KR
South Korea
Prior art keywords
flip chip
electrode
bumper
circuit board
pad
Prior art date
Application number
KR1019980056199A
Other languages
English (en)
Other versions
KR20000040538A (ko
Inventor
문영준
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980056199A priority Critical patent/KR100307591B1/ko
Publication of KR20000040538A publication Critical patent/KR20000040538A/ko
Application granted granted Critical
Publication of KR100307591B1 publication Critical patent/KR100307591B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

기판상에 전자회로패턴을 이루도록 형성된 도체층의 전극 패드와 플립 칩의 전극 범퍼중 어느 하나에 선택적으로 도전성 접착재를 도포하여 상호 접착시킴으로써 상기 플립 칩이 상기 기판상에 전기적으로 접속되도록 실장된 플립칩 실장 인쇄회로기판에 있어서, 상기 기판의 전극 패드 이외의 영역에 적어도 하나 이상의 보조 패드를 구비하고, 그 보조 패드에 도전성 접착재를 도포하여 상기 플립 칩의 대응 영역과 상호 접착시킴으로써 접합영역이 넓어져 인쇄회로기판의 전극 패드와 플립 칩의 전극 범퍼 접속력이 향상됨과 동시에 그 접속력이 강력하게 유지될 수 있는 플립칩 실장방법 및 그 방법이 적용된 플립 칩 실장 인쇄회로기판이 개시된다.

Description

플립 칩 실장방법 및 그 방법이 적용된 인쇄회로기판
본 발명은 반도체 칩이나 저항 칩과 같은 소형 전자부품을 인쇄회로기판에 실장하기 위한 실장방법에 관한 것으로서, 특히 패키징 과정이 생략되는 플립(Flip) 칩의 실장방법에 관한 것이다.
일잔적으로, 반도체 칩과 같은 집적회로(IC) 소자는 도전체인 리드프레임에 탑재된 상태에서 수지로 몰딩하여 패키지로 제조되며, 리드프레임의 외부 리드(Outer Lead)가 몰딩 수지의 외부로 빠져 나와 인쇄회로기판(PCB)에 형성된 회로패턴의 전극층과 납땜(Soldering)에 의해 전기적으로 접속되도록 실장된다.
한편, 최근에는 전기전자기기의 소형화 추세에 부응하기 위하여 전자부품 메이커에서는 실리콘 웨이퍼에 전자회로를 형성한 베어 칩(Bare Chip) 소자를 통상적인 패키징과정을 거치지 않고 생략한 상태에서 인쇄회로기판의 전자회로 배선에 형성된 전극 패드에 직접적으로 실장하도록 제조한 플립 칩(Flip Chip)을 세트 메이커에 판매하는 경향이 늘어나고 있다.
상기한 바와 같은 플립 칩을 인쇄회로기판에 실장하는 방법은 여러 가지가 있으나, 통상적으로 도 1 및 도 2에 도시된 바와 같이 인쇄회로기판(10)의 전극 패드(11) 또는 플립 칩(20)의 전극 범퍼(21)에 도전성 접착제(Conductive Adshive)나 플럭스와 같은 접합재료(30)를 도포하여 그 접합재료의 접합력에 의해 플립 칩(20)의 전극 범퍼(21)가 인쇄회로기판(10)의 전극 패드(11)에 접합되도록 실장된다. 참조부호 40은 노이즈 차단을 위하여 인쇄회로기판(10)과 플립 칩(20)의 사이에 충전되어 일정한 갭을 유지시켜 주는 언더필 수지이다.
그런데, 상기 플립 칩(20)의 실장시 인쇄회로기판(10)의 전극 패드(11)와 플립 칩(20)의 전극 범퍼(21)의 수량이 적은 경우에는, 도전성 접착제와 같은 접합재료가 소량 도포됨에 따라 그 접합력이 약해지므로 인쇄회로기판(10)의 전극 패드(11)와 플립 칩(20)의 전극 범퍼(21)를 상호간 접속하여 유지시켜 주는 결속력이 저하된다. 따라서, 이러한 경우에는 실장과정에 있어서 접속특성을 시험하는 과정이나 인쇄회로기판(10)과 플립 칩(20)의 사이에 언더필 수지(40)를 충진하는 과정에서 예컨대, 실장장치나 주변장치 등으로부터 전달되는 진동이나 충격 등에 따른 인쇄회로기판(10)의 휨 발생 등으로 인하여 인쇄회로기판(10)의 전극 패드(11)와 플립 칩(20)의 전극 범퍼(21)가 서로 틀러지거나 이격되어 접속불량이 발생하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 상기한 바와 같은 종래 기술이 가지는 문제점을 해결하기 위해 창출된 것으로써, 본 발명의 목적은 플립 칩 실장시 인쇄회로기판의 전극 패드와 플립 칩의 전극 범퍼간의 접속력을 크게 향상시킬 수 있는 플립 칩 실장방법을 제공하기 위함이다.
또한, 본 발명의 다른 목적은 플립 칩 실장시 인쇄회로기판의 전극 패드와 플립 칩의 전극 범퍼간의 접속력을 크게 향상시킬 수 있는 플립 칩 실장 인쇄회로기판을 제공하기 위함이다.
도 1은 종래 플립 칩 실장 인쇄회로기판의 요부를 개략적으로 나타내 보인 분리 사시도,
도 2는 도 1의 요부에 대한 결합 단면도,
도 3은 본 발명의 일실시예에 의한 플립 칩 실장 인쇄회로기판의 요부를 개략적으로 나타내 보인 분리 사시도,
도 4는 본 발명의 다른 실시예에 의한 플립 칩 실장 인쇄회로기판의 요부를 개략적으로 나타내 보인 분리 사시도.
<도면의 주요부분에 대한 부호의 설명>
10, 100...회로기판
11, 110...전극 패드
111...접합재료
120...보조 패드
20, 200...플립 칩
21, 210...전극 범퍼
220...보조 범퍼
40...언더필 수지
상기한 목적을 달성하기 위하여 본 발명에 의한 플립 칩 실장방법은, 기판상에 전자회로패턴을 이루도록 형성된 도체층의 전극 패드와 플립 칩의 전극 범퍼중 어느 하나에 선택적으로 도전성 접착재를 도포하는 제1단계와, 상기 전극 패드상에 플립 칩의 전극 범퍼를 접착시키는 제2단계를 포함하는 플립칩 실장방법에 있어서,
상기 제1단계와 제2단계 사이에, 상기 기판의 전극 패드 이외의 영역과 상기 플립 칩의 전극 범퍼 이외의 영역중 어느 하나에 적어도 한 개소 이상의 영역에 도전성 접착재를 도포하여 상호 대응되는 영역을 접착시키는 단계를 더 포함하는 것을 특징으로 한다.
그리고, 상기한 다른 목적을 달성하기 위하여 본 발명에 의한 플립 칩 실장인쇄회로기판은, 기판상에 전자회로패턴을 이루도록 형성된 도체층의 전극 패드와 플립 칩의 전극 범퍼중 어느 하나에 선택적으로 도전성 접착재를 도포하여 상호 접착시킴으로써 상기 플립 칩이 상기 기판상에 전기적으로 접속되도록 실장된 플립칩 실장 인쇄회로기판에 있어서, 상기 기판의 전극 패드 이외의 영역에 적어도 하나 이상의 보조 패드를 구비하고, 그 보조 패드에 도전성 접착재를 도포하여 상기 플립 칩의 대응 영역과 상호 접착된 것을 특징으로 한다.
본 발명의 다른 측면에 따르면, 상기 플립 칩의 전극 범퍼 이외의 영역에 적어도 하나 이상의 보조 범퍼를 구비하고, 그 보조 범퍼에 도전성 접착재를 도포하여 상기 기판의 대응 영역과 상호 접착시킬 수도 있다.
상기 본 발명에 의한 플립칩 실장 인쇄회로기판에 있어서, 상기 보조 패드와 보조 범퍼는 각각 절연체로 형성된 것이 바람직하다. 또한, 상기 보조 패드와 상기 보조 범퍼는 상기 전극 패드와 상기 전극 범퍼의 돌출 높이를 합한 정도의 높이를 가지도록 돌출 형성되는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 플립 칩 실장방법 및 그 방법이 적용된 플립 칩 실장 인쇄회로기판의 바람직한 실시예를 상세하게 설명한다.
도 3를 참조하면 본 발명에 의한 플립 칩 실장 인쇄회로기판은, 에폭시수지 등과 같은 절연 기판(100)상에 동박(Cu coating film)과 같은 도체층(101)이 일정한 회로패턴으로 프린트되어 있고, 상기 도체층(101)의 일측단부에는 복수의 전극 패드(110)가 외부와의 전기적 접속을 위한 접속단자로 형성되어 있다. 그리고, 상기 각 전극 패드(110)의 사이에는 절연체로 형성된 보조 패드(120)가 마련되어 있다. 상기 보조 패드(120)는 상기 전극 패드(110)와 플립 칩(200)의 전극 범퍼(210)의 돌출 높이를 합한 정도의 높이를 가지도록 돌출 형성된 것이 바람직하다.
상기 전극 패드(110)와 상기 보조 패드(120)상에는 예컨대, 이방성 도전막(ACF; Anisotropic Conductive Film)과 같은 플럭스나 도전성 접합재료(111)가 도포되는데, 상기 보조 패드(120)는 절연체로서 통전을 필요로 하는 것이 아니라 단순 접합을 위한 것이므로 굳이 도전성 접합재료가 아닌 본드 등과 같은 일반적인 접합재료를 도포할 수도 있다.
이와 같이, 상기 전극 패드(110)와 보조 패드(120)상에 접합재료(111)가 도포된 상태에서 플립 칩(200)의 내부회로와 연결되는 전극 범퍼(210)가 상기 전극 패드(110)상에 위치하도록 정렬된 상태에서 얹혀지게 되면, 상기 접합재료(111)의 접합력에 의해 플립 칩(200)의 전극 범퍼(210)가 인쇄회로기판(100)의 전극 패드(110)에 접착되어 전기적으로 접속되도록 실장된다. 이때, 상기 보조 패드(120)상에도 접합재료(111)가 도포되어 있으므로, 도 3에 도시된 바와 같이 상기 플립 칩(200)의 저면에 파선으로 표시된 대응영역(a)이 접착된다.
따라서, 본 발명에 따르면 인쇄회로기판(100)의 전극 패드(110)에 플립 칩(200)의 전극 범퍼(210)가 접합될 때, 그 주위에 마련된 보조 패드(120)와 플립 칩(200)의 대응영역(a)이 동시에 접합되므로 접합영역이 넓어져 접합재료(111)의 접합력이 보다 더 강력하게 작용할 수 있다.
본 발명의 다른 측면에 따르면, 도 4에 도시된 바와 같이 상기 플립 칩(200)의 전극 범퍼(201) 이외의 영역에 적어도 하나 이상의 보조 범퍼(220)를 마련하고, 그 보조 범퍼(220)에 도전성 접착재(111)를 도포하여 도시된 바와 같이 상기 긴판(100)의 전극 패드(110) 사이에 파선으로 표시된 대응영역(b)에 접착시키는 것이다. 여기서, 상기 보조 범퍼(220)는 전극 패드(110)와 전극 범퍼(210)의 돌출 높이를 합한 정도의 높이를 가지도록 돌출 형성된 것이 바람직하다. 이 실시예는 도 3에 의해 설명된 상술의 실시예와 대응되는 개념으로서 동일한 작용효과를 얻게 된다. 즉, 인쇄회로기판(100)의 전극 패드(110)에 플립 칩(200)의 전극 범퍼(210)가 접합될 때, 그 주위에 마련된 보조 범퍼(220)와 인쇄회로기판(100)의 대응영역(b)도 동시에 접합되므로 접합영역이 넓어져 접합재료(111)의 접합력이 보다 더 강력하게 작용할 수 있다.
이로써, 본 발명에 따른 플립 칩 실장방법 및 그 방법이 적용된 플립 칩 실장 인쇄회로기판의 경우, 인쇄회로기판(100)의 전극 패드(110)와 플립 칩(200)의 전극 범퍼(210)의 접속력이 향상됨과 동시에 그 접속력이 강력하게 유지될 수 있다.
상기 본 발명에 의한 플립 칩 실장 인쇄회로기판의 경우, 플립 칩 실장 이외의 다른 부위에는 예컨대, 솔더링에 의해 리드프레임이 회로기판의 전극패드에 접속되는 일반적인 실장 부품이 실장될 수 있다.
이상에서 설명된 바와 같이, 본 발명에 의한 플립 칩 실장방법 및 그 실장방법이 적용된 인쇄회로기판에 따르면 인쇄회로기판의 전극 패드에 플립 칩의 전극 범퍼가 접합될 때, 주위에 마련된 보조 패드 또는 보조 범퍼의 상호 대응영역도 동시에 접합되므로 접합영역이 넓어져 접합재료의 접합력이 보다 더 강력하게 작용할 수 있으므로 인쇄회로기판의 전극 패드와 플립 칩의 전극 범퍼 접속력이 향상됨과 동시에 그 접속력이 강력하게 유지될 수 있다.

Claims (7)

  1. 기관상에 전자회로패턴을 이루도록 형성된 도체층의 전극 패드와 플립 칩의 전극 범퍼중 어느 하나에 선택적으로 도전성 접착재를 도포하는 제1단계와, 상기 전극 패드상에 플립 칩의 전극 범퍼를 접착시키는 제2단계를 포함하는 플립칩 실장방법에 있어서,
    상기 제1단계와 제2단계 사이에,
    상기 기판의 전극 패드 이외의 영역과 상기 플립 칩의 전극 범퍼 이외의 영역중 어느 하나에 적어도 한 개소 이상의 영역에 도전성 접착재를 도포하여 상호 대응되는 영역을 접착시키는 단계를 더 포함하는 것을 특징으로 하는 플립칩 실장방법.
  2. 기관상에 전자회로패턴을 이루도록 형성된 도체층의 전극 패드와 플립 칩의 전극 범퍼중 어느 하나에 선택적으로 도전성 접착재를 도포하여 상호 접착시킴으로써 상기 플립 칩이 상기 기판상에 전기적으로 접속되도록 실장된 플립칩 실장 인쇄 회로기판에 있어서,
    상기 기판의 전극 패드 이외의 영역에 적어도 하나 이상의 보조 패드를 구비하고, 그 보조 패드에 도전성 접착재를 도포하여 상기 플립 칩의 대응 영역과 상호 접착시킨 것을 특징으로 하는 필립칩 실장 인쇄회로기판.
  3. 제2항에 있어서,
    상기 보조 패드는 절연체로 형성된 것을 특징으로 하는 플립칩 실장 인쇄회로기판.
  4. 제2항에 있어서,
    상기 보조 패드는 상기 전극 패드와 상기 전극 범퍼의 돌출 높이를 합한 정도의 높이를 가지도록 돌출 형성되는 것을 특징으로 하는 플립칩 실장 인쇄회로기판,
  5. 제2항에 있어서,
    상기 플립 칩의 전극 범퍼 이외의 영역에 적어도 하나 이상의 보조 범퍼를 구비하고, 그 보조 범퍼에 도전성 접착재를 도포하여 상기 기판의 대응 영역과 상호 접착시킨 것을 특징으로 하는 플립칩 실장 인쇄회로기판.
  6. 제5항에 있어서,
    상기 보조 범퍼는 절연체로 형성된 것을 특징으로 하는 플립칩 실장 인쇄회로기판.
  7. 제5항에 있어서,
    상기 보조 범퍼는 상기 전극 패드와 상기 전극 범퍼의 돌출 높이를 합한 정도의 높이를 가지도록 돌출 형성되는 것을 특징으로 하는 플립칩 실장 인쇄회로기판
KR1019980056199A 1998-12-18 1998-12-18 플립칩실장방법및그방법이적용된인쇄회로기판 KR100307591B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980056199A KR100307591B1 (ko) 1998-12-18 1998-12-18 플립칩실장방법및그방법이적용된인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980056199A KR100307591B1 (ko) 1998-12-18 1998-12-18 플립칩실장방법및그방법이적용된인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20000040538A KR20000040538A (ko) 2000-07-05
KR100307591B1 true KR100307591B1 (ko) 2001-11-30

Family

ID=19563769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980056199A KR100307591B1 (ko) 1998-12-18 1998-12-18 플립칩실장방법및그방법이적용된인쇄회로기판

Country Status (1)

Country Link
KR (1) KR100307591B1 (ko)

Also Published As

Publication number Publication date
KR20000040538A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
KR100734816B1 (ko) 전자 소자 캐리어를 위한 최적화된 덮개의 장착
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
KR100649709B1 (ko) 보이드 방지형 회로기판과 이를 갖는 반도체 패키지
KR20000048471A (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
KR20020003305A (ko) 반도체 장치 및 그 제조 방법
US20050011672A1 (en) Overmolded MCM with increased surface mount component reliability
JP2012235174A (ja) 回路配線を有する回路基板の製造方法、ならびに回路配線を有する半導体パッケージ
US6507118B1 (en) Multi-metal layer circuit
US20020175410A1 (en) BGA substrate via structure
US6037656A (en) Semiconductor integrated circuit device having short signal paths to terminals and process of fabrication thereof
KR101096330B1 (ko) 반도체 장치용 패키지
KR100980296B1 (ko) 회로 배선을 갖는 회로 기판, 이의 제조 방법 및 회로배선을 갖는 반도체 패키지
KR100307591B1 (ko) 플립칩실장방법및그방법이적용된인쇄회로기판
US6492715B1 (en) Integrated semiconductor package
JPH08153747A (ja) 半導体チップおよびそれを用いた半導体装置
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
JPH08340164A (ja) Bga型パッケージの面実装構造
KR200231862Y1 (ko) 반도체 패키지
KR19990002341A (ko) 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법
KR100771873B1 (ko) 반도체 패키지 및 그 실장방법
KR200278534Y1 (ko) 칩 크기 패키지
JPH0645763A (ja) 印刷配線板
JPH04352459A (ja) 半導体装置
KR20000007242A (ko) 플립 칩 실장방법 및 인쇄회로기판
KR19980016775A (ko) 클립 리드(clip lead)가 체결된 칩 스케일 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080708

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee