KR100386928B1 - 동일 기판 상에서 헤테로바이폴러 트랜지스터 및 레이저 다이오드의 제조 방법 - Google Patents

동일 기판 상에서 헤테로바이폴러 트랜지스터 및 레이저 다이오드의 제조 방법 Download PDF

Info

Publication number
KR100386928B1
KR100386928B1 KR10-1999-7007160A KR19997007160A KR100386928B1 KR 100386928 B1 KR100386928 B1 KR 100386928B1 KR 19997007160 A KR19997007160 A KR 19997007160A KR 100386928 B1 KR100386928 B1 KR 100386928B1
Authority
KR
South Korea
Prior art keywords
layer
layers
region
series
laser
Prior art date
Application number
KR10-1999-7007160A
Other languages
English (en)
Other versions
KR20000070895A (ko
Inventor
이발드슨파트릭
에릭슨울반
Original Assignee
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 텔레폰악티에볼라겟엘엠에릭슨(펍)
Publication of KR20000070895A publication Critical patent/KR20000070895A/ko
Application granted granted Critical
Publication of KR100386928B1 publication Critical patent/KR100386928B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

헤테로바이폴러 트랜지스터 (HBT) 및 레이저 다이오드 (LD)는 다수의 반도체 층(1-9)을 포함하는 통상의 에피택셜 구조물로부터 제조된다. 트랜지스터는 에피택셜 단계가 완료된 후의 재료로부터 직접 제조될 수 있다. 레이저 다이오드를 제조하기 위하여, 최상부 층이 도펀트(dopant) 타입을 n-형으로부터 p-형으로 변경하도록, 재료에 아연을 확산함으로써(21) 구조를 변경한다. 이것은 웨이퍼의 선택된 부분에 대하여 이루어짐에 따라서, 트랜지스터 및 레이저 다이오드가 단일체로 집적된다. 레이저의 활성 영역(5)은 트랜지스터의 컬렉터(3-5)에 위치되어서, 부품 설계의 자유도를 제공하며 결과적으로 두 부품의 개별적인 최적화가 이루어지게 된다. 따라서, 레이저 및 HBT는 마치 개별적으로 최적화된 것처럼 실질적으로 동일한 구조가 된다. 예를 들어, 레이저가 수직 주입 방식이 되고, 따라서 별개 레이저와 동일한 성능을 얻을 수 있다.

Description

동일 기판 상에서 헤테로바이폴러 트랜지스터 및 레이저 다이오드의 제조 방법{MANUFACTURING A HETEROBIPOLAR TRANSISTOR AND A LASER DIODE ON THE SAME SUBSTRATE}
모놀리식(monolithic)[즉, 동일 칩(chip) 또는 회로 기판의 위에 또는 안에 구성되는] 광전자 집적 회로(OEICs; optoelectronic integrated circuits) 분야에서의 연구는 미합중국, 칼텍(CALTECH)에서 1970년대 종반에 시작되었으며, Appl. Phys. Lett., Vol. 32, No. 12, pp. 806∼807, June 1978의 C. P. Lee, S. Margalit, I. Ury 및 A. Yariv에 의한 문헌 "Integration of an injection laser with a Gunn oscillator on a semi-insulating GaAs substrate"를 참조하기 바란다. 이 이유는 전기적으로 집적된 실리콘 회로의 개발에서의 이유와 동일하며, 즉 대량으로 및 저비용으로 칩을 생산할 수 있도록, 트랜지스터와 동일한 기판 위에 레이저, 도파관, 검출기 등의 광 부품을 제조하고자 하는 것이다. 또한, 모놀리식 집적 방식은 칩의 수를 감소시켜서 더욱 많은 기능이, 종래에 상이한 칩이 장착되는 회로 기판으로 통합될 수 있게 한다. 또한, 필요되는 외부 접속이 더욱 적기 때문에, 시스템의 신뢰도를 증가시킨다. 추가적으로, 이러한 이점을 달성하기 위한 전제 조건은, 별개로 제조되는 경우에 비해서, 통합되어 제조될 때에 각종 부품의 성능이 저하되지 않아야 한다는 것이다.
광 및 전자 부품을 동일한 칩 위에 어떻게 결합할지 대한 양호한 해결 방법을 찾으려고 하는 관심이 최근에 기술적인 측면에서뿐만 아니라 시스템 측면에서도 확산되고 있다. 예를 들어, 각 가정으로까지 연결되는 미래의 광 네트워크를 구성할 수 있기 위해서는, 비용이 적게 드는 해결 방법이 필요로한데, 따라서 이를 위해서는 기술 개발이 요구된다.
모놀리식 집적 방법을 달성하기 위한 다수의 상이한 대안의 방법이 존재한다. 이것은 부분적으로 파장의 선택 및 이에 따른 갈륨 비소(GaAs) 또는 인듐 인화물(InP) 중 어느 것을 선택할 것인가와 같은 사용되는 반도체 기판 재료의 선택, 및 헤테로바이폴러 트랜지스터(HBT) 또는 전계 효과 트랜지스터(FET) 중 어느 것이 사용될 것인가와 같은 전기 부품의 선택, 및 광 검출기, 레이저 또는 변조기 등의 필요한 광 부품의 선택에 달려 있으며. 부분적으로는 집적이 이루어지는 방법에 달려 있다. 집적에 사용되는 방법은 통상적으로 세 가지 분류로 나눈다.
- 1. 수직적 집적. 전기 부품 또는 광 전기 부품을 각각 포함하는 두 개 이상의 구조물이 서로의 상부에 순차적으로 형성된다.
- 2. 수평적 집적. 부품을 각각 포함하는 두 개 이상의 구조물이 나란히 형성된다. 우선 부품을 제조하기 위하여 상이한 층이 형성되고나서, 이 층들은 제조된 부품 측면의 칩의 선택된 부분에서 에칭(etching)되어 제거된다. 이어서, 재료가 에칭된 부분에 후속 부품이 성장된다.
- 3. 두 개의 부품에 대하여 동일한 기본 구조를 사용함. 기본 층 구조가 형성되고, 이것으로 인하여 예로서 개별 부품을 구성하기 위한 에칭을 포함하고, 기타의 층이 아닌 전기적 접촉면만을 위한 층을 인가하는 것을 포함하는 추가적인 처리로써 서로 분리되는 여러 가지 종류의 부품이 형성된다.
방법 1 및 방법 2는 원칙적으로 각개의 제조된 부품이 최적화될 수 있는 장점을 갖는다. 단점은 매우 많은 수의 처리 단계를 포함하는 제조 방법이 때때로 매우 복잡하다는 것이다. 방법 3은 더욱 간단한 제조 공정을 사용하지만, 또한 제조되는 상이한 부품의 성능에 대해서 매우 자주 보완이 이루어져야 한다.
문헌에서 자주 기술되는 방법은, 레이저에 대하여, 수직 주입에서 횡측 주입으로 진행하는 것이고, 이러한 레이저는 LCI-레이저("Lateral Current Injection Laser")라고 한다. 이어서, 확산 또는 주입(implantation)에 의하여 상이한 n-도핑 및 p-도핑 층이 형성되고, 이것은 기판 표면의 상이한 부분 위에 선택적으로 형성되며, 이에 따라서 레이저 및 트랜지스터 모두가 동일한 기판 또는 칩으로부터 제조될 수 있다. 이 방법은 레이저 및 FET를 집적하기 위하여 사용되어 왔으며, C.P. Lee 등에 의한 상기 문헌을 참조하기 바라고, 레이저 및 HBT에 대해서는 Appl. Phys. Lett., 40(7), 556, (1982)의 N. Bar-Chaim, Ch. Harder, J. Katz, S. Margalit, A. Yariv 및 I. Ury의 문헌 "Monolithic Integration of a GaAlAs buried-heterostructure laser and bipolar phototransistor"를 참조하기 바란다. 그러나, 이러한 방법의 단점은 결과적으로 새로운 방식의 레이저 및/또는 트랜지스터인 것이다. Appl. Phys. Lett., 36(3), 181, (1980)의 T.Fukuzawa, M. Nakamura, M. Hirao, T. Kuroda, 및 J. Umeda에 의한 문헌 "Monolithic integration of a GaAlAs injection laser with a Schottky-gate field effect transistor"를 참조하면, 사용된 또 다른 개념은 우선 레이저 구조를 성장시키고, 그 위에 FET가 생성될 수 있는 도핑되지 않은 층을 성장시키는 것이다. 이어서, 레이저의 상부 p-층에 전기적 접촉면을 구성하기 위하여, 도핑되지 않은 층을 통하여 p-도핑(이 경우에는 아연)을 확산시킨다.
본 발명은 동일 기판 위에 또는 동일 기판으로부터 헤테로바이폴러 트랜지스터 및 레이저 다이오드를 제조하는 방법, 및 이러한 제조에 적합한 기판에 관한 것이다.
도 1은 서로의 상부에 배치되고 트랜지스터의 제조에 적합한 층의 기본적인 순서를 나타내는 개략적인 단면도이다.
도 2는 레이저에 적합한 구조물을 생성하기 위하여 어떠한 물질을 내부에 확산시키는 것을 나타내는, 도 1의 순서의 단면도이다.
도 3은 도 1의 층의 순서로부터 제조된 트랜지스터의 개략적인 단면도이다.
도 4는 도 2에 따라서 변형된 도 1의 기본적 순서의 층으로부터 제조된 레이저의 개략적인 단면도이다.
도 5는 도 2에 따르는 확산의 표면 아래로의 깊이의 함수로서 아연 농도의 다이어그램이다.
도 6은 균형일 때 도 3에 따르는 트랜지스터의 밴드(band) 다이어그램이다.
도 7은 도 4에 따르는 순방향 바이어스 레이저의 밴드 다이어그램이다.
도 8은 컬렉터 및 에미터(emitter) 사이의 전압VCE의 함수로서 공통 에미터 커플러 회로에 접속된 도 3에 따르는 트랜지스터의 컬렉터 및 에미터 사이의 측정된 전압 전류ICE의 다이어그램이다.
도 9는 전기 전류의 함수로서 도 4에 따르는 레이저에 의해 제공되는 광 전력의 다이어그램이다.
본 발명의 목적은 통상적인 제조 방법으로 인하여 트랜지스터 및 레이저의 성능을 저하시킴이 없이 동일한 기판 또는 칩 위에 트랜지스터 및 레이저를 간단한 방법으로 제조할 수 있게 하는 방법을 제공하는 것이다.
따라서, 본 발명에 의하여 해결되는 문제점은 제조되는 트랜지스터 및 레이저의 성능이 개별적으로 제조되는 대응 부품의 성능과 실질적으로 동일하도록, 동일한 기판 또는 칩 위에 트랜지스터 및 레이저를 제조하는 방법이다.
동일한 기판 위에 트랜지스터 및 레이저를 제조할 때에 기본 구조가 우선 형성되고, 이것은 서로의 상부에 배치되는 적절하게 선택된 순서의 반도체 층을 가지며, 특히 시작은 실질적으로 "종래 방식의" HBT 구조이다. 이어서, 기본 구조는 칩의 어느 영역에서 레이저로 변환된다. 따라서, 레이저는 수직 주입 방식이고, 이에 따라서 별개의 레이저와 동일한 성능을 얻을 수 있게 된다. 레이저 구조로의 변환은 재료 속에 아연을 확산시킴으로써 이루어진다. 이것에 대한 장점은 마치 개별적으로 최적화된 것과 같이, 실질적으로 동일한 구조의 레이저 및 HBT를 얻는 것이다. GaAs/GaAlAs에서 유사한 구조가 구성되었다 [참조: Appl. Phys. Lett., 37(2), 211, (1980)의 J. Katz, N. Bar-Chaim, P.C. Chen, S. Margalit, I. Ury, D. Wilt, M. Yust, 및 A. Yariv에 의한 문헌 "Monolithic Integration of a GaAs/GaAlAs bipolar transistor and heterostructure laser"]. 여기서 제안된 방법과 비교하여 이 문헌에서 제안된 방법은, 레이저의 활성 부분이 HBT의 베이스 (base)에 위치되는 것을 포함한다는 점에서 차이가 있다. SPIE, Vol. 2148, pp. 359∼366, 1994의 A.K. Goyal, M.S. Miller, S.I. Long 및 D. Leonard에 의한 문헌 "A single epitaxial structure for the integration of lasers with HBTs"에서도, GaAs/GaAlAs 시스템에서의 모놀리식 집적이 사용되지만, 활성 영역은 여기에 설명된 설계에서와 동일한 방법으로 컬렉터에 위치해 있어서, 부품을 설계할 때 더 큰 자유도를 제공하고 제조되는 두 개의 부품의 개별 최적화를 가능하게 한다.
헤테로바이폴러 트랜지스터 (HBT) 및 레이저 다이오드 (LD)는 통상의 에피택셜(epitaxial) 구조로부터 제조된다. 이어서, 트랜지스터는 에칭 및 전기적 접촉층의 인가에 의하여 한계를 정하고, 분리하고, 절연하고 및/또는 구성함으로써 이러한 에티택셜 구조로부터 직접적으로 제조된다. 따라서, 트랜지스터의 상이한 활성 층은 상기 구조에서 형성되는 에피택셜 층이다. 레이저 다이오드를 제조하기 위하여, 최상부 층이 도핑 방식을 n-형에서 p-형으로 변경하도록, 그 내부에 아연을 확산함으로써 구조를 변경한다. 이러한 것은 이러한 방법으로 트랜지스터 및 레이저 다이오드가 단일체로 집적되도록, 웨이퍼(wafer)의 선택된 영역에서 이루어진다. 통상적으로, 이와 반대로의 변경, 즉 상부층에서 p-도핑으로부터 n-도핑으로의 변경이 또한 사용될 수 있다.
본 발명의 추가적인 목적 및 장점은 하기에서 설명되고, 이로부터 부분적으로 명백하거나, 본 발명의 실시에 의해서 알 수 있게 된다. 본 발명의 목적 및 장점은 첨부된 특허 청구 범위에서 특히 지적한 방법, 공정, 수단 및 이의 조합에 의해서 실현되고 얻어질 수 있다.본 발명의 완벽한 이해 및 본 발명의 상기 및 다른 특징은 첨부한 도면을 참조하여 아래에 나타난 제한하지 않는 실시예의 아래의 상세한 설명을 고려함으로써 얻어질 수 있다.
이하에서, 특정 재료를 사용하는 특정 실시예에 대하여 설명한다. 대응하는 특성을 갖는 기타의 재료가 또한 사용될 수도 있고, 특히 특정의 도핑 방식이 반대의 도핑 방식으로 변경될 수도 있는, 즉 n-도핑 및 p-도핑이 각각 p-도핑 및 n-도핑으로 대체될 수 있다는 것을 알 수 있다.
도 1에는 동일 기판 위에 HBT 및 레이저 다이오드를 제조하기에 적합하고, 인듐 인화물(InP)에 기초한 재료 시스템에서 실행되는 공통 에피택셜 순서를 갖는 층의 개략적인 단면도가 도시되어 있다. 간단히 하기 위해서, 모든 층은 동일한 두께를 갖는 것으로 나타냈지만, 구조물을 실제로 제조할 때에는 의도되는 동작, 재료, 도핑 등에 따라서 층들은 당연히 상이한 두께를 갖는다. 에피택셜 구조는 유기(有機) 금속의 기상(氣相) 에피택시인 MOVPE(metalorganic vapor phase epitaxy), 또는 층 두께와 도핑 레벨 모두가 양호하게 제어될 수 있는 어떠한 유사한 방법에 의하여 성장된다. 기판은 n-InP일 수도 있지만, 다수의 트랜지스터 및 레이저 다이오드의 모놀리틱 집적을 용이하게 하기 위하여, 즉 트랜지스터 또는 레이저 다이오드로서 동작하는 복수의 구조물이 동일한 칩 위에서 제조될 수 있기 위해서, 철-도핑된 것 등의 반-절연 InP를 사용하는 것이 더욱 유리할 수 있다. 에피택셜 구조는 재료, 두께 및 p-형 또는 n-형인 도핑을 변경시키는 다수의 층으로 이루어진다. 통상적으로, 비교적 광대역 갭을 갖는 재료가 필요하며(여기서는 InP), 재료는 λPL= 1.3 ㎛, 간단히 Ｑ(1.3)이라고 하는 광 발광(photoluminescence) 파장을 갖는 협대역 갭 및 더 높은 굴절 지수를 갖는 재료(여기서는 InGaAsP)를 갖고, 및 광학적으로 활성적인 재료(여기서는 InGaAsP)는 λPL= 1.55 ㎛, 간단히 Ｑ(1.55)라고 하는 광 발광 파장을 갖는다. 더욱이, 비교적 적은 대역 갭을 갖는 재료(여기서는 InGaAs)가 접촉 저항을 감소시키기 위하여 사용될 수 있다.
도 1에서의 구조물은,
n-InP 버퍼 층(1);
깊게 도핑된 n-InP 층(2);
약하게 도핑된 n-InP 층(3);
약하게 도핑된 n-Ｑ(1.3) 층(4);
변형되거나(strained) 변형되지 않은 장벽에 둘러싸인 하나 이상의 변형되거나 변형되지 않은 양자 웰(quantum well)(5)을 포함하는 도핑되지 않은 다수의 양자 웰(5) [따라서, 다중 양자 웰(5)은 바람직한 경우에 서로 번갈아서 상이한 두 방식의 복수의 비교적 얇은 층을 포함한다. 전체의 다중 양자 웰은 순 전압이 0이 되도록 설계된다. 즉, 전압 보상된다];
깊게 도핑된 p-Ｑ(1.3) 층(6);
약하게 도핑된 n-InP 층(7);
깊게 도핑된 n-InP 층(8); 및
상부에서 깊게 도핑된 n-InGaAs 층(9)이다.
제조되는 HBT에서 층(3, 4 및 5)는 컬렉터를 형성하고, 층(6)은 베이스를 형성한다. 층(3) 및 층(4) 사이 및 층(6) 및 층(7) 사이에는 헤테로 접합(heterojunction)이 존재한다. 제조되는 레이저에서, 층(5)는 활성 영역을 형성하고 층(4 및 6)은 도파관 부분을 형성한다.
에피택셜 구조를 생성한 후에 레이저 다이오드를 제조하기 위하여 확산 처리 단계가 실행되며 (도 2 참조), 가스 형태의 디에틸 아연(DEZn; Diethyl zinc)으로부터 또는 다른 기타의 적절한 아연 공급원으로부터 얻은 아연이, 화살표(21)와 같이, 적어도 도 1에서의 층(7, 8 및 9)에 대응하는 확산 깊이가 되는 온도와 압력에서 및 시간 간격 동안에 재료 안으로 확산된다. 아연이 재료 안에 침투한 장소에서, 아연은 재료의 구조안에 통합되어 전자 수용체로서 작용한다. 적절한 농도의 경우에, 상부 층에서의 n-도핑을 보상하고, 아연 농도가 더 높을지라도 이들 층의 재료는 p-도핑된다. 웨이퍼 상에서 확산이 이루어지는 영역을 선택하기 위하여, 전체 웨이퍼는, 층(22)에서 보는 바와 같이, 실리콘 질화물(SiN; silicon nitride)로 커버되어, 이러한 층의 영역이 SiN이 제거되는 리토그래피(lithography)에 의해 의도된 영역내에서 개방된다. 이어서, SiN에 의해 커버된 영역은 도 2에서 보는 바와 같이, 아연의 확산에 의하여 영향을 받지 않은 채로 잔류된다.
이어서, 리토그래피에 의해 선택된 영역의 건식 에칭(dry etching) 및 습식 에칭(wet etching)의 조합에 의하여, HBT로서 동작시키고자 하는 구조물, 및 기판에 홈을 만들어서 레이저 다이오드를 형성하고자 하는 구조물의 분리 또는 한계 설정이 이루어진다.
상기에서와 같이, 도 1에 따르는 층의 순서를 가로 방향으로 구성함으로써 HBT가 직접적으로 얻어진다. HBT는 수직적 설계를 가지며, 도 3에서 보는 바와 같이, 각각의 층에서 컬렉터, 베이스 및 에미터에 대한 접촉면을 갖는다. HBT는 층(2)의 상부 표면에서 한 단계 및 층(6)의 상부 표면에서 한 단계의 두 개의 중간 단계를 갖는 홈(groove)에 의해 측면으로의 한계가 설정된다. 이들 단계에서, 컬렉터 접촉면(12) 및 베이스 접촉면(11)이 각각 증착된다. 컬렉터 접촉면(12) 외부에 위치되는 홈은, 구조물의 가로 방향으로의 한계 설정을 참조할 때 상기에 표시된 바와 같이, 기판 내부로 연장된다. n-InP 기판의 경우도, 컬렉터 접촉면(12)은 기판의 하부 면에 위치될 수도 있다. 에미터 접촉면(13)은 최상부 층의 외부 표면에 위치된다. 상기한 상이한 층들의 기능은,
층(2)은 콜렉터 접촉면 층으로서 작용하고,
컬렉터는 층(3-5)에 의해 형성되며,
층(6)은 트랜지스터의 베이스이고,
에미터는 층(7)에 의해 형성되며, 층(8 및 9)은 접촉층이다.
이러한 구조를 종래의 HBT와 구분하는 특징은, 구조물이 레이저로 변경되는 경우에, 레이저의 양자 웰로부터 방출되는 광을 흡수하지 않도록 베이스 재료의 대역 갭이 충분히 커야 한다는 것이다. 이것으로 인하여 베이스 및 에미터 사이에서 가전자대(valency band)의 대역 갭 불연속이 감소된다. 그러나, 트랜지스터의 전류 이득에 상당히 영향을 주지 않기 위해서는, 아직도 충분히 높은 불연속성을 갖는다는 것을 추가로 고려하여야 한다. 또 다른 차이점은 컬렉터에 위치되는 다중 양자 웰의 존재이다. 그러나, 이러한 사실은 트랜지스터의 특성(비-직류)에 눈에 띄게 영향을 주지는 않는다. 전술된 방법으로 설계된 부품 및 고성능 타입의 종래의 HBT의 동작에는 큰 차이가 존재하지 않는다.
도 2를 참조로 하여 설명된 확산 처리에 의하여 제조된 구조에 의해 레이저 다이오드에서 후속의 가로 방향 구성 및 접촉 수단의 생성이 이루어진다. 레이저 다이오드는 n-접촉을 가지며, 기판이 반-절연인 경우에 컬렉터 접촉면(12)과 동일한 표면에 위치하며, 그 표면과 동등하다. 기판이 n-InP인 경우에, 접촉면은 도 4의 (14)에서 나타나 있는 바와 같이, 기판의 하부 면에 증착될 수 있다. 레이저는 일련의 층의 최상부 층(9)의 상부에 p-접촉(15)을 갖는다. 이어서, 도 4를 참조하면, 상이한 층들의 작용은,
층(1-3)은 피막 및 접촉 층을 구성하고;
층(4)에 하부의 별개 한계 헤테로 구조(seperate confinement structure)인 SCH를 구성하며;
층(5)은 활성 영역이고;
층(6)에 상부의 별개 한계 헤테로 구조인 SCH를 구성하며;
층(7 및 8)은 피막을 형성하고;
층(9)은 접촉 층이다.
본 구조물은 종래의 이중의 헤테로 구조 방식의 양자 웰 레이저가 갖는 모든 부품들을 포함하며, 파장 1.55 ㎛의 발전된 레이저에 사용되는 표준 구조와 실질적으로 동등하다. 한 가지 차이점은 깊은 p-도핑이며, 이것은 상부 헤테로 구조의 상부 층에 존재하고, HBT에 필요하며, 이로 인하여 레이저 성능의 저하를 가져올 수 있다. 그러나, 적당한 도핑 레벨의 경우에 만족할만한 양호한 결과를 얻을 수 있고, 시뮬레이션은 구조물의 개선된 설계에 대하여 레벨이 더욱 증가될 수도 있다는 것을 나타낸다. 층(4 및 6)의 별개의 헤테로 구조에서, 이에 대응하는 트랜지스터의 헤테로 접합이 위치된다. 영역(5)의 레이저 활성 영역 및 층(4)의 하부 n-SCH 모두는 대응하는 트랜지스터의 컬렉터 영역에 위치된다. 상부 p-SCH를 형성하는 층(6)은 대응하는 트랜지스터에서 베이스를 구성한다.
실제적인 실험에서, 도 1에 나타낸 에피택셜 베이스 구조가 680℃에서 낮은 압력 유형의 유기 금속 기상 에피택시(MOVPE)에 의해서 n-InP 기판 위에 생성된다. 아연이 대기압 이상의 압력의 포스핀(PH3)에 대해 공급원으로서 DEZn을 사용하고, 및 캐리어(carrier) 가스로서 수소 가스를 사용하여 재료 내에 확산된다. 온도는 475℃에 유지되고, 압력은 1시간 20분 동안 100mbar였다. 1ㆍ1018을 초과하는, InP 층에서의 아연 농도가 도 5의 도면에서와 같이 얻어진다. 생성된 구조물의 구성은 아래의 표에 나와 있다.
HBT를 제조함에 있어서, Ti/Pt/Au의 에미터 접촉면이 종래의 방법으로 상부에 증착된 광-저항성(photoresist) 층 및 금속 층의 증발 및 제거(evaporation and lift-off)에 의하여 증착되고, 이어서 잔류 금속은 수소 가스 및 메탄을 포함하는 플라즈마에서의 반응성 이온 에칭(RIE; reactive ion etching)에 후속해서 HCl：H2O에 기초한 선택적 습식 에칭으로써 베이스 층(6)으로 에칭함에 있어서 마스크(mask)로서 사용된다. 이어서, Pt/Ti/Pt/Au의 베이스 접촉면이 에미터 접촉면과 동일한 방법으로 인가된다. 실리콘 질화물 마스크가 구성되어, 베이스 및 에미터 접촉면을 커버한다. 실질적으로 도 3에 따르는 구조물을 형성하는 중앙 구조물 주위의 베이스 및 컬렉터 층의 부분이 건식 에칭에 의하여 제거된다. 컬렉터 접촉면은 Ni/AuGe의 증발에 의하여 기판의 하부 면에 증착된다. 도 8에는, 베이스 전류 IB= 0, 20, 40, ..., 100 ㎂인 경우에 컬렉터 및 에미터와의 사이의 전압 VCE의 함수로서 공통 에미터 회로에 접속된 얻어진 트랜지스터에 대한 컬렉터로부터 에미터로의 측정된 전류 ICE가 나타낸다.
레이저 구조물의 한계를 설정하기 위하여 상부 면에 3㎛의 폭을 갖는 선을 패턴 형성함으로써 베이스 구조물로부터 리지(ridge) 타입의 레이저 다이오드의 제조가 시작되고, 이어서 상부 접촉면이 상기의 에미터 접촉면에서와 동일한 방법으로 상부 면에 인가된다. 이어서, 금속 접촉면이 레이저 p-피막으로의 건식 에칭에서 마스크로서 사용된다. 레이저의 리지 구조를 완성하기 위하여, 에칭 정지 층으로의 선택적인 습식 에칭이 사용된다. 이어서, 불활성화(passivation) 및 평탄화(planarization) 목적으로서, 1.5㎛ 두께의 실리콘 질화물 층이 PECVD(Plasma Enhanced Chemical Vapor Deposition; 도 4의 불활성화 영역(16) 비교)에 의해 증착된다. 웨이퍼는 약 120㎛ 두께로 연마되고, 하부 접촉면 AuGe/Ni/Ti/Pt/Au은 증발로 인가된다. 이어서, 레이저는 그것을 스플릿함으로써 분리되고, 방열기(heat sink)로서 작용하는 실리콘 캐리어 위에 장착된다. 도 9에는, 주입된 전류의 함수로서 제조된 레이저에 의해 제공되는 광 전력의 다이어그램이 나타나 있다.
표 1. HBT 구조
표 2. 레이저 다이오드 구조
전자/홀(hole)의 계산된 대역 다이어그램이 도 6 및 도 7에 나와 있고, 도 6은 균형 상태에서의 HBT 구조물의 대역 다이어그램을 도시하고, 도 7은 순방향으로 바이어스된 레이저 다이오드 구조물의 대역 다이어그램을 도시한다.
상기에서, 모서리-방출 방식의 레이저 구조물이 설명되었다. 그러나, 표면-방출 방식의 레이저를 제조하는 것이 또한 유리할 수도 있으며, 이것은 처리 단계에서 약간의 변경만을 필요로 한다.
당업자에게는 추가적인 장점 및 변형을 쉽게 달성할 수 있다. 그러므로, 광범위한 양상에서 본 발명은 특정의 상세한 설명, 여기에 도시되고 설명된 대표적인 장치 및 나타낸 예에 한정되지 않는다. 따라서, 첨부된 특허 청구 범위 등에서 정의되는 바와 같은 통상적인 발명의 개념 또는 범위로부터 벗어남이 없이 여러 가지 변형이 이루어질 수 있다.

Claims (15)

  1. 동일 기판상에서 트랜지스터 및 레이저 다이오드를 제조하는 방법에 있어서,
    일련의 층은, 기판의 선택된 제 1 영역이 가로 방향으로 한계 설정될 때 상기 제 1 영역에서 트랜지스터 구조물을 형성하도록 기판 표면상에 생성되고, 상기 제 1 영역으로부터 분리되어 있는 기판의 선택된 제 2 영역에서, 상기 일련의 층의 상부 층에서의 도핑은 상기 제 2 영역의 상부 층 내로 물질을 확산시킴으로써 변경되고, 상기 제 2 영역에서 가로 방향으로의 한계 설정이 이루어짐에 따라서 상기 제 2 영역내에 레이저 구조물이 생성되는 것을 특징으로 하는 동일 기판상에서의 트랜지스터 및 레이저 다이오드 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 2 영역에 레이저 구조물이 생성될 때 상기 일련의 층 중의 하나의 층이 레이저 구조물의 양자 웰 구조 또는 활성 영역을 형성하도록 상기 일련의 층이 구성되는 것을 특징으로 하는 동일 기판상에서의 트랜지스터 및 레이저 다이오드 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 영역의 상부 층에 물질을 확산시킴에 있어서, 도핑 방식은 상기 상부 층에서 n-도핑으로부터 p-도핑으로, 또는 p-도핑으로부터 n-도핑으로 변경되는 것을 특징으로 하는 동일 기판상에서의 트랜지스터 및 레이저 다이오드 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 일련의 층은, 상기 제 1 영역에서 형성된 트랜지스터 구조물이 헤테로바이폴러 트랜지스터가 되도록 하나 이상의 헤테로 접합(heterojunction)을 포함하도록 구성되는 것을 특징으로 하는 동일 기판상에서의 트랜지스 및 레이저 다이오드 제조 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 일련의 층은, 상기 제 1 영역에서 형성된 트랜지스터 구조물이 에미터 및 베이스 사이에 위치되는 헤테로 접합을 갖는 헤테로바이폴러 트랜지스터가 되도록 하나 이상의 헤테로 접합을 상기 일련의 층에 포함하도록 구성되는 것을 특징으로 하는 동일 기판상에서의 트랜지스터 및 레이저 다이오드 제조 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 일련의 층은, 상기 일련의 층에서 상기 제 2 층과 바로 인접하여 상기 제 2 층과의 사이에 헤테로 접합을 형성하는 상기 일련의 층에서의 제 1 층이 레이저 구조물의 활성 영역에 대한 별개의 한계 설정된 헤테로 구조(SCH)를 상기 제 2 영역에서의 레이저 구조물로 형성하도록 구성되는 것을 특징으로 하는 동일 기판상에서의 트랜지스터 및 레이저 다이오드 제조 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 일련의 층은, 상기 제 1 영역에서의 트랜지스터 구조물에 컬렉터를 형성하거나 또는 컬렉터의 일부가 되는 상기 일련의 층에서의 하나의 층이 레이저 구조물의 활성 영역에 대한 n-형의 별개의 한계 설정된 헤테로 구조(n-SCH)를 제 2 영역에서의 레이저 구조물로 형성하도록 구성되는 것을 특징으로 하는 동일 기판상에서의 트랜지스터 및 레이저 다이오드 제조 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 일련의 층은, 상기 제 1 영역에서의 트랜지스터 구조물에 베이스를 형성하거나 또는 베이스의 일부가 되는 하나의 층이 레이저 구조물의 활성 영역에 대한 p-형의 별개의 한계 설정된 헤테로 구조(p-SCH)를 제 2 영역에서의 레이저 구조물로 형성하도록 구성되는 것을 특징으로 하는 동일 기판상에서의 트랜지스터 및 레이저 다이오드 제조 방법.
  9. 반도체 재료로 제조되고 기판의 표면에 위치되는 일련의 층을 포함하는 기판에 있어서,
    상기 일련의 층은,
    기판 표면 영역이 가로 방향으로 한계 설정될 때에 상기 영역에서의 층이 트랜지스터 구조물을 형성하고,
    상기 기판 표면 영역이 가로 방향으로 한계 설정될 때에 상기 영역에서의 층이 레이저 구조물을 형성하도록, 상기 일련의 층의 상부 층에 소정의 도펀트(dopant)를 확산시키려 할 때에 상부 층에서 도핑이 변경되는, 이러한 순서의 층 및 이러한 조성과 도핑을 갖는 층을 포함하는 것을 특징으로 하는 일련의 층을 포함하는 기판.
  10. 제 9 항에 있어서,
    상기 일련의 층은, 상기 기판 영역이 가로 방향으로 한계 설정되어서 상기 영역 층이 상기 트랜지스터 구조물을 형성할 때에 상기 트랜지스터 구조물에서 컬렉터를 형성하고, 상부 층에서의 도핑을 변경하도록 소정의 도펀트가 일련의 층의 상부 층에 확산되고 기판의 표면 영역이 가로 방향으로 한계 설정되어서 그 영역 층이 레이저 구조물을 형성할 때에 레이저 구조물의 양자 웰 구조 또는 활성 영역을 형성하는, 이러한 순서의 층 및 이러한 조성과 도핑을 갖는 층을 포함하는 것을 특징으로 하는 일련의 층을 포함하는 기판.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 일련의 층은, 소정의 도펀트가 상부 층에 확산될 때에 도핑 방식이 상부 층에서 n-도핑으로부터 p-도핑으로, 또는 p-도핑으로부터 n-도핑으로 변경되는, 이러한 순서의 층 및 이러한 조성과 도핑을 갖는 층을 포함하는 것을 특징으로 하는 일련의 층을 포함하는 기판.
  12. 제 9 항 또는 제 10 항에 있어서,
    상기 일련의 층은, 적어도 하나의 헤테로 접합이 형성되도록 상기 기판 표면 영역이 가로 방향으로 한계 설정되어 상기 영역 층이 트랜지스터 구조물을 형성할 때에 상기 트랜지스터 구조물이 헤테로바이폴러 트랜지스터가 되는, 이러한 순서의 층 및 이러한 조성과 도핑을 갖는 층을 포함하는 것을 특징으로 하는 일련의 층을 포함하는 기판.
  13. 제 9 항 또는 제 10 항에 있어서,
    상기 일련의 층은, 상기 기판 표면 영역을 가로 방향으로 한계 설정되어서 트랜지스터 구조물에 형성될 때에 상기 트랜지스터 구조물의 에미터 및 베이스를 각각 형성하는 제 1 층 및 제 2 층 사이에 위치되는 하나의 헤테로 접합이 형성되고, 상기 트랜지스터 구조물이 헤테로바이폴러 트랜지스터가 되는, 이러한 순서의 층 및 이러한 조성과 도핑을 갖는 층을 포함하는 것을 특징으로 하는 일련의 층을 포함하는 기판.
  14. 제 9 항 또는 제 10 항에 있어서,
    상기 일련의 층은, 상기 트랜지스터 구조물이 얻어지도록 상기 기판 표면 영역이 가로 방향으로 한계 설정될 때에 트랜지스터 구조물의 컬렉터가 형성되고, 영역의 층이 레이저 구조물을 형성하도록 소정의 도펀트가 상부 층 이온에 확산되고 상기 기판의 영역이 가로 방향으로 한계 설정될 때에 레이저 구조물의 활성 영역에 대한 n-형의 별개의 한계 설정된 헤테로 구조(n-SCH)가 형성되는, 이러한 순서의 층 및 이러한 조성과 도핑을 갖는 층을 포함하는 것을 특징으로 하는 일련의 층을 포함하는 기판.
  15. 제 9 항 또는 제 10 항에 있어서,
    상기 일련의 층은, 상기 트랜지스터 구조물이 얻어지도록 기판 표면 영역이 가로 방향으로 한계 설정될 때에 상기 트랜지스터 구조물의 베이스에 포함되고, 상기 영역의 층이 레이저 구조를 형성하도록 소정의 도펀트가 상부 층 이온에 확산되고 상기 기판의 영역이 가로 방향으로 한계 설정될 때에 레이저 구조물의 활성 영역에 대한 p-형의 별개의 한계 설정된 헤테로 구조(p-SCH)를 형성하는, 이러한 순서의 층 및 이러한 조성과 도핑을 갖는 층을 포함하는 것을 특징으로 하는 기판.
KR10-1999-7007160A 1997-02-07 1998-02-06 동일 기판 상에서 헤테로바이폴러 트랜지스터 및 레이저 다이오드의 제조 방법 KR100386928B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9700432-9 1997-02-07
SE9700432A SE511314C2 (sv) 1997-02-07 1997-02-07 Framställning av heterobipolär transistor och laserdiod på samma substrat
PCT/SE1998/000210 WO1998035378A1 (en) 1997-02-07 1998-02-06 Manufacturing a heterobipolar transistor and a laser diode on the same substrate

Publications (2)

Publication Number Publication Date
KR20000070895A KR20000070895A (ko) 2000-11-25
KR100386928B1 true KR100386928B1 (ko) 2003-06-09

Family

ID=20405713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7007160A KR100386928B1 (ko) 1997-02-07 1998-02-06 동일 기판 상에서 헤테로바이폴러 트랜지스터 및 레이저 다이오드의 제조 방법

Country Status (12)

Country Link
US (1) US6335255B1 (ko)
EP (1) EP0972301B1 (ko)
JP (1) JP2001511948A (ko)
KR (1) KR100386928B1 (ko)
CN (1) CN1120522C (ko)
AU (1) AU6010598A (ko)
CA (1) CA2280024A1 (ko)
DE (1) DE69838288T2 (ko)
HK (1) HK1026068A1 (ko)
SE (1) SE511314C2 (ko)
TW (1) TW437109B (ko)
WO (1) WO1998035378A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247892B2 (en) * 2000-04-24 2007-07-24 Taylor Geoff W Imaging array utilizing thyristor-based pixel elements
JP2002057405A (ja) * 2000-08-07 2002-02-22 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
US6525348B1 (en) * 2001-07-17 2003-02-25 David C. Scott Two terminal edge illuminated epilayer waveguide phototransistor
US6531721B1 (en) * 2001-12-27 2003-03-11 Skyworks Solutions, Inc. Structure for a heterojunction bipolar transistor
US20040161006A1 (en) * 2003-02-18 2004-08-19 Ying-Lan Chang Method and apparatus for improving wavelength stability for InGaAsN devices
WO2005020287A2 (en) * 2003-08-22 2005-03-03 The Board Of Trustees Of The University Of Illinois Semiconductor device and method
US7446926B2 (en) 2004-09-27 2008-11-04 Idc, Llc System and method of providing a regenerating protective coating in a MEMS device
US7471855B2 (en) * 2005-07-13 2008-12-30 Alcatel-Lucent Usa Inc. Monlithically coupled waveguide and phototransistor
US8260151B2 (en) 2008-04-18 2012-09-04 Freescale Semiconductor, Inc. Optical communication integration
US8592745B2 (en) * 2009-08-19 2013-11-26 Luxtera Inc. Method and system for optoelectronic receivers utilizing waveguide heterojunction phototransistors integrated in a CMOS SOI wafer
JP2011199031A (ja) * 2010-03-19 2011-10-06 Denso Corp 半導体装置及び半導体装置の製造方法
CN104485578B (zh) * 2014-12-11 2017-05-10 中国科学院半导体研究所 一种晶体管激光器及其制作方法
US10134881B1 (en) * 2017-05-18 2018-11-20 Qualcomm Incorporated Quantum well thermal sensing for power amplifier
DE102018124576A1 (de) * 2018-10-05 2020-04-09 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements mit durchführung einer plasmabehandlung und halbleiterbauelement
US11271566B2 (en) * 2018-12-14 2022-03-08 Integrated Device Technology, Inc. Digital logic compatible inputs in compound semiconductor circuits
CN110459953A (zh) * 2019-07-03 2019-11-15 潘瑶麟 一种实验室用单片集成互注入型侧节精调半导体激光器
CN111416274B (zh) * 2020-02-27 2021-07-02 电子科技大学 一种反馈式多极型量子级联环形激光器
CN113130478A (zh) * 2021-04-13 2021-07-16 厦门市三安集成电路有限公司 一种射频芯片及制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6373688A (ja) * 1986-09-17 1988-04-04 Mitsubishi Electric Corp 半導体発光装置
JPH01143285A (ja) * 1987-11-28 1989-06-05 Mitsubishi Electric Corp 半導体超格子の無秩序化方法及び半導体レーザ装置
US5164797A (en) * 1988-06-17 1992-11-17 Xerox Corporation Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser
FR2635611B1 (fr) * 1988-08-18 1990-10-19 Centre Nat Rech Scient Procede de neutralisation des atomes accepteurs dans inp de type p
US5106764A (en) * 1989-04-10 1992-04-21 At&T Bell Laboratories Device fabrication
JP2566661B2 (ja) * 1990-04-18 1996-12-25 三菱電機株式会社 不純物拡散方法
KR940005454B1 (ko) * 1991-04-03 1994-06-18 삼성전자 주식회사 화합물반도체장치
US5202896A (en) * 1991-07-16 1993-04-13 The United States Of America As Represented By The Secretary Of The Air Force Bipolar inversion channel field effect transistor laser
US5239550A (en) * 1991-12-03 1993-08-24 University Of Connecticut Transistor lasers
US5283447A (en) * 1992-01-21 1994-02-01 Bandgap Technology Corporation Integration of transistors with vertical cavity surface emitting lasers
US5266794A (en) * 1992-01-21 1993-11-30 Bandgap Technology Corporation Vertical-cavity surface emitting laser optical interconnect technology
JPH0645633A (ja) * 1992-07-22 1994-02-18 Nec Corp 半導体光スイッチとその駆動方法

Also Published As

Publication number Publication date
US6335255B1 (en) 2002-01-01
DE69838288T2 (de) 2008-05-15
SE9700432D0 (sv) 1997-02-07
CN1246962A (zh) 2000-03-08
WO1998035378A1 (en) 1998-08-13
AU6010598A (en) 1998-08-26
DE69838288D1 (de) 2007-10-04
KR20000070895A (ko) 2000-11-25
SE9700432L (sv) 1998-08-08
JP2001511948A (ja) 2001-08-14
CA2280024A1 (en) 1998-08-13
TW437109B (en) 2001-05-28
EP0972301A1 (en) 2000-01-19
HK1026068A1 (en) 2000-12-01
CN1120522C (zh) 2003-09-03
SE511314C2 (sv) 1999-09-06
EP0972301B1 (en) 2007-08-22

Similar Documents

Publication Publication Date Title
KR100386928B1 (ko) 동일 기판 상에서 헤테로바이폴러 트랜지스터 및 레이저 다이오드의 제조 방법
US5164949A (en) Vertical cavity surface emitting laser with lateral injection
US5455429A (en) Semiconductor devices incorporating p-type and n-type impurity induced layer disordered material
EP0430691B1 (en) Semiconductor heterostructures
US4987468A (en) Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser
US20150318666A1 (en) Vertical-cavity surface-emitting transistor laser, t-vcsel and method for producing the same
US5822349A (en) Semiconductor device and method of manufacturing the same
US4937835A (en) Semiconductor laser device and a method of producing same
JPH0553317B2 (ko)
US5048040A (en) Multiple wavelength p-n junction semiconductor laser with separated waveguides
US5608753A (en) Semiconductor devices incorporating p-type and n-type impurity induced layer disordered material
US5164797A (en) Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser
JPH0758823B2 (ja) 幾何学的ドーピング法および同法により製造の電子デバイス
WO1997044830A1 (en) High injection bipolar transistor
US5574745A (en) Semiconductor devices incorporating P-type and N-type impurity induced layer disordered material
US5071786A (en) Method of making multiple wavelength p-n junction semiconductor laser with separated waveguides
US5149670A (en) Method for producing semiconductor light emitting device
US7986721B2 (en) Semiconductor optical device including a PN junction formed by a second region of a first conductive type semiconductor layer and a second conductive type single semiconductor layer
US6002142A (en) Integrated optoelectronic structures incorporating P-type and N-type layer disordered regions
US5027182A (en) High-gain AlGaAs/GaAs double heterojunction Darlington phototransistors for optical neural networks
US4989050A (en) Self aligned, substrate emitting LED
US5278857A (en) Indium gallium aluminum phosphide silicon doped to prevent zinc disordering
US20030062517A1 (en) Semiconductor device with current confinement structure
JPH04237135A (ja) 半導体積層構造体
EP0474721B1 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee