KR100384794B1 - 플래쉬 메모리 셀 및 그 제조방법 - Google Patents

플래쉬 메모리 셀 및 그 제조방법 Download PDF

Info

Publication number
KR100384794B1
KR100384794B1 KR1019960070176A KR19960070176A KR100384794B1 KR 100384794 B1 KR100384794 B1 KR 100384794B1 KR 1019960070176 A KR1019960070176 A KR 1019960070176A KR 19960070176 A KR19960070176 A KR 19960070176A KR 100384794 B1 KR100384794 B1 KR 100384794B1
Authority
KR
South Korea
Prior art keywords
forming
gate
substrate
erase gate
insulating film
Prior art date
Application number
KR1019960070176A
Other languages
English (en)
Other versions
KR19980032018A (ko
Inventor
곽종석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US08/962,295 priority Critical patent/US6060359A/en
Priority to JP9351541A priority patent/JP3028412B2/ja
Publication of KR19980032018A publication Critical patent/KR19980032018A/ko
Priority to US09/417,486 priority patent/US6175133B1/en
Application granted granted Critical
Publication of KR100384794B1 publication Critical patent/KR100384794B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 플래쉬 메모리 소자 및 메모리 셀 제조방법으로서, 메모리 소자는 반도체 기판에 제1방향으로 길게 파인 트렌치 내에 형성된 절연막 격리층과, 상기 절연막 격리층 위에 막대 모양으로 길게 형성된 소거 게이트와, 제1방향과는 대략 직각인 제2방향으로 기판에 불순물을 주입하여 형성된 매립형 데이터 라인과, 상기 소거 게이트를 절연하는 절연막을 사이에 두고 상기 소거 게이트의 양편 측면 가장자리를 상부 및 하부에서 둘러싸고 제1 및 제2 방향으로 절단되어 있는 다수의 플로팅게이트와, 제1방향으로 박대 형상으로 길게 형성되고, 상기 다수의 플로팅게이트 상부에 절연막을 사이에 두고 위치하는 콘트롤게이트를 포함하여 이루어지며, 격리층은 상기 소거 게이트의 양편 측면 하부가 제거되어서 상기 소거 게이트의 중심 부위에서만 서로 접촉하도록 형성된 것이다.

Description

플래쉬 메모리 셀 및 그 제조방법
본 발명은 반도체 플래쉬 메모리 셀 (Flash Memory Cell) 및 그 제조방법에 관한 것으로, 특히 데이터 소거(Erase)시의 소거 특성을 개선하고 토포로지를 향상시킬 수 있는 방법에 관한 것이다.
반도체 플래쉬 메모리셀에 관한 기술은 집적도를 증대시키위한 구조와 제조 공정을 단순화하고 용이하게 하려는 노력이 계속되고 있다.
반도체 플래쉬 메모리셀에 관련된 기술 내용이 미국 특허 제5,070,032 에 공개된 바 있다.
종래의 반도체 플래쉬 메모리셀 중에서 매립형 데이터 라인과 산화막을 증착하여 소자를 격리막으로 사용하는 구조가 있다.
제1도에서는 이러한 종래의 플래쉬 메모리 셀의 일 예를 도시한 것인데, 이와 같은 종래의 플래쉬 메모리 셀 제조방법을 간략히 설명하면 다음과 같다.
제1도의 오른 쪽 부분 도면은 왼쪽 부분의 R-R 선 단면도이고, 제1도의 왼쪽 부분의 도면은 제1도의 오른쪽 부분의 L-L선 단면도이다.
이 방법은 먼저, 반도체 기판(10)상에 데이터 라인(18)을 형성하기 위하여 이온 주입 공정으로 매립형 N+을 형성하고, 고온 저압 산화막(HLD: High Temperature Low Pressure Dielectric)을 형성하고, 소자 격리 산화막 패턴(19)을 형성하여 액티브영역과 필드 영역을 구분한다.
다음에는, 액티브영역에 게이트산화막(11)을 형성하고, 그 위에 폴리실리콘을 형성하고, 패터닝하여 플로우팅 게이트(12)를 형성하고, 다시 산화 공정으로 산화막을 형성하거나 산화막을 형성하여 프로우팅게이트를 절연한 다음, 폴리실리콘을 형성하고 패터닝하여 콘트롤게이트(13)를 형성한다.
다음으로, 절연층을 형성하여 콘트롤게이트를 절연시킨 후에, 다시 폴리실리콘을 형성하고 패터닝하여 이레이즈(소거) 게이트(14)를 형성한다.
이렇게 한 후, 다시 절연층을 형성하고, 게이트들과 필요한 콘택 지점에 콘택홀을 형성한 다음, 그 위에 메탈 층을 형성하고 패터닝하여 배선(16)을 형성한다. 다음에는 BPSG 등으로 패시베이션 층(16)을 형성하여 플래쉬 메모리 셀 형성 공정을 완료한다.
이렇게 구성된 플래쉬 메모리셀을 프로그래밍 할 경우에는, 콘트롤게이트와 데이터 라인에 높은 전압을 가하여 게이트절연막의 가장자리 부위를 이용하여 플로팅게이트에 전자를 주입하여 프로그래밍하고, 프로그램밍된 데이터를 소거할 때는 소거 게이트에 높은 전압을 가하여 플로팅게이트에 주입된 전자들이 플로팅게이트와 소거 게이트 사이에 있는 절연막을 전자가 통과하여 빠져 나오게 하여 프로그램밍된 데이터를 삭제한다.
이와 같은 종래 기술에서는 소거 게이트(14)가 소자 분리 산화막 위에 형성되므로 표면에 기타 부분과의 단차가 증가하여 평탄화 하기가 어렵고, 또한 소거 게이트를 형성하기 위하여 깊은 에치 공정과 플러그 공정을 사용하여야 하므로 공정이 까다롭고 따라서 불량 발생 위험이 크다.
본 발명은 소자 격리를 위하여 트렌치를 이용 하므로써 셀 사이즈를 줄이고, 3 층의 폴리 구조를 갖추고 있음에도 불구하고 트렌치 형성 부에 위치하는 격리충 위에 소거 게이트를 형성시켜서 소거 게이트의 높이를 낮춤으로서 단차를 작게 하며, 플로팅게이트가 소거 게이트 좌우 단부의 상하에 접합되어 플로팅게이트와 소거 게이트의 접촉 면적을 증가시켜서 소거 특성을 향상시키려는 것이다.
본 발명의 목적은 청구항 1에서 정의된 바와 같이, 기판에 제1방향으로 트렌치를 형성하는 공정, 상기 제1방향과 교차하는 제2방향으로 상기 기판 내에 불순물 매립층을 형성하는 공정, 상기 기판의 전면에 제1절연막을 형성하는 공정, 상기 제1절연막 상에 상기 제1방향으로 소거게이트를 형성하는 공정, 상기 소거게이트를마스크로 사용하여 상기 제1절연막을 과도 식각하여 상기 소거게이트의 단부의 하면을 노출시키는 공정, 상기 기판의 전면에 제2절연막을 형성하는 공정, 상기 제1방향으로는 상기 소거게이트의 상면, 측면 그리고 하면 단부에 대응되고, 상기 제2방향으로는 상기 불순물 매립층의 일정 영역에 대응되는 상기 제2절연막 상에 상기 제2방향으로 1차플로팅게이트를 형성하는 공정, 상기 기판의 전면에 제3절연막을 형성하는 공정, 상기 트렌치 사이의 영역에 대응하는 상기 제3절연막 상에 콘트롤게이트를 형성하는 공정, 상기 1차 플로팅게이트와 상기 제3절연막을 상기 제1방향으로 선택적식각하여 상기 소거 게이트의 가운데 영역을 노출시키는 공정을 포함하여 이루어지는 플래쉬 메모리 셀 제조방법을 제공하려는 것이다.
그리고, 제1절연막을 산화막과 질화막을 순서대로 형성하고, 소거게이트의 단부의 하면을 노출시키기 위하여 상기 제1절연막을 소정 깊이까지 제거한 후 소정 깊이까지 제거된 상기 제1절연막을 습식각하여 플래쉬 메모리셀을 제조하는 방법을 제공하려는 것이다.
또한 본 발명의 목적은 기판에 제1방향으로 트렌치를 형성하는 공정, 상기 제1방향과 교차하는 제2방향으로 상기 기판 내에 불순물 매립층을 형성하는 공정, 상기 기판의 전면에 제1절연막을 형성하는 공정, 상기 제1절연막 상에 상기 제1방향으로 소거게이트를 형성하는 공정, 상기 소거게이트를 마스크로 사용하여 상기 제1절연막을 과도 식각 하여 상기 소거게이트의 단부의 하면을 노출시키는 공정, 상기 기판의 전면에 제2절연막을 형성하는 공정, 상기 제1방향으로는 상기 소거게이트의 측면 및 단부의 상, 하면에 대응되고, 상기 제2방향으로는 상기 불순물 매립층의 일정 영역에 대응되는 상기 제2절연막 상에 상기 플로팅게이트를 형성하는 공정, 상기 기판의 전면에 제3절연막을 형성하는 공정, 상기 트렌치 사이의 영역에 대응하는 상기 제3절연막 상에 콘트롤게이트를 형성하는 공정을 포함하여 이루어지는 플래쉬 메모리 셀 제조방법을 제공하려는 것이다.
본 발명의 또 다른 목적은 반도체 기판에 제1방향으로 형성된 격리층, 상기 격리층 상부에 상기 격리층보다 넓은 촉을 갖도록 형성된 소거게이트, 상기 제1방향과 교차하는 제2방향으로 기판 내에 형성된 매립형 데이터 라인, 상기 소거게이트의 측면 및 단부의 상, 하면과 상기 매립형 데이타라인의 일정영역상에 절연막을 개재하여 형성된 플로팅게이트, 상기 소거게이트 사이의 영역에 대응하는 상기 플로팅게이트 및 상기 기판 상에 절연막을 개재하여 형성된 콘트롤게이트를 포함하여 이루어지는 플래쉬 메모리셀을 제공하려는 것이다.
제1도는 종래의 플래쉬 메모리셀 제조 방법을 설명하기위한 도면이다.
제 2도는 본 발명의 플래쉬 메모리셀의 일부 영역의 레이아웃도이다.
제 3도 내지 제 11도는 본 발명의 제조 공정을 설명하기위한 도면들로서,
제 3도 내지 제 11도의 "A"도는 제2도의 A-A선 단면을 나타내고,
제 3도 내지 제 11도의 "B"도는 제2도의 B-B 선 단면도들이다.
본 발명의 기본 적인 구성은 위에서 본 발명의 목적으로 기재한 플래쉬 메모리셀과 그 제조방법과 같으며, 그 구체적인 실시예를 설명하면 다음과 같다.
제2도는 본 발명의 방법으로 제조된 플래쉬 메모리셀의 레이아웃을 설명하기위한 도면이고, 제3도 내지 제9도는 본 발명의 플래쉬 메모리 셀 제조방법의 실시예를 설명하기위하여 주요 공정별로 표시한 단면도들이다.
본 방법은 먼저 제3도에서 보인 바와 같이, 기판 (20)에 소자 격리를 위하여 제1방향으로 선택식각하여 트렌치(21)를 판다. 그리고 제1방향과 교차하는 방향으로 선택적으로 이온 주입과 아닐링 공정을 통하여 매립형 데이터 라인(22)을 형성한다.
다음에는 제4도에서 보인 바와 같이, 제1절연막을 형성하기위하여 기판(20)의 전면에 산화막 (23)을 형성하고 그 위에 질화막(24)을 형성한다.
다음에는 제5도에서 보인 바와 같이, 제1폴리실리콘층을 형성하고, 제1방향으로 선택식각하여 상기 트렌치 상부에 소거게이트(Erase Gate)(25)를 형성하되 상기 제1절연막의 질화막(24)이 소정의 깊이 만큼 식각 되도록 오버 에치하여 형성한다. 제5도에는 이렇게 소정 깊이로 식각된 질화막(24')이 나타나져 있다.
이어서 제6도에서 보인 바와 같이, 소정 깊이로 식각된 질화막(24')을 습식각의 방법으로 트렌치(21)와 소거게이트 사이의 부분을 남기고 상기 질화막(24')을 등방성식각하여 격리층(24")을 형성함으로서 상기 소거게이트의 측면 및 단부의 하면이 노출되는 구조를 얻을 수 있다.
그리고 제7도에서 보인 바와 같이, 노출된 상기 소거게이트(25) 표면상에 제2절연막(27)을 형성하고, 기판(20)의 전면 제2폴리실리콘층을 형성한 후, 상기 제2방향으로 선택식각하여 상기 매립형 데이터 라인(22)과 동일한 방향으로 1차플로팅게이트(26)를 형성한다. 이 때 상기 제1절연막의 산화막(23)이 식각액에 따라 일부 식각되기도하여 산화막으로서 특성이 저하되기 때문에 상기 격리층(24")를 형성한 뒤에 노출된 상기 산화막(23)을 식각하여 제거한 뒤 제7도에서 표시된 상기 제2절연막(27)을 상기 소거게이트(25) 표면뿐만 아니라 상기 기판(20)상에도 형성하여 플로팅게트 절연막으로서 형성할 수도 있다. 제1플로팅게이트는 절연막을 사이에 두고 소거게이트의 양편 단부를 둘려싸는 형태로 형성되어서, 플로팅게이트와소거게이트의 접촉 면적이 넓어진다.
이렇게 한 후, 제8도에서 보인 바와 같이, 기판(20)의 전면에 제3절연막을 형성하고, 제3절연막 상에 제3폴리실리콘층을 형성한 후, 제3폴리실리콘층을 제1방향으로 선택식각하여 상기 트렌치(21)사이에 대응하는 위치에 길게 콘트롤게이트(30)를 형성한다.
이렇게 한 후에는, 제9도에서 보인 바와 같이, 콘트롤게이트(30) 사이에 위치하는 제1플로팅게이트(26')를 제1방향으로 소정 부분 식각 하여 각 메모리 셀당 하나씩의 플로팅게이트(26')가 형성한다.
상기 플로팅게이트(26')는 상기 제2절연막(27)을 사이에 두고 상기 소거게이트(25)의 측면 및 상,하단부의 가장자리를 에워싸는 형태로 형성되기 때문에 종래 구조에 비해 소거게이트와 대응되는 면적이 넓어지게 되어 소거 특성을 향상시킬 수 있다.
이후에는 일반적인 방법으로 절연막 형성, 패시베이션층형성, 콘택홀 형성, 배선 형성 공정 등을 실시하여 셀 제조 공정을 완료한다.
다음에는 본 발명의 제2실시예의 방법을 설명한다. 이 방법은 제3도 내지 제6도에서 보인 바와 동일한 방법과 형상이 되도록 기판 (20)에 트렌치(21), 매립형 데이터 라인(22), 제1절연막인 산화막 (23)과 질화막(24), 및 소거게이트(25)를 형성하고, 질화막(24')을 등방성식각하여 격리층(24")을 형성함으로서 상기 소거게이트의 측면 및 단부의 하면이 노출되는 구조로 만든다.
이렇게 한 다음, 제10도에서 보인 바와 같이, 노출된 상기 소거게이트(25)표면상에 제2절연막(27)을 형성하고, 기판(20)의 전면에 제2폴리실리콘층을 형성한 후, 제1방향 및 제2방향으로 선택식각하여 플로팅게이트(46)을 형성한다. 이 때 상기 제1절연막인 산화막(23)이 식각액에 따라 일부 식각되기도하여 산화막으로서 특성이 저하되기 때문에 상기 격리층(24")를 형성한 뒤에 노출된 상기 산화막(23)을 식각하여 제거한 뒤 제7도에서 표시된 상기 제2절연막(27)을 상기 소거게이트(25) 표면뿐만 아니라 상기 기판(20)상에도 형성하여 플로팅게트 절연막으로서 형성할 수도 있다. 이 플로팅게이트(46)는 각 셀당 하나씩 형성되며, 또 제2절연막(27)을 사이에 두고 상기 소거게이트(25)의 측면 및 상,하단부의 가장자리를 에워싸는 형태로 형성되기 때문에 종래 구조에 비해 소거게이트와 대응되는 면적이 넓어지게 되어 소거 특성을 향상시킬 수 있다.
이렇게 한 후, 제11도에서 보인 바와 같이, 기판(20)의 전면에 제3절연막(48)을 형성하고, 제3절연막 상에 제3폴리실리콘층을 형성한 후, 제3폴리실리콘층을 제1방향으로 선택식각하여 상기 트렌치(21)사이의 대응하는 위치에 길게 콘트롤게이트(50)를 형성한다.
이후에는 일반적인 방법으로 절연막 형성, 패시베이션층형성, 콘택홀 형성, 배선 형성 공정 등을 실시하여 셀 제조 공정을 완료한다.
이러한 공정으로 제작된 플래쉬 메모리셀의 동작은 매립형 데이터 라인(22)과 콘트롤게이트(30, 50)를 이용하여 플로팅게이트(26, 46)에 전자를 주입하거나 하지 아니하거나 하여서 메모리셀을 프로그래밍 한다. 또 프로그램밍된 데이터를 소거하기위하여는 소거게이트(25)를 이용하여 플로팅게이트에 주입된 전자를 빼내어서 데이터를 삭제한다. 이러한 프로그래밍과 소거 동작은 종래의 플래쉬 메모리셀을 동작시키는 방식과 같이 하면 된다.
본 발명의 방법으로 제조된 플래쉬 메모리셀은 트렌치를 이용하여 소자 격리를 하기 때문에 셀 사이즈를 줄일 수 있고, 3 층의 폴리실리콘 구조를 가지고 있음에도 불구하고 트렌치 형성 부에 위치하는 격리층 위에 소거게이트를 형성시키기 때문에 단차를 줄일 수 있다.
또한 플로팅게이트가 소거게이트 좌우 단부의 상하에 접합 면적이 넓도록 결합되어 있어서 소거 특성이 향상되고, 단차에 유리하기 때문에 콘트롤게이트 형성 후 공정을 수행하기가 용이하게 된다.

Claims (12)

  1. 기판에 제1방향으로 트렌치를 형성하는 공정,
    상기 제1방향과 교차하는 제2방향으로 상기 기판 내에 불순물 매립층을 형성하는 공정,
    상기 기판의 전면에 제1절연막을 형성하는 공정,
    상기 트렌치에 대응되는 제1절연막 상에 상기 제1방향으로 소거게이트를 형성하는 공정,
    상기 소거게이트를 마스크로 사용하여 상기 제1절연막을 과도 식각하여 상기 소거게이트의 단부의 하면을 노출시키는 공정,
    상기 기판의 전면에 제2절연막을 형성하는 공정,
    상기 제1방향으로는 상기 소거게이트의 상면, 측면 그리고 하면 단부에 대응되고, 상기 제2방향으로는 상기 불순물 매립층의 일정 영역에 대응되는 상기 제2절연막 상에 상기 제2방향으로 1차플로팅게이트를 형성하는 공정,
    상기 기판의 전면에 제3절연막을 형성하는 공정,
    상기 트렌치 사이의 영역에 대응하는 상기 제3절면막 상에 콘트롤게이트를 형성하는 공정,
    상기 1차플로팅게이트와 상기 제3절연막을 상기 제1방향으로 선택적식각하여 상기 소거게이트의 가운데 영역을 노출시키는 공정을 포함하여 이루어지는 플래쉬 메모리 셀 제조방법
  2. 제1항에 있어서,
    상기 소거게이트 단부의 하면을 노출시키는 공정에서, 상기 제1절연막을 소정 깊이까지 제거한 후 소정 깊이까지 제거된 상기 제1절연막을 습식각하는 것이 특징인 플래쉬 메모리 셀 제조방법.
  3. 제1항에 있어서,
    상기 소거게이트의 단부의 하면을 노출시키는 공정에서, 상기 제1절연막을 습식각하여 형성하는 것이 특징인 플래쉬 메모리 셀 제조방법.
  4. 제1항에 있어서,
    상기 공정 후에 잔류하는 절연막을 습식으로 식각하여 상기 트렌치 내부와 상기 소거게이트 하부에만 절연막을 남기어서 절연막 격리층을 형성하는 것이 특징인 플래쉬 메모리 셀 제조방법.
  5. 제1항에 있어서,
    상기 제1절연막을 형성하는 공정에서, 산화막과 질화막을 순서로 형성하는 것이 특징인 플래쉬 메모리 셀 제조방법.
  6. 제1항에 있어서,
    상기 제2절연막을 실리콘 산화막으로 형성하는 것이 특징인 플래쉬 메모리 셀 제조방법.
  7. 기판에 제1방향으로 트렌치를 형성하는 공정,
    상기 제1방향과 교차하는 제2방향으로 상기 기판 내에 불순물 매립층을 형성하는 공정.
    상기 기판의 전면에 제1절연막을 형성하는 공정,
    상기 트렌치에 대응되는 제1절연막 상에 상기 제1방향으로 소거게이트를 형성하는 공정,
    상기 소거게이트를 마스크로 사용하여 상기 제1절연막을 과도 식각하여 상기 소거게이트의 단부의 하면을 노출시키는 공정,
    상기 기판의 전면에 제2절연막을 형성하는 공정,
    상기 제1방향으로는 상기 소거게이트의 측면 및 단추의 상, 하면에 대응되고, 상기 제2방향으로는 상기 불순물 매립층의 일정 영역에 대응되는 상기 제2절연막 상에 상기 플로팅게이트를 형성하는 공정,
    상기 기판의 전면에 제3절연막을 형성하는 공정,
    상기 트렌치 사이의 영역에 대응하는 상기 제3절연막 상에 콘트롤게이트를 형성하는 공정을 포함하여 이루어지는 플래쉬 메모리 셀 제조방법.
  8. 제7항에 있어서,
    상기 소거게이트 단부의 하면을 노출시키는 공정에서, 상기 제1절연막을 습식각하여 형성하는 것이 특징인 플래쉬 메모리 셀 제조방법.
  9. 제7항에 있어서,
    상기 제1절연막을 형성하는 공정에서, 산화막과 질화막을 순서로 형성하는 것이 특징인 플래쉬 메모리 셀 제조방법.
  10. 반도체 기판에 제1방향으로 형성된 격리층,
    상기 격리층 상부에 상기 격리층보다 넓은 촉을 갖도록 형성된 소거게이트,
    상기 제1방향과 교차하는 제2방향으로 기판 내에 형성된 매립형 데이터 라인,
    상기 소거게이트의 측면 및 단부의 상, 하면과 상기 매립형데이타라인의 일정영역상에 절연막을 개재하여 형성된 플로팅게이트,
    상기 소거게이트 사이의 영역에 대응하는 상기 플로팅게이트 및 상기 기판상에 절연막을 개재하여 형성된 콘트롤게이트를 포함하여 이루어지는 플래쉬 메모리 셀
  11. 제10항에 있어서,
    상기 격리층은 산화막과 질화막으로 구성되는 것이 특징인 플래쉬 메모리 셀
  12. 제10항에 있어서,
    상기 격리층은 상기 소거게이트 하단부의 중심 부분에서 접촉되도록 형성된 것이 특징인 플래쉬 메모리 셀
KR1019960070176A 1996-10-30 1996-12-23 플래쉬 메모리 셀 및 그 제조방법 KR100384794B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US08/962,295 US6060359A (en) 1996-12-23 1997-10-31 Flash memory cell and method of fabricated the same
JP9351541A JP3028412B2 (ja) 1996-12-23 1997-12-19 フラッシュメモリセル製造方法
US09/417,486 US6175133B1 (en) 1996-12-23 1999-10-13 Flash memory cell and method of fabricating the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR19960049971 1996-10-30
KR96-49971 1996-10-30
KR1019960049971 1996-10-30

Publications (2)

Publication Number Publication Date
KR19980032018A KR19980032018A (ko) 1998-07-25
KR100384794B1 true KR100384794B1 (ko) 2003-08-14

Family

ID=37417466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960070176A KR100384794B1 (ko) 1996-10-30 1996-12-23 플래쉬 메모리 셀 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100384794B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462370B1 (ko) * 1998-12-12 2005-04-06 매그나칩 반도체 유한회사 플래쉬메모리장치및그의제조방법

Also Published As

Publication number Publication date
KR19980032018A (ko) 1998-07-25

Similar Documents

Publication Publication Date Title
US7494868B2 (en) Methods of fabricating flash memory devices having a sloped trench isolation structure
US6784055B2 (en) Flash memory device and a method for fabricating the same
US6750090B2 (en) Self aligned method of forming a semiconductor memory array of floating gate memory cells with floating gates having multiple sharp edges, and a memory array made thereby
US7508048B2 (en) Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby
US7214588B2 (en) Methods of forming memory cells with nonuniform floating gate structures
KR100621553B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
US6967372B2 (en) Semiconductor memory array of floating gate memory cells with vertical control gate sidewalls and insulation spacers
JPH08264738A (ja) 不揮発性メモリ製造方法
US9171962B2 (en) Semiconductor device and method of manufacturing the same
JP2007103652A (ja) 半導体装置およびその製造方法
JP2003031702A (ja) 不揮発性半導体記憶装置およびその製造方法
CN112185815A (zh) 形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法
KR100558001B1 (ko) 스페이서 산화공정을 이용한 분리 게이트 플래쉬 메모리셀 제조 방법들
KR100384794B1 (ko) 플래쉬 메모리 셀 및 그 제조방법
JP2007194638A (ja) 不揮発性メモリ装置及びその製造方法
JP2000269450A (ja) 半導体装置およびその製造方法
JP2003100913A (ja) 垂直制御ゲート側壁及び絶縁スペーサを有する浮動ゲートメモリセルの半導体メモリ配列を形成する自己整合方法とこれにより製造されたメモリ配列
JP2002083884A (ja) 半導体記憶装置の製造方法
KR100519792B1 (ko) 다중 게이트 절연막들을 갖는 반도체소자의 제조방법 및그에 의해 제조된 반도체소자
JP3028412B2 (ja) フラッシュメモリセル製造方法
KR100697295B1 (ko) 스플릿 게이트형 비휘발성 메모리 장치 및 그 제조 방법
KR20030049781A (ko) 플래시 메모리 셀 제조 방법
JP2005236037A (ja) 半導体装置およびその製造方法
KR20020025782A (ko) 반도체기억장치 및 그 제조방법
KR100639465B1 (ko) Ｎｏｒ형 플래쉬 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee