KR100353465B1 - 플라즈마디스플레이패널 - Google Patents

플라즈마디스플레이패널 Download PDF

Info

Publication number
KR100353465B1
KR100353465B1 KR10-1998-0026575A KR19980026575A KR100353465B1 KR 100353465 B1 KR100353465 B1 KR 100353465B1 KR 19980026575 A KR19980026575 A KR 19980026575A KR 100353465 B1 KR100353465 B1 KR 100353465B1
Authority
KR
South Korea
Prior art keywords
electrode
teeth
display panel
base
plasma display
Prior art date
Application number
KR10-1998-0026575A
Other languages
English (en)
Other versions
KR19990066710A (ko
Inventor
후미히로 나미끼
시게오 가사하라
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR19990066710A publication Critical patent/KR19990066710A/ko
Application granted granted Critical
Publication of KR100353465B1 publication Critical patent/KR100353465B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 구동 전압과 독립으로 방전 전류를 설정할 수가 있고, 더구나 조립이 용이하고 생산성이 뛰어난 플라즈마 디스플레이 패널의 제공을 목적으로 한다.
행 방향으로 연장하는 전극간에 면방전을 생기게 하는 구조의 플라즈마 디스플레이 패널에서, 면방전을 생기게 하기 위한 전극쌍의 적어도 한쪽의 전극(X)을 행 방향으로 연장하는 기부(x11)와 상기 기부(x11)로부터 다른쪽의 전극(Y)을 향해서 연장하는 다수의 치부(x12)로 된 빗살 형상으로 형성하고, 상기 치부(x12)의 배열 피치(Ps)를 행 방향의 셀 피치(Pr)의 1/n(n은 2이상의 정수)으로 선정한다.

Description

플라즈마 디스플레이 패널
본 발명은 면방전 구조의 플라즈마 디스플레이 패널(PDP)에 관한 것이다.
PDP는 하이비전용의 표시 디바이스로서 주목되고 있다. 화면의 고정세화 및 대형화를 진척시키는 면에서 소비 전력의 저감은 중요한 과제의 하나이다.
컬러 표시 디바이스로서 면방전 형식의 AC형 PDP가 상품화되어 있다. 여기서 말하는 면방전 형식이란 벽전하를 이용해서 점등 상태를 유지하는 AC 구동에 있어서 번갈아 양극 또는 음극이 되는 제 1 및 제 2 주전극을 기판쌍의 한 쪽의 내면에 평행하게 배열하는 형식이다. 면방전 형식의 PDP에서는 컬러 표시를 위한 형광체층을 주전극쌍을 배치한 기판과 대향하는 다른 쪽의 기판 상에 설치함으로써 방전시의 이온 충격에 의한 형광체층의 열화를 경감하여, 수명의 장기화를 꾀할 수가 있다. 형광체층을 배면측의 기판 상에 배치한 것은 "반사형"으로 호칭되고, 반대로 전면측의 기판 상에 배치한 것은 "투과형"이라고 호칭된다. 발광 효율이 뛰어난 것은 형광체층의 전면측 표면이 발광하는 반사형이다.
종래에는 주전극은 표시 영역 내의 행 방향(표시 라인 방향)으로 연장하는 일정 폭의 직선 띠형상으로 형성되어 있었다. 전극 배열 간격에 대해서는 쌍을 이루는 주전극간의 간격(슬릿 폭)보다도 인접하는 주전극쌍간의 전극 간극(역슬릿 폭)을 충분히 넓게 해서 행간의 방전 결합을 방지하는 형태가 일반적이다. 단 주전극을 등간격으로 배열하고, 각 주전극이 그 한 쪽 및 다른 쪽에 인접하는 주전극과 각각 쌍을 이루는 형태를 채용할 수도 있다. 또한 반사형에서는 주전극은 투명 도전막과 라인 저항을 줄이는 금속막으로 이루어진다.
상술한 면방전 형식의 PDP에서는 면방전 갭인 슬릿의 길이(면방전 갭 길이) 및 주전극의 폭에 의해서 구동 전압 마진이 규정된다. 이 구동 전압 마진이란 유전체에 의한 메모리 기능을 이용해서 안정한 표시를 실현할 수 있는 구동 전압의 허용 범위이고, 면방전 개시 전압(Vf)과 면방전 유지 전압(Vs)과의 전압차를 의미한다. 메모리 기능의 크기를 나타내는 메모리 계수(αM)는 다음 식으로 정의된다.
αM= (Vf-Vs)/(Vf/2)
메모리 계수(αM)가 클수록 안정도도 커져서 구동이 용이해지므로, PDP의 설계시에는 가능한 한 방전 개시 전압(Vf)을 낮게 해서 구동의 저전압화를 꾀함과 동시에, 방전 유지 전압(Vs)을 낮게 해서 메모리 계수(αM)를 크게 하는 것이 바람직하다.
그런데, 주전극의 치수 조건 및 구동 전압이 정해지면, 방전 전류의 크기가 일률적으로 결정된다. 구동 전압 마진의 구동 범위 내에서 구동 전압을 조정하면 방전 전류의 크기를 제어할 수는 있지만, 경년(經年) 변화를 고려하면 구동 전압의조정 폭이 좁아서, 실제적으로는 충분한 제어를 행할 수가 없다.
방전 전류가 클수록 휘도가 높아지기는 하지만, 그와 동시에 방전 가스에 의한 전하 흡수의 영향으로 휘도 상승이 완만해져서, 발광 효율(소비 전력과 휘도와의 비율)이 저하하고 만다. 또 방전 전류가 클수록 이온 충격에 의한 내면의 손상이 크므로, 수명의 관점에서 보아도 방전 전류를 필요 최소한으로 억제할 필요가 있다. 즉 종래의 PDP에서는 최적 구동 전압 범위와 최적 방전 전류의 크기를 독립적으로 설정할 수가 없으므로, 셀 구조나 방전 가스 조건을 결정할 때에 구동 전압 마진과 방전 전류가 균형 있게 적정 범위내의 값이 되도록 시행 착오를 할 필요가 있었다.
본 발명은 구동 전압과 독립적으로 방전 전류를 설정할 수 있고, 또한 조립이 용이하고 생산성이 뛰어난 플라즈마 디스플레이 패널의 제공을 목적으로 하고 있다.
도 1은 본 발명의 PDP의 내부 구조를 나타내는 사시도.
도 2는 본 발명의 전극쌍의 기본 구조를 나타내는 평면도.
도 3은 전극쌍의 적층 구조를 나타내는 도면.
도 4는 전극 면적과 방전 전류와의 관계를 나타내는 그래프.
도 5는 전극 구조의 제 1 변형예를 나타내는 평면도.
도 6은 전극 구조의 제 2 변형예를 나타내는 평면도.
도 7은 전극 구조의 제 3 변형예를 나타내는 평면도.
※ 도면의 주요부분에 대한 부호의 설명 ※
1: PDP(플라즈마 디스플레이 패널)
X, Y: 서스테인 전극
x11, x21, x31, x41: 기부(基部)
y11, y21, y31: 기부
x12, x22, x32, x42: 치부(齒部)
y12, y22, y32: 치부
Ps, PsX, PsY:배열 피치
Pr: 셀 피치
41, 41': 투명도전막
42: 금속막
본 발명에서는 면방전에 의한 행 방향의 전극을 빗살 형상으로 하고, 그 빗살(치부)의 치수 설정에 의해서 방전 전류를 최적화한다. 빗살의 폭을 좁게 할수록, 또는 빗살의 배열 피치를 크게 할수록, 유효 전극 밀도가 감소해서 방전 전류가 적어진다.
그리고, 본 발명에서는 빗살의 배열 피치(Ps)와 셀 피치(Pr)에 관해서 다음의 조건을 만족시킨다.
Pr = n·Ps (n: 2 이상의 정수)
셀 피치(Pr)가 배열 피치(Ps)의 정수배이면, 전극을 배열한 기판과 다른 기판을 서로 겹쳐서 PDP를 조립할 때에, 행 방향의 위치 편차가 생기더라도 모든 셀에서 빗살의 배치 위치가 동일하게 된다. 또 배열 피치(Ps)가 셀 피치(Pr)의 2분의 1이하이면, 셀마다 방전 공간을 구획하는 격벽을 갖는 구조를 채용한 경우에, 적어도 1개의 빗살이 셀 내에 배치되므로, 모든 셀에서 면방전을 발생시킬 수가 있다. 배열 피치(Ps)가 셀 피치(Pr)와 동일하면, 조립시의 위치 편차로 빗살이 격벽과 겹쳐버려서, 면방전에 기여하는 빗살이 없어지고 말 우려가 있다. 즉, 상술한 피치 조건을 만족시키도록 하면, 기판쌍을 겹칠 때에 고정밀도의 위치 맞춤이 불필요해지고, 종래의 직선 띠형상의 전극을 설치하는 경우와 마찬가지의 생산성을 확보할 수 있다.
면방전시에 쌍을 이루는 전극의 한 쪽만 또는 양쪽을 빗살형상으로 형성할 수 있다. 양쪽을 빗살형상으로 할 경우에는 빗살의 치수 조건을 통일하여도 좋고, 어드레싱에 사용하는 한 쪽의 전극의 밀도를 다른 쪽의 전극보다 크게 하여도 좋다. 전극 밀도를 크게 하기 위해서는 개개의 빗살 폭을 크게 하든지, 빗살의 배열 피치를 작게 하면 된다.
본 발명에 따르면, 행 방향으로 연장하는 전극(표시 라인 방향으로 연장하는 전극쌍)끼리에 의해 면방전을 발생시키는 구조의 플라즈마 디스플레이 패널로서, 면방전을 발생시키기 위한 전극쌍의 양쪽 전극 각각이, 행 방향으로 연장하는 기부와 상기 기부로부터 다른 쪽의 전극을 향해서 돌출된 다수의 치부로 이루어진 빗살형상으로 형성되고, 상기 치부의 배열 피치가 행 방향의 셀 피치의 1/n(n은 2이상의 정수)으로 설정되며, 한쪽 전극에서 단위 면적당 상기 치부가 점하는 비율이 다른 쪽 전극에서의 비율보다도 큰 것을 특징으로 하는 플라즈마 디스플레이 패널이 제공된다.
여기서, 한 쪽 전극의 상기 치부의 배열 피치가 다른 쪽의 전극의 상기 치부의 배열 피치보다도 크게 할 수 있다.
또, 한 쪽 전극의 상기 치부의 폭이 다른 쪽의 전극의 상기 치부의 폭보다도 크게 할 수 있다.
상기 기부가 투명도전막과 금속막과의 적층체이고, 상기 치부가 상기 기부를 구성하는 투명도전막과 동시에 일체로 형성된 투명도전막으로 이루어진 것이 바람직하다.
또한, 상기 치부가 병렬로 배치된 복수의 투명도전막 조각으로 이루어지고, 상기 기부가 상기 복수의 투명도전막 조각을 연결하는 띠형상의 금속막으로 이루어질 수도 있다.
또한, 셀은, 상기 전극쌍을 가로지르는 치부에 평행한 격벽에 의해 구획된 방전공간 내에 상기 전극쌍마다 획정된다.
(실시예)
도 1은 본 발명의 PDP(1)의 내부 구조를 나타내는 사시도이다.
PDP(1)는 컬러 표시가 가능한 면방전 형식의 PDP이고, 각 셀에서 쌍을 이루는 제 1 및 제 2 주전극이 되는 서스테인 전극(X, Y)과 제 3 전극이 되는 어드레스 전극(A)이 교차하는 3전극 매트릭스를 갖고 있다. 서스테인 전극(X, Y)은 화면의행 방향(수평 방향)으로 연장하고, 한 쪽의 서스테인 전극(Y)은 어드레싱시에 행 단위로 셀을 선택하기 위한 스캔 전극으로서 사용된다. 어드레스 전극(A)은 열 방향(수직 방향)으로 연장하고, 열 단위로 셀(C)을 선택하기 위한 데이터 전극으로서 사용된다.
PDP(1)에서는 방전 공간(30)을 사이에 둔 기판쌍 중의 전면측의 유리 기판(11)의 내면에 행(L)마다 한쌍씩 서스테인 전극(X, Y)이 배열되어 있다. 행(L)은 화면의 수평 방향의 셀 열이다. 서스테인 전극(X, Y)은 각각이 투명도전막(41)과 라인 저항치를 저감하기 위한 보조 도체인 금속막(42)으로 되고, AC 구동을 위한 유전체층(17)으로 피복되어 있다. 유전체층(17)의 표면에는 MgO막(18)이 피착되어 있다. 유전체층(17) 및 MgO막(18)은 투광성을 갖고 있다. 또한 서스테인 전극(X, Y), 유전체층(17), 보호막(18)의 적층체와 같은 셀 구성 요소가 형성된 기판은 기판 구체(構體)라고 불린다. 배면측의 유리 기판(21)의 내면에는 하지층(22), 어드레스 전극(A), 절연층(24), 격벽(29) 및 컬러 표시를 위한 3색(R, G, B)의 형광체층(28R, 28G, 28B)이 형성되어 있다. 각 격벽(29)은 평면에서 보아 직선 띠형상이다. 이들 격벽(29)에 의해 방전 공간(30)이 행 방향으로 서브 픽셀(단위 발광 영역)마다 구획되고, 또한 방전 공간(30)의 간극 치수가 일정치(150㎛ 정도)로 규정되어 있다. 방전 공간(30)에는 네온에 미량의 크세논을 혼합한 방전 가스가 충전되어 있다. 형광체층(28R, 28G, 28B)은 서스테인 전극(X, Y)에 의한 면방전으로 생긴 자외선으로 국부적으로 여기되어서 소정 색의 가시광을 방출한다.
표시의 1 픽셀은 라인 방향으로 정렬한 3개의 서브 픽셀로 구성된다. 각 서브 픽셀의 범위 내의 구조체가 셀(C)(도 2 참조)이다. 격벽(29)의 배치 패턴이 스트라이프 패턴이므로, 방전 공간(30) 중의 각 열에 대응한 부분은 모든 행(L)에 걸쳐서 열 방향으로 연속하고 있다. 각 열 내의 서브 픽셀의 발광색은 동일하다. 인접하는 행L간의 전극 간격(역슬릿 폭)은 각 행(L)의 면방전 갭 길이(슬릿 폭)보다 크다.
이상의 구조의 PDP(1)는 각 유리 기판(11, 12)에 대해서 별개로 소정의 구성 요소를 설치해서 전면측 및 배면측의 기판 구체를 제작하고, 양 기판 구체를 겹쳐서 대향 간극의 주위 가장자리를 실링하고, 내부의 배기 및 방전 가스의 충전을 행하는 일련의 공정으로 제조된다. 그 전면측의 기판 구체의 제작에 있어서 본 발명의 특징인 서스테인 전극(X, Y)은 ITO 박막을 패터닝해서 투명도전막(41)을 형성하고, 그 후에 예를 들어 크롬-동-크롬의 3층 구조의 금속 박막을 유리 기판(11)의 거의 전면에 증착하고, 그것을 포토리소그래피로 패터닝함으로써 형성된다.
도 2는 본 발명의 전극쌍의 기본 구조를 나타내는 평면도이다.
서스테인 전극(X)은 행 방향의 화면의 전 길이에 걸쳐서 연장하는 직선 띠형상의 기부(x11)와, 이 기부(x11)로부터 서스테인 전극(Y)을 향해서 연장하는, 등간격으로 정렬한 다수의 치부(x12)로 된 빗살형상으로 형성되어 있다. 서스테인 전극( Y)도 직선 띠형상의 기부(y11)와 등 간격으로 정렬한 다수의 치부(y12)로 된 빗살형상으로 형성되어 있고, 서스테인 전극(X)과 선대칭으로 배치되어 있다. 서스테인 전극(X)의 폭(WX)와 서스테인 전극(Y)의 폭(WY)은 동일하고, 예를 들어 150∼250㎛ 정도의 값으로 선정되어 있다. 면방전 갭 길이 d는 50∼100㎛ 정도이다. 그리고 치부(x12, y12)의 배열 피치(Ps)는 행 방향의 셀 피치(Pr)(예를 들어 660㎛)의 n(2 이상의 정수)분의 1로 선정되어 있다. 즉 Pr=n·Ps의 조건을 만족한다. 도시의 예에서 n은 4이다.
도 3은 전극쌍의 적층 구조를 나타내는 도면이다.
상술한 평면에서 본 형상의 서스테인 전극(X, Y)은 도 3a와 같이 빗살형상의 투명도전막(41)을 형성한 후에, 그 기부에 직선 띠형상의 금속막(42)을 겹침으로써 형성할 수가 있다. 이 경우에 반드시 투명도전막(41)의 기부의 폭과 금속막(42)의 폭을 일치시킬 필요는 없고, 금속막(42)의 폭은 소망의 도전성을 확보할 수 있는 최소한으로 선정하면 된다. 또 도 3b와 같이 소정 수의 단책형의 투명도전막(41')을 2열로 정렬해서 형성한 후에, 각 열마다 투명도전막(41')을 걸치도록 직선 띠형상의 금속막(42)을 겹쳐서 형성할 수도 있다. 단 투명도전막(41')의 두께분의 단차를 피복하는 금속막(42)을 형성하는 도 3b의 형태보다도, 평탄면(투명도전막(41)의 상면)에 금속막(42)을 형성하는 도 3a의 형태 쪽이 단선의 발생률이 적어서 바람직하다.
도 4는 전극 면적과 방전 전류와의 관계를 나타내는 그래프이다. 도 4에서 상대 전극 면적 100%란 서스테인 전극(X, Y)을 빗살형상이 아니라 일정 폭의 띠형상으로 한 종래의 구조를 의미한다.
상술한 바와 같이 면방전을 위한 전극쌍을 서로 치부(x12, y12)가 대향한 빗살형상으로 형성함으로써 구동 전압 조건을 변화시키지 않고 방전 전류를 저감할수가 있다. 즉 치부(x12, y12)를 가늘게 하거나, 또는 배열 피치(Ps)를 크게 해서 단위 면적당 치부(x12,y12)가 점하는 비율을 작게 할수록 방전 전류가 적어진다. 단 실제에는 서스테인 전극(X, Y)이 유전체층(17)으로 피복되고, 면방전에 관련한 전계의 분포가 전극 형상과 완전하게는 일치하지 않으므로, 어느 정도(예시에서는 80%)까지 전극 방전을 작게 하지 않으면 유효 전극 밀도가 거의 변화하지 않아서 방전 전류를 충분히 저감시킬 수는 없다.
도 5는 전극 구조의 제 1 변형예를 나타내는 평면도이다.
상술한 전극 구조는 서스테인 전극(X, Y)을 선대칭으로 형성하는 것이었다. 도 5의 예에서도 서스테인 전극(X)은 기부(x21)와 치부(x22)로 된 빗살형상이고, 서스테인 전극(Y)은 기부(y21)와 치부(y22)로 된 빗살형상이다. 서스테인 전극(X)의 치부(x22)의 배열 피치(Ps)와 서스테인 전극(Y)의 치부(y22)의 배열 피치(Ps)는 같고, 셀 피치(Pr)의 정수 분의 1이다. 도 5의 예의 특징은 스캔 전극으로서 사용하는 서스테인 전극(Y)의 치부(y22)의 행 방향의 폭이 서스테인 전극(X)의 치부(x22)의 폭보다도 큰 점이다. 이에 따라 서스테인 전극(Y)과 어드레스 전극(A)과의 대향 면적이 서스테인 전극(X)과의 그것보다도 커져서, 어드레스 방전이 일어나기 쉬워진다. 즉 어드레싱의 신뢰성을 확보하면서 방전 전류를 저감할 수가 있다.
도 6은 전극 구조의 제 2 변형예를 나타내는 평면도이다.
서스테인 전극(X)은 기부(x31)와 치부(x32)로 된 빗살형상이고, 서스테인 전극(Y)도 기부(y31)와 치부(y32)로 된 빗살형상이다. 도 6의 실시예에서는치부(x32, y32)의 형상 및 크기에 대해서는 서스테인 전극(X)과 서스테인 전극(Y)에서 차이는 없지만, 서스테인 전극(Y)의 치부(y32)의 배열 피치(PsY)는 서스테인 전극(X)의 치부(x32)의 배열 피치(PsX)보다도 작다. 이에 따라 도 5의 예와 마찬가지로 서스테인 전극(Y)과 어드레스 전극(A)과의 대향 면적이 커져서, 어드레싱의 신뢰성이 높아진다. 그리고 각 배열 피치(PsX, PsY)는 셀 피치(Pr)의 정수 분의 1이다.
도 7은 전극 구조의 제 3 변형예를 나타내는 평면도이다.
서스테인 전극(X)은 기부(x41)와 치부(x42)로 된 빗살형상이다. 이에 대해서 서스테인 전극(Y)은 종래와 마찬가지의 일정 폭(WY)의 직선 띠형상이다. 서스테인 전극(Y)과 어드레스 전극(A)과의 대향 면적이 크므로, 어드레싱의 신뢰성이 높다.
이상의 각 열의 전극 구조에서는 서스테인 전극(X, Y)의 한 쪽 또는 양쪽이 빗살형상이므로 종래 구조와 비교해서 방전 전류가 적고, 또한 치부의 배열 피치(Ps, PsX, PsY)가 셀 피치(Pr)의 정수 분의 1로 선정되어 있으므로 조립이 용이하다. 즉 전면측과 배면측의 기판 구체를 겹칠 때에 행 방향의 위치 편차가 생겼다 하드라도, 각 셀(C)의 치부의 배치 조건이 균등해진다. 셀 피치(Pr)가 배열 피치(Ps, PsX, PsY)의 2배 이상으로 선정되어 있으므로, 위치 편차가 생겨도 인접하는 격벽(29) 사이에 적어도 1개 이상의 치부(x12, y12, x22, y22, x32, y32, x42)가존재하게 되어, 확실하게 면방전을 발생시킬 수가 있다.
상술한 실시예에서 치부(x12, y12, x22, y22, x32, y32, x42)의 형상은 사각형에 한정되지 않는다. 예를 들어 선단이 좁아지는 사다리꼴형으로 하여도 좋다. 특히 스캔 전극으로서 사용하는 서스테인 전극(Y)에 대해서는 어드레스 전극(A)과의 대향 면적을 크게 하기 위해서 연장 방향의 중앙부를 팽창시켜도 좋다.
반사형의 PDP(1)를 예시하였지만, 투과형에도 본 발명을 적용할 수가 있다. 투과형의 경우에는 서스테인 전극(X, Y)을 금속 재료만으로 형성하여도 좋다. 또 역슬릿 폭을 슬릿 폭(면방전 갭 길이 d)보다 크게 해서 열 방향의 방전 결합을 방지하는 전극 배열이 아니라, 서스테인 전극(X, Y)을 등 간격으로 배열하는 형태에도 적용 가능하다. 그 경우에 기부의 양측에 치부가 연장하는 양날 빗살형상으로 서스테인 전극(X, Y)을 형성하면 좋다.
청구항에 기재된 발명에 의하면, 구동 전압과는 독립적으로 방전 전류를 설정할 수 있고, 더구나 조립이 용이해서 종래와 마찬가지의 생산성을 확보할 수 있다.
또한, 어드레싱의 신뢰성을 확보할 수 있다.
또한, 전면측의 기판에 전극쌍을 설치할 경우에 ,전극에 의한 차광을 최소한으로 억제하고, 또한 전극의 저항을 저감하는 보조 도체로서의 금속막의 단선을 방지할 수 있다.

Claims (7)

  1. 행 방향으로 연장하는 전극끼리에 의해 면방전을 발생시키는 구조의 플라즈마 디스플레이 패널로서,
    면방전을 발생시키기 위한 전극쌍의 양쪽 전극 각각이, 행 방향으로 연장하는 기부와 상기 기부(基部)로부터 다른 쪽 전극을 향해서 연장하는 다수의 치부(齒部)로 이루어진 빗살 형상으로 형성되고,
    상기 치부의 배열 피치가 행 방향의 셀 피치의 1/n(n은 2이상의 정수)이며,
    한쪽 전극에서 단위 면적당 상기 치부가 점하는 비율이 다른 쪽 전극에서의 비율보다도 큰 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제1항에 있어서, 한 쪽 전극의 상기 치부의 배열 피치가 다른 쪽 전극의 상기 치부의 배열 피치보다도 작은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제1항에 있어서, 한 쪽 전극의 상기 치부의 폭이 다른 쪽 전극의 상기 치부의 폭보다도 큰 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제1항에 있어서, 상기 전극쌍의 한 쪽 전극이 직선 띠형상인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제1항, 제2항 및 제3항 중 어느 한 항에 있어서, 상기 기부가 투명도전막과 금속막의 적층체이고, 상기 치부가 상기 기부를 구성하는 투명도전막과 동시에 일체로 형성된 투명도전막으로 이루어진 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제1항, 제2항 및 제3항 중 어느 한 항에 있어서, 상기 치부가 병렬로 배치된 복수의 투명도전막 조각으로 이루어지고,
    상기 기부가 상기 복수의 투명도전막 조각을 연결하는 띠형상의 금속막으로 이루어진 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제 1 항에 있어서,
    셀이, 상기 전극쌍을 가로지르는 치부에 평행한 격벽에 의해 구획된 방전공간 내에 상기 전극쌍마다 획정되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR10-1998-0026575A 1998-01-23 1998-07-02 플라즈마디스플레이패널 KR100353465B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11135 1998-01-23
JP10011135A JPH11213894A (ja) 1998-01-23 1998-01-23 プラズマディスプレイパネル

Publications (2)

Publication Number Publication Date
KR19990066710A KR19990066710A (ko) 1999-08-16
KR100353465B1 true KR100353465B1 (ko) 2003-02-05

Family

ID=11769589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0026575A KR100353465B1 (ko) 1998-01-23 1998-07-02 플라즈마디스플레이패널

Country Status (4)

Country Link
US (1) US6157128A (ko)
EP (1) EP0932181B1 (ko)
JP (1) JPH11213894A (ko)
KR (1) KR100353465B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100298406B1 (ko) 1998-10-28 2001-08-07 구자홍 플라즈마 디스플레이 패널의 방전전극 구조
US6445120B1 (en) * 1998-10-28 2002-09-03 Lg Electronics Inc. Plasma display panel with improved structure of discharge electrode and dielectric layer
US6680573B1 (en) * 1999-07-26 2004-01-20 Lg Electronics Inc. Plasma display panel with improved illuminance
US6727870B1 (en) * 1999-09-07 2004-04-27 Lg Electronics Inc. Electrode structure of plasma display panel and method of driving sustaining electrode in the plasma display panel
JP3576051B2 (ja) * 1999-10-28 2004-10-13 富士通株式会社 プラズマディスプレイパネル及びその駆動方法
KR100909742B1 (ko) 2000-01-25 2009-07-29 파나소닉 주식회사 가스방전패널
KR100467688B1 (ko) * 2000-03-29 2005-01-24 삼성에스디아이 주식회사 플라즈마 표시장치
JP2002056781A (ja) * 2000-05-31 2002-02-22 Mitsubishi Electric Corp プラズマディスプレイパネル及びプラズマディスプレイ装置
JP2002163986A (ja) * 2000-11-28 2002-06-07 Nec Corp プラズマディスプレイパネル
JP2003007216A (ja) * 2001-06-25 2003-01-10 Nec Corp プラズマディスプレイパネル及びその製造方法
JP2003132798A (ja) * 2001-10-29 2003-05-09 Nec Corp プラズマディスプレイパネル
JP2003288844A (ja) * 2002-03-27 2003-10-10 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネル
KR100477994B1 (ko) * 2003-03-18 2005-03-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
KR100528926B1 (ko) * 2003-09-25 2005-11-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100645278B1 (ko) * 2003-09-29 2006-11-15 파이오니아 가부시키가이샤 플라즈마 디스플레이 패널 및 플라즈마 표시 장치
WO2005043577A1 (ja) * 2003-10-30 2005-05-12 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネル
JP5062962B2 (ja) * 2004-03-24 2012-10-31 パナソニック株式会社 プラズマディスプレイパネル
KR20050111906A (ko) * 2004-05-24 2005-11-29 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100673437B1 (ko) * 2004-12-31 2007-01-24 엘지전자 주식회사 플라즈마 디스플레이 패널
KR100737179B1 (ko) * 2005-09-13 2007-07-10 엘지전자 주식회사 플라즈마 디스플레이 패널
KR20070105136A (ko) * 2006-04-25 2007-10-30 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
JPWO2011096176A1 (ja) * 2010-02-08 2013-06-10 パナソニック株式会社 プラズマディスプレイパネル
WO2012102013A1 (ja) * 2011-01-28 2012-08-02 パナソニック株式会社 プラズマディスプレイパネル

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US29629A (en) * 1860-08-14 Improvement in plows
US5656893A (en) * 1994-04-28 1997-08-12 Matsushita Electric Industrial Co., Ltd. Gas discharge display apparatus
JP3352821B2 (ja) * 1994-07-08 2002-12-03 パイオニア株式会社 面放電型プラズマディスプレイ装置
JP3433032B2 (ja) * 1995-12-28 2003-08-04 パイオニア株式会社 面放電交流型プラズマディスプレイ装置及びその駆動方法
JPH10247474A (ja) * 1997-01-06 1998-09-14 Sony Corp 平面照明灯及びその製造方法

Also Published As

Publication number Publication date
EP0932181B1 (en) 2003-11-12
JPH11213894A (ja) 1999-08-06
EP0932181A2 (en) 1999-07-28
US6157128A (en) 2000-12-05
EP0932181A3 (en) 1999-08-18
KR19990066710A (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
KR100353465B1 (ko) 플라즈마디스플레이패널
JP3864204B2 (ja) プラズマディスプレイパネル
JP3719743B2 (ja) プラズマディスプレイパネル
US6714175B1 (en) Plasma display panel and method for driving the panel
JP2006019299A (ja) プラズマディスプレイパネル
US6703782B2 (en) Plasma display panel
JP2000195431A (ja) プラズマディスプレイパネル
JP3909502B2 (ja) ガス放電表示パネル
JP3678332B2 (ja) プラズマディスプレイパネル
KR100589369B1 (ko) 플라즈마 디스플레이 패널
US7378795B2 (en) Plasma display panel
US6700325B2 (en) Plasma display panel
JP2003288844A (ja) プラズマディスプレイパネル
JP2007141846A (ja) プラズマディスプレイパネル
JP2006228639A (ja) プラズマディスプレイパネル
KR100658312B1 (ko) 플라즈마 표시 패널
KR100884532B1 (ko) 플라즈마 디스플레이 패널
KR100550990B1 (ko) 플라즈마 디스플레이 패널
WO2005059943A1 (ja) プラズマディスプレイパネル
KR100795676B1 (ko) 플라즈마 표시 패널 및 그 제조방법
JP2001126622A (ja) プラズマディスプレイパネル
KR100669329B1 (ko) 플라즈마 디스플레이 패널
JP3811164B2 (ja) プラズマディスプレイパネル
KR100570646B1 (ko) 플라즈마 디스플레이 패널
US20070158687A1 (en) Base substrate, method of separating the base substrate and plasma display panel using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090824

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee