KR100645278B1 - 플라즈마 디스플레이 패널 및 플라즈마 표시 장치 - Google Patents

플라즈마 디스플레이 패널 및 플라즈마 표시 장치 Download PDF

Info

Publication number
KR100645278B1
KR100645278B1 KR1020040076760A KR20040076760A KR100645278B1 KR 100645278 B1 KR100645278 B1 KR 100645278B1 KR 1020040076760 A KR1020040076760 A KR 1020040076760A KR 20040076760 A KR20040076760 A KR 20040076760A KR 100645278 B1 KR100645278 B1 KR 100645278B1
Authority
KR
South Korea
Prior art keywords
low resistance
electrode
resistance conductive
conductive portion
substrate
Prior art date
Application number
KR1020040076760A
Other languages
English (en)
Other versions
KR20050031405A (ko
Inventor
요시오카토시히로
오키가와아키후미
Original Assignee
파이오니아 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파이오니아 가부시키가이샤 filed Critical 파이오니아 가부시키가이샤
Publication of KR20050031405A publication Critical patent/KR20050031405A/ko
Application granted granted Critical
Publication of KR100645278B1 publication Critical patent/KR100645278B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/323—Mutual disposition of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명의 목적은 저저항 도전 재료를 이용한 방전 전극을 구비한 구성에 있어서, 발광 특성을 향상시키고, 나아가서는 고화질화를 실현하기 위한 것으로서, 상기 목적을 달성하기 위한 해결 수단에 있어서, 개시된 PDP(10)는 화상 표시를 위해 유지 방전이 행하여지는 주사 전극(5)의 투명 도전부(5A)와 유지 전극(6)의 투명 도전부(6A)와의 부근에 배치된 연결 전극부(7A, 7B)에서는 차광률을 저감시키기 위해 비교적 세선이면서 작은 막두께로, 또한 각 투명 도전부(5A, 6A)로부터 비교적 떨어진 위치에 배치된 각 저저항 도전부(5B, 6B)에서는 배선 저항의 감소를 도모하기 위해 비교적 큰 막두께로 각각 저저항 도전부가 형성되어 있다.
플라즈마 디스플레이 패널, 표시 장치

Description

플라즈마 디스플레이 패널 및 플라즈마 표시 장치{PLASMA DISPLAY PANEL AND PLASMA DISPLAY DEVICE}
도 1은 본 발명의 실시예 1인 PDP의 구성을 도시한 평면도.
도 2는 도 1의 A-A화살로 본 단면도.
도 3은 동 PDP의 제조 방법을 공정순으로 도시한 공정도.
도 4는 본 발명의 실시예 2인 PDP의 구성을 도시한 평면도.
도 5는 도 4의 B-B화살로 본 단면도.
도 6은 본 발명의 실시예 3인 PDP의 구성을 도시한 평면도.
도 7은 도 6의 C-C화살로 본 단면도.
도 8은 본 발명의 실시예 4인 PDP의 구성을 도시한 평면도.
도 9는 도 8의 D-D화살로 본 단면도.
도 10은 본 발명의 실시예 5인 PDP의 구성을 도시한 평면도.
도 11은 도 10의 E-E화살로 본 단면도.
도 12는 본 발명의 실시예 6인 PDP의 구성을 도시한 평면도.
도 13은 도 12의 F-F화살로 본 단면도.
도 14는 본 발명의 실시예 7인 PDP의 구성을 도시한 평면도.
도 15는 도 14의 G-G화살로 본 단면도.
도 16은 본 발명의 실시예 8인 PDP의 구성을 도시한 평면도.
도 17은 도 16의 H-H화살로 본 단면도.
도 18은 본 발명의 실시예 9인 플라즈마 표시 장치의 구성을 도시한 블록도.
도 19는 종래의 PDP(제 1의 종래 기술)의 구성을 도시한 사시도.
도 20은 동 PDP의 전면 기판의 구성을 도시한 평면도.
도 21은 도 20의 I-I화살로 본 단면도.
도 22는 종래의 PDP(제 2의 종래 기술)의 구성을 도시한 사시도.
도 23은 도 22의 J-J화살로 본 단면도.
<부호의 설명>
1 : 전면 기판(제 1의 기판) 2 : 배면 기판(제 2의 기판)
3 : 방전 가스 공간 4 : 제 1의 절연 기판
5 : 주사 전극 5A, 6A : 투명 도전부
6 : 유지 전극(공통 전극)
5B, 6B : 저저항 도전부(버스 전극 또는 트레이스 전극)
5B1, 6B1 : 제 1의 저저항 도전부
5B2, 6B2 : 제 2의 저저항 도전부 7A, 7B : 연결 전극부
8 : 방전 갭 9 : 투명 유전체층
10, 18, 28, 29, 43, 44, 45, 46, 70 : PDP(플라즈마 디스플레이 패널)
11 : 보호막 12 : 제 2의 절연 기판
13 : 데이터 전극(어드레스 전극) 14 : 백색 유전체층
15 : 스트라이프 형상의 격벽(리브) 16 : 형광체층
17 : 방전 셀 19 : 우물정자 형상의 격벽
20 : 아날로그 인터페이스(IF) 30 : PDP 모듈
31 : 디지털 신호 처리 제어 회로 32 : 패널부
42 : 저저항 도전부 60 : 플라즈마 표시 장치
기술분야
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel : 이하, PDP라고도 칭한다) 및 플라즈마 표시 장치에 관한 것으로, 상세하게는 방전을 발생시키는 전극을 저저항 도전부에 의해 구성한 PDP 및 플라즈마 표시 장치에 관한 것이다.
종래기술
일반적으로, PDP를 주요부로서 포함하는 플라즈마 표시 장치는 종래부터 널리 사용되고 있는 CRT(Cathode Ray Tube : 음극선관), 또는 LCD(Liquid Crystal Device : 액정 표시 장치) 등의 표시 장치와 비교하여, 어른거림이 적고 표시 콘트라스트비가 큰 것, 박형이며 대화면이 가능한 것, 응답 속도가 빠른 것 등의 많은 이점을 갖고 있기 때문에, 근래 컴퓨터와 같은 정보 처리기 기, 평면 텔레비전 등의 표시 장치로서 이용되고 있다.
이 플라즈마 표시 장치는 동작 방식에 의해, 전극이 유전체층으로 피복되어 간접적으로 교류 방전의 상태에서 동작시키는 AC형의 것과, 전극이 방전 공간에 노출되어 직류 방전의 상태에서 동작시키는 DC형의 것으로 개략 대별되지만, 특히 전자는 비교적 간단한 구조로 상술한 바와 같은 대화면을 용이하게 실현할 수 있기 때문에 널리 사용되고 있다. 그와 같은 AC형 플라즈마 표시 장치의 주요부를 구성하는 PDP는 모두 유리 등의 투명 재료로 이루어지는 전면 기판과 배면 기판이 대향하도록 배치되고, 양 기판 사이에 플라즈마를 발생시키는 방전 가스 공간이 형성되는 기본적인 구성을 갖고 있다.
또한, AC형 플라즈마 표시 장치 중에서도, PDP의 방전 셀(이하, 단지 셀이라고도 칭한다)을 형성하는 상술한 바와 같은 한 쌍의 기판중의 한쪽의 기판인 전면 기판의 내면에, 행방향에 따라서 서로 평행하게 복수의 주사 전극과 유지 전극(공통 전극)으로 이루어지는 행전극군이 배치되는 한편, 다른쪽의 기판인 배면 기판의 내면에, 상기 행방향과 직교하는 열방향에 따라서 복수의 데이터 전극(어드레스 전극)으로 이루어지는 열전극군이 배치된 3전극 면방전형의 구성의 것은 전면 기판에 있어서의 면방전시에 발생하는 고 에너지의 이온이 배면 기판의 내면에 형성되어 있는 형광체층을 충격하는 일이 없기 때문에, 장수명화를 도모할 수 있기 때문에 가장 널리 채용되고 있다.
상술한 3전극 면방전형의 AC형 플라즈마 표시 장치(이하, 플라즈마 표시 장치라고 칭한다)의 주요부를 구성하고 있는 PDP는 전면 기판의 주사 전극과 배면 기판의 데이터 전극과의 사이에서 표시(발광)하여야 할 셀을 선택하는 기록 방전을 행하고, 계속해서 전면 기판의 주사 전극과 유지 전극과의 사이에서 선택한 셀의 면방전에 의한 유지 방전(표시 방전)을 행하도록 구성되어 있다. 또한, 그와 같은 PDP에 있어서, 배면 기판의 내면에 적색, 녹색 및 청색의 각 형광체층을 배치하도록 구성하여 다색 발광을 가능하게 한 컬러 플라즈마 디스플레이 장치가 제공되고 있다.
도 19는 상술한 플라즈마 표시 장치의 주요부를 구성하는 종래의 PDP(제 1의 종래 기술)의 구성을 도시한 사시도, 도 20은 동 PDP의 전면 기판의 구성을 도시한 평면도, 도 21은 도 20의 I-I화살로 본 단면도이다. 동 PDP(100)는 도 19에 도시한 바와 같이 전면 기판(제 1의 기판)(101)과, 배면 기판(제 2의 기판)(102)이 대향하도록 배치되고, 양 기판(101, 102) 사이에 방전 가스 공간(103)이 형성되는 기본적인 구성을 갖고 있다.
여기서, 전면 기판(101)은 유리 등의 투명 재료로 이루어지는 제 1의 절연 기판(104)과, 제 1의 절연 기판(104)의 내면에 행방향(H)에 따라서 서로 평행하게 배치되고 방전 갭(107)을 통하여 대향하는 복수의 주사 전극(105)과 유지 전극(106)으로 이루어지는 행전극군(제 1의 전극군)과, 주사 전극(105) 및 유지 전극(106)을 피복하는 PbO(산화납)와 같은 저융점 유리 등으로 이루어지는 투명 유전체층(108)과, 투명 유전체층(108)을 방전으로부터 보호하는 MgO(산화 마그네슘) 등으로 이루어지는 보호막(109)을 구비하고 있다. 여기서, 행전극군을 구성하는 주사 전극(105) 및 유지 전극(106)은 도 19 내지 도 21에 도시한 바와 같이 모두 투명 도전부(105A, 106A)와, 이들 투명 도전부(105A, 106A)의 일부에 저항을 작게 하기 위해 형성된 저저항 도전부(버스 전극 또는 트레이스 전극)(105B, 106B)에 의해 구 성되어 있다.
한편, 배면 기판(102)은 유리 등의 투명 재료로 이루어지는 제 2의 절연 기판(111)과, 제 2의 절연 기판(111)의 내면에 열방향(V)에 따라서 배치된 복수의 데이터 전극(어드레스 전극)(112)으로 이루어지는 열전극군(제 2의 전극군)과, 데이터 전극(112)을 덮는 백색 유전체층(113)과, He(헬륨), Ne(네온), Xe(크세논) 등의 방전용 가스가 단독으로 또는 혼합하여 충전되어 상기 방전 가스 공간(103)을 확보함과 함께, 개개의 방전 셀을 구획하기 위해 열방향(V)에 따라서 형성되는 저융점 유리 등으로 이루어지는 격벽(리브)(114)과, 격벽(114)의 저면 및 벽면을 덮는 위치에 형성되고 방전용 가스의 방전에 의해 발생하는 자외선을 가시광으로 변환하는 적색 형광체층, 녹색 형광체층 및 청색 형광체층으로 나누어 도색된 형광체층(115)을 구비하고 있다. 그리고, 행전극군과 열전극군과의 교점에 각각 방전 셀(110)(이하, 단지 셀이라고도 칭한다)이 형성되고, 행방향(H) 및 열방향(V)에 매트릭스 형상으로 복수의 셀(110)이 형성되어 있다. 모노크로 플라즈마 표시 장치의 경우는 하나의 셀에 의해 하나의 화소가 구성되고, 컬러 플라즈마 표시 장치의 경우는 3개의 셀(적색(R), 녹색(G) 및 청색(B) 발광 셀)에 의해 하나의 화소가 구성되어 있다.
또한, 전면 기판의 제 1의 전극군을 구성하고 있는 주사 전극 및 유지 전극을, 투명 도전부를 이용하지 않고 저저항 도전부만에 의해 구성하도록 한 PDP(제 2의 종래 기술)가, 예를 들면 특허 문헌 1 및 비특허 문헌 1에 개시되어 있다. 도 22는 동 PDP의 전면 기판의 구성을 도시한 평면도, 도 23은 도 22의 J-J화살로 본 단면도이다. 동 PDP(120)는 도 22 및 도 23에 도시한 바와 같이 주사 전극(105) 및 유지 전극(106)은 모두 메시 형상으로 형성된 저저항 도전 재료로 이루어지는 저저항 도전부(116)에 의해 구성되어 있다.
여기서, 도 19 내지 도 21에 도시한 제 1의 종래 기술인 PDP(100)에 있어서의 주사 전극(105) 및 유지 전극(106)의 각 투명 도전부(105A, 106A)는 모두 ITO(Indium Tin Oxide), SnO2(산화주석) 등의 투명 도전 재료를 이용하여 구성되어 있다. 한편, 동 주사 전극(105) 및 유지 전극(106)의 저저항 도전부(105B, 106B), 도 22 및 도 23에 도시한 제 2의 종래 기술인 PDP(120)에 있어서의 주사 전극(105) 및 유지 전극(106)의 저저항 도전부(116)는 모두 Ag(은), Al(알루미늄), Cu(구리), Cr(크롬) 등의 금속 박막 또는 적층 박막을 저저항 도전 재료로서 이용하여, 또는 Ag 입자 등을 포함하는 감광성 도전 페이스트의 후막을 저저항 도전 재료로서 이용하여 구성되어 있다. 또한, 데이터 전극(112)도 상술한 바와 같은 저저항 도전 재료와 개략 같은 것을 이용하여 구성되어 있다. 또한, 배면 기판(102)의 구성은 도 19로부터 분명하기 때문에, 도 21 및 도 23에서는 도시를 생략하고 있다.
상술한 주사 전극(105) 및 유지 전극(106)의 저저항 도전부(105B, 106B, 116)를 금속 박막 또는 적층 박막에 의해 구성하는 경우에는 미리 제 1의 절연 기판(104)의 내면에 임의의 저저항 도전 재료로 이루어지는 금속 박막 또는 적층 박막을 성막한 후 레지스트 패턴을 이용한 에칭법에 의해, 또는 리프트 오프 법에 의해 소망하는 형상으로 패터닝 하여 형성한다. 한편, 동 저저항 도전부(105B, 106B, 116)를 감광성 도전 페이스트에 의해 구성하는 경우에는 미리 제 1의 절연 기판(104)의 내면에 감광성 도전 페이스트를 도포한 후 포토리소그래피 법에 의해 소망하는 형상으로 패터닝 하여 형성한다. 이들 어느 방법에 의해서도, 종래의 PDP(100, 120)에 있어서의 주사 전극(105) 및 유지 전극(106)의 각 저저항 도전부(105B, 106B, 116)의 막두께는 전체에 걸쳐서 개략 균일하게 형성되어 있다.
[특허 문헌 1] 특개2002-150951호 공보
[비특허 문헌 1] IDW'02 p765 내지 768
그런데, 종래의 PDP에서는 각 전극군을 구성하는 저저항 도전부의 막두께가 전체에 걸쳐서 거의 균일하게 형성되어 있기 때문에, 발광 특성(발광 효율)을 저하시키고, 나아가서는 고화질화가 곤란히게 된다는 문제가 있다.
상술한 바와 같은 종래의 PDP(100, 120)에 있어서의 주사 전극(105) 및 유지 전극(106)의 각 저저항 도전부(105B, 106B, 116)는 방전 전압의 증대를 억제하기 위해 가능한 한 배선 저항(전극 저항)을 작게 함과 함께, 발광 특성을 양호하게 유지하기 위해 셀 내부로부터의 발광을 차폐하지 않는 구조로 하는 것이 바람직하다. 여기서, 배선 저항을 작게 하기 위해서는 가능한 한 저항이 작은 도전 재료를 이용하던지, 세선화한 메시 형상의 저저항 도전부(105B, 106B, 116)의 행방향(H)의 폭을 크게 하면서 막두께를 크게 할 필요가 있다. 한편, 셀 내부로부터의 발광을 차폐하지 않도록 하기 위해서는 불투명한 저저항 도전부(105B, 106B, 116)가 셀 발광 영역에 차지하는 비율을 가능한 한 작아지도록, 배선 면적(전극 면적)을 작게 할 필요가 있다.
그러나, 종래에 있어서는 전술한 바와 같이 주사 전극(105) 및 유지 전극(106)의 각 저저항 도전부(105B, 106B, 116)의 막두께가 전체에 걸쳐 개략 균일하게 형성되어 있기 때문에, 배선 저항을 충분히 작게 하기 위해 막두께를 크게 하면, 세선으로 가공하는 것이 곤란해지고, 차광률이 증대하여 휘도 저하가 생긴다. 또한, 각 저저항 도전부(105B, 106B, 116)를 덮는 유전체층(108)의 막두께가 작아지기 때문에, 방전에 의한 자외광 발생 효율이 저하되고, 결과적으로 발광 특성이 저하된다. 한편, 세선화를 용이하게 하기 위해 막두께를 작게 한 경우에는 배선 저항의 증대를 회피하기 위해 배선 폭을 크게 할 필요가 있기 때문에, 차광률이 증대하게 된다.
이와 같이 주사 전극(105) 및 유지 전극(106)의 각 저저항 도전부(105B, 106B, 116)의 막두께가 전체에 걸쳐서 개략 균일하게 형성되어 있으면, 배선 저항을 충분히 작게 하기 위해 막두께를 크게 하면 차광률이 증대해, 역으로 차광률의 증대를 막기 위해 막두께를 작게 하면, 배선 저항이 커진다는 관계가 있어서, 배선 저항의 감소를 도모하는 것과, 차광률을 저감시키는 것을 양립시키는 것은 불가능 또는 곤란하였다. 따라서 PDP의 발광 특성을 저하시키고, 나아가서는 고화질화가 곤란하게 되어 있다.
본 발명은 상술한 사정을 감안하여 이루어진 것으로, 저저항 도전 재료를 이용한 방전 전극을 구비한 구성에 있어서, 발광 특성을 향상시키고, 나아가서는 고화질화를 실현할 수 있도록 한 PDP 및 플라즈마 표시 장치를 제공하는 것을 목적으 로 하고 있다.
상기 과제를 해결하기 위해, 제 1항에 기재된 발명은 제 1의 기판과 제 2의 기판이 대향 배치되어 양 기판 사이에 방전 가스 공간이 형성되고, 상기 제 1의 기판의 상기 제 2의 기판과 대향하는 면에는 제 1의 방향에 따라서 서로 평행하게 형성되고 방전 갭을 통하여 대향하는 복수의 주사 전극과 복수의 유지 전극으로 이루어지는 제 1의 전극군이 배치되는 한편, 상기 제 2의 기판의 상기 제 1의 기판과 대향하는 면에는 상기 제 1의 방향과 직교하는 제 2의 방향에 따라서 복수의 데이터 전극으로 이루어지는 제 2의 전극군이 배치되고, 상기 제 1의 전극군과 상기 제 2의 전극군과의 교점에 방전 셀이 형성되고, 상기 주사 전극 및 상기 유지 전극이 모두 투명 도전부와 저저항 도전부에 의해 구성되어 이루어지는 플라즈마 디스플레이 패널에 관한 것으로, 상기 저저항 도전부는 상기 방전 셀의 발광 영역에 있어서 적어도 2개의 막두께가 다른 영역에 의해 구성되어 있는 것을 특징으로 하고 있다.
또한, 제 2항에 기재된 발명은 제 1의 기판과 제 2의 기판이 대향 배치되어 양 기판 사이에 방전 가스 공간이 형성되고, 상기 제 1의 기판의 상기 제 2의 기판과 대향하는 면에는 제 1의 방향에 따라서 서로 평행하게 형성되고 방전 갭을 통하여 대향하는 복수의 주사 전극과 복수의 유지 전극으로 이루어지는 제 1의 전극군이 배치되는 한편, 상기 제 2의 기판의 상기 제 1의 기판과 대향하는 면에는 상기 제 1의 방향과 직교하는 제 2의 방향에 따라서 복수의 데이터 전극으로 이루어지는 제 2의 전극군이 배치되고, 상기 제 1의 전극군과 상기 제 2의 전극군과의 교점에 방전 셀이 형성되고, 상기 주사 전극 및 상기 유지 전극이 모두 저저항 도전부만에 의해서 구성되어 이루어지는 플라즈마 디스플레이 패널에 관한 것으로, 상기 저저항 도전부는 상기 방전 셀의 발광 영역에 있어서 적어도 2개의 막두께가 다른 영역에 의해 구성되어 있는 것을 특징으로 하고 있다.
또한, 제 3항에 기재된 발명은 제 1항에 기재된 플라즈마 디스플레이 패널에 관한 것으로, 상기 투명 도전부와 상기 저저항 도전부가, 연결 전극부에 의해 전기적으로 접속되어 있는 것을 특징으로 하고 있다.
또한, 제 4항에 기재된 발명은 제 3항에 기재된 플라즈마 디스플레이 패널에 관한 것으로, 상기 연결 전극부가 저저항 도전 재료를 이용하여 구성되고, 상기 연결 전극부의 막두께가 상기 저저항 도전부의 그것보다 작은 것을 특징으로 하고 있다.
또한, 제 5항에 기재된 발명은 제 2항에 기재된 플라즈마 디스플레이 패널에 관한 것으로, 상기 저저항 도전부가, 메시 형상으로 형성된 제 1의 저저항 도전부와, 그 제 1의 저저항 도전부에 전기적으로 접속된 제 2의 저저항 도전부에 의해 구성되어 있는 것을 특징으로 하고 있다.
또한, 제 6항에 기재된 발명은 제 5항에 기재된 플라즈마 디스플레이 패널에 관한 것으로, 상기 메시 형상의 제 1의 저저항 도전부가 상기 방전 갭을 통하여 대향하도록 배치되어 있는 것을 특징으로 하고 있다.
또한, 제 7항에 기재된 발명은 제 5한 또는 제 6항에 기재된 플라즈마 디스플레이 패널에 관한 것으로, 상기 메시 형상의 제 1의 저저항 도전부의 막두께가 상기 제 2의 저저항 도전부의 그것보다도 작은 것을 특징으로 하고 있다.
또한, 제 8항에 기재된 발명은 제 3항 내지 제 7항중 어느 한 항에 기재된 플라즈마 디스플레이 패널에 관한 것으로, 상기 제 2의 기판상에 격벽이 형성되고, 상기 격벽상에 겹쳐지도록 상기 연결 전극부가, 또는 상기 제 2의 저저항 도전부의 일부 또는 전부가 배치되어 있는 것을 특징으로 하고 있다.
또한, 제 9항에 기재된 발명은 제 4항 내지 제 8항중 어느 한 항에 기재된 플라즈마 디스플레이 패널에 관한 것으로, 상기 연결 전극부의 막두께 또는 상기 메시 형상의 제 1의 저저항 도전부의 막두께가 약 5㎛ 이하인 것을 특징으로 하고 있다.
또한, 제 10항에 기재된 발명은 제 4항 내지 제 9항중 어느 한 항에 기재된 플라즈마 디스플레이 패널에 관한 것으로, 상기 연결 전극부의 폭 또는 상기 메시 형상의 제 1의 저저항 도전부의 폭이 약 20㎛ 이하인 것을 특징으로 하고 있다.
또한, 제 11항에 기재된 발명은 제 5항 내지 제 8항중 어느 한 항에 기재된 플라즈마 디스플레이 패널에 관한 것으로, 상기 메시 형상의 제 1의 저저항 도전부의 막두께가 부분적으로 큰 것을 특징으로 하고 있다.
또한, 제 12항에 기재된 발명은 플라즈마 표시 장치에 관한 것으로, 제 1항 내지 제 11항중 어느 한 항에 기재된 플라즈마 디스플레이 패널과, 상기 플라즈마 디스플레이 패널을 제어하는 제어 회로와, 화상 신호의 포맷 변환을 행하고, 상기 제어 회로에 포맷 변환한 화상 신호를 공급하는 인터페이스 회로를 구비한 것을 특징으로 하여 이루어진다.
본 발명의 플라즈마 디스플레이 패널 및 플라즈마 표시 장치에 의하면, 방전 전극의 배선 저항의 감소를 도모하는 것과, 차광률을 저감시키는 것을 양립시킬 수 있기 때문에, PDP의 발광 특성을 저하시키고, 나아가서는 고화질화를 실현할 수 있다.
화상 표시를 위해 유지 방전이 행하여지는 주사 전극의 투명 도전부와 유지 전극의 투명 도전부와의 부근에 배치되는 연결 전극부에서는 차광률을 저감시키기 위해 비교적 작은 막두께로, 또한 각 투명 도전부로부터 비교적 떨어진 위치에 배치되는 각 저저항 도전부에서는 배선 저항의 감소를 도모하기 위해 비교적 큰 막두께로 각각 저저항 도전부가 형성되어 있다.
[실시예 1]
도 1은 본 발명의 실시예 1인 PDP의 구성을 도시한 평면도, 도 2는 도 1의 A-A화살로 본 단면도, 도 3은 동 PDP의 제조 방법을 공정순으로 도시한 공정도이다.
본 예의 PDP(10)는 도 1 및 도 2에 도시한 바와 같이 전면 기판(제 1의 기판)(1)과, 배면 기판(제 2의 기판)(2)이 대향하도록 배치되어, 양 기판(1, 2) 사이에 방전 가스 공간(3)이 형성된 기본적인 구성을 갖고 있다.
여기서, 전면 기판(1)은 유리 등의 투명 재료로 이루어지는 제 1의 절연 기판(4)과, 제 1의 절연 기판(4)의 내면에 행방향(H)에 따라서 서로 평행하게 배치되고 방전 갭(8)을 통하여 대향하는 복수의 주사 전극(5)과 유지 전극(6)으로 이루어지는 행전극군(제 1의 전극군)과, 주사 전극(5) 및 유지 전극(6)을 피복하는 PbO를 주성분으로 하는 바와 같은 저융점 유리, 무기 산화물, 질화물 박막 등으로 이루어지는 투명 유전체층(9)과, 투명 유전체층(9)을 방전으로부터 보호하는 MgO 등으로 이루어지는 보호막(11)을 구비하고 있다.
여기서, 행전극군을 구성하는 주사 전극(5) 및 유지 전극(6)은 모두 행방향(H)에 따라서 서로 평행하게 배치되고 방전 갭(8)을 통하여 대향하는 투명 도전부(5A, 6A)와, 행방향(H)에 따라서 서로 평행하게 배치된 저저항 도전부(주도전부, 버스 전극 또는 트레이스 전극)(5B, 6B)와, 열방향(V)에 따라서 배치되고 투명 도전부(5A, 6A)와 저저항 도전부(5B, 6B)를 각각 전기적으로 접속하는 연결 전극부(7A, 7B)에 의해 구성되어 있다. 각 투명 도전부(5A, 6A)는 모두 막두께가 100 내지 200㎛의 ITO, SnO2를 주성분으로 하는 네사 막 등의 투명 도전 재료를 이용하여 구성되어 있다. 또한, 각 저저항 도전부(5B, 6B)는 모두 막두께 및 폭이 5 내지 20㎛의 Ag 입자 등을 포함하는 감광성 도전 페이스트의 후막을 저저항 도전 재료로서 이용하여 구성되어 있다. 또한, 각 연결 전극부(7A, 7B)는 모두 막두께 및 폭이 모두 1 내지 5㎛의 Ag 입자 등을 포함하는 감광성 도전 페이스트의 후막을 저저항 도전 재료로서 이용하여 구성되어 있다. 여기서, 저저항 도전 재료에 의해 구성된 저저항 도전부는 금속을 주성분으로 하는 박막 또는 후막으로 이루어진 저저항 도전부일 수 있다. 이와 유사하게, 저저항 도전 재료에 의해 구성된 연결 도전부는 금속을 주성분으로 하는 박막 또는 후막으로 구성된 연결 도전부일 수 있다.
본 예에서는 모두 저저항 도전 재료에 의해 구성되는 저저항 도전부(5B, 6B) 와 연결 전극부(7A, 7B)가, 다른 막두께로 형성되어 있는 점이 종래예와 상위하고 있다. 즉, 본 예에서는 화상 표시를 위해 유지 방전이 행하여지는 주사 전극(5)의 투명 도전부(5A)와 유지 전극(6)의 투명 도전부(6A)와의 부근에 배치되는 연결 전극부(7A, 7B)에서는 차광률을 저감시키기 위해 비교적 작은 막두께로, 또한 각 투명 도전부(5A, 6A)로부터 비교적 떨어진 위치에 배치된 각 저저항 도전부(5B, 6B)에서는 배선 저항의 감소를 도모하기 위해 비교적 큰 막두께로 각각 저저항 도전부가 형성되어 있다.
다음에, 상술한 바와 같이 저저항 도전부(5B, 6B)(제 2의 도전부라고 한다)와 연결 전극부(7A, 7B)(제 1의 도전부라고 한다)를 각각 막두께를 다르게 하여 형성하는 방법에 관해 설명한다.
(1) 제 1의 방법은 제 1 및 제 2의 도전부를 제각기 형성하는 방법이다. 예를 들면, 우선 Ag 입자 등을 포함하는 감광성 도전 페이스트를 비교적 작은 막두께로 도포, 또는 금속 박막을 성막한 후, 포토리소그래피 법에 의해 소망하는 형상으로 패터닝 하여 비교적 작은 막두께의 제 1의 도전부를 형성한다. 다음에, Ag 입자 등을 포함하는 감광성 도전 페이스트를 비교적 큰 막두께로 도포한 후, 포토리소그래피 법에 의해 소망하는 형상으로 패터닝 하여 비교적 큰 막두께의 제 2의 도전부를 형성한다. 또는 제 2의 도전부를 상술한 바와 같이 하여 우선 형성한 후, 제 1의 도전부를 상술한 바와 같이 형성하도록 하여도 좋다.
(2) 제 2의 방법은 비교적 큰 막두께의 제 2의 도전부를 상술한 바와 같이 하여 형성한 후, 잉크젯 법이나 증착법에 의해 비교적 작은 막두께의 제 1의 도전 부를 형성한다. 또는 제 1의 도전부를 상술한 바와 같이 하여 우선 형성한 후, 제 2의 도전부를 상술한 바와 같이 형성하도록 하여도 좋다.
(3) 제 3의 방법은 비교적 큰 막두께의 제 2의 도전부가 되어야 할 부분만 Ag 입자 등을 포함하는 감광성 도전 페이스트를 비교적 큰 막두께로 도포한 후, 일괄 노광하여 제 1의 도전부와 제 2의 도전부를 형성한다. 제 2의 도전부가 되어야 할 부분만 Ag 입자 등을 포함하는 감광성 도전 페이스트를 비교적 큰 막두께로 도포하는 방법으로서는 우선 전체면에 비교적 작은 막두께로 감광성 도전 페이스트를 도포한 후, 비교적 큰 막두께의 제 2의 도전부가 되어야 할 부분을 포함하는 영역에 감광성 도전 페이스트를 패턴 인쇄하는 등의 방법을 이용한다. 이 때, 흑백 재료 등으로 2층화 하는 경우에는 비교적 작은 막두께의 제 1의 도전부가 되어야 할 부분을 1층(흑 재료)만으로 할 수도 있다. 막두께가 다른 감광성 도전 페이스트를 노광 현상할 때에, 세선화를 위한 노광 조건이 다른 경우에는 노광에 이용하는 자외선의 투과율이 다른 패턴의 마스크(하프톤 마스크)를 이용하여, 각각의 두께의 영역에서 최적의 노광량으로 할 수도 있다. 두꺼운 막두께에서는 노광량을 충분히 크게 하지 않으면 패턴화를 할 수 없지만, 얇은 막두께에서는 노광량을 크게 하면 패턴이 굵게 되어 버린다. 이 점에서, 하프톤 마스크를 이용함에 의해, 1장의 마스크를 이용한 1회의 노광으로, 제 1의 도전부인 저저항 도전부(5B, 6B)와 제 2의 도전부인 연결 전극부(7A, 7B)를, 모두 적정한 노광량으로 노광하여 형성하는 것이 가능해진다.
한편, 배면 기판(2)은 유리 등의 투명 재료로 이루어지는 제 2의 절연 기판 (12)과, 제 2의 절연 기판(12)의 내면에 열방향(V)에 따라서 배치된 복수의 데이터 전극(어드레스 전극)(13)으로 이루어지는 열전극군(제 2의 전극군)과, 데이터 전극(13)을 덮는 백색 유전체층(14)과, He, Ne, Xe 등의 방전용 가스가 단독으로 또는 혼합하여 충전되어 상기 방전 가스 공간(3)을 확보함과 함께, 개개의 방전 셀을 구획하기 위해 열방향(V)에 따라서 형성된 저융점 유리 등으로 이루어지는 스트라이프 형상의 격벽(리브)(15)과, 격벽(15)의 저면 및 벽면을 덮는 위치에 형성되고 방전용 가스의 방전에 의해 발생하는 자외선을 가시광으로 변환하는 적색 형광체층, 녹색 형광체층 및 청색 형광체층으로 나누어 도색된 형광체층(16)을 구비하고 있다. 그리고, 행전극군과 열전극군과의 교점에 각각 방전 셀(17)이 형성되고, 행방향(H) 및 열방향(V)에 매트릭스 형상으로 복수의 셀(17)이 형성되어 있다.
본 예의 PDP(10)의 제조 방법은 도 3에 도시한 바와 같은 제조 공정에 의해 제조된다.
우선, 공정(a)에서 제 1의 절연 기판(4)으로서의 전면 유리 기판을 준비하고, 다음에 공정(b)에서 기판(4)의 내면에 스퍼터링 법 등에 의해 ITO 등을 성막한 후 포토리소그래피 법에 의해 소망하는 형상으로 패터닝 하여 각 투명 도전부(5A, 6A)를 형성하고, 다음에 공정(c)에서 감광성 도전 페이스트를 스크린 인쇄법 등으로 도포, 또는 스퍼터링 법 등에 의해 Al 등을 성막한 후 소망하는 형상으로 패터닝 하여, 각 저저항 도전부(5B, 6B) 및 각 연결 전극부(7A, 7B)를 형성하여 주사 전극(5) 및 유지 전극(6)을 완성시킨다. 다음에 공정(d)에서 주사 전극(5) 및 유지 전극(6)을 덮도록 스크린 인쇄법 등에 의해 PbO를 주성분으로 하는 것 같은 저융점 유리, 무기산화물, 질화물 박막 등의 투명 유전체층(9)을 형성하고, 다음에 공정(e)에서 MgO 막으로 이루어지는 보호막(11)을 형성하여 전면 기판(1)을 완성시킨다.
한편, 공정(f)에서 제 2의 절연 기판(12)으로서의 배면 유리 기판을 준비하고, 다음에 공정(g)에서 기판(12)의 내면에 스퍼터링 법 등에 의해 Al 등을 성막한 후 포토리소그래피 법에 의해 소망하는 형상으로 패터닝 하여 데이터 전극(13)을 형성하고, 다음에 공정(h)에서 데이터 전극(13)을 덮도록 스크린 인쇄법 등에 의해 백색 유전체층(14)을 형성한다. 다음에 공정(i)에서 데이터 전극(13)상에 스크린 인쇄법 등에 의해 격벽(15)을 형성하고, 다음에 공정(j)에서 백색 유전체층(14) 및 격벽(15)을 덮도록 형광체층(16)을 형성하고, 다음에 공정(k)에서 스크린 인쇄법 등에 의해 실 프릿(도 1 및 도 2에는 도시하고 있지 않다)을 형성하여 배면 기판 면(2)을 완성시킨다.
다음에 공정(l)에서, 전면 기판(1) 및 배면 기판(2)을 이용하여, 100㎛ 정도의 갭을 사이를 두고 대향하는 상태에서 고정하여 조립한다. 다음에 공정(m)에서, 양 기판(1, 2)의 주변부를 실 프릿(밀봉재)에 의해 기밀 밀봉한다. 다음에 공정(n)에서, 양 기판(1, 2) 사이의 공간을 배기하고 가스 밀봉을 행한다. 배면 기판(2)을 구성하고 있는 제 2의 절연 기판(12)에는 적당한 장소에 통기 구멍이 형성되어 있고, 이 절연 기판(12)의 외측 표면에는 도 1 및 도 2에서는 생략하고 있지만, 통기 구멍에 위치를 맞춘 상태에서, 통기관이 밀봉 상태하에 부착되어 있다. 배면 기판(1)에 부착되어 있는 단부와는 반대측의 통기관의 단부는 당초의 상태에서는 개구 되어 있고, 이 단부를 통하여 통기관이 배기·가스 충전 장치에 접속된다.
우선, 배기·가스 충전 장치에 의해, 방전 가스 공간이 진공으로 배기된 후, 방전 가스 공간에 방전 가스가 충전된다. 방전 가스의 충전이 종료된 후, 통기관은 과열에 의해 칩 온 되고, 개구단부가 폐색된다. 이와 같이 하여, 방전 가스 공간에는 방전 가스가 충전되고, PDP(10)가 완성된다.
본 예와 같이 모두 저저항 도전 재료에 의해 구성된 저저항 도전부(5B, 6B)와 연결 전극부(7A, 7B)가 다른 막두께로 형성되어 있는 PDP(10)와, 저저항 도전부(5B, 6B)와 연결 전극부(7A, 7B)가 개략 동일 막두께로 형성되어 있는 PDP(비교예)와의 발광 특성을 비교하였다. 이 결과, 본 예에 의하면 발광 영역의 각 투명 도전부(5A, 6A)의 부근에 형성되어 있는 장치 연결 전극부(7A, 7B)의 막두께가 각 투명 도전부(5A, 6A)로부터 떨어진 위치에 형성되어 있는 저저항 도전부(5B, 6B)의 그것보다도 작게 형성되어 있음에 의해, 차광률을 저감시킬 수 있기 때문에, 발광 특성을 향상할 수 있는 것을 확인하였다. 또한, 본 예에 의하면, 연결 전극부(7A, 7B)상의 투명 유전체층(9)의 막두께를 투명 도전부(5A, 5B)상의 그것의 막두께와 개략 동일하게 할 수 있기 때문에, 방전 전류가 연결 전극부(7A, 7B)에서 커짐에 의한 발광 특성의 저하를 억제할 수 있는 것을 확인하였다. 이 효과는 특히 투명 유전체층(9)을 박막화한 때에 현저해진다.
또한, 본 예에 의하면, 각 연결 전극부(7A, 7B)의 폭을 약 20㎛ 이하, 바람직하게는 약 10㎛ 이하로 하면, 셀의 발광 영역의 차광률을 충분히 저감시킬 수 있는 것을 확인하였다. 또한, 각 연결 전극부(7A, 7B)의 막두께를 1 내지 5㎛로 선택 하면, 배선 저항의 감소를 도모하는 것과, 차광률을 저감시키는 것을 양립시킬 수 있음을 확인하였다. 즉, 각 연결 전극부(7A, 7B)는 일반적으로 차광에 영향을 미치지 않도록 배면 기판(2)의 격벽(15)과 겹처서 배치되지만, 이와 같이 겹치지 않는 경우는 차광률이 올라가서, 휘도의 저하에 연결된다. 일반적으로, 셀 개구 부분의 차광률을 30％ 이하로 저감하기 위해, 각 연결 전극부(7A, 7B)의 폭은 상술한 바와 같이 20㎛ 이하, 바람직하게는 10㎛ 이하로 형성한다. 폭의 하한은 연결이 끊어지지 않을 정도의 막두께로 선택된다.
이와 같이 본 예의 PDP(10)에 의하면, 주사 전극(5)의 투명 도전부(5A)와 유지 전극(6)의 투명 도전부(6A)와의 부근에 배치되는 연결 전극부(7A, 7B)에서는 차광률을 저감시키기 위해 비교적 작은 막두께(예를 들면 1 내지 5㎛)로, 또한 각 투명 도전부(5A, 6A)로부터 비교적 떨어진 위치에 배치되는 각 저저항 도전부(5B, 6B)에서는 배선 저항의 감소를 도모하기 위해 비교적 큰 막두께(예를 들면 5 내지 20㎛)로 각각 저저항 도전부가 형성되어 있기 때문에, 배선 저항의 감소를 도모하는 것과, 차광률을 저감시키는 것을 양립시킬 수 있다.
따라서 저저항 도전 재료를 이용한 방전 전극을 구비한 구성에 있어서, 발광 특성을 향상시키고, 나아가서는 고화질화를 실현할 수 있다.
실시예 1의 변형예로서, 각 저저항 도전부(5B, 6B)를, 모두 예를 들면 산화 루테늄으로 이루어지는 막두께가 1 내지 5㎛의 흑색 반도체층과, 예를 들면 Ag를 주성분으로 하는 막두께가 5 내지 15㎛의 저저항 반도체층을 적층하여 구성하였다. 여기서, 흑색 반도체층은 제 1의 절연 기판(4)측에 형성되고, 표시면에서 보아 반 사률을 억제한 효과가 있다. 또한, 각 연결 전극부(7A, 7B)는 흑색 반도체층만으로 구성되어 있다. 상술한 산화 루테늄과 같은 흑색 반도체층은 막두께를 얇게 형성할 수 있기 때문에, 각 연결 전극부(7A, 7B)를 세선화 하는 것이 가능해지고, 각 저저항 도전부(5B, 6B)는 모두 저저항 도전 재료를 적층하여 구성되어 있기 때문에, 배선 저항을 충분히 작게 할 수 있다. 여기서, 흑색 반도체층 대신에, Ag 입자에 의해 박층이며, 고정밀 패턴에 대응한 반도체층을 이용하도록 하여도 좋다. 또한, 얇은 흑색 반도체층과 박막 세선화가 가능한 적층막을 이용하여도 좋다.
이와 같이 실시예 1의 변형예에 의해서도, 실시예 1과 개략 같은 효과를 얻을 수 있다.
[실시예 2]
도 4는 본 발명의 실시예 2인 PDP의 구성을 도시한 평면도, 도 5는 도 4의 B-B화살로 본 단면도이다. 본 실시예 2의 PDP의 구성이 상술한 실시예 1의 그것과 크게 다른 점은 격벽을 우물정자 형상으로 형성하도록 한 점이다.
즉, 본 예의 PDP(18)는 도 4에 도시한 바와 같이 제 2의 절연 기판(12)상에 배치되고, 방전 가스 공간(3)을 확보함과 함께, 개개의 방전 셀(17)을 구획하기 위해 격벽(19)은 우물정자 형상으로 형성되어 있다.
이 이외는 상술한 실시예 1과 개략 같다. 그 때문에, 도 4 및 도 5에 있어서, 도 1 및 도 2의 구성 부분과 대응하는 각 부분에는 동일한 번호를 붙이고 그 설명을 생략한다. 또한, 배면 기판(2)의 도시도 생략하고 있다.
본 예와 같이 제 2의 절연 기판(12)상에 우물정자 형상의 격벽(19)을 형성함 에 의해, 인접하는 셀 사이에 있어서 서로 이웃하는 셀의 방전의 영향을 피할 수 있기 때문에, 오방전을 확실하게 방지할 수 있다.
이와 같이 본 예의 구성에 의해서도 실시예 1과 개략 같은 효과를 얻을 수 있다.
더하여, 본 예의 구성에 의하면, 인접하는 셀 사이에 있어서 오방전을 확실하게 방지할 수 있다.
[실시예 3]
도 6은 본 발명의 실시예 3인 PDP의 구성을 도시한 평면도, 도 7은 도 6의 C-C화살로 본 단면도이다. 본 실시예 3의 PDP의 구성이 상술한 실시예 2의 그것과 크게 다른 점은 우물정자 형상의 격벽을 이용한 구성에 있어서, 각 연결 전극부를 격벽상에 겹치도록 배치한 점이다.
즉, 본 예의 PDP(28)는 도 6에 도시한 바와 같이 제 2의 절연 기판(12)상에 형성된 우물정자 형상의 격벽(19)상에 겹쳐지도록 각 연결 전극부(7A, 7B)가 배치되어 있다.
본 예와 같이 우물정자 형상의 격벽(19)상에 겹쳐지도록 각 연결 전극부(7A, 7B)를 배치함에 의해, 발생한 방전은 각 투명 도전부(5A, 6A)의 위치에 국부 존재하게 되기 때문에, 방전을 방전 셀(17)의 중앙부만에서 발생시킬 수 있다. 본 예에 있어서도, 각 연결 전극부(7A, 7B)의 막두께를 얇게 형성함에 의해 세선화 함으로써, 격벽(19)으로부터 각 연결 전극부(7A, 7B)가 비어져 나옴에 의한 차광률을 억제할 수 있다. 이것은 위침 맞춤 정밀도에 여유를 주진다는 효과를 얻을 수 있다.
이와 같이 본 예의 구성에 의해서도 실시예 2와 개략 같은 효과를 얻을 수 있다.
더하여, 본 예의 구성에 의하면, 방전을 방전 셀의 중앙부만에서 발생시킬 수 있다.
[실시예 4]
도 8은 본 발명의 실시예 4인 PDP의 구성을 도시한 평면도, 도 9는 도 8의 D-D화살로 본 단면도이다. 본 실시예 4의 PDP의 구성이 상술한 실시예 1의 그것과 크게 다른 점은 전면 기판의 제 1의 전극군을 구성하고 있는 주사 전극 및 유지 전극을, 투명 도전부를 이용하지 않고 저저항 도전부만으로 구성하도록 한 점이다.
즉, 본 예의 PDP(29)는 도 8 및 도 9에 도시한 바와 같이 주사 전극(5) 및 유지 전극(6)은 모두 전체로서 메시 형상으로 형성된 저저항 도전 재료에 의해 구성되는 복수개의 저저항 도전부(제 1의 도전부)(5b, 6b)와 연결 전극부(7A, 7B)와 저저항 도전부(주도전부, 버스 전극 또는 트레이스 전극)(5B, 6B)가 다른 막두께로 형성되어 있다. 여기서, 각 저저항 도전부(5b, 6b)는 모두 막두께 및 폭이 함께 1 내지 5㎛의 Ag 입자 등을 포함하는 감광성 도전 페이스트의 후막을 저저항 도전 재료로서 이용하여 구성되어 있다. 또한, 저저항 도전부(5B, 6B)는 모두 막두께 및 폭이 5 내지 20㎛의 Ag 입자 등을 포함하는 감광성 도전 페이스트의 후막을 저저항 도전 재료로서 이용하여 구성되어 있다.
본 예와 같이 모두 저저항 도전 재료에 의해 구성되는 저저항 도전부(5b, 6b)와 저저항 도전부(5B, 6B)(주도전부, 버스 전극 또는 트레이스 전극)가 다른 막두께로 형성되어 있는 PDP(29)와, 저저항 도전부(5b, 6b)와 저저항 도전부(5B, 6B)가 개략 동일 막두께로 형성되어 있는 PDP(비교예)와의 발광 특성을 비교하였다. 이 결과, 본 예에 의하면 표시 영역의 중심부에 형성되어 있는 저저항 도전부(5b, 6b)의 막두께가 발광 영역의 중심부에서 떨어진 위치에 형성되어 있는 저저항 도전부(5B, 6B)(주도전부, 버스 전극 또는 트레이스 전극)의 그것보다도 작게 형성되어 있음에 의해, 차광률을 저감시킬 수 있기 때문에, 발광 특성을 향상할 수 있는 것을 확인하였다. 또한, 본 예에 의하면, 저저항 도전부(5b, 6b)상의 투명 유전체층(9)의 막두께를 투명 도전부(5A, 6A)를 이용한 경우의 그들의 위의 그것의 막두께와 개략 동일에 할 수 있기 때문에, 방전 전류가 저저항 도전부(5b, 6b)에서 커짐에 의한 발광 특성의 저하를 억제할 수 있는 것을 확인하였다. 이 효과는 특히 투명 유전체층(9)을 박막화한 때에 현저해진다.
또한, 본 예에 의하면, 각 저저항 도전부(5b, 6b)의 폭을 약 20㎛ 이하, 바람직하게는 약 10㎛ 이하로 하면, 셀의 발광 영역의 차광률을 충분히 저감시킬 수 있음을 확인하였다. 또한, 각 저저항 도전부(5b, 6b)의 막두께를 1 내지 5㎛로 선택하면, 배선 저항의 감소를 도모하는 것과, 차광률을 저감시키는 것을 양립시킬 수 있는 것을 확인하였다. 여기서, 저저항 도전부(5b) 내에서, 열방향(V)에 따라서 배치되어 있는 저저항 도전부를 쇼트 바의 역할을 담당시키도록 랜덤하게 배치하면 효과적으로 된다.
이와 같이 본 예의 PDP(29)에 의해서도, 배선 저항의 감소를 도모하는 것과, 차광률을 저감시키는 것을 양립시킬 수 있다.
따라서 저저항 도전 재료를 이용한 방전 전극을 구비한 구성에 있어서, 발광 특성을 향상시키고, 나아가서는 고화질화를 실현할 수 있다.
[실시예 5]
도 10은 본 발명의 실시예 5인 PDP의 구성을 도시한 평면도, 도 11은 도 10의 E-E화살로 본 단면도이다. 본 실시예 5의 PDP의 구성이 상술한 실시예 4의 그것과 크게 다른 점은 격벽을 우물정자 형상으로 형성하도록 한 점이다.
즉, 본 예의 PDP(43)는 도 10에 도시한 바와 같이 제 2의 절연 기판(12)상에 배치되고, 방전 가스 공간(3)을 확보함과 함께, 개개의 방전 셀(17)을 구획하기 위해 격벽(19)은 우물정자 형상으로 형성되어 있다.
이 이외는 상술한 실시예 4와 개략 같다. 그 때문에, 도 10 및 도 11에 있어서, 도 8 및 도 9의 구성 부분과 대응하는 각 부분에는 동일한 번호를 붙이고 그 설명을 생략한다.
본 예와 같이 제 2의 절연 기판(12)상에 우물정자 형상의 격벽(19)을 형성함에 의해, 인접하는 셀 사이에 있어서 서로 이웃하는 셀의 방전의 영향을 피할 수 있기 때문에, 오방전을 확실하게 방지할 수 있다.
이와 같이 본 예의 구성에 의해서도 실시예 4와 개략 같은 효과를 얻을 수 있다.
더하여, 본 예의 구성에 의하면, 인접하는 셀 사이에 있어서 오방전을 확실하게 방지할 수 있다.
[실시예 6]
도 12는 본 발명의 실시예 6인 PDP의 구성을 도시한 평면도, 도 13은 도 12의 F-F화살로 본 단면도이다. 본 실시예 6의 PDP의 구성이 상술한 실시예 5의 그것 과 크게 다른 점은 저저항 도전부의 막두께를 부분적으로 바꾸도록 한 점이다.
즉, 본 예의 PDP(44)는 도 12에 도시한 바와 같이 저저항 도전부는 중심부에 배치된 제 1의 저저항 도전부(5B1, 6B1)의 막두께가 중심부의 외측에 배치된 제 2의 저저항 도전부(5B2, 6B2)의 그것보다도 두껍게 형성되어 있다.
이와 같이 구성함에 의해, 두꺼운 제 1의 저저항 도전부(5B2, 6B2)상에 형성하는 투명 유전체층(9)을 얇게 할 수 있기 때문에, 방전 공간에 강한 전기장이 생김과 함께 벽 전하를 이들의 부분에 다량 형성할 수 있고, 면방전의 발생이 용이해진다. 따라서 주사 전극(5)과 유지 방전(6)과의 사이에 발생시키는 방전 전압을 낮게 할 수 있다.
이와 같이 본 예의 구성에 의해서도 실시예 5와 개략 같은 효과를 얻을 수 있다.
더하여, 본 예의 구성에 의하면, 주사 전극과 유지 방전과의 사이에 발생시키는 방전 전압을 낮게 할 수 있다.
[실시예 7]
도 14는 본 발명의 실시예 7인 PDP의 구성을 도시한 평면도, 도 15는 도 14의 G-G화살로 본 단면도이다. 본 실시예 7의 PDP의 구성이 상술한 실시예 5의 그것과 크게 다른 점은 저저항 도전부의 막두께를 부분적으로 바꾸도록 한 점이다.
즉, 본 예의 PDP(45)는 도 14에 도시한 바와 같이 저저항 도전부는 중심부에 배치된 제 1의 저저항 도전부(5B1, 6B1)의 막두께보다도, 중심부의 외측에 배치된 제 2의 저저항 도전부(5B2, 6B2)의 그것의 쪽이 두껍게 형성되어 있다. 이와 같이 구성함에 의해, 두꺼운 제 2의 저저항 도전부(5B2, 6B2)상에 형성하는 투명 유전체층(9)을 얇게 할 수 있기 때문에, 벽 전하를 이들의 부분에 다량 형성할 수 있고, 제 2의 저저항 도전부(5B2, 6B2)에 있어서 대향 방전을 일으키기 쉽게 할 수 있다. 즉, 주사 전극(5)과 유지 방전(6)과의 사이에 발생한 방전이 종료된 시점에서, 제 2의 저저항 도전부(5B2, 6B2)상의 보호막(11)상에 잔류하는 이 영역의 전하량을, 다른 영역과 비하여 크게 하는 것이 가능해지고, 구동 특성 나아가서는 발광 특성을 향상시키는데 최적인 전하 분포를 얻는 것이 가능해진다.
이와 같이 본 예의 구성에 의해서도 실시예 5와 개략 같은 효과를 얻을 수 있다.
더하여, 본 예의 구성에 의하면, 발광 특성을 향상시키는데 최적인 전하 분포를 얻는 것이 가능해진다.
[실시예 8]
도 16은 본 발명의 실시예 8인 PDP의 구성을 도시한 평면도, 도 17은 도 16의 H-H화살로 본 단면도이다. 본 실시예 8의 PDP의 구성이 상술한 실시예 5의 그것과 크게 다른 점은 우물정자 형상의 격벽을 이용한 구성에 있어서, 열방향에 따른 각 연결 전극부(7A, 7B)를 격벽상에 겹치도록 배치한 점이다.
즉, 본 예의 PDP(46)는 도 16에 도시한 바와 같이 제 2의 절연 기판(12)상에 형성된 우물정자 형상의 격벽(19)상에 겹쳐지도록 열방향(V)에 따른 각 연결 전극부(7A, 7B)가 배치되어 있다.
본 예와 같이 우물정자 형상의 격벽(19)상에 겹쳐지도록 열방향(V)에 따른 각 연결 전극부(7A, 7B)를 배치함에 의해, 발생한 방전은 대향하는 각 저저항 도전부(5b, 6b)의 위치에 국부 존재하게 되기 때문에, 방전을 방전 셀(17)의 중앙부에서만 발생시킬 수 있다. 본 예에 있어서도, 열방향(V)에 따른 각 연결 전극부(7A, 7B) 및 저저항 도전부(5b, 6b)의 막두께를 얇게 형성함에 의해 세선화 함으로써, 격벽(19)으로부터 열방향(V)에 따른 각 연결 전극부(7A, 7B)가 비어저 나옴에 의한 차광률을 억제할 수 있다. 또한, 이 예에 의하면, 방전 영역 이외의 영역과 격벽으로 구획된 영역이 반드시 일치하지 않는 와플형 등에도 적용할 수 있기 때문에, 효과적으로 된다.
이와 같이 본 예의 구성에 의해서도 실시예 2와 개략 같은 효과를 얻을 수 있다.
더하여, 본 예의 구성에 의하면, 방전을 방전 셀(17)의 중앙부에서만 발생시킬 수 있다.
[실시예 9]
도 18은 본 발명의 실시예 9인 플라즈마 표시 장치의 구성을 도시한 블록도이다. 본 예의 플라즈마 표시 장치의 제조 방법은 실시예 1 내지 실시예 8에 의한 PDP를 이용하여 구성하는 점에 특징을 갖고 있다.
본 예의 플라즈마 표시 장치(60)는 도 18에 도시한 바와 같이 모듈 구조를 갖는 것으로서 설계되어 있고, 구체적으로는 아날로그 인터페이스(이하, IF)(20)와 PDP 모듈(30)에 의해 구성되어 있다.
아날로그 IF(20)는 도 18에 도시한 바와 같이 크로마·디코더를 구비하는 Y/C 분리 회로(21)와, A/D 변환 회로(22)와, PLL 회로를 구비하는 동기 신호 제어 회로(23)와, 화상 포맷 변환 회로(24)와, 역γ(감마) 변환 회로(25)와, 시스템 컨 트롤 회로(26)와, PLE 제어 회로(27)로 구성되어 있다.
개략적으로는 아날로그 IF(20)는 수신한 아날로그 영상 신호를 디지털 영상 신호로 변환한 후, 그 디지털 영상 신호를 PDP 모듈(30)에 공급한다. 예를 들면 텔레비전 튜너로부터 발신된 아날로그 영상 신호는 Y/C 분리 회로(21)에서 RGB의 각 색의 휘도 신호로 분해된 후, A/D 변환 회로(22)에서 디지털 신호로 변환된다. 그 후, PDP 모듈(30)의 화소 구성과 영상 신호의 화소 구성이 다른 경우에는 화상 포맷 변환 회로(24)에서 필요한 화상 포맷의 변환이 행하여진다. PDP의 입력 신호에 대한 표시휘도의 특성은 선형적으로 비례하지만, 통상의 영상 신호는 CRT의 특성에 맞추어서, 미리 보정(γ변환)되어 있다. 이 때문에, A/D 변환 회로(22)에서 영상 신호의 A/D 변환을 행한 후, 역γ 변환 회로(25)에서, 영상 신호에 대해 역γ 변환을 시행하고, 선형 특성으로 복원된 디지털 영상 신호를 생성한다. 이 디지털 영상 신호는 RGB 영상 신호로서 PDP 모듈(30)에 출력된다.
아날로그 영상 신호에는 A/D 변환용의 샘플링 클록 및 데이터 클록 신호가 포함되어 있지 않기 때문에, 동기 신호 제어 회로(23)에 내장되어 있는 PLL 회로가, 아날로그 영상 신호와 동시에 공급되는 수평 동기 신호를 기준으로 하여, 샘플링 클록 및 데이터 클록 신호를 생성하고, PDP 모듈(30)에 출력한다. 아날로그 IF(20)의 PLE 제어 회로(27)는 휘도 제어를 행한다. 구체적으로는 평균 휘도 레벨이 소정치 이하인 경우에는 표시 휘도를 상승시키고, 평균 휘도 레벨이 소정치를 넘는 경우에는 표시 휘도를 저하시킨다.
시스템 컨트롤 회로(26)는 각종 제어 신호를 PDP 모듈(30)에 대해 출력한다. PDP 모듈(30)은 또한, 디지털 신호 처리 제어 회로(31)와, 패널부(32)와, DC/DC 컨버터를 내장하는 모듈 내 전원 회로(33)로 구성되어 있다. 디지털 신호 처리 제어 회로(31)는 입력 IF 신호 처리 회로(34)와, 프레임 메모리(35)와, 메모리 제어 회로(36)와, 드라이버 제어 회로(37)로 구성되어 있다.
예를 들면, 입력 IF 신호 처리 회로(34)에 입력된 영상 신호의 평균 휘도 레벨은 입력 IF 신호 처리 회로(34) 내의 입력 신호 평균 휘도 레벨 연산 회로(도시 생략)에 의해 계산되고, 예를 들면, 5비트 데이터로서 출력된다. 또한, PLE 제어 회로(27)는 평균 휘도 레벨에 응하여 PLE 제어 데이터를 설정하고, 입력 IF 신호 처리 회로(34) 내의 휘도 레벨 제어 회로(도시 생략)에 입력한다.
디지털 신호 처리 제어 회로(31)는 입력 IF 신호 처리 회로(34)에서, 이들의 각종 신호를 처리한 후, 제어 회로를 패널부(32)에 송신한다. 동시에, 메모리 제어 회로(36) 및 드라이버 제어 회로(37)는 메모리 제어 회로 및 드라이버 제어 신호를 패널부(32)에 송신한다.
패널부(32)는 실시예 1 내지 실시예 8에 상당한 PDP(70)와, 주사 전극을 구동하는 주사 드라이버(38)와, 데이터 전극을 구동하는 데이터 드라이버(39)와, PDP(70) 및 주사 드라이버(38)에 펄스 전압을 공급하는 고압 펄스 회로(40)와, 고압 펄스 회로(40)로부터의 잉여 전력을 회수하는 전력 회수 회로(41)로 구성되어 있다.
PDP(70)는 예를 들면 1365개×768개로 배열된 화소를 갖는 것으로서 구성되어 있다. PDP(70)에서는 주사 드라이버(38)가 주사 전극을 제어하고, 데이터 드라 이버(39)가 데이터 전극을 제어함에 의해, 이들의 화소중의 소정의 화소의 점등 또는 비점등이 제어되고, 소망하는 표시가 행하여진다.
또한, 로직용 전원이 디지털 신호 처리 제어 회로(31) 및 패널부(32)에 로직용 전력을 공급하고 있다. 또한, 모듈 내 전원 회로(33)는 표시용 전원으로부터 직류 전력이 공급되고, 이 직류 전력의 전압을 소정의 전압으로 변환한 후, 패널부(32)에 공급하고 있다.
이하, 본 예의 플라즈마 표시 장치(60)의 제조 방법을 개략적으로 설명한다.
우선, 실시예 1 내지 실시예 8에 상당한 PDP(70)와, 주사 드라이버(38)와, 데이터 드라이버(39)와, 고압 펄스 회로(40)와, 전력 회수 회로(41)를 한 기판상에 배치하고, 패널부(32)를 형성한다. 또한, 패널부(32)와는 별개로 디지털 신호 처리·디지털 회로(31)를 형성한다.
이와 같이 하여 형성된 패널부(32) 및 디지털 신호 처리 제어 회로(31)와 모듈 내 전원 회로(33)를 하나의 모듈로서 조립하여, PDP 모듈(30)을 형성한다. 또한, PDP 모듈(30)과는 별개로 아날로그 IF(20)를 형성한다.
이와 같이 PDP 모듈(30)을 아날로그 IF(20)를 각각 별개로 형성한 후, 쌍방을 전기적으로 접속함에 의해, 도 18에 도시한 플라즈마 표시 장치(60)가 완성된다.
이와 같이 플라즈마 표시 장치(60)를 모듈화함에 의해, 플라즈마 표시 장치를 구성하는 다른 구성 부품과는 별개로 독립적으로 플라즈마 표시 장치(60)를 제조하는 것이 가능해지고, 예를 들면, 플라즈마 표시 장치(60)가 고장난 경우에는 PDP 모듈(30)마다 교환함에 의해, 보수의 간소화 및 단시간화를 도모할 수 있다.
이와 같이 본 예의 플라즈마 표시 장치에 의하면, 플라즈마 표시 장치(60)를 모듈화함에 의해, 고장안 바와 같은 경우에, PDP 모듈(30)마다 교환할 수 있고, 보수의 간소화 및 단시간화를 도모할 수 있다.
이상, 본 발명의 실시예를 도면에 의해 상세 기술하여 왔지만, 구체적인 구성은 본 실시예로 한정되는 것이 아니라, 본 발명의 요지를 일탈하지 않는 범위의 설계의 변경 등이 있어도 본 발명에 포함된다. 예를 들면, 본 발명의 PDP의 방전 전극을 구성하는 저저항 도전부의 형성 수단 및 저저항 도전 재료는 실시예로 나타낸 예로 한하지 않고, 그 밖의 형성 수단 및 저저항 도전 재료를 이용할 수 있다.
본 발명의 플라즈마 디스플레이 패널 및 플라즈마 표시 장치에 의하면, 방전 전극의 배선 저항의 감소를 도모하는 것과, 차광률을 저감시키는 것을 양립시킬 수 있기 때문에, PDP의 발광 특성을 저하시키고, 나아가서는 고화질화를 실현할 수 있다.

Claims (21)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 1의 기판과 제 2의 기판이 대향 배치되어 양 기판 사이에 방전 가스 공간이 형성되고, 상기 제 1의 기판의 상기 제 2의 기판과 대향하는 면에는 제 1의 방향에 따라서 서로 평행하게 형성되고 방전 갭을 통하여 대향하는 복수의 주사 전극과 복수의 유지 전극으로 이루어지는 제 1의 전극군이 배치되는 한편, 상기 제 2의 기판의 상기 제 1의 기판과 대향하는 면에는 상기 제 1의 방향과 직교하는 제 2의 방향에 따라서 복수의 데이터 전극으로 이루어지는 제 2의 전극군이 배치되고, 상기 제 1의 전극군과 상기 제 2의 전극군과의 교점에 방전 셀이 형성되고, 상기 주사 전극 및 상기 유지 전극이 모두 금속을 주성분으로 하는 박막 또는 후막으로 구성되는 저저항 도전부만에 의해 이루어지는 플라즈마 디스플레이 패널로서,
    상기 저저항 도전부는 메시 형상으로 형성된 제 1의 저저항 도전부와, 상기 제 1의 저저항 도전부에 전기적으로 접속된 제 2의 저저항 도전부에 의해 구성되고, 상기 메시 형상의 제 1의 저저항 도전부의 막두께가 상기 제 2의 저저항 도전부의 막두께 보다도 작은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제 7 항에 있어서,
    상기 제 1의 저저항 도전부와 상기 제 2의 저저항 도전부를 전기적으로 접속하는 연결 전극부를 추가로 갖고, 상기 연결 전극부의 막두께는 상기 제 2의 저저항 도전부의 막두께보다 작은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  18. 제 17 항에 있어서,
    상기 제 2의 기판상에 격벽이 형성되고, 상기 격벽상에 겹쳐지도록 상기 연결 전극부가, 상기 격벽으로 구획된 방전 영역 이외의 영역에 배치되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  19. 제 17 항에 있어서,
    상기 연결 전극부의 막두께가 5㎛ 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  20. 제 17 항에 있어서,
    상기 연결 전극부의 폭이 20㎛ 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  21. 제 17 항에 기재된 플라즈마 디스플레이 패널과, 상기 플라즈마 디스플레이 패널을 제어하는 제어 회로와, 화상 신호의 포맷 변환을 행하고, 상기 제어 회로에 포맷 변환한 화상 신호를 공급하는 인터페이스 회로를 구비하는 것을 특징으로 하는 플라즈마 표시 장치.
KR1020040076760A 2003-09-29 2004-09-24 플라즈마 디스플레이 패널 및 플라즈마 표시 장치 KR100645278B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003338883 2003-09-29
JPJP-P-2003-00338883 2003-09-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060071002A Division KR20060095908A (ko) 2003-09-29 2006-07-27 플라즈마 디스플레이 패널 및 플라즈마 표시 장치

Publications (2)

Publication Number Publication Date
KR20050031405A KR20050031405A (ko) 2005-04-06
KR100645278B1 true KR100645278B1 (ko) 2006-11-15

Family

ID=34373329

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020040076760A KR100645278B1 (ko) 2003-09-29 2004-09-24 플라즈마 디스플레이 패널 및 플라즈마 표시 장치
KR1020060071002A KR20060095908A (ko) 2003-09-29 2006-07-27 플라즈마 디스플레이 패널 및 플라즈마 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020060071002A KR20060095908A (ko) 2003-09-29 2006-07-27 플라즈마 디스플레이 패널 및 플라즈마 표시 장치

Country Status (2)

Country Link
US (1) US20050068267A1 (ko)
KR (2) KR100645278B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100527187B1 (ko) * 2003-05-01 2005-11-08 삼성에스디아이 주식회사 고효율 유기전계 발광표시장치 및 그의 제조방법
US7238463B2 (en) * 2005-04-18 2007-07-03 Chunghwa Picture Tubes, Ltd. Method for manufacturing electrodes of a plasma display panel
KR20070056359A (ko) * 2005-11-29 2007-06-04 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20100061731A (ko) * 2007-09-14 2010-06-08 퀄컴 엠이엠스 테크놀로지스, 인크. Ｍｅｍｓ 제조에 이용되는 에칭 방법
JPWO2011096191A1 (ja) 2010-02-08 2013-06-10 パナソニック株式会社 プラズマディスプレイパネル

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321142A (ja) 1997-05-15 1998-12-04 Mitsubishi Electric Corp プラズマディスプレイパネル
KR19990054297A (ko) * 1997-12-26 1999-07-15 김영환 교류형 플라즈마 디스플레이 패널
KR20000008408A (ko) * 1998-07-13 2000-02-07 구자홍 플라즈마 디스플레이 패널
KR20020061484A (ko) * 2001-01-15 2002-07-24 삼성에스디아이 주식회사 플라즈마 디스플레이 및 그 제조 방법
JP2002343256A (ja) * 2001-05-16 2002-11-29 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネル

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11213894A (ja) * 1998-01-23 1999-08-06 Fujitsu Ltd プラズマディスプレイパネル
US6445120B1 (en) * 1998-10-28 2002-09-03 Lg Electronics Inc. Plasma display panel with improved structure of discharge electrode and dielectric layer
KR100727726B1 (ko) * 1999-10-19 2007-06-13 마츠시타 덴끼 산교 가부시키가이샤 금속전극의 제작방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321142A (ja) 1997-05-15 1998-12-04 Mitsubishi Electric Corp プラズマディスプレイパネル
KR19990054297A (ko) * 1997-12-26 1999-07-15 김영환 교류형 플라즈마 디스플레이 패널
KR20000008408A (ko) * 1998-07-13 2000-02-07 구자홍 플라즈마 디스플레이 패널
KR20020061484A (ko) * 2001-01-15 2002-07-24 삼성에스디아이 주식회사 플라즈마 디스플레이 및 그 제조 방법
JP2002343256A (ja) * 2001-05-16 2002-11-29 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネル

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP조사보고서

Also Published As

Publication number Publication date
KR20060095908A (ko) 2006-09-05
US20050068267A1 (en) 2005-03-31
KR20050031405A (ko) 2005-04-06

Similar Documents

Publication Publication Date Title
US7224120B2 (en) Plasma display panel having barrier ribs with black matrix
US6713960B2 (en) Plasma display panel and plasma display device
JP2000357462A (ja) 平面型プラズマ放電表示装置と駆動方法
KR19980018370A (ko) 가스 방전형 표시 패널 및 그 표시 장치
KR20060095908A (ko) 플라즈마 디스플레이 패널 및 플라즈마 표시 장치
JPH1092325A (ja) ガス放電表示パネル及びその製造方法
US7714508B2 (en) Plasma display panel with enhanced bus electrode alignment
JP2003288847A (ja) プラズマディスプレイ装置
KR20040030641A (ko) 플라즈마 디스플레이 패널과 그 제조방법
WO2003075302A1 (fr) Ecran a plasma
US6538381B1 (en) Plasma display panel and method for manufacturing the same
JP2003007218A (ja) プラズマディスプレイパネル
JP4402975B2 (ja) カラープラズマディスプレイパネル及びその製造方法
JP2003331734A (ja) プラズマディスプレイ装置
JP2005129502A (ja) プラズマディスプレイパネル及びプラズマ表示装置
JP4516323B2 (ja) プラズマ表示装置
US20060049758A1 (en) Plasma display panel
US7377831B2 (en) Plasma display panel and method of manufacturing the same
JP2005347045A (ja) プラズマディスプレイパネル及びその製造方法、並びにプラズマ表示装置及びその製造方法
JPWO2006112419A1 (ja) プラズマディスプレイパネル
US8247970B2 (en) Plasma display panel and method of manufacturing the same
JP2005081685A (ja) プラズマディスプレイパネルの製造方法、プラズマ表示装置の製造方法、スクリーン版印刷方法及び印刷装置
JPH11204042A (ja) 表示パネルの電極構造とその形成方法
JP2003257326A (ja) プラズマディスプレイパネル及びその製造方法
JP2004220925A (ja) 電界放出型ディスプレイの前面板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee