KR100349124B1 - 칩부품 제조방법 - Google Patents

칩부품 제조방법 Download PDF

Info

Publication number
KR100349124B1
KR100349124B1 KR1019990058901A KR19990058901A KR100349124B1 KR 100349124 B1 KR100349124 B1 KR 100349124B1 KR 1019990058901 A KR1019990058901 A KR 1019990058901A KR 19990058901 A KR19990058901 A KR 19990058901A KR 100349124 B1 KR100349124 B1 KR 100349124B1
Authority
KR
South Korea
Prior art keywords
electrode
terminal electrode
chip
ceramic sheet
chip component
Prior art date
Application number
KR1019990058901A
Other languages
English (en)
Other versions
KR20010057123A (ko
Inventor
박성열
이대형
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1019990058901A priority Critical patent/KR100349124B1/ko
Publication of KR20010057123A publication Critical patent/KR20010057123A/ko
Application granted granted Critical
Publication of KR100349124B1 publication Critical patent/KR100349124B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명은 핸드폰등에 사용되는 칩 부품으로 분할기인 스플리터(SPLITTER)에 있어서, 스플리터의 측면에 단자전극을 용이하게 형성할수 있도록 한 칩 부품 제조방법에 관한 것으로서 그 기술적인 구성은, 일정패턴의 내부전극이 일체로 형성되는 세라믹 시트부의 적층에 의한 칩부품의 형성시 그 측면에 마킹과 상면단자전극및 상면접지전극을 일체로 돌출 인쇄하고, 상기 단자전극과 접지전극을 내부전극과 연결토록 하는 측면전극을 칩블록의 측면에 인쇄하여 칩부품을 완성하는 것을 요지로 한다.

Description

칩부품 제조방법{MANUFACTURING METHOD FOR CHIP PARTS}
본 발명은 핸드폰등에 사용되는 칩 부품으로 분할기인 스플리터(SPLITTER)에 있어서, 칩부품의 단자전극 형성시 복수개 적층되어 형성되는 세라믹 시트의 상면에 상면 단자전극을 먼저 인쇄한후 상기 상면 단자전극에 연결토록 측면에 전극을 인쇄하여 단자전극 형성을 위한 별도의 설비가 불필요한 칩 부품 제조방법에 관한 것이다.
일반적으로, 최근에는 전자 및 통신기기의 비약적인 발달과 더블어 상기 전자 및 통신기기의 빈번한 사용빈도에 따른 상호간의 간섭에 의해 통신장애 등의 문제가 자주 발생하고 있으며, 이에따라 무선통신 기기 및 멀티미디어의 사용에 따라 발생되는 악화된 전자기적 환경을 개선하고자 각국의 전자기 장애규제가 강화되고 있는 추세이다.
특히 스플리터(SPLITTER)는, 기존의 부품들과 달리 양단에 외부전극을 형성하는 것이 아니고, 제품의 위아래에 전극을 형성하여 외부회로에 장착토록 하며, 상기 외부전극의 형상은 균일해야만 전기적인 특성편차가 줄어들수 있는 것이다.
이와같은 기술과 관련된 종래의 칩 부품의 단자 형성장치는 도1에 도시한 바와같이, 복수의 세라믹시트가 적층되어 형성되는 칩블록(1)의 상면에 마킹(2)이 일체로 인쇄되고, 상기 마킹(2) 이 형성되는 칩블록(1)의 상하면과 칩블록(1)의 측면에 단자전극(3)을 일체로 형성토록 고무롤러(4)가 설치되며, 상기 고무롤러(4)의 외경측에 단자전극(3)을 형성토록 도전성 페이스트가 충진되는 다수의 페이스트 저장홀(5)이 일체로 형성되는 구성으로 이루어 진다.
상기와 같은 칩 부품의 단자형성장치는, 복수의 세라믹시트가 적층되어 인쇄될때 일측면에 돌출토록 마킹(2)이 일체로 인쇄되어 칩블록(1)의 형성시 상면에 마킹(2)이 형성되고, 상기 마킹(2)을 기준점으로 칩블록(1)의 상하면과 칩블록(1)의 측면에 단자전극(3)을 일체로 형성토록 도전성페이스트가 충진되는 고무롤러(4)를 칩블록(1)에 압착하며, 이때 고무롤러(4)의 페이스트 저장홀(5)에 충진되는 도전성 페이스트가 칩블록(1)에 전사되어 단자전극(3)을 형성토록 한다.
이때, 상기 고무롤러(4)의 탄성에 의해 페이스트 저장홀(5)에 충진되는 도전성 페이스트는 칩블록(1)의 측면및 그 양측의 상하면및 전후면 일부까지 전사되어 단자전극(3)을 형성토록 되는 것이다.
그러나, 상기와 같은 칩 부품의 단자전극 형성장치는, 칩부품중 고무롤러(4)의 접촉면과 수평상태에 있는 면(측면)은 도전성 페이스트의 도포에 문제가 없지만 접촉면과 수직상태인 면(앞,뒤면)의 도포가 힘들게 됨은 물론 그 도포량을 조절하기 힘들어 균일한 단자전극(3)의 형성이 힘들어 특성편차가 증가하게 되고, 단자전극(3)을 형성하기 위한 고무롤러(4)와 같은 별도의 장치를 필요로 하게 되는 단점이 있었던 것이다.
본 발명은 상기한 바와같은 종래의 여러 문제점들을 개선하기 위한 것으로서 그 목적은, 단자전극 형성을 위한 별도의 장치가 필요없으며, 칩부품에 단자전극을 인쇄에 의하여 단자전극의 도포량을 일정하게 유지함으로써 전기적인 특성편차가 최소화되고, 정밀한 단자전극의 형성이 가능하며, 추가적인 설비 및 공정이 불필요하여 작업을 단순화함으로써 생산성을 향상시킬수 있도록 한 칩 부품 제조방법을 제공하는데 있다.
도1은 종래의 칩 부품 단자전극 형성상태를 도시한 개략도
도2는 본 발명에 따른 칩 부품의 상면 단자전극 형성상태를 도시한 평면도
도3은 본 발명에 따른 칩 부품의 단자전극 형성상태를 도시한 개략도
* 도면의 주요 부분에 대한 부호의 설명 *
120...칩블록 130...마킹
140... 접지전극 150...측면전극
140A... 단자전극 180...그린바
상기 목적을 달성하기 위한 기술적인 구성으로서 본 발명은, 제 1세라믹시트에 상호 전기적으로 분리된 접지전극과 마킹및 단자전극을 인쇄에 의해 형성하는 단계;상기 제 1세라믹시트에 적층되는 제 2세라믹시트에 양단이 측면으로 돌출되도록 내부전극을 형성하는 단계;상기 제 2세라믹시트에 적층되는 제 3세라믹시트에 접지전극과 단자전극을 형성시켜 칩블록을 형성하는 단계;상기 제 2세라믹시트의 내부전극과 상기 제 1,3세라믹시트의 단자전극사이를 전기적으로 연결하도록 인쇄에 의해 측면전극을 형성하는 단계를 포함함을 특징으로 하는 칩부품 제조방법을 마련함에 의한다.
이하, 첨부된 도면에 의거하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
도2는 본 발명에 따른 칩 부품의 상면 단자전극 형성상태를 도시한 평면도이고, 도3은 본 발명에 따른 칩 부품의 단자전극 형성상태를 도시한 개략도로서 본 발명은, 복수개의 제1,제2,제3 세라믹 시트(110A)(110B)(110C)가 적층 인쇄될때 일정패턴의 내부전극(100)을 갖는 칩블록(120)을 형성하고, 이때 상기 세라믹 시트(110A)의 일측면, 즉 칩블록(120)형성시의 상면(U)에 위치토록 마킹(130)이 일체로 돌출 인쇄되고, 상기 마킹(130)은, 칩블록(120)의 형성시 내부전극(100)과 전기적으로 분리되어 외부에서의 기준점으로 인식된다.
또한, 상기 칩블록(120)의 상하측에 적층 인쇄되어 형성되는 제1및 제3세라믹 시트(110A)(110C)에는, 칩블록(120)의 형성시 상면(U)및 하면(미도시)의 적어도 일부와 측면(S)에 접하도록 상면접지전극(140)과 상면단자전극(140A)이 인쇄되고, 이때 상기 제1세라믹시트(110A)에는 내부전극(100)과 접지전극(140) 및 단자전극(140A)과 분리토록 되는 마킹(130)이 일체로 인쇄된다.
상기 세라믹 시트(110A)(110B)(110C)를 적층하여 형성되는 칩블록(120)의 측면(S)을 연마하여 그 절단면에 형성되는 단자전극(140A)과 연결토록 측면전극(150)을 인쇄하고, 또한 하면을 연마하여 양측의 접지전극(140)을 전극(미도시)의 인쇄에 의해 일체로 형성하여 칩부품이 완성된다.
한편, 상기 칩블록(120)은, 다수의 마킹(130)과 상면단자전극(140A)및 상면접지전극(140)이 일체로 인쇄되는 그린바(180)에 다수개 일체로 형성되며, 상기 그린바(180)는, 상면단자전극(140A)및 상면접지전극(140)의 대략 중앙부에 절단부(190)가 형성되어 절단함으로써 다수의 칩블록(120)을 일체로 형성하게 된다.
상기 그린바(180)에 형성되는 칩블록(120)을 절단하여 그 절단면을 연마하고, 이때 절단면에 돌출되는 내부전극(100)과 전기적으로 연결토록 되면서 상하면의 상면단자전극(140A)및 상면접지전극(140)에 연결토록 되는 측면전극(150)을 인쇄하는 구성으로 이루어 진다.
이와같은 구성으로 이루어진 본 발명의 작용을 설명하면 다음과 같다.
도2 및 도3에 도시한 바와같이, 일정패턴을 갖는 내부전극(100)이 복수의 제 1,2및 3세라믹 시트(110A)(110B)(110C) 적층시 그 내측에 일정패턴을 갖도록 일체로 형성되고, 이때 상기 내부전극(100)의 단부는 칩블록(120)의 측면(S)에 돌출되면서 접하도록 된다.
그리고, 상기 제 2세라믹 시트(110B)의 적층에 의한 칩블록(120)의 형성시 칩블록(120)의 일측면에 마킹(130)이 일체로 인쇄되어 칩부품을 외부부품(기판)등에 실장시 기준점 역활을 수행토록 하며, 상기 마킹(130)은 내부전극(100)과 전기적으로 분리되는 더미전극(dummy)으로서 제 1세라믹 시트(110A)의 일측면에 돌출토록 인쇄된다.
또한, 상기 칩블록(120)의 형성시 그 내측에 적층되는 제2세라믹 시트(110B)에는, 완성되는 칩블록(120) 측면(S)에 돌출토록 내부전극(100)의 양단이 돌출되고, 상기 제1및 제3 세라믹시트(110A)(110C)에는 상면의 적어도 일부와 측면에 각각 접하면서 돌출토록 형성되는 상면접지전극(140)이 일체로 인쇄되고, 상기 제1세라믹 시트(110A)에 마킹(130) 또한 일체로 인쇄되어 형성되며, 상기 상면접지전극(140)은 내부전극(100)과 분리되어 외부부품에 실장시 접지전극으로서의 역활을 수행한다.
그리고, 상기 상면단자전극(140A)은, 내부전극(100)의 양단에 각각 연결될때 외부부품에 접속되어 입출력 단자로서의 역활을 수행토록 된다.
상기 세라믹 시트부(110A)(110B)(110C)를 적층할때 칩블록(120)이 완성되고, 상기 칩블록(120)의 상면(U)에 형성되어 외부부품과 연결토록 되는 상면단자전극(140A)을 내부전극(100)과 연결토록 하는 측면전극(150)은, 세라믹시트부를 적층할때 마킹(130)과 상면접지전극(140)및 상면단자전극(140A)이 일체로 형성되는 칩블록(120)의 측면(S)에 인쇄에 의해 일체로 형성된다.
이때, 상기 측면전극(150)은, 칩블록(120)의 내측에 형성되는 내부전극(100)과 제1및 제3세라믹시트(110A)(110C)에 형성되는 상면단자전극(140A)을 연결토록 형성되며, 마킹(130)과 상면접지전극(140)및 상면단자전극(140A)이 일체로 형성되는 칩블록(120)의 측면(S)을 절단하여 연마한후 상면단자전극(140A)및 내부전극(100)의 적어도 일부와 접속되어 전기적으로 연결토록 측면전극(150)을 인쇄나 전사에 의해 형성한다.
상기 칩블록(120)의 측면은 절단후 연마공정에 의해 내부전극(100)이 돌출되는 상태에서 그 상측에 측면전극(150)이 형성됨으로써 내부전극(100)과 상면단자전극(140A)이 상호 전기적으로 연결토록 되며, 상기 공정에 의해 칩부품이 완성토록 된다.
한편, 상기 칩블록(120)은, 복수의 마킹(130)과 상면단자전극(140A)및 상면접지전극(140)이 일체로 인쇄되는 그린바(180)에 다수개를 일체로 제작할수 있도록 되며, 상기 그린바(180)는, 상면단자전극(140A)및 상면접지전극(140)의 대략 중앙부에 절단부(190)가 형성되어 절단한후 연마를 수행함으로써 다수의 칩블록(120)을 일체로 형성하게 된다.
상기 그린바(180)에 형성되는 칩블록(120)을 절단하여 그 절단면을 연마하고, 이때 절단면에 돌출되는 내부전극(100)과 상면단자전극(140A)을 전기적으로 연결토록 측면전극(150)이 인쇄및 전사에 의해 형성되는 것이다.
이상과 같이 본 발명에 따른 칩 부품 제조방법에 의하면, 단자전극 형성을 위한 별도의 장치가 필요없으며, 칩부품에 단자전극을 인쇄하여 단자전극의 도포량을 일정하기 유지함으로써 전기적인 특성편차가 최소화 되고, 정밀한 단자전극의 형성이 가능하며, 추가적인 설비 및 공정이 불필요하여 작업을 단순화함으로써 생산성을 향상시킬수 있도록 하는 등의 우수한 효과가 있는 것이다.

Claims (3)

  1. 제 1세라믹시트(110A)에 상호 전기적으로 분리된 접지전극(140)과 마킹(130)및 단자전극(140A)을 인쇄에 의해 형성하는 단계;
    상기 제 1세라믹시트(110A)에 적층되는 제 2세라믹시트(110B)에 양단이 측면(S)으로 돌출되도록 내부전극(100)을 형성하는 단계;
    상기 제 2세라믹시트(110B)에 적층되는 제 3세라믹시트(110C)에 접지전극(140)과 단자전극(140A)을 형성시켜 칩블록(120)을 형성하는 단계;
    상기 제 2세라믹시트(110B)의 내부전극(100)과 상기 제 1,3세라믹시트(110A)(110C)의 단자전극(140A)사이를 전기적으로 연결하도록 인쇄에 의해 측면전극(150)을 형성하는 단계(120)를 포함함을 특징으로 하는 칩부품 제조방법.
  2. 제 1항에 있어서, 상기 칩블록(120)은 다수의 접지전극(140), 단자전극(140A)및 마킹(130)이 일체로 인쇄되는 그린바(180)의 절단부(190)를 따라 절단하여 구성하며, 상기 절단부(190)는 상기 접지전극(140), 단자전극(140A)의 중앙부에 형성됨을 특징으로 하는 칩부품 제조방법.
  3. 제 1항에 있어서, 상기 단자전극(140) 및 접지전극(140A)은, 칩블록(140)의 상면(U) 및 측면(S)과 적어도 일부분이 각각 접하도록 형성되는 것을 특징으로 하는 칩부품 제조방법.
KR1019990058901A 1999-12-18 1999-12-18 칩부품 제조방법 KR100349124B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990058901A KR100349124B1 (ko) 1999-12-18 1999-12-18 칩부품 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990058901A KR100349124B1 (ko) 1999-12-18 1999-12-18 칩부품 제조방법

Publications (2)

Publication Number Publication Date
KR20010057123A KR20010057123A (ko) 2001-07-04
KR100349124B1 true KR100349124B1 (ko) 2002-08-17

Family

ID=19626869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990058901A KR100349124B1 (ko) 1999-12-18 1999-12-18 칩부품 제조방법

Country Status (1)

Country Link
KR (1) KR100349124B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030005743A (ko) * 2001-07-10 2003-01-23 삼성전기주식회사 어레이형 칩부품의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960003526A (ko) * 1994-06-30 1996-01-26 이형도 전자파 노이즈 제거용 적층형 칩 인덕터
JPH0869890A (ja) * 1994-08-30 1996-03-12 Hitachi Metals Ltd 積層一体型圧電トランス及びそれを用いた放電管の駆動装置
KR970077189A (ko) * 1996-05-10 1997-12-12 이형도 적층 세라믹 칩 커패시터의 단자전극 형성방법
KR19980028152U (ko) * 1996-11-21 1998-08-05 이형도 칩 인덕터의 적층구조
JPH10208978A (ja) * 1997-01-22 1998-08-07 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
JPH10261890A (ja) * 1997-03-21 1998-09-29 Murata Mfg Co Ltd 複合電子部品

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960003526A (ko) * 1994-06-30 1996-01-26 이형도 전자파 노이즈 제거용 적층형 칩 인덕터
JPH0869890A (ja) * 1994-08-30 1996-03-12 Hitachi Metals Ltd 積層一体型圧電トランス及びそれを用いた放電管の駆動装置
KR970077189A (ko) * 1996-05-10 1997-12-12 이형도 적층 세라믹 칩 커패시터의 단자전극 형성방법
KR19980028152U (ko) * 1996-11-21 1998-08-05 이형도 칩 인덕터의 적층구조
JPH10208978A (ja) * 1997-01-22 1998-08-07 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
JPH10261890A (ja) * 1997-03-21 1998-09-29 Murata Mfg Co Ltd 複合電子部品

Also Published As

Publication number Publication date
KR20010057123A (ko) 2001-07-04

Similar Documents

Publication Publication Date Title
US6144547A (en) Miniature surface mount capacitor and method of making same
US2850681A (en) Subminiature structure for electrical apparatus
AU2001266944A1 (en) Electronic package having embedded capacitors and method of fabrication therefor
CN101335147A (zh) 面板开关的制造方法以及面板开关
SE0004909D0 (sv) Production of antenna devices
JP3159196B2 (ja) 可変インダクタンス素子
KR100349124B1 (ko) 칩부품 제조방법
EP1830309A4 (en) METHOD FOR PRODUCING ELECTRONIC EQUIPMENT
JP2003249814A (ja) 非接触ｒｆｉｄタグ用同調コンデンサ付きループアンテナ
EP1130674A3 (en) High frequency circuit module
JP2002341965A (ja) カードを備えた情報機器
US6678927B1 (en) Miniature surface mount capacitor and method of making same
US6812561B2 (en) Thin high-frequency module having integrated circuit chip with little breakage
JPH0537271A (ja) チツプ部品の電極形成方法
JP2001119224A (ja) チップアンテナの製造方法
JP2000295036A (ja) 電圧制御発振器の製造方法、並びに、電圧制御発振器用の集合基板
JPH11122006A (ja) マイクロストリップラインフィルタ及びその中心周波数調整方法
JP2001168624A (ja) アンテナ装置及びアンテナ装置の製造方法
JP2002246804A (ja) 積層型誘電体フィルタ
CN106413279A (zh) 一种主板、移动终端以及主板制作方法
JP2013174948A (ja) 通信媒体
JP2000312109A (ja) アンテナ装置およびアンテナ装置組立体
JP2000215289A (ja) 非接触ｉｃカ―ド及びその製造方法
CN110634808A (zh) 封装元件及其制作方法
JPH0779077A (ja) セラミックス基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060718

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee