KR100348308B1 - 씨모스 이미지 센서 - Google Patents

씨모스 이미지 센서 Download PDF

Info

Publication number
KR100348308B1
KR100348308B1 KR1019990061270A KR19990061270A KR100348308B1 KR 100348308 B1 KR100348308 B1 KR 100348308B1 KR 1019990061270 A KR1019990061270 A KR 1019990061270A KR 19990061270 A KR19990061270 A KR 19990061270A KR 100348308 B1 KR100348308 B1 KR 100348308B1
Authority
KR
South Korea
Prior art keywords
gate
transistor
transfer
electrode connected
floating diffusion
Prior art date
Application number
KR1019990061270A
Other languages
English (en)
Other versions
KR20010057856A (ko
Inventor
민대성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990061270A priority Critical patent/KR100348308B1/ko
Publication of KR20010057856A publication Critical patent/KR20010057856A/ko
Application granted granted Critical
Publication of KR100348308B1 publication Critical patent/KR100348308B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 전하의 트랜스퍼 효율을 높인 씨모스(CMOS) 이미지 센서에 관한 것으로, 게이트에 리셋 신호가 인가되고 한쪽 전극은 플로우팅 디퓨전 영역에 연결되고 다른쪽 전극은 Vcc 단자에 연결되는 리셋 트랜지스터;게이트가 플로우팅 디퓨전 영역에 연결되고 한쪽 전극은 Vcc 단자에 연결되는 셀렉트 트랜지스터;게이트에는 Row 선택 신호가 입력되고 상기 셀렉트 트랜지스터에 직렬 연결되어 한쪽 전극이 칼럼 선택 라인에 연결되는 액세스 트랜지스터;게이트에 전하 트랜스퍼 신호가 인가되고 한쪽 전극이 플로우팅 디퓨전 영역에 연결되는 제 1 트랜스퍼 트랜지스터;상기 제 1 트랜스퍼 게이트에 직렬 연결되어 게이트가 Vcc 단자에 연결되고 한쪽 전극이 포토다이오드에 연결되는 제 2 트랜스퍼 트랜지스터를 포함하여 구성된다.

Description

씨모스 이미지 센서{CMOS Image Sensor}
본 발명은 촬상 소자에 관한 것으로, 특히 전하의 트랜스퍼 효율을 높인 씨모스(CMOS) 이미지 센서에 관한 것이다.
최근 출시되는 많은 전자 제품들은 다기능을 갖추고 있다.
예를 들어, 개인용 컴퓨터는 CD-ROM(Compact Disk-Read Only Memory) 드라이버와 디지탈 다기능 디스크(Digital Versatile Disk:DVD)플레이어를 구비하거나, 화상 회의를 위한 카메라를 장착하고 있다.
또한, 사진을 찍어서 컴퓨터로 편집가능하게 해주는 디지탈카메라도 등장하였으며, 노트북 컴퓨터와 휴대폰에도 소형 카메라가 장착된 제품이 출시될 예정이다.
그러나, 이러한 개인용 컴퓨터와 같이, 그 사이즈가 큰 제품인 경우에는 카메라가 부착된다고 하더라도 그다지 큰 영향을 미치지 않지만, 노트북 컴퓨터나 휴대폰과 같은 휴대용 제품인 경우에는 부착되는 카메라의 크기와 소모 전력이 심각한 문제점으로 나타난다.
특히, 영상을 촬영하여 출력을 얻을 수 있는 카메라와 같은 촬상 소자를 사용한 대표적인 제품인 비디오 카메라의 경우에 이러한 문제점이 잘 드러난다.
일반적인 비디오 카메라의 경우에는 대부분 본체 외에도 크기가 큰 전지를 부착하여 사용해야 한다.
이렇게 큰 전지를 사용하는 이유는 비디오 카메라에서 사용하는 영상 촬상 소자인 전하 결합 소자(Charge Coupled Device:CCD)가 많은 전력을 소모하기 때문이다.
또한, 현재까지 개발되어져 사용 되는 대부분의 CCD는 CMOS(Complementary Metal Oxide Semiconductor)회로들에 비해서 고전압(+15V, -9V)을 이용해서 구동 되고, CCD를 제작하는 공정은 기본적으로 바이폴라트랜지스터를 구현하는 공정과 비슷하기 때문에 CMOS공정에 비해서 공정 단가도 높다는 문제점이 있다.
이와 같은 문제를 해결하기 위하여 제시되고 있는 것이, 저전압 동작이 가능하고 소모 전력이 작으면서 공정 단가도 싼 CMOS공정에서 촬상소자를 구현하고자 CMOS 이미지 센서에 대한 연구 및 생산이 이루어지고 있다.
이하, 첨부된 도면을 참고하여 종래 기술의 씨모스 이미지 센서에 관하여 설명하면 다음과 같다.
도 1은 종래 기술의 CMOS 이미지 센서의 회로 구성도이고, 도 2는 종래 기술의 CMOS 이미지 센서의 구조 단면도이다.
도 1은 4TR 구조의 CMOS 이미지 센서의 구조를 나타낸 것으로, 게이트에 리셋 신호가 인가되고 한쪽 전극은 플로우팅 디퓨전 영역에 연결되고 다른쪽 전극은 Vcc 단자에 연결되는 리셋 트랜지스터(1)와, 게이트가 플로우팅 디퓨전 영역에 연결되고 한쪽 전극은 Vcc 단자에 연결되는 셀렉트 트랜지스터(2)와, 게이트에는 Row 선택 신호가 입력되고 상기 셀렉트 트랜지스터(2)에 직렬 연결되어 한쪽 전극이 칼럼 선택 라인에 연결되는 액세스 트랜지스터(4)와, 게이트에 전하 트랜스퍼 신호가 인가되고 한쪽 전극이 포토다이오드(5)에 연결되고 다른쪽 전극이 플로우팅 디퓨전 영역에 연결되는 트랜스퍼 트랜지스터(3)를 포함하여 구성된다.
이와 같은 회로 구성을 갖는 종래 기술의 CMOS 이미지 센서는 다음과 같은 단면 구조를 갖는다.
도 2에서와 같이, p 웰 영역내에 저농도 n형 분순물이 주입되어 형성되는 n- 영역(5a)과 표면의 p+층(5b)으로 이루어진 포토다이오드와, 포토다이오드의 일측 기판상에 구성되는 트랜스퍼 트랜지스터(3)게이트와, 상기 트랜스퍼 트랜지스터(3)게이트의 양측 기판내에 형성되는 n+의 플로우팅 디퓨전 영역(6a)(6b)과, 상기 트랜스퍼 트랜지스터(3) 게이트의 일측 n+의 플로우팅 디퓨전 영역(6b)을 사이에 두고 기판상에 구성되는 리셋 트랜지스터(1)게이트와, 상기 리셋 트랜지스터(1) 게에트의 타측 기판내에 형성되어 Vcc 전원이 인가되는 n+의 플로우팅 디퓨전 영역(6c)으로 구성된다.
여기서, 상기 포토다이오드 영역의 p+층(5b)은 포토다이오드 영역의 암전류(dark current)의 감소를 위하여 형성된다.
이와 같이 구성된 종래 기술의 CMOS 이미지 센서의 전하 생성 및 트랜스퍼 동작은 다음과 같다.
도 3은 도 2의 A-A'선에 따른 포텐셜 프로파일이고, 도 4는 도 2의 B-B'선에 따른 포텐셜 프로파일이다.
포토다이오드(5a)(5b)에 영상 신호에 관한 빛이 입사되면 영상 전하들이 생성되어 n- 영역(5a)에 축적된다.
이와 같이 n- 영역(5a)에 축적된 영상 전하들은 트랜스퍼 트랜지스터(3)의 게이트에 전하 트랜스퍼 신호가 인가되면 플로우팅 디퓨전 영역(6b)으로 전하를 이동시킨다.
영상 전하들이 플로우팅 디퓨전(6b)으로 이동하는 동작에서 이부분의 전위 변화에 의해 셀렉트 트랜지스터(2)의 게이트 전위에 영향을 주어 셀렉트 트랜지스터(2)의 소오스 및 액세스 트랜지스터(4)의 드레인의 전위를 변화시킨다.
액시스 트랜지스터(4)의 게이트에 High가 인가되면 칼럼 선택 라인으로 신호 레벨이 출력되고 리셋 트랜지스터(1)의 게이트에 High 신호가 인가되면 해당 화소는 리셋된다.
이와 같은 종래 기술의 씨모스 이미지 센서는 다음과 같은 문제가 있다.
종래 기술의 CMOS 이미지 센서는 전하의 트랜스퍼가 주로 표면에서 이루어지기 때문에 포토다이오드에서 트랜스퍼 트랜지스터쪽으로 전하가 전송되는데 한계가 있다.
특히, PDN 영역을 High 에너지에 의해 형성할수록 도 3에서와 같이 포텐셜 베리어가 발생하여 전하의 트랜스퍼가 원활하게 이루어지지 않아 이미지 래그(Image lag)가 발생할 가능성이 크다.
또한, 이미지 래그 형상을 억제하기 위하여 PDN 영역을 로우 에너지로 형성하는 경우에는 칼라 특성이 저하된다.
또 다른 문제로는 도 4에서와 같이 PDP와 PDN의 접합 부분에서 E-Field가 커 디펙트 특성이 저하되고, 이를 없애기 위하여 PDN을 저농도로 형성하는 경우에는 이미지 래그가 발생하여 최적의 공정 조건을 정하기가 어렵다.
본 발명은 이와 같은 종래 기술의 씨모스 이미지 센서의 문제를 해결하기 위한 것으로, 전하의 트랜스퍼 효율을 높인 씨모스(CMOS) 이미지 센서를 제공하는데 그 목적이 있다.
도 1은 종래 기술의 CMOS 이미지 센서의 회로 구성도
도 2는 종래 기술의 CMOS 이미지 센서의 구조 단면도
도 3은 도 2의 A-A'선에 따른 포텐셜 프로파일
도 4는 도 2의 B-B'선에 따른 포텐셜 프로파일
도 5는 본 발명에 따른 CMOS 이미지 센서의 회로 구성도
도 6은 본 발명에 따른 CMOS 이미지 센서의 구조 단면도
도 7은 도 6의 C-C'선에 따른 포텐셜 프로파일
도 8은 도 6의 D-D'선에 따른 포텐셜 프로파일
도면의 주요 부분에 대한 부호의 설명
51. 리셋 트랜지스터 52. 셀렉트 트랜지스터
53. 제 1 트랜스퍼 트랜지스터 54. 액세스 트랜지스터
55. 제 2 트랜스퍼 트랜지스터 56. 포토다이오드
57a.57b.57c. 플로우팅 디퓨전 영역 58. BCCD 채널 영역
이와 같은 목적을 달성하기 위한 본 발명에 따른 씨모스 이미지 센서는 게이트에 리셋 신호가 인가되고 한쪽 전극은 플로우팅 디퓨전 영역에 연결되고 다른쪽 전극은 Vcc 단자에 연결되는 리셋 트랜지스터;게이트가 플로우팅 디퓨전 영역에 연결되고 한쪽 전극은 Vcc 단자에 연결되는 셀렉트 트랜지스터;게이트에는 Row 선택 신호가 입력되고 상기 셀렉트 트랜지스터에 직렬 연결되어 한쪽 전극이 칼럼 선택 라인에 연결되는 액세스 트랜지스터;게이트에 전하 트랜스퍼 신호가 인가되고 한쪽 전극이 플로우팅 디퓨전 영역에 연결되는 제 1 트랜스퍼 트랜지스터;상기 제 1 트랜스퍼 게이트에 직렬 연결되어 게이트가 Vcc 단자에 연결되고 한쪽 전극이 포토다이오드에 연결되는 제 2 트랜스퍼 트랜지스터를 포함하여 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 씨모스 이미지 센서에 관하여 상세히 설명하면 다음과 같다.
도 5는 본 발명에 따른 CMOS 이미지 센서의 회로 구성도이고,도 6은 본 발명에 따른 CMOS 이미지 센서의 구조 단면도이다.
본 발명은 포토다이오드와 트랜스퍼 게이트 하측 사이에 발생하는 베리어층에 의해 영상 신호의 래그가 발생하는 문제를 해결하기 위하여 그 사이에 DC 바이어스가 인가되는 폴리 게이트를 더 구성한 것으로, 게이트에 리셋 신호가 인가되고 한쪽 전극은 플로우팅 디퓨전 영역에 연결되고 다른쪽 전극은 Vcc 단자에 연결되는 리셋 트랜지스터(51)와, 게이트가 플로우팅 디퓨전 영역에 연결되고 한쪽 전극은 Vcc 단자에 연결되는 셀렉트 트랜지스터(52)와, 게이트에는 Row 선택 신호가 입력되고 상기 셀렉트 트랜지스터(52)에 직렬 연결되어 한쪽 전극이 칼럼 선택 라인에 연결되는 액세스 트랜지스터(54)와, 게이트에 전하 트랜스퍼 신호가 인가되고 한쪽 전극이 플로우팅 디퓨전 영역에 연결되는 제 1 트랜스퍼 트랜지스터(53)와, 상기 제 1 트랜스퍼 게이트에 직렬 연결되어 게이트가 Vcc 단자에 연결되고 한쪽 전극이 포토다이오드(56)에 연결되는 제 2 트랜스퍼 트랜지스터(55)를 포함하여 구성된다.
이와 같은 회로 구성을 갖는 본 발명에 따른 CMOS 이미지 센서는 다음과 같은 단면 구조를 갖는다.
도 6에서와 같이, p 웰 영역내에 저농도 n형 분순물이 주입되어 형성되는 n- 영역(56a)과 표면의 p+층(56b)으로 이루어진 포토다이오드와, 포토다이오드의 일측 기판상에 구성되어 5V 또는 3.3V의 Vcc 전원이 인가되는 제 2 트랜스퍼 트랜지스터(55)게이트와, 상기 제 2 트랜스퍼 트랜지스터(55) 게이트의 일측에 그와 분리되어 형성되는 제 1 트랜스퍼 트랜지스터(53) 게이트와, 상기 제 1 트랜스퍼 트랜지스터(53) 게이트의 양측 기판내에 형성되는 n+의 플로우팅 디퓨전 영역(57a)(57b)과, 상기 제 1 트랜스퍼 트랜지스터(53) 게이트의 일측 n+의 플로우팅 디퓨전 영역(57b)을 사이에 두고 기판상에 구성되는 리셋 트랜지스터(51) 게이트와, 상기 리셋 트랜지스터(51) 게이트의 타측 기판내에 형성되어 Vcc 전원이 인가되는 n+의 플로우팅 디퓨전 영역(57c)으로 구성된다.
여기서, 상기 포토다이오드 영역의 p+층(56b)은 포토다이오드 영역의 암전류(dark current)의 감소를 위하여 형성된다.
그리고 제 2 트랜스퍼 트랜지스터(55) 게이트 하측의 BCCD 채널 영역(58)은 전하 트랜스퍼 효율을 높이기 위하여 인위적으로 게이트에 펄스를 인가하여 생기는 것으로 전하 트랜스퍼시에 게이트 하측이 딥 디플리션 모드로 동작하도록 하기 위한 것이다.
이와 같은 구성을 갖는 본 발명에 따른 씨모스 이미지 센서의 전하 셍성 및 트랜스퍼 동작은 다음과 같다.
도 7은 도 6의 C-C'선에 따른 포텐셜 프로파일이고, 도 8은 도 6의 D-D'선에 따른 포텐셜 프로파일이다.
본 발명은 전하 트랜스퍼 신호가 게이트에 인가되는 제 1 트랜스퍼 트랜지스터(53)의 소오스 인접 부분에 또 다른 트랜스퍼 트랜지스터가 추가 구성된 것으로, 추가 구성된 제 2 트랜스퍼 트랜지스터(55)의 게이트에는 DC 바이어스가 인가된다.
DC 바이어스가 인가되는 것에 의해 제 2 트랜스퍼 트랜지스터(55)의 게이트 하측에는 BCCD 채널 영역(58)이 형성된다.
이 부분은 제 1 트랜스퍼 트랜지스터(53)가 off인 상태 즉, 소자의 수광 동작시에 제 1 트랜스퍼 트랜지스터(53)의 소오스 방향으로 영상 전하를 벌크 리드 아웃(bulk read out)이 가능하도록 설계된 것이다.
이와 같이 벌크 리드 아웃이 가능하기 때문에 PDN 영역을 고에너지로 주입하여 형성하는 것을 가능하게 한다.
먼저, 포토다이오드(56a)(56b)에 영상 신호에 관한 빛이 입사되면 영상 전하들이 생성되어 n- 영역(56a)에 축적된다.
이와 같이 n- 영역(56a)에 축적된 영상 전하들은 제 1 트랜스퍼 트랜지스터(53)의 게이트에 전하 트랜스퍼 신호가 인가되면 플로우팅 디퓨전 영역(57b)으로 전하를 이동시킨다.
영상 전하들이 플로우팅 디퓨전(57b)으로 이동하는 동작에서 이부분의 전위 변화에 의해 셀렉트 트랜지스터(52)의 게이트 전위에 영향을 주어 셀렉트 트랜지스터(52)의 소오스 및 액세스 트랜지스터(54)의 드레인의 전위를 변화시킨다.
액시스 트랜지스터(54)의 게이트에 High가 인가되면 칼럼 선택 라인으로 신호 레벨이 출력되고 리셋 트랜지스터(51)의 게이트에 High 신호가 인가되면 해당 화소는 리셋된다.
이와 같은 본 발명은 CCD와 동일한 화소 구조를 사용하여 CMOS 이미지 센서를 구현한 것으로 포토다이오드가 형성되는 부분은 고에너지(High energy),저농도(Low dose)를 적용하여 PDP(p+)와 p웰에 의해서 완전 공핍화(Fully Depletion)된다.
또한, PDN이 PDP와 인접하는 곳은 Low dose이기 때문에 일렉트릭컬 필드가 낮아져 디펙트 특성 및 암전류 특성이 향상된다.
그리고 PDN이 벌크로 넓은 면적으로 형성되기 때문에 빛의 입사 경로가 되는 면적이 넓어져 감도가 증가하게 된다.
이는 저조도시의 감도 특성 및 색재현 특성을 향상시킬 수 있다.
이와 같은 본 발명에 따른 CMOS 이미지 센서는 다음과 같은 효과가 있다.
포토다이오드와 트랜스퍼 게이트 사이에 DC 바이어스가 인가되는 다른 트랜스퍼 게이트를 형성하여 도 7에서와 같이, 포텐셜 베리어가 생기지 않으므로 PDN 영역에서 트랜스퍼 게이트의 소오스쪽으로 영상 전하를 효율적으로 이동시킬 수 있다.
이는 이미지 래그 현상을 억제하여 화질을 향상시킨다.
또한, DC 바이어스가 인가되는 트랜스퍼 게이트를 더 형성하여 PDN을 고에너지로 형성할 수 있으므로 포토다이오드를 벌크쪽으로 더 깊고 넓게 형성할 수 있어 도 8에서와 같이 Low E-Field에 의한 디펙트 특성이 향상되고 픽셀 노이즈를 감소시킬 수 있다.

Claims (2)

  1. 게이트에 리셋 신호가 인가되고 한쪽 전극은 플로우팅 디퓨전 영역에 연결되고 다른쪽 전극은 Vcc 단자에 연결되는 리셋 트랜지스터;
    게이트가 플로우팅 디퓨전 영역에 연결되고 한쪽 전극은 Vcc 단자에 연결되는 셀렉트 트랜지스터;
    게이트에는 Row 선택 신호가 입력되고 상기 셀렉트 트랜지스터에 직렬 연결되어 한쪽 전극이 칼럼 선택 라인에 연결되는 액세스 트랜지스터;
    게이트에 전하 트랜스퍼 신호가 인가되고 한쪽 전극이 플로우팅 디퓨전 영역에 연결되는 제 1 트랜스퍼 트랜지스터;
    상기 제 1 트랜스퍼 게이트에 직렬 연결되어 게이트가 Vcc 단자에 연결되고 한쪽 전극이 포토다이오드에 연결되는 제 2 트랜스퍼 트랜지스터를 포함하여 구성되는 것을 특징으로 하는 씨모스 이미지 센서.
  2. 제 1 항에 있어서, 제 2 트랜스퍼 트랜지스터의 하측에는 DC 바이어스가 인가되는 것에 의해 BCCD 채널 영역이 형성되어 소자의 수광 동작시에 제 1 트랜스퍼 트랜지스터의 소오스 방향으로 영상 전하를 벌크 리드 아웃(bulk read out)시키는 것을 특징으로 하는 씨모스 이미지 센서.
KR1019990061270A 1999-12-23 1999-12-23 씨모스 이미지 센서 KR100348308B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061270A KR100348308B1 (ko) 1999-12-23 1999-12-23 씨모스 이미지 센서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061270A KR100348308B1 (ko) 1999-12-23 1999-12-23 씨모스 이미지 센서

Publications (2)

Publication Number Publication Date
KR20010057856A KR20010057856A (ko) 2001-07-05
KR100348308B1 true KR100348308B1 (ko) 2002-08-10

Family

ID=19628916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061270A KR100348308B1 (ko) 1999-12-23 1999-12-23 씨모스 이미지 센서

Country Status (1)

Country Link
KR (1) KR100348308B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508085B1 (ko) * 2002-08-20 2005-08-17 삼성전자주식회사 씨모스 이미지 센서 및 그 제조 방법
KR100523672B1 (ko) 2003-04-30 2005-10-24 매그나칩 반도체 유한회사 다중 플로팅디퓨젼영역을 구비하는 씨모스 이미지센서
KR100755970B1 (ko) 2004-11-25 2007-09-06 삼성전자주식회사 씨모스 이미지 센서
KR100755669B1 (ko) 2006-03-17 2007-09-05 삼성전자주식회사 일시적 신호 저장부를 포함하는 반도체 소자
US8169010B2 (en) 2006-11-15 2012-05-01 Electronics And Telecommunications Research Institute Low-voltage image sensor with sensing control unit formed within

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121731A (ja) * 1997-10-20 1999-04-30 Semiconductor Energy Lab Co Ltd イメージセンサ
JPH11307755A (ja) * 1998-04-21 1999-11-05 Shijie Xianjin Integrated Circuit Co Ltd 電子シャッタ及びイメージ・ラグ削除に関するアクティブｂｉｃｍｏｓピクセルのオペレーションの新しいオペレーション方法
JPH11312797A (ja) * 1998-04-27 1999-11-09 Natl Science Council Of Roc アクティブピクセルイメージセンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121731A (ja) * 1997-10-20 1999-04-30 Semiconductor Energy Lab Co Ltd イメージセンサ
JPH11307755A (ja) * 1998-04-21 1999-11-05 Shijie Xianjin Integrated Circuit Co Ltd 電子シャッタ及びイメージ・ラグ削除に関するアクティブｂｉｃｍｏｓピクセルのオペレーションの新しいオペレーション方法
JPH11312797A (ja) * 1998-04-27 1999-11-09 Natl Science Council Of Roc アクティブピクセルイメージセンサ

Also Published As

Publication number Publication date
KR20010057856A (ko) 2001-07-05

Similar Documents

Publication Publication Date Title
KR100386609B1 (ko) 씨모스 이미지 센서 및 그의 제조 방법
JP4613014B2 (ja) Ｃｍｏｓイメージセンサの単位画素
US7161130B2 (en) Low voltage active CMOS pixel on an N-type substrate with complete reset
KR100262286B1 (ko) 증폭형고체촬상소자
KR100359770B1 (ko) 씨모스 이미지 센서의 액티브 픽셀 회로
WO2011058683A1 (ja) 固体撮像装置
KR100504562B1 (ko) 씨모스 이미지 센서
CN101859787A (zh) 固态图像捕捉元件及其驱动、制造方法及电子信息设备
KR100790228B1 (ko) 시모스 이미지 센서
JP4130307B2 (ja) 固体撮像装置
KR100712154B1 (ko) 고체 촬상 장치
KR100348308B1 (ko) 씨모스 이미지 센서
KR100298199B1 (ko) 피엔 다이오드를 갖는 씨모스 이미지센서의 단위화소
KR100303773B1 (ko) 플로팅센싱노드에 접속된 피앤 다이오드를 갖는 씨모스 이미지센서의 단위화소
KR100298198B1 (ko) 쇼트키 다이오드를 갖는 씨모스 이미지센서의 단위화소
KR20040092809A (ko) 새로운 단위화소를 구비한 시모스 이미지센서
KR20020012928A (ko) 씨모스 이미지 센서의 액티브 픽셀 회로
KR100749270B1 (ko) 시모스 이미지센서 및 그 제조방법
KR100883758B1 (ko) 전하운송효율과 암전류 특성을 향상시킨 이미지센서 및 그제조방법
KR20020027021A (ko) 씨모스 이미지 센서
KR100320441B1 (ko) 씨모스 이미지 센서
KR20020058439A (ko) 광감도 및 전하전송 특성을 향상시킬 수 있는 이미지 센서
JP2004349985A (ja) 固体撮像装置およびその駆動方法
KR20020012927A (ko) 씨모스 이미지 센서의 픽셀 회로
KR100381330B1 (ko) 씨모스 이미지 센서의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee