KR20020012928A - 씨모스 이미지 센서의 액티브 픽셀 회로 - Google Patents

씨모스 이미지 센서의 액티브 픽셀 회로 Download PDF

Info

Publication number
KR20020012928A
KR20020012928A KR1020000046193A KR20000046193A KR20020012928A KR 20020012928 A KR20020012928 A KR 20020012928A KR 1020000046193 A KR1020000046193 A KR 1020000046193A KR 20000046193 A KR20000046193 A KR 20000046193A KR 20020012928 A KR20020012928 A KR 20020012928A
Authority
KR
South Korea
Prior art keywords
transistor
gate
signal
diffusion region
floating
Prior art date
Application number
KR1020000046193A
Other languages
English (en)
Inventor
박용
Original Assignee
박용
세빛아이에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박용, 세빛아이에스 주식회사 filed Critical 박용
Priority to KR1020000046193A priority Critical patent/KR20020012928A/ko
Publication of KR20020012928A publication Critical patent/KR20020012928A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 플로팅 확산 영역의 정전용량을 최소한으로 줄여 감도 향상과 저조도 상태에서도 고감도를 유지할 수 있도록한 씨모스 이미지 센서의 액티브 픽셀 회로에 관한 것으로, 입사되는 빛에 의해 신호 전하를 생성하는 포토다이오드 영역;트랜스퍼 신호에 의해 턴온되어 상기 신호 전하를 플로팅 확산 영역으로 트랜스퍼시키는 트랜스퍼 트랜지스터;상기 플로팅 확산 영역상에 형성된 플로팅 게이트;상기 플로팅 게이트에 축적된 신호 전하에 의해 게이트 포텐셜을 변화시켜 소오스단의 바이어스를 변화시키는 셀렉터 트랜지스터;로우 선택 신호에 의해 포텐셜 레벨을 컬럼 선택 라인으로 출력하는 액세스 트랜지스터;상기 포토다이오드의 전하 생성에 의한 신호 레벨 검출 후 상기 플로팅 게이트에 축적된 전하를 리셋시키는 리셋 트랜지스터를 포함하여 단위 픽셀이 구성된다.

Description

씨모스 이미지 센서의 액티브 픽셀 회로{Active pixel circuit in CMOS image sensor}
본 발명은 씨모스 이미지 센서에 관한 것으로, 특히 플로팅 확산 영역의 정전용량을 최소한으로 줄여 감도 향상과 저조도 상태에서도 고감도를 유지할 수 있도록한 씨모스 이미지 센서의 액티브 픽셀 회로에 관한 것이다.
최근 출시되는 많은 전자 제품들은 다기능을 갖추고 있다.
예를 들어, 개인용 컴퓨터는 CD-ROM(Compact Disk-Read Only Memory) 드라이버와 디지탈 다기능 디스크(Digital Versatile Disk : DVD)플레이어를 구비하거나, 화상 회의를 위한 카메라를 장착하고 있다.
또한, 사진을 찍어서 컴퓨터로 편집 가능하게 해주는 디지탈 카메라도 등장하였으며, 노트북 컴퓨터와 휴대폰에도 소형 카메라가 장착된 제품이 출시될 예정이다.
그러나 이러한 개인용 컴퓨터와 같이 사이즈가 큰 제품인 경우에는 카메라가 부착된다고 하더라도 그다지 큰 영향을 미치지 않지만, 노트북 컴퓨터나 휴대폰과 같은 휴대용 제품인 경우에는 부착되는 카메라의 크기와 소모 전력이 심각한 문제점으로 나타난다.
특히, 영상을 촬영하여 출력을 얻을 수 있는 촬상 소자를 사용한 대표적인 제품인 비디오 카메라의 경우에 이러한 문제점이 잘 드러난다.
일반적인 비디오 카메라의 경우에는 대부분 본체 외에도 크기가 큰 전지를 부착하여 사용해야 한다.
이렇게 큰 전지를 사용하는 이유는 비디오 카메라에서 사용하는 영상 촬상소자인 전하 결합 소자(Charge Coupled Device : CCD)가 많은 전력을 소모하기 때문이다.
또한, 현재까지 개발되어져 사용되는 대부분의 CCD는 CMOS(Complementary Metal Oxide Semiconductor)회로들에 비해서 고전압(+15V, -9V)을 이용해서 구동 되고, CCD를 제작하는 공정은 기본적으로 바이폴라 트랜지스터를 구현하는 공정과 비슷하기 때문에 CMOS공정에 비해서 공정 단가도 높다는 문제점이 있다.
이와 같은 문제를 해결하기 위하여 제시되고 있는 것이, 저전압 동작이 가능하고 소모 전력이 작으면서 공정 단가도 저렴한 CMOS공정에서 촬상소자를 구현하고자 CMOS 이미지 센서에 대한 연구 및 생산이 이루어지고 있다.
이하, 첨부된 도면을 참고하여 종래 기술의 씨모스 이미지 센서에 관하여 설명하면 다음과 같다.
도 1은 종래 기술의 CMOS 이미지 센서의 3-TR 픽셀의 회로 구성도이고, 도 2는 종래 기술의 CMOS 이미지 센서의 4-TR 픽셀의 회로 구성도이다.
도 1은 3-TR 픽셀 구조의 회로 구성을 나타낸 것으로, 게이트에 리셋 신호 입력 단자(2)를 통하여 리셋 신호가 인가되고 한쪽 전극은 플로팅 노드(5)에 연결되고 다른쪽 전극은 VDD 단자(3)에 연결되는 리셋 트랜지스터(1)와, 게이트가 플로팅 노드(5)에 연결되고 한쪽 전극은 VDD 단자(3)에 연결되는 셀렉트 트랜지스터(4)와, 게이트에는 Row 선택 신호 입력 단자(8)를 통하여 Row 선택 신호가 입력되고 상기 셀렉트 트랜지스터(4)에 직렬 연결되어 한쪽 전극이 칼럼 선택 라인(9)에 연결되는 액세스 트랜지스터(7)와, 상기 플로팅 노드(5)와 접지 단자(10)사이에 구성되는 포토다이오드(6)를 포함하여 구성된다.
이와 같은 3-TR 픽셀 구조의 CMOS 이미지 센서의 센싱 동작은 다음과 같다.
포토다이오드(6)에 외부에서 입사되는 빛에 의하여 전하들이 축적된다.
축적된 신호 전하는 리셋 트랜지스터(1)의 소오스단인 플로팅 노드(5)의 전위를 변화시키며 이는 픽셀 레벨 소오스 팔로워(pixel level source follower)의 드라이버인 셀렉트 트랜지스터(4)의 게이트 포텐셜을 변화시키게 된다.
셀렉트 트랜지스터(4)의 게이트 포텐셜 변화는 셀렉트 트랜지스터(4)의 소오스단 또는 액세스 트랜지스터(7)의 드레인 노드의 바이어스를 변화시킨다.
이와 같이 신호 전하들이 축적되는 동안 리셋 트랜지스터(1)의 소오스단과 셀렉트 트랜지스터(4)의 소오스단의 포텐셜이 변화하게 되며, 이때 액세스 트랜지스터(7)의 게이트에 로우 선택 신호 입력 단자(8)를 통하여 로우 선택 신호가 입력되면 포토다이오드(6)에서 생성된 신호 전하에 의한 전위차를 칼럼 선택 라인(9)쪽으로 출력하게 된다.
이와 같이 포토다이오드(6)의 전하 생성에 의한 신호 레벨을 검출한 후에 리셋 신호 입력 단자(2)를 통한 리셋 신호에 의해 리셋 트랜지스터(1)가 온(ON) 상태로 바뀌게 되면서 포토다이오드(6)에 축적된 신호 전하는 전부 리셋된다.
그리고 이와 같은 3-TR 픽셀 구조의 CMOS 이미지 센서의 노이즈 문제를 해결하기 위하여 제안된 4-TR 픽셀 구조의 CMOS 이미지 센서의 구조는 다음과 같다.
도 2에서와 같이, 게이트에 리셋 신호 입력 단자(22)를 통하여 리셋 신호가 인가되고 한쪽 전극은 플로팅 노드(25)에 연결되고 다른쪽 전극은 VDD 단자(23)에연결되는 리셋 트랜지스터(21)와, 게이트가 플로팅 노드(25)에 연결되고 한쪽 전극은 VDD 단자(23)에 연결되는 셀렉트 트랜지스터(24)와, 게이트에는 Row 선택 신호 입력 단자(31)를 통하여 Row 선택 신호가 입력되고 상기 셀렉트 트랜지스터(24)에 직렬 연결되어 한쪽 전극이 칼럼 선택 라인(32)에 연결되는 액세스 트랜지스터(30)와, 상기 플로팅 노드(25)에 한쪽 전극이 연결되고 게이트가 트랜스퍼 신호 입력 단자(28)에 연결되어 축적 전하의 리드시에 전하를 트랜스퍼시키는 트랜스퍼 트랜지스터(29)와, 상기 트랜스퍼 트랜지스터(29)와 접지 단자(33)사이에 구성되는 포토다이오드(27)를 포함하여 구성된다.
이와 같은 4-TR 픽셀 구조의 CMOS 이미지 센서의 센싱 동작은 다음과 같다.
먼저, 포토다이오드(27)에 외부에서 입사되는 빛에 의하여 전하들이 축적된다.
그리고 축적된 신호 전하가 포토다이오드(27)의 표면 부위로 집중되고 이때 트랜스퍼 트랜지스터(29)의 게이트에 트랜스퍼 신호가 입력되어 턴온되면 플로팅 노드(25)로 신호 레벨이 전달된다.
이 상태에서 만약 리셋 트랜지스터(21)가 오프(off) 상태를 유지하고 있다면 플로팅 노드(25)에 축적된 신호 전하에 의하여 리셋 트랜지스터(21)의 소오스단인 플로팅 노드(25)의 전위를 변화시키며 이는 셀렉트 트랜지스터(24)의 게이트 포텐셜을 변화시키게 된다.
셀렉트 트랜지스터(24)의 게이트 포텐셜 변화는 셀렉트 트랜지스터(24)의 소오스단 또는 액세스 트랜지스터(30)의 드레인 노드의 바이어스를 변화시킨다.
이때 액섹스 트랜지스터(30)의 게이트에 로우 선택 신호 입력 단자(31)를 통하여 로우 선택 신호가 입력되면 포토다이오드(27)에서 생성된 신호 전하에 의한 전위차를 칼럼 선택 라인(32)쪽으로 출력하게 된다.
이와 같이 포토다이오드(27)의 전하 생성에 의한 신호 레벨을 검출한 후에 리셋 신호 입력 단자(22)를 통한 리셋 신호에 의해 리셋 트랜지스터(21)가 온(ON) 상태로 바뀌게 되면서 신호 전하는 전부 리셋된다.
이와 같은 과정을 반복하여 각각의 신호 레벨을 리드하고 리셋후의 레퍼런스 포텐셜도 리드 아웃하게 된다.
그러나 상기와 같은 종래 기술의 씨모스 이미지 센서는 다음과 같은 문제점이 있다.
셀렉터 트랜지스터의 입력 게이트는 신호 전하를 감지하는 중요한 영역으로서, 셀렉터 트랜지스터의 게이트 영역의 정전용량은 플로팅 확산 영역의 정전 용량에 매우 민감하게 의존하게 되는데, 셀렉터 트랜지스터의 입력 게이트가 플로팅 확산 영역에 직접 연결되어 있어 입력 정전 용량을 줄이는 것이 어렵다.
이 때문에, 씨모스 이미지 센서의 감도(sensitivity)가 떨어지는 문제가 있다.
본 발명은 이와 같은 종래 기술의 씨모스 이미지 센서의 문제를 해결하기 위한 것으로, 플로팅 확산 영역의 정전용량을 최소한으로 줄여 감도 특성 향상 및 저조도 상태에서도 빛을 감지할 수 있는 고감도 이미지 센서를 구현하기 위한 씨모스이미지 센서의 액티브 픽셀 회로를 제공하는데 그 목적이 있다.
도 1은 종래 기술의 씨모스 이미지 센서의 3-TR 픽셀의 회로 구성도
도 2는 종래 기술의 씨모스 이미지 센서의 4-TR 픽셀의 회로 구성도
도 3은 본 발명에 의한 씨모스 이미지 센서의 3-TR 픽셀의 회로 구성도
도 4은 본 발명에 의한 씨모스 이미지 센서의 4-TR 픽셀의 회로 구성도
도 5는 본 발명에 의한 씨모스 이미지 센서의 4-TR 픽셀의 레이아웃도
도면의 주요 부분에 대한 부호 설명
45 : 리셋 트랜지스터 46 : 리셋 신호 입력 단자
47 : VDD 단자 48 : 셀렉터 트랜지스터
49 : 플로팅 노드 50 : 플로팅 게이트
52 : 포토다이오드 53 : 트랜스퍼 신호 입력 단자
54 : 트랜스퍼 트랜지스터 55 : 액세스 트랜지스터
56 : 로우 선택 신호 입력 단자 57 : 컬럼 선택 신호 라인
58 : 접지단
상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서의 픽셀 회로는 입사되는 빛에 의해 신호 전하를 생성하는 포토다이오드 영역과, 트랜스퍼 신호에 의해 턴온되어 상기 신호 전하를 플로팅 확산 영역으로 트랜스퍼시키는 트랜스퍼 트랜지스터와, 상기 플로팅 확산 영역상에 형성된 플로팅 게이트와, 상기 플로팅 게이트에 연결되어 게이트 포텐셜을 변화시켜 소오스단의 바이어스를 변화시키는 셀렉터 트랜지스터와, 로우 선택 신호에 의해 포텐셜 레벨을 컬럼 선택 라인으로 출력하는 액세스 트랜지스터와, 상기 포토다이오드의 전하 생성에 의한 신호 레벨 검출 후 상기 플로팅 게이트에 축적된 전하를 리셋시키는 리셋 트랜지스터를 포함하여 단위 픽셀이 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 씨모스 이미지 센서에 대하여 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 CMOS 이미지 센서의 3-TR 픽셀의 회로 구성도이고, 도 4는 본 발명에 의한 CMOS 이미지 센서의 4-TR 픽셀의 회로 구성도이며, 도 5는 본 발명에 의한 씨모스 이미지 센서의 4-TR 픽셀의 레이아웃도이다.
도 3은 3-TR 픽셀 구조의 회로 구성을 나타낸 것으로, 게이트에 리셋 신호 입력 단자(35)를 통하여 리셋 신호가 인가되고 한쪽 전극은 플로팅 노드(38)에 연결되고 다른쪽 전극은 VDD 단자(36)에 연결되는 리셋 트랜지스터(34)와, 게이트가 플로팅 노드(38)에 구성되어 있는 플로팅 게이트(39)에 연결되고 한쪽 전극은 VDD단자(36)에 연결되는 셀렉트 트랜지스터(37)와, 게이트에는 Row 선택 신호 입력 단자(42)를 통하여 Row 선택 신호가 입력되고 상기 셀렉트 트랜지스터(37)에 직렬 연결되어 한쪽 전극이 칼럼 선택 라인(43)에 연결되는 액세스 트랜지스터(41)와, 상기 플로팅 노드(38)와 접지 단자(44)사이에 구성되는 포토다이오드(40)를 포함하여 구성된다.
이와 같은 3-TR 픽셀 구조의 CMOS 이미지 센서의 센싱 동작은 다음과 같다.
포토다이오드(40)에 외부에서 입사되는 빛에 의하여 전하들이 축적된다.
축적된 신호 전하는 리셋 트랜지스터(34)의 소오스단인 플로팅 노드(38)의 전위를 변화시키고, 플로팅 노드(38)에 형성된 플로팅 게이트(39)를 통해 픽셀 레벨 소오스 팔로워(pixel level source follower)의 드라이버인 셀렉트 트랜지스터(37)의 게이트 포텐셜을 변화시키게 된다.
이 때, 셀렉터 트랜지스터(37)의 게이트와 연결되는 플로팅 노드(38)에 플로팅 게이트(39)를 형성하여 플로팅 노드(38)의 정전용량을 최소한으로 줄여 셀렉터 트랜지스터의 입력 정전 용량을 줄인다.
그리고 셀렉트 트랜지스터(37)의 게이트 포텐셜 변화는 셀렉트 트랜지스터(37)의 소오스단 또는 액세스 트랜지스터(41)의 드레인 노드의 바이어스를 변화시킨다.
이와 같이 신호 전하들이 축적되는 동안 리셋 트랜지스터(34)의 소오스단과 셀렉트 트랜지스터(37)의 소오스단의 포텐셜이 변화하게 되며, 이때 액세스 트랜지스터(41)의 게이트에 로우 선택 신호 입력 단자(42)를 통하여 로우 선택 신호가 입력되면 포토다이오드(40)에서 생성된 신호 전하에 의한 전위차를 칼럼 선택 라인(43)쪽으로 출력하게 된다.
이와 같이 포토다이오드(40)의 전하 생성에 의한 신호 레벨을 검출한 후에 리셋 신호 입력 단자(35)를 통한 리셋 신호에 의해 리셋 트랜지스터(34)가 온(ON) 상태로 바뀌게 되면서 포토다이오드(40)에 축적된 신호 전하는 전부 리셋된다.
다음으로 도 4는 4-TR 픽셀 구조의 회로 구성을 나타낸 것으로, 게이트에 리셋 신호 입력 단자(46)를 통하여 리셋 신호가 인가되고 한쪽 전극은 플로팅 노드(49)에 연결되고 다른쪽 전극은 VDD 단자(47)에 연결되는 리셋 트랜지스터(45)와, 게이트가 플로팅 노드(49)에 구성된 플로팅 게이트(50)와 연결되고 한쪽 전극은 VDD 단자(47)에 연결되는 셀렉트 트랜지스터(48)와, 게이트에는 Row 선택 신호 입력 단자(56)를 통하여 Row 선택 신호가 입력되고 상기 셀렉트 트랜지스터(48)에 직렬 연결되어 한쪽 전극이 칼럼 선택 라인(57)에 연결되는 액세스 트랜지스터(55)와, 상기 플로팅 노드(49)에 한쪽 전극이 연결되고 게이트가 트랜스퍼 신호 입력 단자(53)에 연결되어 축적 전하의 리드시에 전하를 트랜스퍼시키는 트랜스퍼 트랜지스터(54)와, 상기 트랜스퍼 트랜지스터(54)와 접지 단자(58)사이에 구성되는 포토다이오드(52)를 포함하여 구성된다.
이 때, 셀렉터 트랜지스터(48)는 증가형 또는 공핍형 트랜지스터로 구성한다.
다음으로 도 5는 픽셀 구조의 레이아웃도를 나타낸 것으로, 반도체 기판의 표면내에 입사되는 빛에 의해 전하를 생성하는 포토 다이오드 영역(401)들이 각각일정 거리 이격되어 복수개로 구성된다.(도면에는 단위셀의 레이아웃을 도시)
그리고 상기 각각의 포토 다이오드 영역(401)들은 화소의 고집적화를 위하여 사각 형태를 갖고 서로 대향되는 변은 서로 평행하고, 서로 대향되지 않는 두 변은 서로 수직하다.
상기 포토 다이오드 영역(401)들의 사이에는 각각의 포토 다이오드 영역(401)들에 대응하여 생성된 전하를 센싱하기 위한 플로팅 확산 영역(402)이 구성되고, 포토다이오드 영역(401)과 그에 일정거리 이격되는 플로팅 확산 영역(402)사이의 기판상에 구성되어 전하의 트랜스퍼 동작을 제어하는 트랜스퍼 게이트(403)와, 상기 트랜스퍼 게이트(403)가 형성되지 않은 플로팅 확산 영역(402)의 타측의 기판상에 구성되어 센싱이 끝난 전하를 리셋시키기 위한 리셋 게이트(404)와, 상기 플로팅 확산 영역(402)을 완전히 덮고 플로팅 확산 영역(402)의 외측 방향으로 연장되어 구성되는 셀렉트 게이트(405)를 포함하여 구성된다.
여기서, 셀렉터 게이트(405)는 플로팅 확산 영역(402)을 완전히 덮으면서 트랜스퍼 게이트(403)와 리셋 게이트(404)의 일측과 겹치게 구성된다.
셀렉터 게이트(405)는 전도성 물질로 구성되는데, 예를 들어 폴리실리콘이나 금속물질을 사용한다.
그리고, 상기 셀렉트 게이트(405)의 양측에는 불순물 영역이 구성되고 어느 일측의 불순물 영역은 VDD 단자와 연결되고, 타측의 불순물 영역을 사이에 두고 기판상에 액세스 트랜지스터의 게이트(406)가 구성된다.
이 때, 액세스 트랜지스터의 게이트(406)의 어느 한쪽 불순물 영역은 VOUT단자와 연결된다.
이와 같이 구성된 4-TR 픽셀 구조를 갖는 CMOS 이미지 센서의 센싱 동작은 다음과 같다.
먼저, 포토다이오드(52)에 외부에서 빛이 입사되면 포토다이오드 영역(401)에서는 빛의 양에 비례하여 전하가 발생되고, 이렇게 발생된 전하는 포토다이오드 영역(401)에 모여 축적된다.
그리고 축적된 신호 전하가 포토다이오드(52)의 표면 부위로 집중되고 이때 트랜스퍼 트랜지스터(54)의 게이트에 트랜스퍼 신호가 입력되어 턴온(turn-on)되면 플로팅 노드(49)로 신호 레벨이 전달된다.
즉, 트랜스퍼 트랜지스터(54)가 온 상태가 되면 포토다이오드 영역(401)에 축적된 전하들이 플로팅 확산 영역(402)으로 이동하고, 플로팅 확산 영역(402)으로 이동한 전하들은 셀렉터 트랜지스터(48)의 입력게이트에 가해지는 전위를 변화시키게 된다.
여기서, 플로팅 확산 영역(402)상에 플로팅 게이트(50)가 형성되어 셀렉터 트랜지스터(48)의 게이트와 연결되어 있어, 셀렉터 트랜지스터(48)의 게이트의 입력 정전 용량을 줄일 수 있다.
다시 말해, 셀렉터 트랜지스터(48) 입력 게이트 영역(405)의 정전용량은 플로팅 확산 영역(402)의 정전용량에 매우 민감하게 의존되기 때문에, 셀렉터 트랜지스터(48)의 입력 정전 용량에 따라 포토다이오드 영역(401)에서 넘어온 전하들을 감지하기 위해서는 플로팅 확산 영역(402)의 정전용량을 최소로 줄여야 한다.
이를 위해, 플로팅 확산 영역(402)상에 플로팅 게이트(50)를 형성하면, 플로팅 확산 영역(402)은 기판과 플로팅 게이트(50)에 의하여 양쪽에서 전압을 인가하는 구조와 같아진다.
그래서 플로팅 게이트(50)에 의해 캐패시터가 두 개가 연결된 것과 같은 구조가 되어 플로팅 확산 영역(402)의 정전용량은 줄어들게 된다.
이와 같은 구조는 플로팅 확산 영역(402)을 최대로 공핍시킬 수 있어 정전용량을 최소화할 수 있다.
이어, 트랜스퍼 트랜지스터(54)의 게이트에 트랜스퍼 신호가 입력되어 턴온(turn-on)되면 포토 다이오드 영역(401)에서 발생한 전하들이 트랜스퍼 트랜지스터(54) 게이트(403)의 채널을 통하여 플로팅 확산 영역(402)으로 이동된다.
플로팅 확산 영역(402)으로 이동된 전하들은 플로팅 게이트(50)와 연결된 셀렉터 트랜지스터(48)에 의하여 감지된다.
이 상태에서 만약 리셋 트랜지스터(45)가 오프(off) 상태를 유지하고 있다면 플로팅 노드(49)에 축적된 신호 전하에 의하여 리셋 트랜지스터(45)의 소오스단인 플로팅 노드(49)의 전위를 변화시키며 이는 셀렉트 트랜지스터(48)의 게이트 포텐셜을 변화시키게 된다.
셀렉트 트랜지스터(48)의 게이트 포텐셜 변화는 셀렉트 트랜지스터(48)의 소오스단 또는 액세스 트랜지스터(54)의 드레인 노드의 바이어스를 변화시킨다.
이때 액섹스 트랜지스터(54)의 게이트에 로우 선택 신호 입력 단자(56)를 통하여 로우 선택 신호가 입력되면 포토다이오드(52)에서 생성된 신호 전하에 의한전위차를 칼럼 선택 라인(57)쪽으로 출력하게 된다.
이와 같이 포토다이오드(52)의 전하 생성에 의한 신호 레벨을 검출한 후에, 리셋 신호 입력 단자(46)를 통한 리셋 신호에 의해 리셋 트랜지스터(45)가 온(ON) 상태로 바뀌게 되면서 플로팅 확산 영역(402)에 있는 전하들이 모두 빠져나가 신호 전하는 전부 리셋된다.
이와 같은 과정을 반복하여 각각의 신호 레벨을 리드하고 리셋후의 레퍼런스 포텐셜도 리드 아웃하게 된다.
이상에서 설명한 바와 같이 본 발명에 의한 씨모스 이미지 센서의 픽셀 회로 에 있어서 다음과 같은 효과가 있다.
플로팅 확산 영역에 플로팅 게이트를 형성하여 공핍시킴으로서 셀렉터 트랜지스터의 입력 정전 용량을 최소한으로 하여 아주 적은 양의 전하에 대해서도 감지할 수 있는 고감도의 씨모스 이미지 센서를 구현할 수 있다.

Claims (5)

  1. 플로우팅 확산 영역에 접하여 입사되는 빛에 의해 신호 전하를 생성하는 포토다이오드;
    상기 플로팅 확산 영역상에 플로팅 상태로 게이트가 구성되어 있어 상기 플로팅 확산 영역에 축적된 신호 전하에 의해 게이트 포텐셜을 변화시켜 소오스단의 바이어스를 변화시키는 셀렉터 트랜지스터;
    로우 선택 신호에 의해 포텐셜 레벨을 컬럼 선택 라인으로 출력하는 액세스 트랜지스터;
    상기 포토다이오드의 전하 생성에 의한 신호 레벨 검출 후 상기 플로팅 게이트에 축적된 전하를 리셋시키는 리셋 트랜지스터를 포함하여 단위 픽셀이 구성되는 것을 특징으로 하는 씨모스 이미지 센서의 액티브 픽셀 회로.
  2. 제 1 항에 있어서, 상기 플로팅 확산 영역의 농도는 트랜지스터의 소오스/드레인 영역의 농도보다 낮게 하여 완전히 공핍되게 하는 것을 특징으로 하는 씨모스 이미지 센서의 액티브 픽셀 회로.
  3. 입사되는 빛에 의해 신호 전하를 생성하는 포토다이오드 영역;
    트랜스퍼 신호에 의해 턴온되어 상기 신호 전하를 플로팅 확산 영역으로 트랜스퍼시키는 트랜스퍼 트랜지스터;
    상기 플로팅 확산 영역상에 형성된 플로팅 게이트;
    상기 플로팅 게이트에 축적된 신호 전하에 의해 게이트 포텐셜을 변화시켜 소오스단의 바이어스를 변화시키는 셀렉터 트랜지스터;
    로우 선택 신호에 의해 포텐셜 레벨을 컬럼 선택 라인으로 출력하는 액세스 트랜지스터;
    상기 포토다이오드의 전하 생성에 의한 신호 레벨 검출 후 상기 플로팅 게이트에 축적된 전하를 리셋시키는 리셋 트랜지스터를 포함하여 단위 픽셀이 구성되는 것을 특징으로 하는 씨모스 이미지 센서의 액티브 픽셀 회로.
  4. 제 3 항에 있어서, 상기 플로팅 게이트는 플로팅 확산 영역을 완전히 덮도록 구성되는 것을 특징으로 하는 씨모스 이미지 센서의 액티브 픽셀 회로.
  5. 제 3 항에 있어서, 상기 플로팅 확산 영역의 농도는 트랜지스터의 소오스/드레인 영역의 농도보다 낮게 하여 완전히 공핍되게 하는 것을 특징으로 하는 씨모스 이미지 센서의 액티브 픽셀 회로.
KR1020000046193A 2000-08-09 2000-08-09 씨모스 이미지 센서의 액티브 픽셀 회로 KR20020012928A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000046193A KR20020012928A (ko) 2000-08-09 2000-08-09 씨모스 이미지 센서의 액티브 픽셀 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000046193A KR20020012928A (ko) 2000-08-09 2000-08-09 씨모스 이미지 센서의 액티브 픽셀 회로

Publications (1)

Publication Number Publication Date
KR20020012928A true KR20020012928A (ko) 2002-02-20

Family

ID=19682510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000046193A KR20020012928A (ko) 2000-08-09 2000-08-09 씨모스 이미지 센서의 액티브 픽셀 회로

Country Status (1)

Country Link
KR (1) KR20020012928A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477792B1 (ko) * 2002-04-27 2005-03-22 매그나칩 반도체 유한회사 넓은 동적 작동범위를 갖는 시모스 이미지센서
KR100835381B1 (ko) * 2006-10-20 2008-06-04 한국전자통신연구원 저전압용 이미지 센서 및 이미지 센서의 트랜스퍼트랜지스터 구동 방법
US7829834B2 (en) 2006-10-20 2010-11-09 Electronics And Telecommunications Research Institute Low-voltage image sensor having multiple gates between a photodiode and a diffusion node for suppressing dark current and method of driving transfer transistor thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477792B1 (ko) * 2002-04-27 2005-03-22 매그나칩 반도체 유한회사 넓은 동적 작동범위를 갖는 시모스 이미지센서
KR100835381B1 (ko) * 2006-10-20 2008-06-04 한국전자통신연구원 저전압용 이미지 센서 및 이미지 센서의 트랜스퍼트랜지스터 구동 방법
US7829834B2 (en) 2006-10-20 2010-11-09 Electronics And Telecommunications Research Institute Low-voltage image sensor having multiple gates between a photodiode and a diffusion node for suppressing dark current and method of driving transfer transistor thereof

Similar Documents

Publication Publication Date Title
JP4613014B2 (ja) Ｃｍｏｓイメージセンサの単位画素
CN108111787B (zh) 摄像器件
CN111799285B (zh) 成像装置
JP6125068B2 (ja) 電子機器
US6610557B2 (en) CMOS image sensor and a fabrication method for the same
KR100359770B1 (ko) 씨모스 이미지 센서의 액티브 픽셀 회로
EP1850387B1 (en) Solid-state image pickup device
WO2011058683A1 (ja) 固体撮像装置
US20070109437A1 (en) Solid state image sensing device
US6809309B2 (en) CMOS image sensor
US6525355B2 (en) Solid-state image sensor provided with divided photoelectric conversion part
US6255680B1 (en) Solid-state image sensor
KR20020012928A (ko) 씨모스 이미지 센서의 액티브 픽셀 회로
KR20000041449A (ko) 피엔 다이오드를 갖는 씨모스 이미지센서의 단위화소
CN212572732U (zh) 图像传感器和放大电路
KR100303773B1 (ko) 플로팅센싱노드에 접속된 피앤 다이오드를 갖는 씨모스 이미지센서의 단위화소
KR100348308B1 (ko) 씨모스 이미지 센서
KR100532286B1 (ko) 새로운 단위화소를 구비한 시모스 이미지센서
KR20040038225A (ko) 향상된 리셋 트랜지스터를 구비한 시모스 이미지센서의단위화소
KR20020012927A (ko) 씨모스 이미지 센서의 픽셀 회로
KR100298198B1 (ko) 쇼트키 다이오드를 갖는 씨모스 이미지센서의 단위화소
KR100320441B1 (ko) 씨모스 이미지 센서
KR20050040026A (ko) 씨모스 이미지센서의 포토다이오드
KR100381330B1 (ko) 씨모스 이미지 센서의 구동 방법
JP2570054B2 (ja) 固体イメージセンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021025

Effective date: 20040825

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
NORF Unpaid initial registration fee