KR20020012927A - 씨모스 이미지 센서의 픽셀 회로 - Google Patents

Abstract

본 발명은 CMOS 이미지 센서에서 센스 앰프의 트랜지스터에서 발생하는 채널 잡음을 줄이고 저조도 상태에서도 고감도를 유지할 수 있도록한 씨모스 이미지 센서의 픽셀 회로에 관한 것으로, 입사되는 빛에 의해 신호 전하를 생성하는 포토다이오드 영역;트랜스퍼 신호에 의해 턴온되어 상기 신호 전하를 플로팅 노드로 트랜스퍼시키는 트랜스퍼 공핍형 트랜지스터;상기 플로팅 노드에 축적된 신호 전하에 의해 게이트 포텐셜을 변화시켜 소오스단의 바이어스를 변화시키는 셀렉터 공핍형 트랜지스터;로우 선택 신호에 의해 포텐셜 레벨을 컬럼 선택 라인으로 출력하는 액세스 공핍형 트랜지스터;상기 포토다이오드의 전하 생성에 의한 신호 레벨 검출 후 상기 플로팅 노드에 축적된 전하를 리셋시키는 리셋 공핍형 트랜지스터를 포함하여 단위 픽셀이 구성된다.

Description

씨모스 이미지 센서의 픽셀 회로{PIXEL CIRCUIT IN CMOS IMAGE SENSOR}

본 발명은 CMOS 이미지 센서에 관한 것으로, 특히 센스 앰프의 트랜지스터에서 발생하는 채널 잡음을 줄이고 저조도 상태에서도 고감도를 유지할 수 있도록한씨모스 이미지 센서의 픽셀 회로에 관한 것이다.

최근 출시되는 많은 전자 제품들은 다기능을 갖추고 있다.

예를 들어, 개인용 컴퓨터는 CD-ROM(Compact Disk-Read Only Memory) 드라이버와 디지탈 다기능 디스크(Digital Versatile Disk : DVD)플레이어를 구비하거나, 화상 회의를 위한 카메라를 장착하고 있다.

또한, 사진을 찍어서 컴퓨터로 편집 가능하게 해주는 디지탈 카메라도 등장하였으며, 노트북 컴퓨터와 휴대폰에도 소형 카메라가 장착된 제품이 출시될 예정이다.

그러나 이러한 개인용 컴퓨터와 같이 사이즈가 큰 제품인 경우에는 카메라가 부착된다고 하더라도 그다지 큰 영향을 미치지 않지만, 노트북 컴퓨터나 휴대폰과 같은 휴대용 제품인 경우에는 부착되는 카메라의 크기와 소모 전력이 심각한 문제점으로 나타난다.

특히, 영상을 촬영하여 출력을 얻을 수 있는 촬상 소자를 사용한 대표적인 제품인 비디오 카메라의 경우에 이러한 문제점이 잘 드러난다.

일반적인 비디오 카메라의 경우에는 대부분 본체 외에도 크기가 큰 전지를 부착하여 사용해야 한다.

이렇게 큰 전지를 사용하는 이유는 비디오 카메라에서 사용하는 영상 촬상 소자인 전하 결합 소자(Charge Coupled Device : CCD)가 많은 전력을 소모하기 때문이다.

또한, 현재까지 개발되어져 사용되는 대부분의 CCD는 CMOS(ComplementaryMetal Oxide Semiconductor)회로들에 비해서 고전압(+15V, -9V)을 이용해서 구동 되고, CCD를 제작하는 공정은 기본적으로 바이폴라 트랜지스터를 구현하는 공정과 비슷하기 때문에 CMOS공정에 비해서 공정 단가도 높다는 문제점이 있다.

이와 같은 문제를 해결하기 위하여 제시되고 있는 것이, 저전압 동작이 가능하고 소모 전력이 작으면서 공정 단가도 저렴한 CMOS공정에서 촬상소자를 구현하고자 CMOS 이미지 센서에 대한 연구 및 생산이 이루어지고 있다.

이하, 첨부된 도면을 참고하여 종래 기술의 씨모스 이미지 센서에 관하여 설명하면 다음과 같다.

도 1은 종래 기술의 CMOS 이미지 센서의 3-TR 픽셀의 회로 구성도이고, 도 2는 종래 기술의 CMOS 이미지 센서의 4-TR 픽셀의 회로 구성도이다.

도 1은 3-TR 픽셀 구조의 회로 구성을 나타낸 것으로, 게이트에 리셋 신호 입력 단자(2)를 통하여 리셋 신호가 인가되고 한쪽 전극은 플로팅 노드(5)에 연결되고 다른쪽 전극은 VDD 단자(3)에 연결되는 리셋 트랜지스터(1)와, 게이트가 플로팅 노드(5)에 연결되고 한쪽 전극은 VDD 단자(3)에 연결되는 셀렉트 트랜지스터(4)와, 게이트에는 Row 선택 신호 입력 단자(8)를 통하여 Row 선택 신호가 입력되고 상기 셀렉트 트랜지스터(4)에 직렬 연결되어 한쪽 전극이 칼럼 선택 라인(9)에 연결되는 액세스 트랜지스터(7)와, 상기 플로팅 노드(5)와 접지 단자(10)사이에 구성되는 포토다이오드(6)를 포함하여 구성된다.

이와 같은 3-TR 픽셀 구조의 CMOS 이미지 센서의 센싱 동작은 다음과 같다.

포토다이오드(6)에 외부에서 입사되는 빛에 의하여 전하들이 축적된다.

축적된 신호 전하는 리셋 트랜지스터(1)의 소오스단인 플로팅 노드(5)의 전위를 변화시키며 이는 픽셀 레벨 소오스 폴로워(pixel level source follower)의 드라이버인 셀렉트 트랜지스터(4)의 게이트 포텐셜을 변화시키게 된다.

셀렉트 트랜지스터(4)의 게이트 포텐셜 변화는 셀렉트 트랜지스터(4)의 소오스단 또는 액세스 트랜지스터(7)의 드레인 노드의 바이어스를 변화시킨다.

이와 같이 신호 전하들이 축적되는 동안 리셋 트랜지스터(1)의 소오스단과 셀렉트 트랜지스터(4)의 소오스단의 포텐셜이 변화하게 되며, 이때 액세스 트랜지스터(7)의 게이트에 로우 선택 신호 입력 단자(8)를 통하여 로우 선택 신호가 입력되면 포토다이오드(6)에서 생성된 신호 전하에 의한 전위차를 칼럼 선택 라인(9)쪽으로 출력하게 된다.

이와 같이 포토다이오드(6)의 전하 생성에 의한 신호 레벨을 검출한 후에 리셋 신호 입력 단자(2)를 통한 리셋 신호에 의해 리셋 트랜지스터(1)가 ON 상태로 바뀌게 되면서 포토다이오드(6)에 축적된 신호 전하는 전부 리셋된다.

그리고 이와 같은 3-TR 픽셀 구조의 CMOS 이미지 센서의 노이즈 문제를 해결하기 위하여 제안된 4-TR 픽셀 구조의 CMOS 이미지 센서의 구조는 다음과 같다.

도 2에서와 같이, 게이트에 리셋 신호 입력 단자(22)를 통하여 리셋 신호가 인가되고 한쪽 전극은 플로팅 노드(25)에 연결되고 다른쪽 전극은 VDD 단자(23)에 연결되는 리셋 트랜지스터(21)와, 게이트가 플로팅 노드(25)에 연결되고 한쪽 전극은 VDD 단자(23)에 연결되는 셀렉트 트랜지스터(24)와, 게이트에는 Row 선택 신호 입력 단자(31)를 통하여 Row 선택 신호가 입력되고 상기 셀렉트 트랜지스터(24)에직렬 연결되어 한쪽 전극이 칼럼 선택 라인(32)에 연결되는 액세스 트랜지스터(30)와, 상기 플로팅 노드(25)에 한쪽 전극이 연결되고 게이트가 트랜스퍼 신호 입력 단자(28)에 연결되어 축적 전하의 리드시에 전하를 트랜스퍼시키는 트랜스퍼 트랜지스터(29)와, 상기 트랜스퍼 트랜지스터(29)와 접지 단자(33)사이에 구성되는 포토다이오드(27)를 포함하여 구성된다.

이와 같은 4-TR 픽셀 구조의 CMOS 이미지 센서의 센싱 동작은 다음과 같다.

먼저, 포토다이오드(27)에 외부에서 입사되는 빛에 의하여 전하들이 축적된다.

그리고 축적된 신호 전하가 포토다이오드(27)의 표면 부위로 집중되고 트랜스퍼 트랜지스터(29)의 게이트에 트랜스퍼 신호가 입력되어 턴온되면 플로팅 노드(25)로 신호 레벨이 전달된다.

이 상태에서 만약 리셋 트랜지스터(21)가 오프(off) 상태를 유지하고 있다면 플로팅 노드(25)에 축적된 신호 전하에 의하여 리셋 트랜지스터(21)의 소오스단인 플로팅 노드(25)의 전위를 변화시키며 이는 셀렉트 트랜지스터(24)의 게이트 포텐셜을 변화시키게 된다.

셀렉트 트랜지스터(24)의 게이트 포텐셜 변화는 셀렉트 트랜지스터(24)의 소오스단 또는 액세스 트랜지스터(30)의 드레인 노드의 바이어스를 변화시킨다.

이때 액섹스 트랜지스터(30)의 게이트에 로우 선택 신호 입력 단자(31)를 통하여 로우 선택 신호가 입력되면 포토다이오드(27)에서 생성된 신호 전하에 의한 전위차를 칼럼 선택 라인(32)쪽으로 출력하게 된다.

이와 같이 포토다이오드(27)의 전하 생성에 의한 신호 레벨을 검출한 후에 리셋 신호 입력 단자(22)를 통한 리셋 신호에 의해 리셋 트랜지스터(21)가 온(ON) 상태로 바뀌게 되면서 신호 전하는 전부 리셋된다.

이와 같은 과정을 반복하여 각각의 신호 레벨을 리드하고 리셋후의 레퍼런스 포텐셜도 리드 아웃하게 된다.

그러나 상기와 같은 종래 기술의 씨모스 이미지 센서는 다음과 같은 문제점이 있다.

종래의 씨모스 이미지 센서를 구성하는 트랜지스터들이 증가형(enhancement)으로 구성되어 트랜지스터의 동작시에 채널 잡음이 발생하는데, 이 채널 잡음을 줄이는데 한계가 있다.

이와 같은 채널 잡음은 씨모스 이미지 센서의 고정 잡음을 일으키는 원인이 되어 이미지 특성이 나빠지는 문제가 발생한다.

본 발명은 이와 같은 종래 기술의 씨모스 이미지 센서의 문제를 해결하기 위한 것으로, 센스 앰프의 트랜지스터에서 발생하는 채널 잡음을 줄이고 저조도 상태에서도 고감도를 유지할 수 있도록한 씨모스 이미지 센서의 픽셀 회로를 제공하는데 그 목적이 있다.

도 1은 종래 기술의 씨모스 이미지 센서의 3-TR 픽셀의 회로 구성도

도 2는 종래 기술의 씨모스 이미지 센서의 4-TR 픽셀의 회로 구성도

도 3은 본 발명에 의한 씨모스 이미지 센서의 픽셀의 회로 구성도

도 4는 본 발명에 의한 씨모스 이미지 센서의 픽셀의 레이아웃도

도면의 주요 부분에 대한 부호의 설명

35 : 리셋 트랜지스터 36 : 리셋 신호 입력 단자

37 : VDD 단자 38 : 셀렉터 트랜지스터

39 : 플로팅 노드 41 : 포토다이오드

42 : 트랜스퍼 신호 입력 단자 43 : 트랜스퍼 트랜지스터

44 : 액세스 트랜지스터 45 : 로우 선택 신호 입력 단자

46 : 컬럼 선택 신호 47 : 접지단

상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서의 픽셀 회로는 입사되는 빛에 의해 신호 전하를 생성하는 포토다이오드 영역과, 트랜스퍼 신호에 의해 턴온되어 상기 신호 전하를 플로팅 노드로 트랜스퍼시키는 트랜스퍼 공핍형 트랜지스터와, 상기 플로팅 노드에 축적된 신호 전하에 의해 게이트 포텐셜을 변화시켜 소오스단의 바이어스를 변화시키는 셀렉터 공핍형 트랜지스터와, 로우 선택 신호에 의해 포텐셜 레벨을 컬럼 선택 라인으로 출력하는 액세스 공핍형 트랜지스터와, 상기 포토다이오드의 전하 생성에 의한 신호 레벨 검출 후 상기 플로팅 노드에 축적된 전하를 리셋시키는 리셋 공핍형 트랜지스터를 포함하여 단위 픽셀이 구성되는 것을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 씨모스 이미지 센서에 대하여 상세히 설명하면 다음과 같다.

도 3은 본 발명에 의한 씨모스 이미지 센서의 픽셀의 회로 구성도이고, 도 4는 본 발명에 의한 씨모스 이미지 센서의 픽셀의 레이아웃도이다.

도 3은 픽셀 구조의 회로 구성을 나타낸 것으로, 게이트에 리셋 신호 입력 단자(36)를 통하여 리셋 신호가 인가되고 한쪽 전극은 플로팅 노드(39)에 연결되고 다른쪽 전극은 VDD 단자(37)에 연결되는 리셋 공핍형 트랜지스터(35)와, 게이트가 플로팅 노드(39)에 연결되고 한쪽 전극은 VDD 단자(37)에 연결되는 셀렉트 공핍형 트랜지스터(38)와, 게이트에는 Row 선택 신호 입력 단자(45)를 통하여 Row 선택 신호가 입력되고 상기 셀렉트 공핍형 트랜지스터(38)에 직렬 연결되어 한쪽 전극이 칼럼 선택 라인(46)에 연결되는 액세스 공핍형 트랜지스터(44)와, 상기 플로팅 노드(39)에 한쪽 전극이 연결되고 게이트가 트랜스퍼 신호 입력 단자(42)에 연결되어 축적 전하의 리드시에 전하를 트랜스퍼시키는 트랜스퍼 공핍형 트랜지스터(43)와,상기 트랜스퍼 공핍형 트랜지스터(43)와 접지 단자(47)사이에 구성되는 포토다이오드(41)를 포함하여 구성된다.

여기서, 축적 전하의 리드시에 전하를 트랜스퍼시키는 트랜스퍼 공핍형 트랜지스터(43) 대신에 트랜스퍼 증가형 트랜지스터를 사용하여 구성하는 것도 가능하다.

이와 같은 픽셀 회로를 공핍형 MOSFET를 사용하여 구성하는 이유는 다음과 같다.

증가형(enhancement) MOSFET는 동작시에 게이트 영역의 표면으로 캐리어가 이동하는데, 캐리어가 표면으로 이동할때에 게이트 산화막과 채널 사이에 전자가 포획되기도 하고 게이트로부터 전자가 채널로 유입되기도 한다.

이는 전하의 센싱 동작에서 발생하는 채널 노이즈의 원인이 된다.

이에 비하여 공핍형(depletion) MOSFET는 캐리어의 이동이 이루어지는 채널이 게이트로부터 이격되는 벌크(bulk) 영역에 생기기 때문에 전자의 포획, 전자의 유입등의 문제가 발생하지 않는다.

공핍형 MOSFET는 증가형 MOSFET에 비하여 동작 전류가 크고 커패시턴스가 작기 때문에 큰 로드를 연결하기가 용이하다.

또한, 센스 앰프 회로의 입력 게이트와 플로우팅 디퓨전 영역 사이의 커패시턴스를 작게 할 수 있어 변화하는 신호 전하량에 대하여 증가형 MOSFET에 비하여 큰 전압(V=QC, 감도)을 얻을 수 있다.

다음으로 도 4는 픽셀 구조의 레이아웃도를 나타낸 것으로, 반도체 기판의표면내에 입사되는 빛에 의해 전하를 생성하는 포토 다이오드 영역(401)들이 각각 일정 거리 이격되어 복수개로 구성된다.(도면에는 단위셀의 레이아웃을 도시)

그리고 상기 각각의 포토 다이오드 영역(401)들은 화소의 고집적화를 위하여 사각 형태를 갖고 서로 대향되는 변은 서로 평행하고 서로 대향되지 않는 두 변은 서로 수직한 방향을 유지한다.

상기 포토 다이오드 영역(401)들의 사이에는 각각의 포토 다이오드 영역(401)들에 대응하여 생성된 전하를 센싱하기 위한 플로팅 확산 영역(402)이 구성되고, 포토다이오드 영역(401)과 그에 일정거리 이격되는 플로팅 확산 영역(402)사이의 기판상에 구성되어 전하의 트랜스퍼 동작을 제어하는 트랜스퍼 게이트(403)와, 상기 트랜스퍼 게이트(403)가 형성되지 않은 플로팅 확산 영역(402)의 타측의 기판상에 구성되어 센싱이 끝난 전하를 리셋시키기 위한 리셋 게이트(404)와, 상기 플로팅 확산 영역(402)에 콘택되어 플로팅 확산 영역(402)의 외측 방향으로 연장되어 구성되는 셀렉트 게이트(405)를 포함하여 구성된다.

여기서, 상기 셀렉트 게이트(405)의 양측에는 불순물 영역이 구성되고 어느 일측의 불순물 영역은 VDD 단자와 연결되고, 타측의 불순물 영역을 사이에 두고 기판상에 액세스 공핍형 트랜지스터의 게이트(406)가 구성된다.

그리고 액세스 공핍형 트랜지스터의 게이트(406)의 어느 한쪽 불순물 영역은 VOUT 단자와 연결된다.

이와 같이 구성된 픽셀 구조를 갖는 CMOS 이미지 센서의 센싱 동작은 다음과 같다.

먼저, 외부에서 빛이 입사되면 포토다이오드 영역(401)에서는 빛의 양에 비례하여 전하가 발생되고, 이렇게 발생된 전하는 포토다이오드 영역(401)에 모여 축적된다.

그리고 축적된 신호 전하가 포토다이오드(41)의 표면 부위로 집중되고 이때 트랜스퍼 공핍형 트랜지스터(43)의 게이트에 트랜스퍼 신호가 입력되어 턴온(turn-on)되면 플로팅 노드(39)로 신호 레벨이 전달된다.

즉, 트랜스퍼 공핍형 트랜지스터(43)가 온 상태가 되면 포토다이오드 영역(401)에 축적된 전하들이 플로팅 확산 영역(402)으로 이동하고, 플로팅 확산 영역(402)으로 이동한 전하들은 셀렉터 공핍형 트랜지스터(38)의 입력 게이트에 가해지는 전위를 변화시키게 된다.

여기서, 셀렉터 공핍형 트랜지스터(38) 입력 게이트 영역(405)의 정전용량은 플로팅 확산 영역(402)의 정전용량에 매우 민감하게 의존하기 때문에, 셀렉터 공핍형 트랜지스터(38)의 입력 정전 용량에 따라 포토다이오드 영역(401)에서 넘어온 전하들을 감지하기 위해서는 플로팅 확산 영역(402)의 정전용량을 최소로 줄여야 한다.

본 발명에서는 이와 같이 고감도를 유지하기 위하여 각각의 트랜지스터들을 공핍형(depletion mode) 트랜지스터로 구성한 것이다.

공핍형 트랜지스터는 공정 단계에서 미리 채널을 형성하여 게이트 전압에 의해 채널이 소멸하는 형태로 동작하는 것으로 게이트 전압에 의하여 채널의 유동 전하 밀도를 변화시켜 드레인 전류를 제어하는 것이다.

트랜스퍼 공핍형 트랜지스터(43)의 게이트에 트랜스퍼 신호가 입력되어 턴온(turn-on)되면 포토 다이오드 영역(401)에서 발생한 전하들이 트랜스퍼 공핍형 트랜지스터(43) 게이트(403)의 공핍형 채널을 통하여 플로팅 확산 영역(402)으로 이동된다.

플로팅 확산 영역(402)으로 이동된 전하들은 플로팅 노드(39)와 연결된 셀렉터 공핍형 트랜지스터(38)에 의하여 감지된다.

이 상태에서 만약 리셋 공핍형 트랜지스터(35)가 오프(off) 상태를 유지하고 있다면 플로팅 노드(39)에 축적된 신호 전하에 의하여 리셋 공핍형 트랜지스터(35)의 소오스단인 플로팅 노드(39)의 전위를 변화시키며 이는 셀렉트 공핍형 트랜지스터(38)의 게이트 포텐셜을 변화시키게 된다.

셀렉트 공핍형 트랜지스터(38)의 게이트 포텐셜 변화는 셀렉트 공핍형 트랜지스터(38)의 소오스단 또는 액세스 공핍형 트랜지스터(44)의 드레인 노드의 바이어스를 변화시킨다.

이때 액섹스 공핍형 트랜지스터(44)의 게이트에 로우 선택 신호 입력 단자(45)를 통하여 로우 선택 신호가 입력되면 포토다이오드(41)에서 생성된 신호 전하에 의한 전위차를 칼럼 선택 라인(46)쪽으로 출력하게 된다.

이와 같이 포토다이오드(41)의 전하 생성에 의한 신호 레벨을 검출한 후에, 리셋 신호 입력 단자(36)를 통한 리셋 신호에 의해 리셋 트랜지스터(35)가 온(ON) 상태로 바뀌게 되면서 플로팅 확산 영역(402)에 있는 전하들이 모두 빠져나가 신호 전하는 전부 리셋된다.

이 때, 각각의 트랜지스터들이 공핍형으로 구성되어 있어 포토다이오드 영역(401)의 전하들을 읽어낼 때, 채널 영역에서 포획되는 전하 손실이 없어져 트랜지스터의 동작시 채널 잡음이 줄어들게 된다.

이와 같은 과정을 반복하여 각각의 신호 레벨을 리드하고 리셋후의 레퍼런스 포텐셜도 리드 아웃하게 된다.

이상에서 설명한 바와 같이 본 발명에 의한 씨모스 이미지 센서의 픽셀 회로 에 있어서 다음과 같은 효과가 있다.

첫째, 각각의 트랜지스터가 공핍형으로 구성되어 포토다이어드 영역의 전하들을 읽어낼 때 채널 영역에서 포획되는 전하의 손실이 없어, 트랜지스터의 동작시 채널 잡음을 줄일 수 있다.

둘째, 채널 잡음으로 인한 씨모스 이미지 센서의 고정 잡음을 줄여 특성 향상 및 저조도 상태에서도 빛을 감지할 수 있는 고감도 특성을 갖는 이미지 센서를 구현할 수 있다.

셋째, 기존의 표준 CMOS 공정으로 제작이 가능하다.

Claims (1)

1. 입사되는 빛에 의해 신호 전하를 생성하는 포토다이오드 영역;

   트랜스퍼 신호에 의해 턴온되어 상기 신호 전하를 플로팅 노드로 트랜스퍼시키는 트랜스퍼 공핍형 트랜지스터;

   상기 플로팅 노드에 축적된 신호 전하에 의해 게이트 포텐셜을 변화시켜 소오스단의 바이어스를 변화시키는 셀렉터 공핍형 트랜지스터;

   로우 선택 신호에 의해 포텐셜 레벨을 컬럼 선택 라인으로 출력하는 액세스 공핍형 트랜지스터;

   상기 포토다이오드의 전하 생성에 의한 신호 레벨 검출 후 상기 플로팅 노드에 축적된 전하를 리셋시키는 리셋 공핍형 트랜지스터를 포함하여 단위 픽셀이 구성되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 회로.