KR100347508B1 - 촬상 장치 - Google Patents

촬상 장치 Download PDF

Info

Publication number
KR100347508B1
KR100347508B1 KR1019960033151A KR19960033151A KR100347508B1 KR 100347508 B1 KR100347508 B1 KR 100347508B1 KR 1019960033151 A KR1019960033151 A KR 1019960033151A KR 19960033151 A KR19960033151 A KR 19960033151A KR 100347508 B1 KR100347508 B1 KR 100347508B1
Authority
KR
South Korea
Prior art keywords
image data
image
signal processing
data
circuit
Prior art date
Application number
KR1019960033151A
Other languages
English (en)
Other versions
KR970014162A (ko
Inventor
도루 와따나베
도시히로 후루사와
도시오 나까구끼
Original Assignee
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요 덴키 가부시키가이샤 filed Critical 산요 덴키 가부시키가이샤
Publication of KR970014162A publication Critical patent/KR970014162A/ko
Application granted granted Critical
Publication of KR100347508B1 publication Critical patent/KR100347508B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/002—Specific input/output arrangements not covered by G06F3/01 - G06F3/16
    • G06F3/005—Input arrangements through a video camera
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/32358—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/665—Control of cameras or camera modules involving internal camera communication with the image sensor, e.g. synchronising or multiplexing SSIS control signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
    • H04N9/8047—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
    • H04N5/772—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera the recording apparatus and the television camera being placed in the same enclosure

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Television Signal Processing For Recording (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Studio Devices (AREA)
  • Image Input (AREA)

Abstract

본 발명은, CCD 이미지 센서 등의 촬상 소자를 이용해 디지탈화된 화상 데이타를 얻을 수 있도록 한 촬상 장치에 관한 것으로, 비용 상승을 초래하는 일 없이 고속으로 데이타 처리를 실행하고, 소정의 화상 데이타를 얻을 수 있는 촬상 장치의 제공을 목적으로 한다. 본 발명에 따른 촬상 장치는, 피사체 화상을 1화면마다 촬상하고, 1화면을 구성하는 화상 신호를 1행 단위로 순차 출력하는 촬상 수단과, 이 촬상 수단의 출력 동작에 따른 타이밍으로 상기 화상 신호에 대해 제1 신호 처리를 실시하고, 상기 화상 신호에 대응한 제1 화상 데이타를 1행 단위로 연속하여 생성하는 제1 신호 처리부, 연속하는 상기 제1 화상 데이타를 복수 행만큼 기억하는 기억 수단 및, 이 기억 수단으로부터 상기 제1 화상 데이타를 소정의 행수 및 열수 단위로 받아들이고, 그 데이타를 기초로 제2 화상 데이타를 1화소만큼 생성하는 제2 신호 처리부를 구비하며, 상기 기억 수단에 기억된 복수 행만큼의 상기 제1 화상 데이타를 임의의 순서로 상기 제2 신호 처리부로 받아들일 수 있는 것에 그 특징이 있다. 본 발명에 의하면, 디지탈 신호 처리부에 n행 ×m열만큼의 화상 데이타를 기억하는 버퍼 메모리를 내장하고, n행만큼의 화상 데이타를 기억하는 버퍼 메모리를 디지탈 신호 처리부에 대해 외부에 붙임으로써, 디지탈 신호 처리부의 처리속도를 잃는 일 없이 디지탈 신호 처리부와 버퍼 메모리의 접속을 용이하게 할 수 있다.

Description

촬상 장치{Photo Image Pick-Up Device}
본 발명은, CCD 이미지 센서 등의 촬상 소자를 이용해 디지탈화 된 화상 데이타를 얻을 수 있는 촬상 장치에 관한 것이다.
퍼스널 컴퓨터나 워드 프로세서 등의 컴퓨터 기기로 화상 정보를 읽어들일 경우, 종래로부터, 피사체 원고를 주사하여 읽어내는 이미지 스케너가 이용되고 있다. 또한 최근에는, 입체적인 피사체에도 대응할 수 있도록 하기 위해, 전자 스틸 카메라에 의해 화상 정보를 얻어 컴퓨터 기기로 읽어들이는 방법도 고안되어 있다. 이와 같은 전자 스틸 카메라의 경우, 화상 정보를 최종적으로는 디지탈 데이타로서 컴퓨터 기기로 입력할 필요가 있기 때문에, 촬상 소자에서 얻어지는 화상 신호에 대한 신호처리 공정의 대부분이 디지탈화 되는 경향이 있다.
도6은, 1화면만큼의 화상 정보를 디지탈 데이타(화상 데이타)로서 출력할 수 있는 촬상 장치(전자 스틸 카메라)의 구성을 도시하는 블록도이다.
CCD 이미지 센서(1)는,수광면(受光面)에 복수의 수광 화소가 행방향 및 열방향으로 배열되어 조사되는 광에 응답해 발생하는 정보 전하를 각 수광 화소에 축적한다. 또한, 수광면에는 모자이크 모양의 칼라 필터가 장착되고, 각 수광 화소가 각각 특정한 색 성분에 대응해 붙여진다. 구동 회로(2)는, 타이밍 제어 회로(3)로부터 공급되는 수평 및 수직의 주사 타이밍 신호에 응답하여 다상(多相)의 클럭 펄스를 발생하고, CCD 이미지 센서(1)의 각 수광 화소에 축적되는 정보 전하를 1행 단위로 순차적으로 전송 출력한다. 전송 출력되는 정보 전하는, CCD 이미지 센서(1)의 출력 부분에서 전압값으로 변환되어 각 수광 화소에 축적되는 정보 전하량에 대응한 화상신호로서 출력된다. 아날로그 신호 처리부(4)는, CCD 이미지 센서(1)로부터 입력되는 화상 신호에 대해 샘플 홀드(Sample hold) 및 이득 조정 등의 처리를 실시하여 소정의 포멧에 따른 화상 신호로서 출력한다. 예를 들면, 샘플 홀드 처리에서는, 기준 레벨과 신호 레벨이 번갈아 반복되는 CCD 이미지 센서(1)의 출력으로부터 각 레벨의 차(差)만을 골라내고, 이득 조정 처리에서는, 1화면내의 평균 레벨을 소정의 적당한 범위로 취득할 수 있도록 화상 신호에 대한 이득이 조정되고 증폭된다. 아날로그/디지탈(A/D) 변환 회로(5)는, 아날로그 신호 처리부(4)로부터 입력되는 화상 신호를 CCD 이미지 센서(1)의 출력 동작에 동기해 A/D 변환하여 CCD 이미지 센서(1)의 각 수광 화소에 대응하는 화상 데이타를 생성한다. 그리고, 디지탈 신호 처리부(6)는, A/D 변환 회로(5)로부터 입력되는 화상 데이타에 대해 색 성분의 분리나 색 균형의 조정, 또는 윤곽 보정 등의 처리를 실시하여 휘도 정보와 색차 정보를 포함하는 화상 데이타로 출력한다. 통상, 칼라 화상을 표시하는 화상 데이타를 취급할 경우, 휘도를 나타내는 휘도 데이타(Y) 및, 휘도 성분에 대한 적색 성분 및 청색 성분의 차를 나타내는 2종류의 색차 데이타(U, V)가 이용된다. 이와 같은 3종류의 성분으로 이루어지는 화상 데이타는, CCD 이미지 센서(1)의 주사에 대응하는 순서로 출력되어 컴퓨터 기기로 읽어 들여진다.
이와 같은 전자 스틸 카메라에서는, 얻어진 화상 데이타를 불휘발성 메모리나 자기디스크 등의 기록 매체에 일단 기록하고, 필요한 화상 데이타만을 선택하여 컴퓨터 기기로 취득하는 방법도 고안되어 있다. 이와 같은 경우, 보다 많은 화상데이타를 기록할 수 있도록 하기 위해, 화상 데이타를 압축 처리한 후 기록 매체에 기록시키도록 하고 있다.
도7은, 전자 스틸 카메라로서 얻어지는 화상 데이타를 기록하는 기록 장치의 구성을 도시하는 블록도이다.
라스터 블록 변환 회로(7)는, 상술의 전자 스틸 카메라의 디지탈 신호 처리부(6)로부터 출력되는 화상 데이타의 순서를 압축/신장 회로(8)에서 요구되는 순서로 변환한다. 이 라스터 블록 변환 회로(7)는, 통상 몇 행만큼의 화상 데이타를 기억하는 메모리로 구성되고, 화상 데이타의 기록 순서와 판독 순서를 바꿈으로써 화상 데이타의 배열 순서의 변환을 행하도록 하고 있다. 즉, 화상 데이타가 CCD 이미지 센서(1)의 주사 순서에 일치되어 디지탈 신호 처리부(6)로부터 1행 단위로 출력되는 것에 대해, 압축/신장 회로(8)에서는 일정한 수의 행 및 열을 1단위로 하는 블록 마다 압축 처리가 실행되기 때문에, 몇 행만큼의 화상 데이타를 한데 모아 기억하여 1블록마다 화상 데이타를 출력하도록 구성된다. 압축/신장 회로(8)는, 라스터 블록 변환 회로(7)로부터 1블록 단위로 입력되는 화상 데이타에 대해 소정의 방식에 따른 압축 처리를 실시하여 압축 화상 데이타를 생성한다. 또한, 압축 화상 데이타에 대해서는 압축 처리와 그 역인 신장 처리를 실시하여 본래의 화상 데이타를 재생한다. 이 화상 데이타의 압축/신장 처리에 관해서는, 예컨대 JPEG(Joint Photographic Expert Group)을 근거로 표준화 된 JPEG 알고리즘 등이 내세워진다. 이 압축/신장회로(8)에서 생성되는 압축 화상 데이타는 그대로 데이타 기록부(9)로 보내져 기록된다. 한편, 압축 화상 데이타에서 재생시키는 화상 데이타는, 1블록단위로 컴퓨터 기기로 전송 출력되거나 혹은 라스터 블록 변환 회로(7)에서 배열 순서가 변환된 후 1행 단위로 표시 장치로 공급된다. 그리고, 데이타 기록부(9)는, 예를 들면 불휘발성 반도체 메모리로 구성되어 압축/신장 회로(8)에서 생성되는 압축 화상 데이타를 복수 화면만큼 기록한다.
상기와 같은 촬상 장치에서는, 소형 경량화와 함께 낮은 비용화가 요구되고 있어 장치를 구성하는 부품수의 삭감이 중요한 문제로 되어 있다. 이 때문에, 일반적으로는 아날로그 신호 처리부(4), 디지탈 신호 처리부(6) 등의 각 부분을 각각 집적 회로소자로 구성하여 CCD 이미지 센서(1)와 함께 공통의 기판상에 배치되도록 하고 있다.
한편, 디지탈 신호 처리부(6)에 있어서는 몇 행만큼의 화상 데이타를 일시적으로 기억할 필요가 있기 때문에, 소정 용량의 기억수단이 필요로 된다. 예컨대, 1행이 640 화소로 8행만큼의 화상 데이타를 기억시킬 경우, 화상 데이타가 8비트로 나타나도록 한다면, 약 40k(640 ×8 ×8)비트 용량의 메모리가 필요하다. 이와 같은 메모리는, 디지탈 신호 처리부(8)와 함께 1칩화 하는 것도 가능하지만, 칩 면적의 대형화에 따른 비용의 상승을 초래하기 때문에, 통상은 디지탈 신호 처리부(6)와 메모리가 각각 개별적인 칩으로 집적화되어 회로 기판상에서 서로 접속되게 된다. 이 때, 디지탈 신호 처리부(6)와 메모리 사이에서는 다량의 화상 데이타의 수수를 고속으로 실행하여야 하기 때문에, 다수의 입출력 단자가 필요로 된다. 예를 들면, 8비트의 화상 데이타를 8화소만큼 병렬로 수수하기 위해서는, 64개의 입출력단자가 필요로 된다. 따라서, 회로 기판상의 배선이 복잡하게 됨과 동시에 입출력 단자를 구동하는 입출력 버퍼의 동작에 따른 소비 전력이 많게 되고, 이로써 회로 기판의 제조 비용이 증대한다는 문제가 생긴다. 또한, 밧데리를 전력원으로 하는 대부분의 스틸카메라에 있어서는 소비 전력의 증가도 무시할 수 없다.
디지탈 신호 처리부(6)와 메모리 사이에서 화상 데이타를 병렬로 수수하도록 하는 것도 고안된다. 그러나, 수수하는 화상 데이타의 수가 많게 되면, 화상 데이타의 수수에 걸리는 시간이 길어지게 되기 때문에, 디지탈 신호 처리부(6)에서의 연산 처리가 화상 데이타의 수수 동작 속도에 제한되는 것으로 되어 결과적으로 처리 속도가 늦는다는 문제가 생긴다.
이에 본 발명은, 비용 상승을 초래하는 일 없이 고속으로 데이타 처리를 실행하고, 소정의 화상 데이타를 얻을 수 있는 촬상 장치의 제공을 목적으로 한다.
도 1은 본 발명의 촬상 장치의 구성을 도시하는 블록도.
도 2는 버퍼 메모리에 대한 화상 데이타의 기억 순서를 설명하는 도면.
도 3은 JPEG 엔코더의 구성을 도시하는 블록도.
도 4는 JPEG 디코더의 구성을 도시하는 블록도.
도 5는 JPEG 알고리즘으로 처리되는 1블록의 구성을 설명하는 도면.
도 6은 종래의 촬상 장치의 구성을 도시하는 블록도.
도 7은 화상 데이타의 기억 장치의 구성을 도시하는 블록도.
<도면의 주요 부분에 대한 부호의 설명>
1, 11 : CCD 이미지 센서
2, 12 : 구동 회로
3, 13 : 타이밍 발생 회로
4, 14 : 아날로그 신호 처리부
5 : 아날로그/디지탈 변환 회로
6, 15 : 디지탈 신호 처리부
7 : 라스터(Raster) 블록 변환 회로
8, 17 : 압축/신장 회로
9, 18 : 데이타 기록부
14a : 상관 2중 샘플링 회로(CDS)
14b : 자동 이득 제어 회로(AGC)
14c : 아날로그/디지탈 변환 회로(A/D)
15a : 버퍼 메모리
15b : 휘도 데이타 처리 회로
15c : 색 데이타 처리 회로
16 : 버퍼 메모리
19 : 출력 인터페이스 회로
20 : 주 컴퓨터
21 : DCT 회로
22 : 양자화 회로
23 : 부호화 회로
24, 30 : 임계치 표
25, 29 : 하프만 표
26 : 복호화 회로
27 : 역 양자화 회로
28 : IDCT 회로
상술한 문제점을 해결하기 위한 본 발명에 따른 촬상 장치는, 피사체 화상을 1화면마다 촬상하고, 1화면을 구성하는 화상 신호를 1행 단위로 순차 출력하는 촬상 수단과, 이 촬상 수단의 출력 동작에 따른 타이밍으로 상기 화상 신호에 대해 제1 신호처리를 실시하고, 상기 화상 신호에 대응한 제1 화상 데이타를 1행 단위로 연속해 생성하는 제1 신호 처리부, 연속하는 상기 제1 화상 데이타를 복수 행만큼 기억하는 기억 수단 및, 이 기억 수단으로부터 상기 제1 화상 데이타를 소정의 행수 및 열수 단위로 취득하고, 그 데이타를 기초로 제2 화상 데이타를 1화소만큼 생성하는 제2 신호 처리부를 구비하며, 상기 기억 수단에 기억된 복수 행만큼의 상기제1 화상 데이타를 임의의 순서로 상기 제2 신호 처리부로 받아들일 수 있는 것에 그 특징이 있다.
이로써, 제2 신호 처리부로부터 얻어지는 제2 화상 데이타의 배열 순서를, 제1 신호 처리부로부터 출력되는 제1 화상 신호의 배열 순서에 관계 없이 자유롭게 변경할 수 있고, 제2 화상 데이타를 받는 측의 요구에 유연하게 대응할 수 있다. 또한, 어떤 1화소를 나타내는 제2 화상 데이타를 얻는데 필요한 소정의 행수 및 열 수분의 제1 화상 데이타가 버퍼 메모리에 의해 제2 신호 처리부내에 유지되기 때문에, 다음의 화소를 나타내는 제2 화상 데이타를 얻는 연산 처리에서는 제2 신호 처리부로 제1 화상 데이타를 반복해 받아들일 필요가 없게 된다. 따라서, 제2 화상 데이타를 기억하는 기억 수단으로부터 제2 신호 처리부로 직렬로 제1 화상 데이타를 수수했어도, 최초에 제2 신호 처리부로 받아들여진 제1 화상 데이타에 추가하도록 하여 일부의 제1 화상 데이타를 받아들이면 되기 때문에, 제1 화상 데이타에 대한 연산 처리를 단시간에 완료시킬 수 있다. 또한, 버퍼 메모리로부터 제2 신호 처리부로 받아들이는 제1 화상 데이타의 데이타량이 버퍼 메모리에 기억되는 제1화상데이타의 데이타량보다 충분히 적기 때문에, 제2 신호 처리부에 큰 용량의 메모리회로를 설치할 필요가 없이 집적 회로화가 용이하다.
도1은 본 발명의 촬상 장치의 구성을 도시하는 블록도이다.
CCD 이미지 센서(11)는, 칼라 필터의 장착에 의해 각각 특정의 색 성분에 대응해 붙여진 복수의 수광 화소가 행방향 및 열방향으로 배열된 수광면을 구비하고, 이 수광면으로 조사되는 광에 응답하여 발생하는 정보 전하를 각 수광 화소에 축적한다. 구동 회로(12)는, 타이밍 제어 회로(13)로부터 공급되는 수평 주사 및 수직 주사의 각 타이밍 신호에 응답해 다상의 클럭 펄스를 발생하고, 이 펄스에 의해 CCD 이미지 센서(11)를 구동시킨다. 이 CCD 이미지 센서(11) 및 구동 회로(12)는 도6과 동일하고, CCD 이미지 센서(11)의 각 수광 화소에 축적되는 정보 전하량에 대응하는 화상 신호를 얻을 수 있도록 구성된다. 타이밍 발생 회로(13)는, 일정 주기의 기준 클럭을 기초로 CCD 이미지 센서(11)의 수평 주사 및 수직 주사의 각 주기로 동기한 타이밍 신호를 발생하여 구동 회로(12)로 공급한다. 이로써, CCD 이미지 센서(11)가 소정의 타이밍으로 구동되고, 행렬 배치되는 복수의 수광 화소로부터 각각 특정의 색 성분에 대응해 붙여진 정보 전하가 순차적으로 전송 출력되게 된다.
아날로그 신호 처리부(14)는, 상관 2중 샘플링(CDS) 회로(14a)와 자동 이득 제어(AGC) 회로(14b) 및 아날로그/디지탈(A/D) 변환 회로(14c)로 구성되고, 각각 타이밍 발생 회로(13)로부터 공급되는 CCD 이미지 센서(11)의 구동 타이밍에 동기한 타이밍 신호에 동기하여 동작한다. CDS 회로(14a)는, 소정의 클럭 주기로 기준 레벨과 신호 레벨을 반복하는 CCD 이미지 센서(11)의 출력을 받고, 기준 레벨 부분과 신호 레벨 부분을 각각 받아들여 이들의 차를 영상 신호로서 출력한다. 이로써, CCD 이미지 센서(11)의 각 화소에 축적되는 정보 전하량에 대응한 레벨이 1클럭 기간 유지되는 영상 신호를 얻고 있다. AGC 회로(14b)는, CDS 회로(14)로부터 출력되는 영상 신호에 대해 1수직 주사 기간의 평균 레벨에 따른 이득을 주어 각 수직 주사 기간마다의 평균 레벨이 거의 균일하게 되도록 제어한다. 즉, CDS 회로(14a)로부터 출력되는 영상 신호의 1수직 주사 기간마다의 적분값에 대응하는 제어 데이타를 기초로 이득을 가변 설정하고, 적분값을 소정의 범위로 받도록 한 피이드백 제어를 수행하도록 하고 있다. 여기서, 제어 데이타는, 예를 들면 주 컴퓨터(20)에 의해 공급되는 것이다. 그리고, A/D 변환 회로(14c)는, AGC 회로(14b)로부터 출력되는 영상 신호를 디지탈 데이타로 변환하고, 영상 데이타로서 버스선(10)으로 송출한다.
디지탈 신호 처리부(15)는, 버퍼 메모리(15a)와 휘도 데이타 처리 회로(15b) 및 색 데이타 처리 회로(15c)로 구성된다. 버퍼 메모리(15a)는, 소정의 용량을 갖고 휘도 데이타 처리 회로(15b) 및 색 데이타 처리 회로(15c)에서의 1화소분의 신호 처리에서 필요로 되는 n행 ×m열만큼의 화상 데이타를 버스선(10)으로부터 받아들여 기억한다. 예를 들면, 휘도 데이타 처리 회로(15b)에서 상하 2행, 좌우 2열의 화소에 대해 디지탈 필터를 구성할 경우, 8비트의 화상 데이타를 5행 ×5열만큼 기억할 수 있도록 200 비트의 용량이 주어진다. 휘도 데이타 처리 회로(15b)는, 버퍼 메모리(15a)로부터 n행 ×m열만큼의 화상 데이타를 받아들이고, 각 색 성분을 소정의 비율로 합성함으로써 휘도 데이타(Y)를 생성한다. 더욱이, 하나의 화소의 상하 및 좌우의 몇 화소에 대해서 디지탈 필터를 구성하고, 특정의 주파수 성분을 선택적으로 골라내도록 하고 있다. 예를 들면, 5행 ×5열만큼의 화상 데이타를 받아들이고, 중심 화소의 화상 데이터를 상하 2열, 좌우 2열의 이동 평균으로 함으로써 고주파 노이즈를 제거함과 동시에 윤곽 강조를 수행하도록 하고 있다. 이와 같이 하여 생성되는 휘도 데이타(Y)는, 다시 버스선(10)으로 송출된다. 색 데이타 처리회로(15c)는, 각 색 성분에 대응하는 화상 데이타에 대해서 매트릭스 연산을 실시하여 휘도와 적색 성분의 차를 나타내는 색차 신호(R-Y)에 대응하는 색차 데이타(U) 및 휘도와 청색 성분의 차를 나타내는 색차 신호(B-Y)에 대응하는 색차 데이타(V)를 생성한다. 예를 들면, CCD 이미지 센서(11)에 장착되는 칼라 필터가 옐로우(Ye), 그린(G), 시안(Cy)으로 구성되는 경우 옐로우(Ye) - 그린(G)으로부터 적색 성분(R)을 생성하고, 시안(Cy) - 그린(G)으로부터 청색 성분(B)을 생성한 후, 이들의 각 성분(R, B)으로부터 휘도 데이타(Y)를 뺀 것으로 색차 데이타(U, V)를 생성하고 있다. 이와 같이 생성되는 색차 데이타(U, V)는 휘도 데이타(Y)와 함께 버스선(10)으로 송출된다. 버퍼 메모리(16)는 버스선(10)에 접속되어 아날로그 신호 처리부(14)로부터 1행 단위로 출력되는 화상 데이타를 n행만큼 받아들여 기억한다. 이 버퍼 메모리(16)는, 디지탈 신호 처리부(15)의 버퍼 메모리(15a)에 대응하고, 버퍼 메모리(15a)에 기억되는 행수와 동일(또는 그 이상)의 행수만큼의 화상 데이타를 기억할 수 있는 용량이 주어진다. 예컨대, 1행이 640 화소일 때 8비트의 화상 데이타를 5행만큼 기억시킬 경우에는, 25600 (640 ×8 ×5) 비트 이상의 용량이 주어진다. 압축/신장 회로(17)는, 디지탈 신호 처리부(15)로부터 버스선(10)으로 송출되는 휘도 데이타(Y) 및 색차 데이타(U, V)를 소정 수의 행 및 열을 1단위로 하는 블록마다 받아들여 압축 처리하고, 압축 데이타로서 데이타 기록부(18)에 저장한다. 또한, 압축 데이타에 대해서는, 데이타 기록부(18)로부터 받아들여 신장 처리하고, 본래의 휘도 데이타(Y) 및 색차 데이타(U, V)를 재생하여 버스선(10)으로 송출한다. 이 압축/신장 회로(17)에서의 압축 처리 및 신장 처리는, 예를 들면JPEG 알고리즘이 채용된다. 데이타 기록부(18)는 불휘발성 반도체 메모리나 자기 디스크 등의 잘 알려진 기록 매체로 구성되어 복수 화면의 압축 데이타를 기록한다. 예를 들면, 1화면의 화소수가 400행 ×640열일 때, 1화면만큼의 휘도 데이타(Y) 및 색차 데이타(U, V)는 8비트 구성일 경우에 약 6M (400 ×640 ×24)로 되기 때문에, 압축/신장 회로(17)로서 데이타량이 1/20 정도로 압축할 수 있게 된다면 4M 비트의 기억 용량으로 약 13화면만큼의 화상 데이타를 기록할 수 있다. 출력 인터페이스 회로(19)는, 데이타 기록부(18)로부터 읽어내어 압축/신장 회로(17)로서 신장 처리된 휘도 데이타(Y) 및 색차 데이타(U, V)를 받아들여, 컴퓨터 기기 등으로 출력한다.
이어서, 휘도 데이타 처리 회로(15b) 및 색 데이타 처리 회로(15c)가 5행 ×5열 단위로 연산 처리를 수행할 경우에 대한 버퍼 메모리(16)의 동작을 설명한다. 여기서, CCD 이미지 센서(11)는, 1화면의 정지 화상을 얻는 것으로, 소정의 노광 기간에 축적된 정보 전하를 1행 단위로 간헐적으로 출력할 수 있는 것으로 한다. 단, 이하의 동작은 모두 주 컴퓨터(20)의 지시에 의해 제어된다.
최초로, 도2에 도시하는 바와 같이, CCD 이미지 센서(11)의 1 ∼ 5행째까지의 5행만큼의 수광 화소에 대응하는 화상 신호가 연속해 출력되고, 이 화상 신호에 대응하는 5행분의 화상 데이타가 아날로그 신호 처리부(14)로부터 연속해 출력되어 버퍼 메모리(16)로 기억된다. 버퍼 메모리(16)에 기억된 5행만큼의 화상 데이타는, 1 ∼ 5열째까지 차례로 읽어내어 도2에 굵은선으로 나타내는 바와 같이, 순차적으로 디지탈 신호 처리부(15)의 버퍼 메모리(15a)로 기입된다. 휘도 데이타 처리 회로(15b) 및 색 데이타 처리 회로(15c)는, 이 버퍼 메모리(15a)에 기억된 5 ×5개의 화상 데이타에 대해 각종의 연산 처리를 실시하고, 제1행의 1열째 화소를 나타내는 휘도 데이타(Y) 및 색차 데이타(U, V)를 생성한다. 이 연산 처리가 완료하면, 버퍼 메모리(16)로부터 6열째의 화소에 대응하는 화상 데이타가 읽어내어져 버퍼 메모리(15a)로 기입된다. 버퍼 메모리(15a)는, 5 ×5화소만큼의 화상 데이타를 저장하는 것이기 때문에, 1열째의 화상 데이타가 새롭게 입력되는 6열째의 화상 데이타와 바뀌어 기입되게 된다. 따라서, 도2의 파선으로 나타내는 바와 같이, 버퍼 메모리(15a)에는 2 ∼ 6열째까지의 5 ×5화소만큼의 화상 데이타가 기억된다. 그리고, 그 5 ×5화소만큼의 화상 데이타에 대해 휘도 데이타 처리 회로(15b) 및 색 데이타 처리 회로(15c)에 의한 연산 처리가 반복되고, 제1행의 2열째 화소를 나타내는 휘도 데이타(Y) 및 색차 데이타(U, V)가 생성된다. 이 후, 마찬가지로 하여 7열째로부터 최종 열까지의 화상 데이타가 1열씩 버퍼 메모리(16)로부터 읽어 내어져 버퍼 메모리(15a)로 기입되고, 그때마다 휘도 데이타 처리 회로(15b) 및 색 데이타 처리 회로(15c)에 의한 연산 처리가 반복되어 제1행째의 1열째로부터 최종 열까지의 1행만큼의 휘도 데이타(Y)및 색차 데이타(U, V)가 생성된다. 이와 같이 하여, 1행만큼의 휘도 데이타(Y) 및 색차 데이타(U, V)를 생성하기 위한 연산 처리가 수행되고 있는 사이에는, CCD 이미지 센서(11)의 구동이 정지되어 있고, 아날로그 신호 처리부(14)는 대기 상태로 되어 있다.
1행만큼의 휘도 데이타(Y) 및 색차 데이타(U, V)를 얻는 연산 처리를 완료하면, CCD이미지 센서(11)가 구동되어 6행째의 수광 화소에 대응하는 화상 신호가 출력된다. 이것에 응답하여, 아날로그 신호 처리부(14)로부터 6행째의 화상 데이타가 출력되어 버퍼 메모리(16)로 새롭게 기입된다. 여기서, 버퍼 메모리(16)는, 1 ∼ 5행째까지의 화상 데이타를 기억하고 있지만, 새로운 화상 데이타가 받아들여졌을 때에는 1행째의 화상 데이타를 6행째의 화상 데이타로 바뀌어 기입하도록 하고 있다. 이 시점에서, 디지탈 신호 처리부(15)의 버퍼 메모리(15a)에는 1 ∼ 6행째의 최종 열측의 5열의 화상 데이타가 기억되어 있다. 버퍼 메모리(16)의 화상 데이타가 바뀌어 기입되면, 버퍼 메모리(16)로부터 화상 데이타의 읽어내기 동작이 재개되고, 읽어 내어진 화상 데이타가 버퍼 메모리(15a)로 기입된다. 이 때, 버퍼 메모리(15a)에 저장되어 있는 최종 열측의 5열만큼의 화상 데이타내, 1행째의 5개의 화상 데이타가 6행째의 최종 열측의 5개의 화상 데이타로 바뀌어 기입된다. 여기서, 버퍼 메모리(15a)에 기억되어 있는 5 ×5화소만큼의 화상 데이타에 대해 휘도 데이타 처리 회로(15b) 및 색 데이타 처리 회로(15c)가 신호 처리를 실시하고, 제2열의 최종 열의 화소를 나타내는 휘도 데이타(Y) 및 색차 데이타(U, V)를 생성한다. 이어서, 최종 열측으로부터 6열째의 화상 데이타가 버퍼 메모리(16)로부터 읽어내어져 버퍼 메모리(15a)로 기입된다. 이로써, 버퍼 메모리(15a)에는 최종 열측의 2 ∼ 5열째의 화상 데이타가 기억된다. 이 5 ×5화소만큼의 화상 데이타에 대해서 휘도 데이타 처리 회로(15b) 및 색차 데이타 처리 회로(15c)가 신호 처리를 실시함으로써, 제2행의 최종 열측으로부터 2열째의 화소를 나타내는 휘도 데이타(Y) 및 색차 데이타(U, V)를 생성한다. 이 후 마찬가지로 하여, 1열째까지 1열씩 버퍼 메모리(16)로부터 화상 데이타가 읽혀져 버퍼 메모리(15a)로 기입되고, 그때마다휘도 데이타 처리 회로(15b) 및 색 데이타 처리 회로(15c)에 의한 연산 처리가 반복되어 제2행째의 최종 열로부터 l열째까지의 1행만큼의 휘도 데이타(Y) 및 색차 데이타(U, V)가 생성된다. 이와 같이, 제2열의 화소를 나타내는 휘도 데이타(Y) 및 색차 데이타(U, V)를 얻기 위한 연산은 최종 열측으로부터 1열째로 되돌아가도록 하여 수행된다. 3행째 이 후의 화소를 나타내는 휘도 데이타(Y) 및 색차 데이타(U, V)를 얻기 위한 연산 처리에 대해서는 기수행에서 제1항과 동일하게 되고, 우수행에서 제2행과 동일하게 된다.
이와 같은 순서로 연산 처리를 실행하도록 한다면, 행을 시프트할 때 버퍼 메모리(15a)에 기억되어 있는 화상 데이타의 치환 기입을 간략화할 수 있다.
도3 및 도4는 압축/신장 회로(17)의 일례로, 도3은 JPEG 알고리즘에 따라 화상 데이타를 압축하는 부호화기(JPEG 엔코더)의 구성을 도시하는 블록도이고, 도4는 JPEG 알고리즘에 따라 화상 데이타를 신장하는 복호화기(JPEG 디코더)의 구성을 도시하는 블록도이다.
JPEG 알고리즘에 따른 부호화 방식에서는, 도5에 도시하는 바와 같이, 하나의 화면을 8 ×8화소 단위로 복수의 블록(B11 ∼ Bij)으로 분할하고, 각 블록마다 부호화 처리가 행해진다. 즉, 각 블록(B11 ∼ Bij)을 구성하는 8행 ×8열만큼의 화소(a1 ∼ h8)를 나타내는 64개의 데이타를 1단위로서 부호화함으로써 데이타량의 압축이 행해진다.
JPEG 엔코더는, 도3에 도시하는 바와 같이, DCT 회로(21)와 양자화 회로(22) 및 부호화 회로(23)로 구성되고, 또 임계치 표(24) 및 하프만 표(25)를 갖는다.DCT 회로(21)는, 1블록(64화소)분의 화상 데이타를 받아들이고, 2차원의 이산적 코사인 변환(DCT : Discrete Cosine Transform)을 실행하여 64개의 DCT 계수를 생성한다. 양자화 회로(22)는, DCT 회로(21)로부터 공급되는 DCT 계수를 임계치 표(24)에 저장된 임계치를 참조하여 양자화한다. 이 양자화할 때의 임계치는, 화상 데이타의 압축율이나 재생 화상의 화질을 결정하는 것이고, 장치의 사용 목적에 맞추어 임의로 설정된다. 부호화 회로(23)는, 양자화된 DCT 계수를 하프만 표(25)에 저장된 하프만 부호를 기초로 가변 길이 부호화하여 압축 화상 데이타를 생성한다. 하프만 부호는, 양자화된 DCT계수에 대해 미리 예상되는 출현 빈도에 따라 할당되는 가변길이 부호로, 출현 빈도가 높은 것에 대해서 짧게 할당된다. 따라서, JPEG 엔코더에 의하면, 화상 데이타의 데이타량이 1/5에서 1/40 정도까지 압축된다.
JPEG 디코더는, 도4에 도시하는 바와 같이, 복호화 회로(26)와 역 양자화 회로(27) 및 IDCT 회로(28)로 구성되고, 또한 하프만 표(29) 및 임계치 표(30)를 갖춘다. 복호화 회로(26)는, 1블록(8 ×8화소)만큼의 압축 화상 데이타를 받아들이고, 하프만 표(29)에 저장된 하프만 부호를 기초로 부호화 회로(23)와는 역으로 압축 화상 데이타를 가변 길이 복호한다. 이 가변 길이 복호 처리에 의해 얻어지는 계수는, JPEG 엔코더로서 DCT 계수를 양자화한 것에 대응한다. 또한, 하프만 표(29)에 저장되는 하프만 부호는 JPEC 엔코더측의 하프만 표(25)에 저장되는 하프만 부호에 대응한다. 역 양자화 회로(27)는, 양자화 회로(22)와는 역으로, 임계치 표(30)에 저장된 임계치를 참조하여 복호화 회로(27)로부터 공급되는 계수를 역 양자화하고, DCT 계수를 재생한다. 이 임계치 표(30)에 저장되는 임계치에 대해서도,JPEG 엔코더측의 임계치 표(25)에 저장되는 임계치에 대응한다. 그리고, IDCT 회로(28)는, 역 양자화 회로(27)로부터 공급되는 DCT 계수에 대해서 이산적 역 코사인 변환(IDCT : Inverse Discrete Cosine Transform)을 행하고, 신장한 화상 데이타를 재생한다. 이 IDCT 회로(28)에 있어서는, 1블록(8 ×8화소)만큼의 데이타가 동시에 변환 처리되고, 1화소마다 소정의 순서로 연속적으로 출력된다.
이들 JPEG 엔코더 및 JPEG 디코더에 대해서는, 일반적으로 디지탈 신호 처리장치(DSP : Digital Signal Processor) 등의 고기능 연산기로 구성할 수 있는 것이고, 각 부분의 회로가 공통화 되어 압축/신장 회로(17)가 구성된다.
한편, 아날로그 신호 처리부(14)로부터 화상 데이타가 1행 단위로 출력되는 것에 대해, 압축/신장 회로(17)에서는 화상 데이타가 블록 단위로 처리되기 때문에, 아날로그 신호 처리부(14)의 출력으로부터 압축/신장 회로(17)의 입력까지의 과정에서 화상 데이타의 배열 순서의 변환, 소위 라스턴 블록 변환이 필요하다. 그리고, 버퍼 메모리(16)의 용량을 압축/신장 회로(17)로서 처리되는 화상 데이타의 1블록만큼의 행수에 대응하여 설정하고, 이 버퍼 메모리(16)를 이용하여 라스터 블록 변환을 수행하는 것이 가능하다. 즉, 압축/신장 회로(17)로서 처리되는 화상 데이타의 1블록만큼의 행수보다 많은 행수만큼의 화상 데이타를 버퍼 메모리(16)에 기억시키고, 디지탈 신호 처리부(15)에서의 화상 데이타의 처리순서를 압축/신장 회로(17)에서의 처리 순서에 일치시키면 된다. 예를 들면, 화상 데이타에 대해 디지탈 신호 처리부(15)에서 5행 단위의 처리가 수행되고, 압축/신장 회로(17)에서 8행 단위의 처리가 수행되는 경우에는, 12행만큼의 화상데이타를 버퍼 메모리(16)에기억하며, 디지탈 신호 처리부(15)에 있어서 8열마다 8행만큼의 화상 데이타를 생성하도록 구성한다. 이와 같이, 버퍼 메모리(16)를 이용하여 라스터 블록 변환을 수행하도록 한다면, 압축/신장 회로(17)의 입력단차(17)에서 라스터 블록 변환을 위한 메모리가 필요 없게 된다.
이상의 실시 형태에 있어서는, 화상 데이타를 압축 처리하여 데이타 기억부(18)로 기억시키는 경우를 예시했지만, 디지탈 신호 처리부(15)에서 생성되는 화상 데이타를 직접 출력 인터페이스 회로(19)로부터 출력시키는 것도 가능하다.
본 발명에 의하면, 디지탈 신호 처리부에 n행 ×m열만큼의 화상 데이타를 기억하는 버퍼 메모리를 내장하고, n행분의 화상 데이타를 기억하는 버퍼 메모리를 디지탈 신호 처리부에 대해 외부에 붙임으로써, 디지탈 신호 처리부의 처리 속도를 잃지 않고, 디지탈 신호 처리부와 버퍼 메모리의 접속을 용이하게 할 수 있다. 또한, 외부에 붙여지는 버퍼 메모리의 용량을 크게 설정하고, 이 버퍼 메모리로부터 디지탈 신호 처리부로 화상 데이타를 받아들이는 단계에서 라스터 블록 변환을 수행하도록 한다면, 디지탈 신호 처리부로부터 출력되는 화상 데이타를 그대로 압축/신장 회로로 입력할 수 있게 된다. 이 때문에, 각 부분을 집적 회로 소자로 구성하는 경우에는, 각 회로 소자의 입출력 단자수의 삭감과 메모리 용량의 삭감이 가능케 되어 촬상 장치의 비용 저감에 유효하다.

Claims (3)

  1. 피사체 화상을 1화면마다 촬상하고, 1화면을 구성하는 화상 신호를 1행 단위로 순차 출력하는 촬상 수단;
    상기 촬상 수단의 출력 동작에 따른 타이밍으로 상기 화상 신호에 대해 제1 신호 처리를 실시하고, 상기 화상 신호에 대응한 제1 화상 데이타를 1행 단위로 연속하여 생성하는 제1 신호 처리부;
    연속하는 상기 제1 화상 데이타를 복수 행만큼 기억하는 기억 수단; 및
    상기 기억 수단으로부터 상기 제1 화상 데이타를 소정의 행수 및 열수 단위로 받아들여 그 데이타를 기초로 제2 화상 데이타를 1화소분 생성하는 제2 신호처리부를 구비하고,
    상기 기억 수단에 기억된 복수 행만큼의 상기 제1 화상 데이타를 임의의 순서로 상기 제2 신호 처리부로 받아들이는 것이 가능한 것을 특징으로 하는 촬상 장치.
  2. 제1항에 있어서, 상기 제2 신호 처리부는, 상기 제1 화상 데이타를 소정의 행수 및 열수만큼 보유하는 버퍼 메모리를 포함하고, 상기 기억 수단으로부터 상기 제1 화상 데이타를 1행 또는 1열내의 소정 수 단위로 순차적으로 받아들이는 것을 특징으로 하는 촬상 장치.
  3. 제1항에 있어서, 1화면의 피사체 화상을 복수의 블록으로 분할하고, 각 블록마다 상기 제2 화상 데이타를 압축 처리하여 압축 화상 데이타를 생성하는 압축회로를 구비하고, 상기 기억 수단으로부터 상기 제2 신호 처리부로의 상기 제1 화상 데이타의 취득 순서를 상기 압축 회로의 압축 처리 순서에 대응시킨 것을 특징으로 하는 촬상 장치.
KR1019960033151A 1995-08-10 1996-08-09 촬상 장치 KR100347508B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-204606 1995-08-10
JP07204606A JP3096618B2 (ja) 1995-08-10 1995-08-10 撮像装置

Publications (2)

Publication Number Publication Date
KR970014162A KR970014162A (ko) 1997-03-29
KR100347508B1 true KR100347508B1 (ko) 2003-01-14

Family

ID=16493254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033151A KR100347508B1 (ko) 1995-08-10 1996-08-09 촬상 장치

Country Status (3)

Country Link
US (1) US5920343A (ko)
JP (1) JP3096618B2 (ko)
KR (1) KR100347508B1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448512U (ko) * 1990-08-30 1992-04-24
JP3561596B2 (ja) * 1996-11-27 2004-09-02 三洋電機株式会社 撮像装置
US6356306B1 (en) * 1997-02-28 2002-03-12 Sanyo Electric Co., Ltd. Digital camera capable of converting a progressive scan signal into an interlace scan signal
JPH10304230A (ja) * 1997-05-01 1998-11-13 Canon Inc 撮像システム及び記憶媒体
JP3239087B2 (ja) * 1997-07-15 2001-12-17 三洋電機株式会社 撮像装置
US6288743B1 (en) * 1997-10-20 2001-09-11 Eastman Kodak Company Electronic camera for processing image segments
US6597394B1 (en) * 1997-11-16 2003-07-22 Pictos Technologies, Inc. Programmable image transform processor for digital image processing
JPH11196427A (ja) * 1997-12-26 1999-07-21 Canon Inc 単板カラー撮像装置
US6897895B1 (en) * 1998-05-28 2005-05-24 Sanyo Electric Co., Ltd. Digital camera
US7253836B1 (en) * 1998-06-30 2007-08-07 Nikon Corporation Digital camera, storage medium for image signal processing, carrier wave and electronic camera
EP0969674A3 (en) 1998-07-03 2004-01-02 Canon Kabushiki Kaisha Image sensing device processing image signals in blocks
JP3416536B2 (ja) * 1998-10-14 2003-06-16 三洋電機株式会社 ディジタルカメラ
FR2788873B1 (fr) * 1999-01-22 2001-03-09 Intermec Scanner Technology Ct Procede et dispositif de detection de segments de droites dans un flot de donnees numeriques representatives d'une image, dans lequel sont identifies les points contours de ladite image
US8212893B2 (en) * 1999-06-08 2012-07-03 Verisign, Inc. Digital camera device and methodology for distributed processing and wireless transmission of digital images
US6995794B2 (en) * 1999-06-30 2006-02-07 Logitech Europe S.A. Video camera with major functions implemented in host software
US7009644B1 (en) 1999-12-15 2006-03-07 Logitech Europe S.A. Dynamic anomalous pixel detection and correction
US6961084B1 (en) * 1999-10-07 2005-11-01 Ess Technology, Inc. Programmable image transform processor
US6972790B2 (en) * 2000-01-21 2005-12-06 Psion Teklogix Systems Inc. Host interface for imaging arrays
US6873334B2 (en) * 2000-07-12 2005-03-29 Vanguard International Semiconductor Corp. Method of buffer management and task scheduling for two-dimensional data transforming
US7064784B2 (en) * 2000-10-19 2006-06-20 Canon Kabushiki Kaisha Image pickup apparatus adapted to carry out parallel operations in a continuous image pickup mode, and a control method
JP2002142149A (ja) * 2000-11-06 2002-05-17 Mega Chips Corp 画像処理回路
US6680748B1 (en) * 2001-09-27 2004-01-20 Pixim, Inc., Multi-mode camera and method therefor
US7266254B2 (en) * 2002-02-13 2007-09-04 Canon Kabushiki Kaisha Data processing apparatus, image processing apparatus, and method therefor
JP3768182B2 (ja) * 2002-10-23 2006-04-19 三洋電機株式会社 電子カメラ
US7755669B2 (en) * 2003-11-28 2010-07-13 Canon Kabushiki Kaisha Image capture apparatus and image capture method in which an image is processed by a plurality of image processing devices
JP2005217734A (ja) * 2004-01-29 2005-08-11 Sanyo Electric Co Ltd 画像信号処理装置及び画像信号処理方法
JP2006101462A (ja) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 画像信号処理装置
JP4726616B2 (ja) * 2005-11-28 2011-07-20 三菱電機株式会社 赤外線撮像装置
KR100745837B1 (ko) * 2005-11-30 2007-08-02 엠텍비젼 주식회사 여유 데이터가 부가된 화소 데이터 출력 방법 및 장치
US8510481B2 (en) * 2007-01-03 2013-08-13 Apple Inc. Memory access without internal microprocessor intervention
EP2486517A4 (en) * 2009-10-05 2014-06-11 Icvt Ltd APPARATUS AND METHODS FOR RECOMPRINTING DIGITAL IMAGES
KR20210052095A (ko) * 2019-10-31 2021-05-10 삼성전자주식회사 이미지 부호화기, 이미지 복호화기, 및 이미지 처리 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010042B1 (ko) * 1989-12-29 1992-11-13 삼성전자 주식회사 자기기록매체를 이용한 디지탈 스틸 비디오 레코더 및 화상기록방법
US5428389A (en) * 1990-06-14 1995-06-27 Fuji Photo Film Co., Ltd. Image data storage/processing apparatus
US5343243A (en) * 1992-01-07 1994-08-30 Ricoh Company, Ltd. Digital video camera
JP3513165B2 (ja) * 1992-06-30 2004-03-31 キヤノン株式会社 画像処理装置
JP3438205B2 (ja) * 1993-02-25 2003-08-18 株式会社リコー デジタル電子カメラ装置
MY114249A (en) * 1993-10-27 2002-09-30 Sharp Kk Image processing apparatus that can provide image data of high quality without deterioration in picture quality.
US5581310A (en) * 1995-01-26 1996-12-03 Hitachi America, Ltd. Architecture for a high definition video frame memory and an accompanying data organization for use therewith and efficient access therefrom

Also Published As

Publication number Publication date
JP3096618B2 (ja) 2000-10-10
JPH0955884A (ja) 1997-02-25
KR970014162A (ko) 1997-03-29
US5920343A (en) 1999-07-06

Similar Documents

Publication Publication Date Title
KR100347508B1 (ko) 촬상 장치
US8120671B2 (en) Digital camera for recording a still image while shooting a moving image
US9560256B2 (en) Image capture apparatus and image capture method in which an image is processed by a plurality of image processing devices
JPH06253251A (ja) デジタル電子カメラ装置
JPH10271530A (ja) 画像データ圧縮符号化装置およびその方法ならびにディジタルカメラ
JPH06189285A (ja) 画像データ圧縮伸張装置における量子化・逆量子化回路
US6269183B1 (en) Image processing device and still image pickup device, and method for processing image
JP5793716B2 (ja) 撮像装置
US20020001410A1 (en) Image processing apparatus
US6684000B1 (en) Image sensing device capable of outputting image signals by blocks and processing circuit which processes image signals by blocks
JP4092830B2 (ja) 画像データ圧縮方法
JP3095507B2 (ja) データ圧縮・記録方法
US20040252894A1 (en) Image compression apparatus and image processing system
JP2004040300A (ja) 画像処理装置
JPH07131721A (ja) ディジタルスチルカメラ
JP2766528B2 (ja) 電子カメラの画像データ処理装置
JP3360808B2 (ja) 電子スチルカメラの圧縮率設定装置
JP3652123B2 (ja) 撮像素子、画像処理装置、画像処理システム、及び記憶媒体
JP3194757B2 (ja) 電子カメラ装置
JP2824255B2 (ja) 画像信号の直交変換符号化装置
JP2006166144A (ja) 画像処理装置及び方法、並びにプログラム及び記録媒体
JPH04298170A (ja) ディジタルスチルビデオカメラ
JP2003298996A (ja) データ転送システムおよびデータ転送方法
JPH10126813A (ja) 撮像装置、記録媒体及び画像処理方法
JP2005184518A (ja) 画像処理装置、画像処理方法およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120628

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee