JPH0955884A - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JPH0955884A JPH0955884A JP7204606A JP20460695A JPH0955884A JP H0955884 A JPH0955884 A JP H0955884A JP 7204606 A JP7204606 A JP 7204606A JP 20460695 A JP20460695 A JP 20460695A JP H0955884 A JPH0955884 A JP H0955884A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- data
- image
- signal processing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/002—Specific input/output arrangements not covered by G06F3/01 - G06F3/16
- G06F3/005—Input arrangements through a video camera
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32358—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/665—Control of cameras or camera modules involving internal camera communication with the image sensor, e.g. synchronising or multiplexing SSIS control signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
- H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
- H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
- H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
- H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
- H04N9/8047—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction using transform coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
- H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
- H04N5/772—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera the recording apparatus and the television camera being placed in the same enclosure
Abstract
(57)【要約】
【課題】 画像信号をデジタル信号処理する撮像装置の
構成を簡略化する。 【解決手段】 デジタル信号処理部１５にｎ行×ｍ列分
の画像データを記憶するバッファメモリ１５ａを内蔵
し、ｎ行分の画像データを記憶するバッファメモリ１６
を外付けする。アナログ信号処理部１４から１行単位で
出力される画像データをｎ行毎に一旦バッファメモリ１
６に記憶し、このバッファメモリ１６からｎ行×ｍ列毎
にデジタル信号処理部１５のバッファメモリ１５ａに取
り込む。ｎ行×ｍ列分の画像データをバッファメモリ１
５ａに保持した状態で、輝度データ処理回路１５ｂ及び
色データ処理回路１５ｃが所定の演算処理を実行して輝
度データＹ及び色差データＵ、Ｖを生成する。
構成を簡略化する。 【解決手段】 デジタル信号処理部１５にｎ行×ｍ列分
の画像データを記憶するバッファメモリ１５ａを内蔵
し、ｎ行分の画像データを記憶するバッファメモリ１６
を外付けする。アナログ信号処理部１４から１行単位で
出力される画像データをｎ行毎に一旦バッファメモリ１
６に記憶し、このバッファメモリ１６からｎ行×ｍ列毎
にデジタル信号処理部１５のバッファメモリ１５ａに取
り込む。ｎ行×ｍ列分の画像データをバッファメモリ１
５ａに保持した状態で、輝度データ処理回路１５ｂ及び
色データ処理回路１５ｃが所定の演算処理を実行して輝
度データＹ及び色差データＵ、Ｖを生成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＣＤイメージセ
ンサ等の撮像素子を用い、デジタル化された画像データ
を得られるようにした撮像装置に関する。
ンサ等の撮像素子を用い、デジタル化された画像データ
を得られるようにした撮像装置に関する。
【０００２】
【従来の技術】パーソナルコンピュータやワードプロセ
ッサ等のコンピュータ機器に画像情報を取り込む場合、
従来より、被写体原稿を走査して読み取るイメージスキ
ャナが用いられている。また、近年では、立体的な被写
体にも対応できるようにするため、電子スチルカメラに
より画像情報を得てコンピュータ機器に取り込むように
することも考えられている。このような電子スチルカメ
ラの場合、画像情報を最終的にはデジタルデータとして
コンピュータ機器に入力する必要があることから、撮像
素子から得られる画像信号に対する信号処理プロセスの
多くがデジタル化される傾向にある。
ッサ等のコンピュータ機器に画像情報を取り込む場合、
従来より、被写体原稿を走査して読み取るイメージスキ
ャナが用いられている。また、近年では、立体的な被写
体にも対応できるようにするため、電子スチルカメラに
より画像情報を得てコンピュータ機器に取り込むように
することも考えられている。このような電子スチルカメ
ラの場合、画像情報を最終的にはデジタルデータとして
コンピュータ機器に入力する必要があることから、撮像
素子から得られる画像信号に対する信号処理プロセスの
多くがデジタル化される傾向にある。
【０００３】図６は、１画面分の画像情報をデジタルデ
ータ（画像データ）として出力するようにした撮像装置
（電子スチルカメラ）の構成を示すブロック図である。
ＣＣＤイメージセンサ１は、受光面に複数の受光画素が
行方向及び列方向に配列され、照射される光に応答して
発生する情報電荷を各受光画素に蓄積する。また、受光
面にはモザイク状のカラーフィルタが装着され、各受光
画素がそれぞれ特定の色成分に対応付けられる。駆動回
路２は、タイミング制御回路３から供給される水平及び
垂直の走査タイミング信号に応答して多相のクロックパ
ルスを発生し、ＣＣＤイメージセンサ１の各受光画素に
蓄積される情報電荷を１行単位で順次転送出力する。転
送出力される情報電荷は、ＣＣＤイメージセンサ１の出
力部分で電圧値に変換され、各受光画素に蓄積される情
報電荷の量に対応した画像信号として出力される。アナ
ログ信号処理部４は、ＣＣＤイメージセンサ１から入力
される画像信号に対して、サンプルホールド、利得調整
等の信号処理を施し、所定のフォーマットに従う画像信
号として出力する。例えば、サンプルホールドでは、基
準レベルと信号レベルとが交互に繰り返されるＣＣＤイ
メージセンサ１の出力から、各レベルの差のみが取り出
され、利得調整では、１画面内の平均レベルを所定の適
正な範囲に納めるように画像信号に対する利得が調整さ
れる。が増幅される。アナログ／デジタル（Ａ／Ｄ）変
換回路５は、アナログ信号処理部４から入力される画像
信号をＣＣＤイメージセンサ１の出力動作に同期してＡ
／Ｄ変換し、ＣＣＤイメージセンサ１の各受光画素に対
応する画像データを生成する。そして、デジタル信号処
理部６は、Ａ／Ｄ変換回路５から入力される画像データ
に対して色成分の分離や色バランスの調整、さらには、
輪郭補正等の処理を施し、輝度情報と色差情報とを含む
画像データとして出力する。通常、カラー映像を表す画
像データを取り扱う場合、輝度を表す輝度データＹ、輝
度成分に対する赤色成分及び青色成分の差を表す２種類
の色差データＵ、Ｖが用いられる。このような３種類の
成分からなる画像データは、ＣＣＤイメージセンサ１の
走査に対応する順序で出力され、コンピュータ機器に取
り込まれることになる。
ータ（画像データ）として出力するようにした撮像装置
（電子スチルカメラ）の構成を示すブロック図である。
ＣＣＤイメージセンサ１は、受光面に複数の受光画素が
行方向及び列方向に配列され、照射される光に応答して
発生する情報電荷を各受光画素に蓄積する。また、受光
面にはモザイク状のカラーフィルタが装着され、各受光
画素がそれぞれ特定の色成分に対応付けられる。駆動回
路２は、タイミング制御回路３から供給される水平及び
垂直の走査タイミング信号に応答して多相のクロックパ
ルスを発生し、ＣＣＤイメージセンサ１の各受光画素に
蓄積される情報電荷を１行単位で順次転送出力する。転
送出力される情報電荷は、ＣＣＤイメージセンサ１の出
力部分で電圧値に変換され、各受光画素に蓄積される情
報電荷の量に対応した画像信号として出力される。アナ
ログ信号処理部４は、ＣＣＤイメージセンサ１から入力
される画像信号に対して、サンプルホールド、利得調整
等の信号処理を施し、所定のフォーマットに従う画像信
号として出力する。例えば、サンプルホールドでは、基
準レベルと信号レベルとが交互に繰り返されるＣＣＤイ
メージセンサ１の出力から、各レベルの差のみが取り出
され、利得調整では、１画面内の平均レベルを所定の適
正な範囲に納めるように画像信号に対する利得が調整さ
れる。が増幅される。アナログ／デジタル（Ａ／Ｄ）変
換回路５は、アナログ信号処理部４から入力される画像
信号をＣＣＤイメージセンサ１の出力動作に同期してＡ
／Ｄ変換し、ＣＣＤイメージセンサ１の各受光画素に対
応する画像データを生成する。そして、デジタル信号処
理部６は、Ａ／Ｄ変換回路５から入力される画像データ
に対して色成分の分離や色バランスの調整、さらには、
輪郭補正等の処理を施し、輝度情報と色差情報とを含む
画像データとして出力する。通常、カラー映像を表す画
像データを取り扱う場合、輝度を表す輝度データＹ、輝
度成分に対する赤色成分及び青色成分の差を表す２種類
の色差データＵ、Ｖが用いられる。このような３種類の
成分からなる画像データは、ＣＣＤイメージセンサ１の
走査に対応する順序で出力され、コンピュータ機器に取
り込まれることになる。
【０００４】このような電子スチルカメラでは、得られ
る画像データを不揮発性のメモリや磁気ディスク等の記
録媒体に一旦記録し、必要な画像データのみを選択して
コンピュータ機器に取り込むようにすることも考えられ
ている。このような場合、より多くの画像データを記録
できるようにするため、画像データを圧縮処理した後に
記録媒体に記録させるようにしている。
る画像データを不揮発性のメモリや磁気ディスク等の記
録媒体に一旦記録し、必要な画像データのみを選択して
コンピュータ機器に取り込むようにすることも考えられ
ている。このような場合、より多くの画像データを記録
できるようにするため、画像データを圧縮処理した後に
記録媒体に記録させるようにしている。
【０００５】図７は、電子スチルカメラで得られる画像
データを記録する記録装置の構成を示すブロック図であ
る。ラスタブロック変換回路７は、上述の電子スチルカ
メラのデジタル信号処理部６から出力される画像データ
の順序を圧縮／伸長回路８において要求される順序に変
換する。このラスタブロック変換回路７は、通常、数行
分の画像データを記憶するメモリで構成され、画像デー
タの書き込み順序と読み出し順序とを変えることによっ
て画像データの配列順序の変換を行うようにしている。
即ち、画像データが、ＣＣＤイメージセンサ１の走査順
序に合わせてデジタル信号処理部６から１行単位で出力
されるのに対して、圧縮／伸長回路８では一定数の行及
び列を１単位とするブロック毎に圧縮処理が行われるた
め、数行分の画像データをまとめて記憶し、１ブロック
毎に画像データを出力するように構成される。圧縮／伸
長回路８は、ラスタブロック変換回路７から１ブロック
単位で入力される画像データに対して、所定の方式に従
う圧縮処理を施し、圧縮画像データを生成する。また、
圧縮画像データに対しては、圧縮処理とは逆の伸長処理
を施し、元の画像データを再生する。この画像データの
圧縮／伸長処理については、例えば、ＪＰＥＧ(Joint P
hotogrphic Expert Group)によって標準化されたＪＰＥ
Ｇアルゴリズム等があげられる。この圧縮／伸長回路８
で生成される圧縮画像データは、そのままデータ記録部
９に送られて記録される。一方、圧縮画像データから再
生される画像データは、１ブロック単位でコンピュータ
機器へ転送出力されるか、あるいは、ラスタブロック変
換回路７で配列順序が変換された後に１行単位で表示装
置へ供給される。そして、データ記録部９は、例えば、
不揮発性の半導体メモリで構成され、圧縮／伸長回路８
で生成される圧縮画像データを複数画面分記録する。
データを記録する記録装置の構成を示すブロック図であ
る。ラスタブロック変換回路７は、上述の電子スチルカ
メラのデジタル信号処理部６から出力される画像データ
の順序を圧縮／伸長回路８において要求される順序に変
換する。このラスタブロック変換回路７は、通常、数行
分の画像データを記憶するメモリで構成され、画像デー
タの書き込み順序と読み出し順序とを変えることによっ
て画像データの配列順序の変換を行うようにしている。
即ち、画像データが、ＣＣＤイメージセンサ１の走査順
序に合わせてデジタル信号処理部６から１行単位で出力
されるのに対して、圧縮／伸長回路８では一定数の行及
び列を１単位とするブロック毎に圧縮処理が行われるた
め、数行分の画像データをまとめて記憶し、１ブロック
毎に画像データを出力するように構成される。圧縮／伸
長回路８は、ラスタブロック変換回路７から１ブロック
単位で入力される画像データに対して、所定の方式に従
う圧縮処理を施し、圧縮画像データを生成する。また、
圧縮画像データに対しては、圧縮処理とは逆の伸長処理
を施し、元の画像データを再生する。この画像データの
圧縮／伸長処理については、例えば、ＪＰＥＧ(Joint P
hotogrphic Expert Group)によって標準化されたＪＰＥ
Ｇアルゴリズム等があげられる。この圧縮／伸長回路８
で生成される圧縮画像データは、そのままデータ記録部
９に送られて記録される。一方、圧縮画像データから再
生される画像データは、１ブロック単位でコンピュータ
機器へ転送出力されるか、あるいは、ラスタブロック変
換回路７で配列順序が変換された後に１行単位で表示装
置へ供給される。そして、データ記録部９は、例えば、
不揮発性の半導体メモリで構成され、圧縮／伸長回路８
で生成される圧縮画像データを複数画面分記録する。
【０００６】
【発明が解決しようとする課題】以上のような撮像装置
では、小型軽量化と共に低コスト化が望まれており、装
置を構成する部品点数の削減が重要な課題となってい
る。このため、一般的にはアナログ信号処理部４、デジ
タル信号処理部６等の各部をそれぞれ集積回路素子とし
て構成し、ＣＣＤイメージセンサ１と共に共通の基板上
に配置するようにしている。
では、小型軽量化と共に低コスト化が望まれており、装
置を構成する部品点数の削減が重要な課題となってい
る。このため、一般的にはアナログ信号処理部４、デジ
タル信号処理部６等の各部をそれぞれ集積回路素子とし
て構成し、ＣＣＤイメージセンサ１と共に共通の基板上
に配置するようにしている。
【０００７】ところで、デジタル信号処理部６において
は、数行分の画像データを一時的に記憶する必要がある
ため、所定容量の記憶手段が必要となる。例えば、１行
が６４０画素で８行分の画像データを記憶させる場合、
画像データが８ビットで表されるとすれば、約４０ｋ
（６４０×８×８）ビットの容量のメモリが必要であ
る。このようなメモリは、デジタル信号処理部６と共に
１チップ化することも可能であるが、チップ面積の大型
化によるコストアップを招くため、通常は、デジタル信
号処理部６とメモリとがそれぞれ個別のチップに集積化
され、回路基板上で互いに接続されることになる。この
とき、デジタル信号処理部６とメモリとの間では、多量
の画像データの受け渡しを高速で行わなければならない
ため、多数の入出力端子が必要となる。例えば、８ビッ
トの画像データを８画素分パラレルに受け渡すために
は、６４本の入出力端子が必要になる。従って、回路基
板上の配線が複雑になると共に、入出力端子を駆動する
入出力バッファの動作に伴う消費電力が多くなる。従っ
て、回路基板の製造コストが増大するという問題が生じ
る。また、バッテリを電力源とすることの多いスチルカ
メラにおいては、消費電力の増加も無視することはでき
ない。
は、数行分の画像データを一時的に記憶する必要がある
ため、所定容量の記憶手段が必要となる。例えば、１行
が６４０画素で８行分の画像データを記憶させる場合、
画像データが８ビットで表されるとすれば、約４０ｋ
（６４０×８×８）ビットの容量のメモリが必要であ
る。このようなメモリは、デジタル信号処理部６と共に
１チップ化することも可能であるが、チップ面積の大型
化によるコストアップを招くため、通常は、デジタル信
号処理部６とメモリとがそれぞれ個別のチップに集積化
され、回路基板上で互いに接続されることになる。この
とき、デジタル信号処理部６とメモリとの間では、多量
の画像データの受け渡しを高速で行わなければならない
ため、多数の入出力端子が必要となる。例えば、８ビッ
トの画像データを８画素分パラレルに受け渡すために
は、６４本の入出力端子が必要になる。従って、回路基
板上の配線が複雑になると共に、入出力端子を駆動する
入出力バッファの動作に伴う消費電力が多くなる。従っ
て、回路基板の製造コストが増大するという問題が生じ
る。また、バッテリを電力源とすることの多いスチルカ
メラにおいては、消費電力の増加も無視することはでき
ない。
【０００８】デジタル信号処理部６とメモリとの間で画
像データをシリアルに受け渡すようにすることも考えら
れる。しかしながら、受け渡す画像データの数が多くな
ると、画像データの受け渡しに要する時間が長くなるた
め、デジタル信号処理部６での演算処理が画像データの
受け渡し動作の速度に制限されることになり、結果的
に、処理速度が遅くなるという問題が生じる。
像データをシリアルに受け渡すようにすることも考えら
れる。しかしながら、受け渡す画像データの数が多くな
ると、画像データの受け渡しに要する時間が長くなるた
め、デジタル信号処理部６での演算処理が画像データの
受け渡し動作の速度に制限されることになり、結果的
に、処理速度が遅くなるという問題が生じる。
【０００９】そこで本発明は、コストアップを招くこと
なく高速でデータの処理を行い、所定の画像データを得
られる撮像装置の提供を目的とする。
なく高速でデータの処理を行い、所定の画像データを得
られる撮像装置の提供を目的とする。
【００１０】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、被写体画像を１画面毎に撮像し、１画面を構成する
画像信号を１行単位で順次出力する撮像手段と、この撮
像手段の出力動作に従うタイミングで上記画像信号に対
して第１の信号処理を施し、上記画像信号に対応した第
１の画像データを１行単位で連続して生成する第１の信
号処理部と、連続する上記第１の画像データを複数行分
記憶する記憶手段と、この記憶手段から上記第１の画像
データを所定の行数及び列数単位で取り込み、そのデー
タに基づいて第２の画像データを１画素分生成する第２
の信号処理部と、を備え、上記記憶手段に記憶された複
数行分の上記第１の画像データを任意の順序で上記第２
の信号処理部に取り込み可能としたことにある。
解決するために成されたもので、その特徴とするところ
は、被写体画像を１画面毎に撮像し、１画面を構成する
画像信号を１行単位で順次出力する撮像手段と、この撮
像手段の出力動作に従うタイミングで上記画像信号に対
して第１の信号処理を施し、上記画像信号に対応した第
１の画像データを１行単位で連続して生成する第１の信
号処理部と、連続する上記第１の画像データを複数行分
記憶する記憶手段と、この記憶手段から上記第１の画像
データを所定の行数及び列数単位で取り込み、そのデー
タに基づいて第２の画像データを１画素分生成する第２
の信号処理部と、を備え、上記記憶手段に記憶された複
数行分の上記第１の画像データを任意の順序で上記第２
の信号処理部に取り込み可能としたことにある。
【００１１】これにより、第２の信号処理部から得られ
る第２の画像データの配列順序を、第１の信号処理部か
ら出力される第１の画像信号の配列順序に関係なく自由
に変更することができ、第２の画像データを受ける側の
要求に柔軟に対応することができる。また、ある１画素
を表す第２の画像データを得るのに必要な所定行数及び
列数分の第１の画像データがバッファメモリによって第
２の信号処理部内で保持されるため、次の画素を表す第
２の画像データを得る演算処理では第２の信号処理部に
第１の画像データを繰り返し取り込む必要がなくなる。
従って、第２の画像データを記憶する記憶手段から第２
の信号処理部にシリアルに第１の画像データを受け渡し
たとしても、最初に第２の信号処理部に取り込んだ第１
の画像データに追加するようにして一部の第１の画像デ
ータを取り込めばよいため、第１の画像データに対する
演算処理を短時間で完了させることができる。さらに、
バッファメモリから第２の信号処理部に取り込まれる第
１の画像データのデータ量がバッファメモリに記憶され
る第１の画像データのデータ量よりも十分に少ないた
め、第２の信号処理部に大きな容量のメモリ回路を設け
る必要はなく、集積回路化が容易である。
る第２の画像データの配列順序を、第１の信号処理部か
ら出力される第１の画像信号の配列順序に関係なく自由
に変更することができ、第２の画像データを受ける側の
要求に柔軟に対応することができる。また、ある１画素
を表す第２の画像データを得るのに必要な所定行数及び
列数分の第１の画像データがバッファメモリによって第
２の信号処理部内で保持されるため、次の画素を表す第
２の画像データを得る演算処理では第２の信号処理部に
第１の画像データを繰り返し取り込む必要がなくなる。
従って、第２の画像データを記憶する記憶手段から第２
の信号処理部にシリアルに第１の画像データを受け渡し
たとしても、最初に第２の信号処理部に取り込んだ第１
の画像データに追加するようにして一部の第１の画像デ
ータを取り込めばよいため、第１の画像データに対する
演算処理を短時間で完了させることができる。さらに、
バッファメモリから第２の信号処理部に取り込まれる第
１の画像データのデータ量がバッファメモリに記憶され
る第１の画像データのデータ量よりも十分に少ないた
め、第２の信号処理部に大きな容量のメモリ回路を設け
る必要はなく、集積回路化が容易である。
【００１２】
【発明の実施の形態】図１は、本発明の撮像装置の構成
を示すブロック図である。ＣＣＤイメージセンサ１１
は、カラーフィルタの装着によってそれぞれ特定の色成
分に対応付けられた複数の受光画素が行方向及び列方向
に配列された受光面を有し、この受光面に照射される光
に応答して発生する情報電荷を各受光画素に蓄積する。
駆動回路１２は、タイミング制御回路１３から供給され
る水平走査及び垂直走査の各タイミング信号に応答して
多相のクロックパルスを発生し、ＣＣＤイメージセンサ
１１をパルス駆動する。このＣＣＤイメージセンサ１１
及び駆動回路１２は、図６と同一であり、ＣＣＤイメー
ジセンサ１１の各受光画素に蓄積される情報電荷の量に
対応する画像信号を得られるように構成される。タイミ
ング発生回路１３は、一定周期の基準クロックに基づい
て、ＣＣＤイメージセンサ１１の水平走査及び垂直走査
の各周期に同期したタイミング信号を発生し、駆動回路
１２に供給する。これにより、ＣＣＤイメージセンサ１
１が所定のタイミングで駆動され、行列配置される複数
の受光画素から、それぞれ特定の色成分に対応付けられ
た情報電荷が順次転送出力されるようになる。
を示すブロック図である。ＣＣＤイメージセンサ１１
は、カラーフィルタの装着によってそれぞれ特定の色成
分に対応付けられた複数の受光画素が行方向及び列方向
に配列された受光面を有し、この受光面に照射される光
に応答して発生する情報電荷を各受光画素に蓄積する。
駆動回路１２は、タイミング制御回路１３から供給され
る水平走査及び垂直走査の各タイミング信号に応答して
多相のクロックパルスを発生し、ＣＣＤイメージセンサ
１１をパルス駆動する。このＣＣＤイメージセンサ１１
及び駆動回路１２は、図６と同一であり、ＣＣＤイメー
ジセンサ１１の各受光画素に蓄積される情報電荷の量に
対応する画像信号を得られるように構成される。タイミ
ング発生回路１３は、一定周期の基準クロックに基づい
て、ＣＣＤイメージセンサ１１の水平走査及び垂直走査
の各周期に同期したタイミング信号を発生し、駆動回路
１２に供給する。これにより、ＣＣＤイメージセンサ１
１が所定のタイミングで駆動され、行列配置される複数
の受光画素から、それぞれ特定の色成分に対応付けられ
た情報電荷が順次転送出力されるようになる。
【００１３】アナログ信号処理部１４は、相関二重サン
プリング（ＣＤＳ）回路１４ａ、自動利得制御（ＡＧ
Ｃ）回路１４ｂ及びアナログ／デジタル（Ａ／Ｄ）変換
回路１４ｃより構成され、それぞれタイミング発生回路
１３から供給されるＣＣＤイメージセンサ１１の駆動タ
イミングに同期したタイミング信号に同期して動作す
る。ＣＤＳ回路１４ａは、所定のクロック周期で基準レ
ベルと信号レベルとを繰り返すＣＣＤイメージセンサ１
１の出力を受け、基準レベル部分と信号レベル部分とを
それぞれ取り込み、それらの差を映像信号として出力す
る。これにより、ＣＣＤイメージセンサ１１の各画素に
蓄積される情報電荷の量に対応したレベルが１クロック
期間維持される映像信号を得ている。ＡＧＣ回路１４ｂ
は、ＣＤＳ回路１４ａから出力される映像信号に対し、
１垂直走査期間の平均レベルに応じたゲインを与え、各
垂直走査期間毎の平均レベルが略均一になるように制御
する。即ち、ＣＤＳ回路１４ａから出力される映像信号
の１垂直走査期間毎の積分値に対応する制御データに基
づいてゲインを可変設定し、積分値を所定の範囲に収め
るようなフィードバック制御を行うようにしている。こ
こで制御データは、例えば、ホストコンピュータ２０に
より与えられるものである。そして、Ａ／Ｄ変換回路１
４ｃは、ＡＧＣ回路１４ｂから出力される映像信号をデ
ジタルデータに変換し、映像データとしてバスライン１
０へ送出する。
プリング（ＣＤＳ）回路１４ａ、自動利得制御（ＡＧ
Ｃ）回路１４ｂ及びアナログ／デジタル（Ａ／Ｄ）変換
回路１４ｃより構成され、それぞれタイミング発生回路
１３から供給されるＣＣＤイメージセンサ１１の駆動タ
イミングに同期したタイミング信号に同期して動作す
る。ＣＤＳ回路１４ａは、所定のクロック周期で基準レ
ベルと信号レベルとを繰り返すＣＣＤイメージセンサ１
１の出力を受け、基準レベル部分と信号レベル部分とを
それぞれ取り込み、それらの差を映像信号として出力す
る。これにより、ＣＣＤイメージセンサ１１の各画素に
蓄積される情報電荷の量に対応したレベルが１クロック
期間維持される映像信号を得ている。ＡＧＣ回路１４ｂ
は、ＣＤＳ回路１４ａから出力される映像信号に対し、
１垂直走査期間の平均レベルに応じたゲインを与え、各
垂直走査期間毎の平均レベルが略均一になるように制御
する。即ち、ＣＤＳ回路１４ａから出力される映像信号
の１垂直走査期間毎の積分値に対応する制御データに基
づいてゲインを可変設定し、積分値を所定の範囲に収め
るようなフィードバック制御を行うようにしている。こ
こで制御データは、例えば、ホストコンピュータ２０に
より与えられるものである。そして、Ａ／Ｄ変換回路１
４ｃは、ＡＧＣ回路１４ｂから出力される映像信号をデ
ジタルデータに変換し、映像データとしてバスライン１
０へ送出する。
【００１４】デジタル信号処理部１５は、バッファメモ
リ１５ａ、輝度データ処理回路１５ｂ及び色データ処理
回路１５ｃより構成される。バッファメモリ１５ａは、
所定の容量を有し、輝度データ処理回路１５ｂ及び色デ
ータ処理回路１５ｃにおける１画素分の信号処理で必要
とされるｎ行×ｍ列分の分の画像データをバスライン１
０から取り込んで記憶する。例えば、輝度データ処理回
路１５ｂで上下２行、左右２列の画素に対してデジタル
フィルタを構成する場合、８ビットの画像データを５行
×５列分記憶できるように、２００ビットの容量が与え
られる。輝度データ処理回路１５ｂは、バッファメモリ
１５ａからｎ行×ｍ列分の画像データを取り込み、各色
成分を所定の割合で合成することにより輝度データＹを
生成する。さらに、１つの画素の上下及び左右の数画素
に対してデジタルフィルタを構成し、特定の周波数成分
を選択的に取り出すようにしている。例えば、５行×５
列分の画像データを取り込み、中心の画素の画像データ
を上下２列、左右２列の移動平均とすることで、高周波
ノイズを除去すると共に、輪郭強調を行うようにしてい
る。このようにして生成される輝度データＹは、再びバ
スライン１０へ送出される。色データ処理回路１５ｃ
は、各色成分に対応する画像データに対してマトリクス
演算を施し、輝度と赤色成分との差を表す色差信号Ｒ−
Ｙに対応する色差データＵ及び輝度と青色成分との差を
表す色差信号Ｂ−Ｙに対応する色差データＶを生成す
る。例えば、ＣＣＤイメージセンサ１１に装着されるカ
ラーフィルタがイエローＹｅ、グリーンＧ及びシアンＣ
ｙで構成される場合、Ｙｅ−Ｇから赤色成分Ｒを生成
し、Ｃｙ−Ｇから青色成分Ｂを生成した後、これらの各
成分Ｒ、Ｂから輝度データＹを差し引くことで色差デー
タＵ、Ｖを生成している。このように生成される色差デ
ータＵ、Ｖは、輝度データＹと共にバスライン１０へ送
出される。
リ１５ａ、輝度データ処理回路１５ｂ及び色データ処理
回路１５ｃより構成される。バッファメモリ１５ａは、
所定の容量を有し、輝度データ処理回路１５ｂ及び色デ
ータ処理回路１５ｃにおける１画素分の信号処理で必要
とされるｎ行×ｍ列分の分の画像データをバスライン１
０から取り込んで記憶する。例えば、輝度データ処理回
路１５ｂで上下２行、左右２列の画素に対してデジタル
フィルタを構成する場合、８ビットの画像データを５行
×５列分記憶できるように、２００ビットの容量が与え
られる。輝度データ処理回路１５ｂは、バッファメモリ
１５ａからｎ行×ｍ列分の画像データを取り込み、各色
成分を所定の割合で合成することにより輝度データＹを
生成する。さらに、１つの画素の上下及び左右の数画素
に対してデジタルフィルタを構成し、特定の周波数成分
を選択的に取り出すようにしている。例えば、５行×５
列分の画像データを取り込み、中心の画素の画像データ
を上下２列、左右２列の移動平均とすることで、高周波
ノイズを除去すると共に、輪郭強調を行うようにしてい
る。このようにして生成される輝度データＹは、再びバ
スライン１０へ送出される。色データ処理回路１５ｃ
は、各色成分に対応する画像データに対してマトリクス
演算を施し、輝度と赤色成分との差を表す色差信号Ｒ−
Ｙに対応する色差データＵ及び輝度と青色成分との差を
表す色差信号Ｂ−Ｙに対応する色差データＶを生成す
る。例えば、ＣＣＤイメージセンサ１１に装着されるカ
ラーフィルタがイエローＹｅ、グリーンＧ及びシアンＣ
ｙで構成される場合、Ｙｅ−Ｇから赤色成分Ｒを生成
し、Ｃｙ−Ｇから青色成分Ｂを生成した後、これらの各
成分Ｒ、Ｂから輝度データＹを差し引くことで色差デー
タＵ、Ｖを生成している。このように生成される色差デ
ータＵ、Ｖは、輝度データＹと共にバスライン１０へ送
出される。
【００１５】バッファメモリ１６は、バスライン１０に
接続され、アナログ信号処理部１４から１行単位で出力
される画像データをｎ行分取り込んで記憶する。このバ
ッファメモリ１６は、デジタル信号処理部１５のバッフ
ァメモリ１５ａに対応し、バッファメモリ１５ａに記憶
される行数と同一（またはそれ以上）の行数分の画像デ
ータを記憶できる容量が与えられる。例えば、１行が６
４０画素のとき８ビットの画像データを５行分記憶させ
る場合には、２５６００（６４０×８×５）ビット以上
の容量が与えられる。圧縮／伸長回路１７は、デジタル
信号処理部１５からバスライン１０へ送出される輝度デ
ータＹ及び色差データＵ、Ｖを所定数の行及び列を１単
位とするブロック毎に取り込んで圧縮処理し、圧縮デー
タとしてデータ記録部１８に格納する。また、圧縮デー
タに対しては、データ記録部１８から読み出して伸長処
理し、元の輝度データＹ及び色差データＵ、Ｖを再生し
てバスライン１０へ送出する。この圧縮／伸長回路１７
における圧縮処理及び伸長処理は、例えば、ＪＰＥＧア
ルゴリズムが採用される。データ記録部１８は、不揮発
性の半導体メモリや磁気ディスク等の周知の記録媒体で
構成され、複数画面の圧縮データを記録する。例えば、
１画面の画素数が４００行×６４０列であるとき、１画
面分の輝度データＹ及び色差データＵ、Ｖは、８ビット
構成の場合で約６Ｍ（４００×６４０×２４）となるた
め、圧縮／伸長回路１７でデータ量が１／２０程度に圧
縮できるとすれば、４Ｍビットの記憶容量で約１３画面
分の画像データを記録することができる。出力インタフ
ェース回路１９は、データ記録部１８から読み出されて
圧縮／伸長回路１７で伸長処理された輝度データＹ及び
色差データＵ、Ｖを取り込み、コンピュータ機器等へ出
力する。
接続され、アナログ信号処理部１４から１行単位で出力
される画像データをｎ行分取り込んで記憶する。このバ
ッファメモリ１６は、デジタル信号処理部１５のバッフ
ァメモリ１５ａに対応し、バッファメモリ１５ａに記憶
される行数と同一（またはそれ以上）の行数分の画像デ
ータを記憶できる容量が与えられる。例えば、１行が６
４０画素のとき８ビットの画像データを５行分記憶させ
る場合には、２５６００（６４０×８×５）ビット以上
の容量が与えられる。圧縮／伸長回路１７は、デジタル
信号処理部１５からバスライン１０へ送出される輝度デ
ータＹ及び色差データＵ、Ｖを所定数の行及び列を１単
位とするブロック毎に取り込んで圧縮処理し、圧縮デー
タとしてデータ記録部１８に格納する。また、圧縮デー
タに対しては、データ記録部１８から読み出して伸長処
理し、元の輝度データＹ及び色差データＵ、Ｖを再生し
てバスライン１０へ送出する。この圧縮／伸長回路１７
における圧縮処理及び伸長処理は、例えば、ＪＰＥＧア
ルゴリズムが採用される。データ記録部１８は、不揮発
性の半導体メモリや磁気ディスク等の周知の記録媒体で
構成され、複数画面の圧縮データを記録する。例えば、
１画面の画素数が４００行×６４０列であるとき、１画
面分の輝度データＹ及び色差データＵ、Ｖは、８ビット
構成の場合で約６Ｍ（４００×６４０×２４）となるた
め、圧縮／伸長回路１７でデータ量が１／２０程度に圧
縮できるとすれば、４Ｍビットの記憶容量で約１３画面
分の画像データを記録することができる。出力インタフ
ェース回路１９は、データ記録部１８から読み出されて
圧縮／伸長回路１７で伸長処理された輝度データＹ及び
色差データＵ、Ｖを取り込み、コンピュータ機器等へ出
力する。
【００１６】続いて、輝度データ処理回路１５ｂ及び色
データ処理回路１５ｃが５行×５列単位で演算処理を行
う場合について、バッファメモリ１６の動作を説明す
る。ここで、ＣＣＤイメージセンサ１１は、１画面の静
止画像を得るものあり、所定の露光期間に蓄積された情
報電荷を１行単位で間欠的に出力できるものとする。
尚、以下の動作は、全てホストコンピュータ２０の指示
によって制御される。
データ処理回路１５ｃが５行×５列単位で演算処理を行
う場合について、バッファメモリ１６の動作を説明す
る。ここで、ＣＣＤイメージセンサ１１は、１画面の静
止画像を得るものあり、所定の露光期間に蓄積された情
報電荷を１行単位で間欠的に出力できるものとする。
尚、以下の動作は、全てホストコンピュータ２０の指示
によって制御される。
【００１７】最初に、図２に示すように、ＣＣＤイメー
ジセンサ１１の１〜５行目までの５行分の受光画素に対
応する画像信号が連続して出力され、この画像信号に対
応する５行分の画像データがアナログ信号処理部１４か
ら連続して出力されてバッファメモリ１６に記憶され
る。バッファメモリ１６に記憶された５行分の画像デー
タは、１〜５列目まで順に読み出され、図２の太線枠で
示すように、順次デジタル信号処理部１５のバッファメ
モリ１５ａに書き込まれる。輝度データ処理回路１５ｂ
及び色データ処理回路１５ｃは、このバッファメモリ１
５ａに記憶された５×５個の画像データに対して各種の
演算処理を施し、第１行の１列目の画素を表す輝度デー
タＹ及び色差データＵ、Ｖを生成する。この演算処理が
完了すると、バッファメモリ１６から６列目の画素に対
応する画像データが読み出されてバッファメモリ１５ａ
に書き込まれる。バッファメモリ１５ａは、５×５画素
分の画像データを格納するものであるため、１列目の画
像データが新たに入力される６列目の画像データと書き
換えられることになる。従って、図２の破線枠で示すよ
うに、バッファメモリ１５ａには２〜６列目までの５×
５画素分の画像データが記憶される。そして、その５×
５画素分の画像データに対して輝度データ処理回路１５
ｂ及び色データ処理回路１５ｃによる演算処理が繰り返
され、第１行の２列目の画素を表す輝度データＹ及び色
差データＵ、Ｖが生成される。以後同様にして、７列目
から最終列まで画像データが１列ずつバッファメモリ１
６から読み出されてバッファメモリ１５ａに書き込ま
れ、その都度、輝度データ処理回路１５ｂ及び色データ
処理回路１５ｃによる演算処理が繰り返されて第１行目
の１列目から最終列までの１行分の輝度データＹ及び色
差データＵ、Ｖが生成される。このように１行分の輝度
データＹ及び色差データＵ、Ｖを生成するための演算処
理が行われている間は、ＣＣＤイメージセンサ１１の駆
動が停止されており、アナログ信号処理部１４は待機状
態となっている。
ジセンサ１１の１〜５行目までの５行分の受光画素に対
応する画像信号が連続して出力され、この画像信号に対
応する５行分の画像データがアナログ信号処理部１４か
ら連続して出力されてバッファメモリ１６に記憶され
る。バッファメモリ１６に記憶された５行分の画像デー
タは、１〜５列目まで順に読み出され、図２の太線枠で
示すように、順次デジタル信号処理部１５のバッファメ
モリ１５ａに書き込まれる。輝度データ処理回路１５ｂ
及び色データ処理回路１５ｃは、このバッファメモリ１
５ａに記憶された５×５個の画像データに対して各種の
演算処理を施し、第１行の１列目の画素を表す輝度デー
タＹ及び色差データＵ、Ｖを生成する。この演算処理が
完了すると、バッファメモリ１６から６列目の画素に対
応する画像データが読み出されてバッファメモリ１５ａ
に書き込まれる。バッファメモリ１５ａは、５×５画素
分の画像データを格納するものであるため、１列目の画
像データが新たに入力される６列目の画像データと書き
換えられることになる。従って、図２の破線枠で示すよ
うに、バッファメモリ１５ａには２〜６列目までの５×
５画素分の画像データが記憶される。そして、その５×
５画素分の画像データに対して輝度データ処理回路１５
ｂ及び色データ処理回路１５ｃによる演算処理が繰り返
され、第１行の２列目の画素を表す輝度データＹ及び色
差データＵ、Ｖが生成される。以後同様にして、７列目
から最終列まで画像データが１列ずつバッファメモリ１
６から読み出されてバッファメモリ１５ａに書き込ま
れ、その都度、輝度データ処理回路１５ｂ及び色データ
処理回路１５ｃによる演算処理が繰り返されて第１行目
の１列目から最終列までの１行分の輝度データＹ及び色
差データＵ、Ｖが生成される。このように１行分の輝度
データＹ及び色差データＵ、Ｖを生成するための演算処
理が行われている間は、ＣＣＤイメージセンサ１１の駆
動が停止されており、アナログ信号処理部１４は待機状
態となっている。
【００１８】１行分の輝度データＹ及び色差データＵ、
Ｖを得る演算処理が完了すると、ＣＣＤイメージセンサ
１１が駆動されて６行目の受光画素に対応する画像信号
が出力される。これに応答して、アナログ信号処理部１
４から６行目の画像データが出力され、バッファメモリ
１６に新たに書き込まれる。ここで、バッファメモリ１
６は、１〜５行目までの画像データを記憶しているが、
新たに画像データが取り込まれたときには、１行目の画
像データを６行目の画像データに書き換えるようにして
いる。この時点で、デジタル信号処理部１５のバッファ
メモリ１５ａには、１〜６行目の最終列側の５列の画像
データが記憶されている。バッファメモリ１６の画像デ
ータが書き換えられると、バッファメモリ１６から画像
データの読み出しが再開され、読み出された画像データ
がバッファメモリ１５ａに書き込まれる。このとき、バ
ッファメモリ１５ａに格納されている最終列側の５列分
の画像データの内、１行目の５個の画像データが６行目
の最終列側の５個の画像データに書き換えられる。ここ
で、バッファメモリ１５ａに記憶されている５×５画素
分の画像データに対して輝度データ処理回路１５ｂ及び
色データ処理回路１５ｃが信号処理を施し、第２列の最
終列の画素を表す輝度データＹ及び色差データＵ、Ｖを
生成する。続いて、最終列側から６列目の画像データが
バッファメモリ１６から読み出されてバッファメモリ１
５ａに書き込まれる。これにより、バッファメモリ１５
ａには、最終列側の２〜５列目の画像データが記憶され
る。この５×５画素分の画像データに対し、輝度データ
処理回路１５ｂ及び色データ処理回路１５ｃが信号処理
を施すことにより、第２行の最終列側から２列目の画素
を表す輝度データＹ及び色差データＵ、Ｖを生成する。
以後同様にして、１列目まで１列ずつバッファメモリ１
６から画像データが読み出されてバッファメモリ１５ａ
に書き込まれ、その都度、輝度データ処理回路１５ｂ及
び色データ処理回路１５ｃによる演算処理が繰り返され
て第２行目の最終列から１列目までの１行分の輝度デー
タＹ及び色差データＵ、Ｖが生成される。このように、
第２列の画素を表す輝度データＹ及び色差データＵ、Ｖ
を得るための演算は最終列側から１列目に戻るようにし
て行われる。３行目以降の画素を表す輝度データＹ及び
色差データＵ、Ｖを得るための演算処理については、奇
数行で第１行と同一となり、偶数行で第２行と同一とな
る。
Ｖを得る演算処理が完了すると、ＣＣＤイメージセンサ
１１が駆動されて６行目の受光画素に対応する画像信号
が出力される。これに応答して、アナログ信号処理部１
４から６行目の画像データが出力され、バッファメモリ
１６に新たに書き込まれる。ここで、バッファメモリ１
６は、１〜５行目までの画像データを記憶しているが、
新たに画像データが取り込まれたときには、１行目の画
像データを６行目の画像データに書き換えるようにして
いる。この時点で、デジタル信号処理部１５のバッファ
メモリ１５ａには、１〜６行目の最終列側の５列の画像
データが記憶されている。バッファメモリ１６の画像デ
ータが書き換えられると、バッファメモリ１６から画像
データの読み出しが再開され、読み出された画像データ
がバッファメモリ１５ａに書き込まれる。このとき、バ
ッファメモリ１５ａに格納されている最終列側の５列分
の画像データの内、１行目の５個の画像データが６行目
の最終列側の５個の画像データに書き換えられる。ここ
で、バッファメモリ１５ａに記憶されている５×５画素
分の画像データに対して輝度データ処理回路１５ｂ及び
色データ処理回路１５ｃが信号処理を施し、第２列の最
終列の画素を表す輝度データＹ及び色差データＵ、Ｖを
生成する。続いて、最終列側から６列目の画像データが
バッファメモリ１６から読み出されてバッファメモリ１
５ａに書き込まれる。これにより、バッファメモリ１５
ａには、最終列側の２〜５列目の画像データが記憶され
る。この５×５画素分の画像データに対し、輝度データ
処理回路１５ｂ及び色データ処理回路１５ｃが信号処理
を施すことにより、第２行の最終列側から２列目の画素
を表す輝度データＹ及び色差データＵ、Ｖを生成する。
以後同様にして、１列目まで１列ずつバッファメモリ１
６から画像データが読み出されてバッファメモリ１５ａ
に書き込まれ、その都度、輝度データ処理回路１５ｂ及
び色データ処理回路１５ｃによる演算処理が繰り返され
て第２行目の最終列から１列目までの１行分の輝度デー
タＹ及び色差データＵ、Ｖが生成される。このように、
第２列の画素を表す輝度データＹ及び色差データＵ、Ｖ
を得るための演算は最終列側から１列目に戻るようにし
て行われる。３行目以降の画素を表す輝度データＹ及び
色差データＵ、Ｖを得るための演算処理については、奇
数行で第１行と同一となり、偶数行で第２行と同一とな
る。
【００１９】このような順序で演算処理を行うようにす
れば、行をシフトする際に、バッファメモリ１５ａに記
憶されている画像データの書き換えを簡略化することが
できる。図３及び図４は、圧縮／伸長回路１７の一例で
あり、図３は、ＪＰＥＧアルゴリズムに従って画像デー
タを圧縮する符号化器（ＪＰＥＧエンコーダ）の構成を
示すブロック図、図４は、ＪＰＥＧアルゴリズムに従っ
て画像データを伸長する復号化器（ＪＰＥＧデコーダ）
の構成を示すブロック図である。
れば、行をシフトする際に、バッファメモリ１５ａに記
憶されている画像データの書き換えを簡略化することが
できる。図３及び図４は、圧縮／伸長回路１７の一例で
あり、図３は、ＪＰＥＧアルゴリズムに従って画像デー
タを圧縮する符号化器（ＪＰＥＧエンコーダ）の構成を
示すブロック図、図４は、ＪＰＥＧアルゴリズムに従っ
て画像データを伸長する復号化器（ＪＰＥＧデコーダ）
の構成を示すブロック図である。
【００２０】ＪＰＥＧアルゴリズムに従う符号化方式で
は、図５に示すように、１つの画面を８×８画素単位で
複数のブロックＢ11〜Ｂijに分割し、各ブロック毎に符
号化処理が行われる。即ち、各ブロックＢ11〜Ｂijを構
成する８行×８列分の画素ａ１〜ｈ８を表す６４個のデ
ータを１単位として符号化することにより、データ量の
圧縮が行われる。
は、図５に示すように、１つの画面を８×８画素単位で
複数のブロックＢ11〜Ｂijに分割し、各ブロック毎に符
号化処理が行われる。即ち、各ブロックＢ11〜Ｂijを構
成する８行×８列分の画素ａ１〜ｈ８を表す６４個のデ
ータを１単位として符号化することにより、データ量の
圧縮が行われる。
【００２１】ＪＰＥＧエンコーダは、図３に示すよう
に、ＤＣＴ回路２１、量子化回路２２及び符号化回路２
３より構成され、さらに、しきい値テーブル２４及びハ
フマンテーブル２５を有する。ＤＣＴ回路２１は、１ブ
ロック（６４画素）分の画像データを取り込み、２次元
の離散的コサイン変換(DCT:Discrete Cosine Transfor
m)を行って６４個のＤＣＴ係数を生成する。量子化回路
２２は、ＤＣＴ回路２１から供給されるＤＣＴ係数をし
きい値テーブル２４に格納されたしきい値を参照して量
子化する。この量子化の際のしきい値は、画像データの
圧縮率や再生画像の画質を決定するものであり、装置の
使用目的に合わせて任意に設定される。符号化回路２３
は、量子化されたＤＣＴ係数をハフマンテーブル２５に
格納されたハフマン符号に基づいて可変長符号化し、圧
縮画像データを生成する。ハフマン符号は、量子化され
たＤＣＴ係数に対して予め予想される出現頻度に応じて
割り当てられる可変長の符号であり、出現頻度の高いも
のに対して短く割り当てられる。従って、ＪＰＥＧエン
コーダによれば、画像データのデータ量が１／５から１
／４０程度にまで圧縮される。
に、ＤＣＴ回路２１、量子化回路２２及び符号化回路２
３より構成され、さらに、しきい値テーブル２４及びハ
フマンテーブル２５を有する。ＤＣＴ回路２１は、１ブ
ロック（６４画素）分の画像データを取り込み、２次元
の離散的コサイン変換(DCT:Discrete Cosine Transfor
m)を行って６４個のＤＣＴ係数を生成する。量子化回路
２２は、ＤＣＴ回路２１から供給されるＤＣＴ係数をし
きい値テーブル２４に格納されたしきい値を参照して量
子化する。この量子化の際のしきい値は、画像データの
圧縮率や再生画像の画質を決定するものであり、装置の
使用目的に合わせて任意に設定される。符号化回路２３
は、量子化されたＤＣＴ係数をハフマンテーブル２５に
格納されたハフマン符号に基づいて可変長符号化し、圧
縮画像データを生成する。ハフマン符号は、量子化され
たＤＣＴ係数に対して予め予想される出現頻度に応じて
割り当てられる可変長の符号であり、出現頻度の高いも
のに対して短く割り当てられる。従って、ＪＰＥＧエン
コーダによれば、画像データのデータ量が１／５から１
／４０程度にまで圧縮される。
【００２２】ＪＰＥＧデコーダは、図４に示すように、
復号化回路２６、逆量子化回路２７及びＩＤＣＴ回路２
８より構成され、さらに、ハフマンテーブル２９及びし
きい値テーブル３０を有する。復号化回路２６は、１ブ
ロック（８×８画素）分の圧縮画像データを取り込み、
ハフマンテーブル２９に格納されたハフマン符号に基づ
いて、符号化回路２３とは逆に、圧縮画像データを可変
長復号する。この可変長復号処理によって得られる係数
は、ＪＰＥＧエンコーダでＤＣＴ係数を量子化したもの
に対応する。また、ハフマンテーブル２９に格納される
ハフマン符号は、ＪＰＥＧエンコーダ側のハフマンテー
ブル２５に格納されるハフマン符号に対応する。逆量子
化回路２７は、量子化回路２２とは逆に、しきい値テー
ブル３０に格納されたしきい値を参照して復号化回路２
７から供給される係数を逆量子化し、ＤＣＴ係数を再生
する。このしきい値テーブル３０に格納されるしきい値
についても、ＪＰＥＧエンコーダ側のしきい値テーブル
２５に格納されるしきい値に対応する。そして、ＩＤＣ
Ｔ回路２８は、逆量子化回路２７から供給されるＤＣＴ
係数に対して、離散的逆コサイン変換(IDCT:Inverse Di
screte Cosine Transform)を行い、伸長した画像データ
を再生する。このＩＤＣＴ回路２８においては、１ブロ
ック（８×８画素）分のデータが同時に変換処理され、
１画素毎に所定の順序で連続的に出力される。
復号化回路２６、逆量子化回路２７及びＩＤＣＴ回路２
８より構成され、さらに、ハフマンテーブル２９及びし
きい値テーブル３０を有する。復号化回路２６は、１ブ
ロック（８×８画素）分の圧縮画像データを取り込み、
ハフマンテーブル２９に格納されたハフマン符号に基づ
いて、符号化回路２３とは逆に、圧縮画像データを可変
長復号する。この可変長復号処理によって得られる係数
は、ＪＰＥＧエンコーダでＤＣＴ係数を量子化したもの
に対応する。また、ハフマンテーブル２９に格納される
ハフマン符号は、ＪＰＥＧエンコーダ側のハフマンテー
ブル２５に格納されるハフマン符号に対応する。逆量子
化回路２７は、量子化回路２２とは逆に、しきい値テー
ブル３０に格納されたしきい値を参照して復号化回路２
７から供給される係数を逆量子化し、ＤＣＴ係数を再生
する。このしきい値テーブル３０に格納されるしきい値
についても、ＪＰＥＧエンコーダ側のしきい値テーブル
２５に格納されるしきい値に対応する。そして、ＩＤＣ
Ｔ回路２８は、逆量子化回路２７から供給されるＤＣＴ
係数に対して、離散的逆コサイン変換(IDCT:Inverse Di
screte Cosine Transform)を行い、伸長した画像データ
を再生する。このＩＤＣＴ回路２８においては、１ブロ
ック（８×８画素）分のデータが同時に変換処理され、
１画素毎に所定の順序で連続的に出力される。
【００２３】これらのＪＰＥＧエンコーダ及びＪＰＥＧ
デコーダについては、一般に、デジタル信号処理装置(D
SP:Digital Signal Processor)等の高機能演算器で構成
できるものであり、各部の回路が共通化されて圧縮／伸
長回路１７が構成される。ところで、アナログ信号処理
部１４から画像データが１行単位で出力されるのに対
し、圧縮／伸長回路１７では画像データがブロック単位
で処理されるため、アナログ信号処理部１４の出力から
圧縮／伸長回路１７の入力までの過程で画像データの配
列順序の変換、いわゆるラスタブロック変換が必要であ
る。そこで、バッファメモリ１６の容量を圧縮／伸長回
路１７で処理される画像データの１ブロック分の行数に
対応して設定し、このバッファメモリ１６を用いてラス
タブロック変換を行うことが可能である。即ち、圧縮／
伸長回路１７で処理される画像データの１ブロック分の
行数より多い行数分の画像データをバッファメモリ１６
に記憶させ、デジタル信号処理部１５での画像データの
処理順序を圧縮／伸長回路１７での処理順序に一致させ
ればよい。例えば、画像データに対してデジタル信号処
理部１５で５行単位の処理が行われ、圧縮／伸長回路１
７で８行単位の処理が行われる場合には、１２行分の画
像データをバッファメモリ１６に記憶し、デジタル信号
処理部１５において８列毎に８行分の画像データを生成
するように構成する。このように、バッファメモリ１６
を用いてラスタブロック変換を行うようにすれば、圧縮
／伸長回路１７の入力段階でラスタブロック変換のため
のメモリが必要なくなる。
デコーダについては、一般に、デジタル信号処理装置(D
SP:Digital Signal Processor)等の高機能演算器で構成
できるものであり、各部の回路が共通化されて圧縮／伸
長回路１７が構成される。ところで、アナログ信号処理
部１４から画像データが１行単位で出力されるのに対
し、圧縮／伸長回路１７では画像データがブロック単位
で処理されるため、アナログ信号処理部１４の出力から
圧縮／伸長回路１７の入力までの過程で画像データの配
列順序の変換、いわゆるラスタブロック変換が必要であ
る。そこで、バッファメモリ１６の容量を圧縮／伸長回
路１７で処理される画像データの１ブロック分の行数に
対応して設定し、このバッファメモリ１６を用いてラス
タブロック変換を行うことが可能である。即ち、圧縮／
伸長回路１７で処理される画像データの１ブロック分の
行数より多い行数分の画像データをバッファメモリ１６
に記憶させ、デジタル信号処理部１５での画像データの
処理順序を圧縮／伸長回路１７での処理順序に一致させ
ればよい。例えば、画像データに対してデジタル信号処
理部１５で５行単位の処理が行われ、圧縮／伸長回路１
７で８行単位の処理が行われる場合には、１２行分の画
像データをバッファメモリ１６に記憶し、デジタル信号
処理部１５において８列毎に８行分の画像データを生成
するように構成する。このように、バッファメモリ１６
を用いてラスタブロック変換を行うようにすれば、圧縮
／伸長回路１７の入力段階でラスタブロック変換のため
のメモリが必要なくなる。
【００２４】以上の実施の形態においては、画像データ
を圧縮処理してデータ記憶部１８に記憶させる場合を例
示したが、デジタル信号処理部１５で生成される画像デ
ータを直接出力インタフェース回路１９から出力させる
ことも可能である。
を圧縮処理してデータ記憶部１８に記憶させる場合を例
示したが、デジタル信号処理部１５で生成される画像デ
ータを直接出力インタフェース回路１９から出力させる
ことも可能である。
【００２５】
【発明の効果】本発明によれば、デジタル信号処理部に
ｎ行×ｍ列分の画像データを記憶するバッファメモリを
内蔵し、ｎ行分の画像データを記憶するバッファメモリ
をデジタル信号処理部に対して外付けしたことにより、
デジタル信号処理部の処理速度を損なうことなく、デジ
タル信号処理部とバッファメモリとの接続を容易にする
ことができる。また、外付けされるバッファメモリの容
量を大きく設定し、このバッファメモリからデジタル信
号処理部に画像データを取り込む段階でラスタブロック
変換を行うようにすれば、デジタル信号処理部から出力
される画像データをそのまま圧縮／伸長回路に入力でき
るようになる。このため、各部を集積回路素子で構成す
る場合には、各回路素子の入出力端子数の削減及びメモ
リ容量の削減が可能となり、撮像装置のコストの低減に
有効である。
ｎ行×ｍ列分の画像データを記憶するバッファメモリを
内蔵し、ｎ行分の画像データを記憶するバッファメモリ
をデジタル信号処理部に対して外付けしたことにより、
デジタル信号処理部の処理速度を損なうことなく、デジ
タル信号処理部とバッファメモリとの接続を容易にする
ことができる。また、外付けされるバッファメモリの容
量を大きく設定し、このバッファメモリからデジタル信
号処理部に画像データを取り込む段階でラスタブロック
変換を行うようにすれば、デジタル信号処理部から出力
される画像データをそのまま圧縮／伸長回路に入力でき
るようになる。このため、各部を集積回路素子で構成す
る場合には、各回路素子の入出力端子数の削減及びメモ
リ容量の削減が可能となり、撮像装置のコストの低減に
有効である。
【図１】本発明の撮像装置の構成を示すブロック図であ
る。
る。
【図２】バッファメモリに対する画像データの記憶順序
を説明する図である。
を説明する図である。
【図３】ＪＰＥＧエンコーダの構成を示すブロック図で
ある。
ある。
【図４】ＪＰＥＧデコーダの構成を示すブロック図であ
る。
る。
【図５】ＪＰＥＧアルゴリズムで処理される１ブロック
の構成を説明する図である。
の構成を説明する図である。
【図６】従来の撮像装置の構成を示すブロック図であ
る。
る。
【図７】画像データの記憶装置の構成を示すブロック図
である。
である。
１、１１ ＣＣＤイメージセンサ ２、１２ 駆動回路 ３、１３ タイミング発生回路 ４、１４ アナログ信号処理部 ５ アナログ／デジタル変換回路 ６、１５ デジタル信号処理部 ７ ラスタブロック変換回路 ８、１７ 圧縮／伸長回路 ９、１８ データ記録部 １４ａ 相関二重サンプリング回路（ＣＤＳ） １４ｂ 自動利得制御回路（ＡＧＣ） １４ｃ アナログ／デジタル変換回路（Ａ／Ｄ） １５ａ バッファメモリ １５ｂ 輝度データ処理回路 １５ｃ 色データ処理回路 １６ バッファメモリ １９ 出力インタフェース回路 ２０ ホストコンピュータ ２１ ＤＣＴ回路 ２２ 量子化回路 ２３ 符号化回路 ２４、３０ しきい値テーブル ２５、２９ ハフマンテーブル ２６ 復号化回路 ２７ 逆量子化回路 ２８ ＩＤＣＴ回路
Claims (3)
- 【請求項１】 被写体画像を１画面毎に撮像し、１画面
を構成する画像信号を１行単位で順次出力する撮像手段
と、この撮像手段の出力動作に従うタイミングで上記画
像信号に対して第１の信号処理を施し、上記画像信号に
対応した第１の画像データを１行単位で連続して生成す
る第１の信号処理部と、連続する上記第１の画像データ
を複数行分記憶する記憶手段と、この記憶手段から上記
第１の画像データを所定の行数及び列数単位で取り込
み、そのデータに基づいて第２の画像データを１画素分
生成する第２の信号処理部と、を備え、上記記憶手段に
記憶された複数行分の上記第１の画像データを任意の順
序で上記第２の信号処理部に取り込み可能としたことを
特徴とする撮像装置。 - 【請求項２】 上記第２の信号処理部は、上記第１の画
像データを所定の行数及び列数分保持するバッファメモ
リを含み、上記記憶手段から上記第１の画像データを１
行または１列の内の所定数単位で順次取り込むことを特
徴とする請求項１に記載の撮像装置。 - 【請求項３】 １画面の被写体画像を複数のブロックに
分割し、各ブロック毎に上記第２の画像データを圧縮処
理して圧縮画像データを生成する圧縮回路を備え、上記
記憶手段から上記第２の信号処理部への上記第１の画像
データの取り込み順序を上記圧縮回路の圧縮処理順序に
対応させたことを特徴とする請求項１に記載の撮像装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07204606A JP3096618B2 (ja) | 1995-08-10 | 1995-08-10 | 撮像装置 |
| KR1019960033151A KR100347508B1 (ko) | 1995-08-10 | 1996-08-09 | 촬상 장치 |
| US08/696,033 US5920343A (en) | 1995-08-10 | 1996-08-09 | Imaging system with image processing for re-writing a portion of a pixel block |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07204606A JP3096618B2 (ja) | 1995-08-10 | 1995-08-10 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0955884A true JPH0955884A (ja) | 1997-02-25 |
| JP3096618B2 JP3096618B2 (ja) | 2000-10-10 |
Family
ID=16493254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07204606A Expired - Fee Related JP3096618B2 (ja) | 1995-08-10 | 1995-08-10 | 撮像装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5920343A (ja) |
| JP (1) | JP3096618B2 (ja) |
| KR (1) | KR100347508B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0969674A2 (en) | 1998-07-03 | 2000-01-05 | Canon Kabushiki Kaisha | Image sensing device processing image signals in blocks |
| JP2007150644A (ja) * | 2005-11-28 | 2007-06-14 | Mitsubishi Electric Corp | 赤外線撮像装置 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0448512U (ja) * | 1990-08-30 | 1992-04-24 | ||
| JP3561596B2 (ja) * | 1996-11-27 | 2004-09-02 | 三洋電機株式会社 | 撮像装置 |
| US6356306B1 (en) * | 1997-02-28 | 2002-03-12 | Sanyo Electric Co., Ltd. | Digital camera capable of converting a progressive scan signal into an interlace scan signal |
| JPH10304230A (ja) * | 1997-05-01 | 1998-11-13 | Canon Inc | 撮像システム及び記憶媒体 |
| JP3239087B2 (ja) * | 1997-07-15 | 2001-12-17 | 三洋電機株式会社 | 撮像装置 |
| US6288743B1 (en) * | 1997-10-20 | 2001-09-11 | Eastman Kodak Company | Electronic camera for processing image segments |
| US6597394B1 (en) * | 1997-11-16 | 2003-07-22 | Pictos Technologies, Inc. | Programmable image transform processor for digital image processing |
| JPH11196427A (ja) * | 1997-12-26 | 1999-07-21 | Canon Inc | 単板カラー撮像装置 |
| US6897895B1 (en) * | 1998-05-28 | 2005-05-24 | Sanyo Electric Co., Ltd. | Digital camera |
| US7253836B1 (en) * | 1998-06-30 | 2007-08-07 | Nikon Corporation | Digital camera, storage medium for image signal processing, carrier wave and electronic camera |
| JP3416536B2 (ja) * | 1998-10-14 | 2003-06-16 | 三洋電機株式会社 | ディジタルカメラ |
| FR2788873B1 (fr) * | 1999-01-22 | 2001-03-09 | Intermec Scanner Technology Ct | Procede et dispositif de detection de segments de droites dans un flot de donnees numeriques representatives d'une image, dans lequel sont identifies les points contours de ladite image |
| US8212893B2 (en) * | 1999-06-08 | 2012-07-03 | Verisign, Inc. | Digital camera device and methodology for distributed processing and wireless transmission of digital images |
| US7009644B1 (en) | 1999-12-15 | 2006-03-07 | Logitech Europe S.A. | Dynamic anomalous pixel detection and correction |
| US6995794B2 (en) * | 1999-06-30 | 2006-02-07 | Logitech Europe S.A. | Video camera with major functions implemented in host software |
| US6961084B1 (en) * | 1999-10-07 | 2005-11-01 | Ess Technology, Inc. | Programmable image transform processor |
| US6972790B2 (en) * | 2000-01-21 | 2005-12-06 | Psion Teklogix Systems Inc. | Host interface for imaging arrays |
| US6873334B2 (en) * | 2000-07-12 | 2005-03-29 | Vanguard International Semiconductor Corp. | Method of buffer management and task scheduling for two-dimensional data transforming |
| US7064784B2 (en) * | 2000-10-19 | 2006-06-20 | Canon Kabushiki Kaisha | Image pickup apparatus adapted to carry out parallel operations in a continuous image pickup mode, and a control method |
| JP2002142149A (ja) * | 2000-11-06 | 2002-05-17 | Mega Chips Corp | 画像処理回路 |
| US6680748B1 (en) * | 2001-09-27 | 2004-01-20 | Pixim, Inc., | Multi-mode camera and method therefor |
| US7266254B2 (en) * | 2002-02-13 | 2007-09-04 | Canon Kabushiki Kaisha | Data processing apparatus, image processing apparatus, and method therefor |
| JP3768182B2 (ja) * | 2002-10-23 | 2006-04-19 | 三洋電機株式会社 | 電子カメラ |
| US7755669B2 (en) * | 2003-11-28 | 2010-07-13 | Canon Kabushiki Kaisha | Image capture apparatus and image capture method in which an image is processed by a plurality of image processing devices |
| JP2005217734A (ja) * | 2004-01-29 | 2005-08-11 | Sanyo Electric Co Ltd | 画像信号処理装置及び画像信号処理方法 |
| JP2006101462A (ja) * | 2004-09-30 | 2006-04-13 | Sanyo Electric Co Ltd | 画像信号処理装置 |
| KR100745837B1 (ko) * | 2005-11-30 | 2007-08-02 | 엠텍비젼 주식회사 | 여유 데이터가 부가된 화소 데이터 출력 방법 및 장치 |
| US8510481B2 (en) * | 2007-01-03 | 2013-08-13 | Apple Inc. | Memory access without internal microprocessor intervention |
| JP5844263B2 (ja) * | 2009-10-05 | 2016-01-13 | ビーマル イメージング リミテッドＢｅａｍｒ Ｉｍａｇｉｎｇ Ｌｔｄ． | デジタル画像を再圧縮するための装置および方法 |
| KR20210052095A (ko) * | 2019-10-31 | 2021-05-10 | 삼성전자주식회사 | 이미지 부호화기, 이미지 복호화기, 및 이미지 처리 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920010042B1 (ko) * | 1989-12-29 | 1992-11-13 | 삼성전자 주식회사 | 자기기록매체를 이용한 디지탈 스틸 비디오 레코더 및 화상기록방법 |
| US5428389A (en) * | 1990-06-14 | 1995-06-27 | Fuji Photo Film Co., Ltd. | Image data storage/processing apparatus |
| US5343243A (en) * | 1992-01-07 | 1994-08-30 | Ricoh Company, Ltd. | Digital video camera |
| JP3513165B2 (ja) * | 1992-06-30 | 2004-03-31 | キヤノン株式会社 | 画像処理装置 |
| JP3438205B2 (ja) * | 1993-02-25 | 2003-08-18 | 株式会社リコー | デジタル電子カメラ装置 |
| MY114249A (en) * | 1993-10-27 | 2002-09-30 | Sharp Kk | Image processing apparatus that can provide image data of high quality without deterioration in picture quality. |
| US5581310A (en) * | 1995-01-26 | 1996-12-03 | Hitachi America, Ltd. | Architecture for a high definition video frame memory and an accompanying data organization for use therewith and efficient access therefrom |
-
1995
- 1995-08-10 JP JP07204606A patent/JP3096618B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-09 US US08/696,033 patent/US5920343A/en not_active Expired - Lifetime
- 1996-08-09 KR KR1019960033151A patent/KR100347508B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0969674A2 (en) | 1998-07-03 | 2000-01-05 | Canon Kabushiki Kaisha | Image sensing device processing image signals in blocks |
| EP0969674A3 (en) * | 1998-07-03 | 2004-01-02 | Canon Kabushiki Kaisha | Image sensing device processing image signals in blocks |
| US6684000B1 (en) | 1998-07-03 | 2004-01-27 | Canon Kabushiki Kaisha | Image sensing device capable of outputting image signals by blocks and processing circuit which processes image signals by blocks |
| JP2007150644A (ja) * | 2005-11-28 | 2007-06-14 | Mitsubishi Electric Corp | 赤外線撮像装置 |
| JP4726616B2 (ja) * | 2005-11-28 | 2011-07-20 | 三菱電機株式会社 | 赤外線撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3096618B2 (ja) | 2000-10-10 |
| KR970014162A (ko) | 1997-03-29 |
| US5920343A (en) | 1999-07-06 |
| KR100347508B1 (ko) | 2003-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3096618B2 (ja) | 撮像装置 | |
| US8120671B2 (en) | Digital camera for recording a still image while shooting a moving image | |
| JP4138056B2 (ja) | マルチスタンダード脱圧縮及び／又は圧縮装置 | |
| JPH06189285A (ja) | 画像データ圧縮伸張装置における量子化・逆量子化回路 | |
| CN101536491A (zh) | 图像捕捉装置和图像捕捉方法 | |
| US7139020B2 (en) | Digital camera including the compression of size-reduced images after picture taking is completed | |
| JPWO2011148573A1 (ja) | 撮像装置 | |
| KR100664550B1 (ko) | 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상장치 | |
| JP2000244922A (ja) | 画像データ圧縮方法 | |
| JP4302661B2 (ja) | 画像処理システム | |
| KR100788983B1 (ko) | 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상장치 | |
| JPH02105679A (ja) | ディジタル画像記録再生装置 | |
| JP3406924B2 (ja) | 画像処理装置及びその方法 | |
| JP2000244744A (ja) | 画像データ圧縮方法及び画像データ管理方法 | |
| JP3152258B2 (ja) | 画像処理装置及びその方法 | |
| JP3076081B2 (ja) | 画像信号処理装置 | |
| JP4522640B2 (ja) | データ転送システムおよびデータ転送方法 | |
| JP2908796B2 (ja) | 画像信号の直交変換符号化装置 | |
| JP3194757B2 (ja) | 電子カメラ装置 | |
| JPH04298170A (ja) | ディジタルスチルビデオカメラ | |
| JP2824255B2 (ja) | 画像信号の直交変換符号化装置 | |
| JP2006166144A (ja) | 画像処理装置及び方法、並びにプログラム及び記録媒体 | |
| JPH10341407A (ja) | 電子スチルカメラの圧縮率設定装置 | |
| JPH10126813A (ja) | 撮像装置、記録媒体及び画像処理方法 | |
| JPH06319153A (ja) | 電子スチルカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070804 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |