KR100328323B1 - 동기압축형스크램블링된비디오신호의보조비디오정보코드보정시스템 - Google Patents

동기압축형스크램블링된비디오신호의보조비디오정보코드보정시스템 Download PDF

Info

Publication number
KR100328323B1
KR100328323B1 KR1019950704469A KR19950704469A KR100328323B1 KR 100328323 B1 KR100328323 B1 KR 100328323B1 KR 1019950704469 A KR1019950704469 A KR 1019950704469A KR 19950704469 A KR19950704469 A KR 19950704469A KR 100328323 B1 KR100328323 B1 KR 100328323B1
Authority
KR
South Korea
Prior art keywords
binary
error
count value
parity
auxiliary information
Prior art date
Application number
KR1019950704469A
Other languages
English (en)
Other versions
KR960702246A (ko
Inventor
주리툴츠
Original Assignee
크리트먼 어윈 엠
톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리트먼 어윈 엠, 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 filed Critical 크리트먼 어윈 엠
Publication of KR960702246A publication Critical patent/KR960702246A/ko
Application granted granted Critical
Publication of KR100328323B1 publication Critical patent/KR100328323B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/16—Analogue secrecy systems; Analogue subscription systems
    • H04N7/167—Systems rendering the television signal unintelligible and subsequently intelligible
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H04N7/0357—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for error detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/16—Analogue secrecy systems; Analogue subscription systems
    • H04N7/167—Systems rendering the television signal unintelligible and subsequently intelligible
    • H04N7/171—Systems operating in the amplitude domain of the television signal
    • H04N7/1713—Systems operating in the amplitude domain of the television signal by modifying synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

폐쇄 캡션 정보와 같은 보조 비디오 정보를 처리하는 시스템은 동기 압축 비디오 신호 스크램블링에 기인된 비디오 신호 왜곡 효과에 의해 생성될 수 있는 무효 패리티 에러를 검출할 가능성을 포함한다. 상기 동기 압축 왜곡은 비디오 디스플레이에 영향을 주지는 않지만 무효 패리티 에러를 야기하는 필드 1 의 라인 21의 각각 발생하는 2 개의 폐쇄 캡션 특성의 제 2 의 패리티 비트를 변경할 수 있다. 동기 압축 왜곡에 의해 영향을 받지않는 제 1 특성의 패리티 에러는 유효 패리티 에러가 제 2 특성에 존재하는지를 나타낸다. 패리티 에러가 제 1 특성에서 발생하지 않는다면, 제 2 특성에서 발생하는 패리티 에러는 무효로 가정된다.

Description

동기 압축형 스크램블링된 비디오 신호의 보조 비디오 정보 코드 보정 시스템
본 발명은 폐쇄 자막(closed caption) 데이타와 같은 보조 비디오 정보를 디코딩하는 능력을 포함하는 비디오 신호 처리 시스템에 관한 것이다.
비디오 신호는 비디오 정보의 무료 시청을 방지하도록 엔코딩될 수 있다. 종종 "스크램블링(scrambling)"으로 칭해지는 엔코딩은 "유료 시청" 프로그래밍과 같은 응용에 유용하다. 스크램블링의 한 방법은 동기 펄스의 진폭을 감소시킴으로써 수평 동기 펄스를 압축하는 것이다. 펄스 진폭을 감소시키면 비디오 수신기가 비디오 신호에 비디오 디스플레이를 동기화시키는 것을 불가능하게 만든다. 그 결과, 비디오 수신기는 스크램블링된 비디오 신호로부터 비디오 프로그램을 추출할 수 없다.
동기 신호 압축은 압축 "윈도우(window)"가 동기 펄스 구간을 거치는 동안, 비디오 RF 반송파 진폭을 고정된 계수, 예컨대, 6 내지 10 dB 만큼 감소시킴으로써 달성될 수 있다. 엔코딩된 신호는 "확장" 윈도우가 또한 동기 구간을 거치는 동안 변조된 RF 신호의 진폭을 증가시킴으로써 디코딩된다. 윈도우 확장 중의 신호 증폭은 윈도우 압축 중의 진폭 감소와 동일하다. 동기 압축에 의해 야기되는 왜곡은 압축 및 확장 윈도우가 일치하는 경우에만 완전히 제거된다.
압축 및 확장 윈도우가 정확하게 일치하는 것은 매우 어렵다. 미국 연방 통신 위원회(FCC)에 의해 공포된 것과 같은 비디오 신호 관리 표준은 동기 압축 엔코딩에 대한 요구를 조건으로 지정하지는 않는다. 그 결과, 압축 윈도우의 타이밍 및 지속 기간은 사용되는 특정 엔코딩 장치에 의존한다. 디코딩 시스템의 변형은 엔코딩 및 디코딩 윈도우가 정확하게 일치할 가능성을 더욱 더 감소시킨다. 엔코딩 및 디코딩 시스템은 윈도우 타이밍을 변경하는 조정을 포함한다. 그러나, 압축 및 확장 윈도우의 정확한 일치가 대부분의 시스템 구조에서 일관되게 달성되기는 어렵다.
엔코딩 및 디코딩 윈도우가 일치하지 않는 경우, 압축 왜곡의 잔재가 디코딩 후에 비디오 신호에 남는다. 예를 들어, 확장 윈도우는 압축 구간이 확장 구간의 좌측 및 우측 에지 양쪽 다 초과하여 확장하게 하는 제1도에 도시된 바와 같은 압축 윈도우내에서 발생할 수 있다. 압축 윈도우 내부 및 확장 윈도우 외부에 있는 비디오 신호의 부분은 확장 후에 압축된 RF 진폭을 갖고 왜곡된 채로 남는다. 2개의 왜곡된 부분이 각 동기 펄스, 즉 제1도에 도시된 바와 같은 각 동기 펄스의 양측 상의 하나와 결합된다. 왜곡된 부분은 제1도에서 "래빗 이어(rabbit ear)"로 라벨(label)이 붙어 있다.
제1도에 도시된 윈도우 타이밍에서, "래빗 이어" 구간 동안의 신호 레벨은 압축 RF 반송파가 비디오 신호의 IRE 레벨을 증가시키기 때문에 100 IRE의 최대 비디오 신호 레벨 또는 그 보다 큰 레벨에 있다. 이것은 제1도에 도시된 RF 반송파와 비디오 신호 사이의 관계를 참조함으로써 잘 이해하게될 것이다. 특히, IRE 레벨은 비디오 신호 레벨이 RF 반송파 진폭의 중점에 접근함에 따라 증가한다(제1도의 상부에 점선으로 도시). 엔코딩 중에 압축 윈도우의 RF 반송파의 진폭 감소는 비디오 신호 파형의 엔코딩된 부분이 RF 반송파 진폭의 중점을 향하여 이동하게 한다(제1 도의 상부에서 파선). 그 결과, IRE 레벨은 윈도우 압축 중에 증가한다. 예를 들어, 6 내지 10 dB의 압축은 압축 윈도우내의 활성 비디오 구간 동안의 비디오 신호 레벨이 50 IRE를 초과하게 한다. 디코딩 중의 RF 반송파의 진폭 증가는 확장 윈도우 내의 비디오 신호를 RF 반송파 진폭의 중점으로부터 멀리 이동하게 하여 IRE 레벨이 증가하는 것을 방지한다. 그러나, 디코딩되지 않은 엔코딩된 신호 부분들은 증가된 IRE 레벨을 유지한다.
"래빗 이어" 구간 동안의 왜곡이 시청 가능 비디오 디스플레이에 직접 영향을 주지는 않는다. 동기 압축 시스템의 검사는 압축 및 확장 윈도우의 에지가 각각의 수평 라인 구간 내의 활성 비디오 구간의 대응 에지의 약 4 ㎲ 범위 내에서 발생하는 것을 나타낸다. 이 타이밍은 임의의 "래빗 이어" 효과가 비디오 디스플레이의 오버스캔 (overscan) 영역내에 있게 한다. 그 결과, "래빗 이어" 효과는 시청 가능 디스플레이 영역에 포함되는 비디오 라인에 가시 효과를 생성하지 않는다.
"래빗 이어" 구간 동안의 왜곡은 비디오 신호에 포함되는 폐쇄 자막 데이타와 같은 보조 비디오 정보를 변조시킬 수 있다. FCC 폐쇄 자막 표준에서 조건으로 지정되어 있는 바와 같이, 폐쇄 자막 데이타가 필드 1의 라인 21 중에 포함된다. 폐쇄 자막 데이타는 라인 21이 수직 귀선 소거 기간내에 있기 때문에 직접 디스플레이되지 않는다. 그 데이타는 비디오 신호로부터 추출되어 디코딩된다. 디코딩된 데이타는 이 디코딩된 데이타를 정상 비디오 디스플레이로 병합하는 비디오 시스템내의 온 스크린 디스플레이(OSD) 유닛을 통해 디스플레이된다. FCC 표준에서 조건으로 지정된 바와 같이, 각각의 라인 21 구간의 최종 1/2의 정보는 2개의 8 비트 이진 워드를 표시하는 16 이진 비트를 포함한다. 각각의 8 비트 워드는 1 패리티 비트와 하나의 폐쇄 자막 특성을 표시하는 ASCΠ 포맷으로 코딩된 7 비트를 포함한다. 각각의 라인 21 구간의 최종 비트는 제2 특성에 대한 패리티 비트이다. 라인 21 내의 활성 비디오 구간의 종료 중에 발생하는 "래빗 이어" 구간은 제2 폐쇄 자막 특성의 패리티 비트를 변조시켜 폐쇄 자막 데이타의 부정확한 디코딩을 야기할 수 있다.
상기 문제는 제1도에 도시된 바와 같은 "래빗 이어" 구간의 타이밍과 제2도에 도시된 바와 같은 폐쇄 자막 데이타의 타이밍을 비교함으로써 더 잘 이해할 수 있다. 전술한 바와 같이, "래빗 이어"는 수평 동기 펄스(제1도의 좌측의 "래빗 이어") 이전의 수평 라인 구간 내의 적어도 4 ㎲의 활성 비디오 구간 동안에 발생할 수 있다. 제2도에서, 최종 폐쇄 자막 데이타 비트, 즉, 특성 2에 대한 패리티 비트는 또한 활성 비디오 구간의 최종 4㎲ 동안에 발생한다. 따라서, "래빗 이어" 구간 중의 신호 레벨은 패리티 비트를 간섭할 수 있다.
라인 21의 폐쇄 자막 데이타 비트 중의 50 IRE의 신호 레벨은 폐쇄 자막 데이타 디코더에 의해 논리 1로서 해석된다. 전술한 바와 같이, "래빗 이어" 구간 중의 신호 레벨은 압축 동작에 의해 50 IRE 보다 큰 레벨로 변화된다. 따라서, "래빗 이어" 와 패리티 비트 사이의 간섭은 디코딩된 패리티 비트가 의도된 패리티 비트 신호 레벨과 무관하게 논리 1로 되게 한다. 의사 패리티 에러가 결과로 생기는데,즉, 패리티 에러는 특성 2에 대한 특성 코드가 정확할 때 특성 2에 대하여 발생한다.
"래빗 이어" 구간의 반복 발생은 대부분의 라인 21의 제2 폐쇄 자막 특성에 대한 패리티 비트가 논리 1에 "고정(stuck)"되게 한다. 그 결과, 대부분의 다른 디스플레이된 폐쇄 자막 특성, 즉 폐쇄 자막 디스플레이의 약 50%가 논리 1과 동일한 패리티 비트에 관련된다. 특성 2 코드의 약 50%가 논리 0과 동일한 정확한 패리티 비트를 가진다고 가정하면, 디스플레이된 폐쇄 자막 특성의 약 25%는 의사 패리티 에러를 생성할 것이다. 0SD 유닛은 특정 "대체" 특성 코드, 예컨대, "공란" 특성에 대한 특성 코드를 갖는 패리티 비트를 야기하는 특성 코드를 대체할 수 있다. 따라서, 동기 압축 비디오 신호 스크램블링의 불완전한 디코딩은 폐쇄 자막 특성의 약 25%가 공란 특성으로서 잘못 디스플레이되게 할 수 있다.
본 발명은 상기한 문제를 인식하여 상기 문제의 해결책을 제공하는데 그 목적이 있다. 본 발명의 원리에 따르면, 보조 정보 성분을 포함하는 텔레비전 신호를 처리하는 시스템은 에러가 보조 정보에서 발생한 때를 결정하도록 보조 정보를 평가하고, 유효 에러가 발생할 때 보조 정보를 변경시키며, 무효 에러가 발생할 때 보조 정보의 변경을 실질적으로 방지한다. 무효 에러는 보조 정보에 포함되는 제1 이진 워드에서 검출되지 않고 에러들이 제2 이진 워드에서 검출될 때 존재한다.
본 발명은 첨부하는 도면을 참조함으로써 잘 이해할 수 있게 될 것이다.
제1도는 본 발명에 의해 제기(address)되는 문제의 양태를 도시한 비디오 신호 파형도.
제2도는 상기 문제의 다른 양태를 도시한 폐쇄 자막 데이타를 포함하는 비디오 신호의 파형도.
제3도는 본 발명의 원리를 따라 구성된 비디오 신호 처리 시스템의 일부의 블록도.
제4도는 제3도에 도시된 시스템의 동작을 이해하는데 유용한 신호 파형도.
제5도는 제3도에 도시된 시스템의 동작을 이해하는데 유용한 플로우 차트.
제6A도 및 제6B도는 본 발명의 원리에 따라 구성된 비디오 신호 처리 시스템의 다른 실시예를 도시한 도면.
제3도에 도시된 시스템에서, 신호(직렬 데이타)는 비디오 신호로부터 추출되는 직렬 이진 데이타를 제공한다. 데이타 추출은 분할 레벨로 칭해지는 한계 레벨보다 크거나 작은 비디오 신호 레벨을 이진 논리 1 및 논리 0 레벨로 각각 변환시키는 데이타 슬라이서(제3도에서 도시 생략)를 사용하여 달성된다. 라인 21의 하나의 발생 내의 16 비트의 직렬 폐쇄 자막 데이타는 클록 신호(SERCLK)의 16 클록 펄스에 응답하여 제3도의 16 비트 레지스터(310)로 클록된다.
신호(SERCLK)는 폐쇄 자막 데이타가 비디오 신호에서 발생될 때 라인 21의 부분 중에서 타이밍 신호 발생기(300)에 의해 발생된다(제3도에 도시). 발생기(300)는 신호(수평)내의 수평 동기 펄스로 표시되는 바와 같이 비디오 신호내의 수평 라인을 카운팅함으로써 라인 21이 비디오 신호내에 존재하는 때를 결정한다. 상기 수평 라인 카운트는 수직 동기 신호(수직)의 수직 동기 펄스로 표시되는 바와 같이 비디오 필드의 개시부에서 초기화된다. 신호(수직 및 수평)는 비디오시스템내의 편향 회로에 의해 생성된다. 편향 회로에 의해 생성된 동기 신호와 실제의 비디오 신호(비디오)의 타이밍 사이에 위상 변화가 존재할 수 있다. 발생기(300)내의 동기 분리기는 신호(SERCLK)의 발생을 라인 21 내의 폐쇄 자막 데이타 구간의 실제의 타이밍에 동기화시키는데 사용되는 합성 비디오 신호(비디오)로부터 분리된 동기 신호를 생성한다.
레지스터(310) 내의 16 비트의 데이타는 제3도에서 비트 1 내지 16으로 표시된다. 비트 7-1은 라인 21 내의 제1 폐쇄 자막 특성에 대한 특성 코드(제2도 및 제3도에 "특성 #1"로 라벨이 붙음)를 포함하고, 비트 15-9는 제2 폐쇄 자막 특성에 대한 특성 코드("특성 #2"로 라벨이 붙음)이다. 비트 16 및 8은 각각 제2 및 제1 특성에 대한 패리티 비트("P"로 라벨이 붙음)이다.
레지스터(310)로부터의 16개의 병렬 출력은 직렬 데이타를 패리티 검사기(320, 330)에 결합되는 병렬 데이타로 변환시킨다. 특성 코드 및 각각의 코드에 대응하는 패리티 비트는 각각의 패리티 검사기(320, 330)에 결합된다. 패리티 검사기들은 특성 코드와 제1 및 제2 특성에 대한 패리티 비트를 평가하고, 각각의 패리티 에러 신호(P1ERR 및 P2ERR)를 발생한다. 패리티 에러 신호가 논리 1에 있을 때, 패리티 에러는 대응하는 특성 코드에 존재한다.
상기 패리티 에러 정보는 후술되는 바와 같이 레지스터(310) 내의 특성 코드 또는 "공란" 코드와 같은 대체 특성 코드 중 하나를 온 스크린 디스플레이(OSD) 처리기(제3도에 도시 생략)에 선택적으로 결합시키는 출력 멀티플렉서(380, 390)를 제어하는데 사용된다. 신호(P1ERR)는 전술한 "래빗 이어" 효과가 특성 1에 영향을주지 않기 때문에, 에러가 특성 1에서 발생할 때를 정확하게 표시하는 것으로 추정된다. 따라서, 신호(P1ERR)는 후속하는 바와 같이 직접 멀티플렉서(380)를 제어한다. 논리 0(특성 1 코드가 정확함)에서의 신호(P1ERR)는 멀티플렉서(380)가 멀티플렉서(380)의 A에서의 특성 1 코드를 멀티플렉서(380)의 출력 및 OSD 프로세서에 결합하게 한다. 논리 1(특성 1 코드가 에러)에서의 신호(P1ERR)에 대하여, 멀티플렉서(380)의 B 입력에서의 "공란 코드는 멀티플렉서(380)의 출력 및 OSD 프로세서에 결합된다.
특성 2에 대하여, 상기 "래빗 이어"는 신호(P2ERR)에 의해 표시되는 패리티 검사 결과가 부정확하게 되게 하는 전술한 바와 같은 특성 2의 패리티 비트를 방해할 수 있다. 신호(P2ERR)의 유효성과 특성 2에 대한 코드의 유효성은 특성 2의 패리티 에러가 상기 "래빗 이어" 효과에 의해 야기된 의사 결과로 되기 쉬운 때를 결정하도록 후술되는 바와 같이 평가된다. 의사 패리티 에러는 무시되고, 특성 2에 대한 코드(멀티플렉서(390)의 "A" 입력)는 멀티플렉서(390)의 출력 및 OSD 프로세서에 결합된다. 상기 특성 2 의 유효 패리티 에러는 멀티플렉서(390)의 입력 B에서의 "공란" 코드가 멀티플렉서(390)의 출력 및 OSD 프로세서에 결합되게 한다.
특성 2에서의 패리티 에러의 유효성의 평가는 특성 1에서의 패리티 에러의 발생을 기초로 한다. 특히, 특성 1 및 특성 2에서의 패리티 에러의 발생 가능성은 동일한 것으로 가정한다. 또한, 특성 1이 상기 "래빗 이어" 효과에 의해 영향을 받지 않기 때문에, 특성 1 패리티는 유효 패리티 에러가 발생될 때의 신뢰성있는 표시를 제공한다. 예를 들어, 강한 비디오 신호 예컨대, 케이블 텔레비전(CATV) 신호는 통상적으로 및 특히 특성 1에서 유효 패리티 에러를 생성하기 어렵다. 따라서, 특성 1에서의 패리티 에러의 부족은 특성 2에서의 패리티 에러가 상기 "래빗 이어" 효과에 의해 야기되는 의사 에러가 되기 쉽다는 것을 나타낸다. 상기 신호가 약하거나 잡음성의 신호인 경우, 유효 패리티 에러는 양쪽 모두의 특성에서 발생하기 쉽다. 따라서, 특성 1에서 발생하는 패리티 에러는 특성 2에서의 패리티 에러가 유효하게 될 수 있음을 나타낸다.
제3도에 도시된 실시예는 특성 2 패리티 에러의 유효성을 결정하도록 전술한 방법을 수행한다. 첫째로, 패리티 에러가 특성 2[논리 0에서 신호(P2ERR)]에 존재하지 않는 경우, 특성 2 코드는 정확한 것으로 추정된다. 제3도에서, 논리 0에서의 신호(P2ERR)는 멀티플렉서(390)에 대한 선택 신호가 AND 게이트(370)를 통해 논리 0이 되게한다. 멀티플렉서(390)는 멀티플렉서(390)의 "A"에서 특성 2 코드를 상기 OSD 프로세서에 결합함으로써 응답한다. 따라서, OSD 프로세서에 전달되는 특성 2코드는 특성 2에 패리티 에러가 존재하지 않을 때 변화되지 않는다.
패리티 에러가 특성 2에 존재할 때, 신호(P2ERR)는 AND 게이트의 출력에서 멀티플렉서(390)에 대한 선택 신호의 값이 업/다운 카운터(340)와 게이트들(350 내지 365)을 포함하는 회로에 의해 결정되게 하는 논리 1에 있게 된다. 이 회로는 특성 2의 패리티 에러의 유효성을 평가한다. 카운터(340)는 각각의 입력 INC 및 DEC 에서의 펄스에 응답하여 카운트값을 증가 및 감소시키는 3 비트 카운터이다. 상기 카운트값은 후속하는 바와 같이 특성 1 및 2에서의 패리티 에러의 발생을 기록한다.
상기 카운트값은 상기 카운터의 입력(CLR)에서 펄스에 응답하여 0으로 초기화된다. 제3도에서, 타이밍 신호 발생기(300)로부터의 신호(클리어)는 상기 시스템이 처음으로 폐쇄 자막 데이타를 처리하기 시작할 때, 또는 비디오 신호원이 변화할 때, 초기화 펄스를 제공한다.
카운터(340)의 출력은 상기 카운트값이 0의 초기값보다 클 때만 논리 1에 있는 AND 게이트(370)의 입력에 결합되는 단일 비트 신호이다. 카운터(340)의 출력에서의 논리 1은 특성 2의 패리티 에러가 유효하다는 것을 나타내고, 신호(P2ERR)가 멀티플렉서(390)에 대한 선택 신호를 제공하게 한다. 그 결과, 신호(P2ERR)(패리티 에러)에서의 논리 1은 멀티플렉서(390)의 B 입력에서의 "공란" 코드가 OSD 프로세서에 결합되게 한다. 논리 0(에러 없음)은 특성 2 코드가 OSD 프로세서에 결합되게 한다.
상기 카운트값은 특성 1 및 2의 패리티 에러에 응답하여 증가 및 감소된다. AND 게이트(350, 360)의 출력에서의 논리 1에 대해 펄스는 상기 카운트값이 0 및 7(3 비트 카운터에서 가능한 최소 및 최대 카운트값)의 카운트값 한계 사이에 있는 경우, 상기 카운트값이 각각 증가 및 감소하게 한다. 상기 카운터는 카운트값이 7일때 증가를 금지시키고, 카운트값이 0일 때 감소를 금지시키는데, 즉, 상기 카운터 설계는 "랩 어라운드(wrap around)"를 허용하지 않는다. AND 게이트(350, 360)의 출력은 라인 21의 종료부가 타이밍 신호 발생기(300)로부터의 샘플링 신호(SMPL)에 의해 한정된 후의 구간 중에만 논리 1로 펄스를 발생시킬 수 있다. 이 타이밍은 패리티 에러 신호(P2ERR 및 P1ERR)가 안정된 후에 증가 또는 감소 신호가 발생될 수 있게 한다. 라인 21과 신호(SMPL) 사이의 타이밍 관계는 제4도에 도시되어 있다.
증가 신호는 특성 1에 패리티 에러가 존재하고 특성 2에 패리티 에러가 존재하지 않는 경우[신호(P1ERR)가 논리 1에 있고, 신호(P2ERR)가 논리 0에 있는 경우], 신호(SMPL) 의 펄스 동안에 AND 게이트(350)의 출력에서 발생된다. 패리티 에러가 라인 21의 현재의 발생에 대하여 특성 2에 존재하지 않는다 할지라도, 특성 1의 패리티 에러는 유효 패리티 에러가 예컨대, 잡음성의 신호인 상기 신호 내에 존재할 수 있음을 나타내며, 특성 2의 후속 패리티 에러는 유효하게 될 수 있다. 이 상태의 발생은 상기 카운트값을 증가시킴으로써 기록된다.
감소 신호는 특성 1에 패리티 에러가 존재하지 않고 특성 2에 패리티 에러가 존재하는 경우[신호(P1ERR)가 논리 0에 있고, 신호(P2ERR)가 논리 1에 있는 경우), 신호(SMPL)의 펄스 중에 AND 게이트(360)의 출력에서 발생된다. 상기 카운트값은 현재의 카운트값이 0 보다 큰 경우, 감소 신호에 응답하여 감소된다. 감소 신호는 특성 2의 현재의 패리티 에러가 유효하게 될 수 있다는 것을 나타낸다. 상기 카운트값으로 표시되는 바와 같이 특성 1 패리티 에러의 히스토리(history)는 특성 2 패리티 에러가 유효 에러로 표시되는지의 여부를 결정한다.
0 보다 큰 카운트값은 패리티 에러가 특성 1에서 발생함을 나타내고, 그에 따라, 유효 패리티 에러가 상기 신호 내에 존재함을 나타낸다. 그 결과, 특성 2의 패리티 검사는 정확한 것으로 추정된다. 카운터(340)의 출력은 신호(P2ERR)가 AND 게이트(370)를 통해 멀티플렉서(390)를 제어하도록 인에이블하는 논리 1에 존재한다.
0의 카운트값은 패리티 에러가 특성 1에서 발생하지 않음을 나타내거나 또는 특성 1의 패리티 에러가 특성 2에서보다 덜 빈번하게 발생함을 나타낸다. 어느 한상태에서, 특성 2의 패리티 에러는 무효인 것으로 추정되는데, 즉, 상기 특성 2 코드는 정확하다. 논리 0은 카운터(340)의 출력에서 생성되어 멀티플렉서(390)가 패리티 에러가 존재함을 나타냄에도 불구하고 특성 2 코드를 상기 OSD 프로세서에 결합하도록 한다. 패리티 에러가 라인 21의 동일한 발생에서 특성 1 및 2에서 발생하는 경우, 상기 카운트값은 변화되지 않는다. 멀티플렉서(390)의 제어는 라인 21 의 선행 발생에 대한 것과 동일하다.
전술한 카운터 장치의 효과는 특성 1의 에러의 수를 기록하고 특성 2의 유효 에러의 동일 수만을 인식하는 "메모리" 특징을 제공하는 것이다. 이것은 특성 2의 유효 에러가 특성 1의 유효 에러와 거의 동일하다는 전술한 기본 가정에 따른 것이다. 그 결과는 강한 신호, 약한 신호와 상기 "래빗 이어" 효과가 존재하는지의 여부에 대한 특성 2 에러를 효율적으로 처리하는 특성 2에 대한 통계적인 에러 처리의 형태이다. 특히, 상기 에러 처리 결과는 모든 특성 2 에러를 처리하던가 또는 에러를 처리하지 않던가 하는 양자 택일되는 것보다는 다양한 신호 형태 모두에 대한 것이 더 좋다. 예를 들어, 상기 신호가 약할 때 및 상기 "래빗 이어" 효과가 존재하지 않을 때, 에러를 처리하지 않으면, 혼란스러운 폐쇄 자막 디스플레이를 야기하는 다수의 부정확한 특성들의 디스플레이가 결과로 도출될 것이다. 상기 신호가 강하고 상기 "래빗 이어" 효과가 존재할 때, 모든 특성 2 에러들을 처리하면 다수의 불필요한 공란 특성들을 야기할 것이다.
제3도에 도시된 장치로 생성된 것과 유사한 결과는 제5도의 플로우차트에 도시된 소프트웨어 수행으로 달성될 수 있다. 제5도에 도시된 절차는 0으로의 카운트 값의 초기화(제5도에서 RECNT로 식별됨)가 후속되는 단계 500에서 시작된다. 단계 500은 폐쇄 자막 데이타 처리가 먼저 개시할 때 또는 상기 신호원이 제3도를 참조하여 전술한 바와 같이 변화할 때 시작된다. 단계 515에서, 새로운 데이타 즉, 라인 21의 새로운 발생이 검출될 때까지 동작은 정지한다. 특성 1의 패리티는 단계 520에서 검사된다. 특성 1의 패리티 에러는 상기 카운트값이 단계 525에서 증가되게 하고, 상기 특성 1 코드는 단계 530에서 "공란" 코드로 세트된다. 단계 530의 종료에 후속하여, 또는 패리티 에러가 단계 520에서 검출되지 않는 경우, 처리는 단계 540에서 계속한다.
특성 2의 패리티는 단계 540에서 검사된다. 특성 2에 대한 정확한 패리티는 단계 545에서 OSD 프로세서로 특성 1 코드(원래의 특성 1 코드 및 단계 530으로부터의 "공란" 코드) 및 특성 2 코드의 전송을 야기한다. 특성 2 패리티가 단계 540에서 정확하게 되지 않은 경우, 카운터 값은 단계 550에서 검사된다. 0 보다 큰 카운트값은 상기 카운트값이 단계 560에서 감소되게 하고, 단계 565에서 특성 2 코드가 "공란" 코드로 세트되게 하며, 단계 545에서 상기 특성 코드를 OSD 프로세서에 전송하는 것이 후속한다. 단계 550에서 상기 카운트값이 0 보다 크지않은 경우(즉, 0과 동일한 경우), 특성 2의 패리티는 정확하게 되고, 상기 특성 코드는 단계 545에서 OSD 프로세서에 전송된다. 단계 545에 후속하여, 라인 21의 다른 발생이 검출될 때까지 상기 절차가 정지하는 단계 515에서 동작은 계속한다.
제5도에 도시된 소프트웨어 절차는 폐쇄 자막 신호들을 처리하는 기능을 포함하는 Motorola MC68HC05CC1 마이크로프로세서를 사용하여 효율적으로 수행될 수 있다. 제5도에 도시된 루틴은 18 바이트의 ROM 및 1 바이트의 RAM 만을 요구한다. 1 바이트의 RAM은 변경(초기화, 증가 및 감소)될 수 있는 카운트값을 저장하도록 요구된다.
제5도에 도시된 소프트웨어 방법은 제3도에 도시된 하드웨어 실시예를 실시하는 것과 약간 다른 기능을 제공한다. 제5도에서, 각각의 특성 코드의 패리티는 순차적으로 평가되는데, 즉, 특성 코드 1의 패리티가 먼저 평가된 후에 특성 코드 2의 패리티가 평가된다. 제3도에서, 2개의 패리티 검사기는 동시에 2개의 특성의 패리티를 평가한다. 순차적인 패리티 검사는 라인 21 내의 다른 구간 중에 각각의 워드의 패리티를 평가함으로써 단일 패리티 검사기만을 사용하여 제3도에 도시된 시스템에서 수행될 수 있다. 그러나, 멀티플렉서는 각각의 특성 코드를 상기 패리티 검사기에 선택적으로 결합하도록 요구될 것이고, 추가의 제어 신호가 필요하게 될 것이다.
또한, 제3도 및 제5도의 방법은 무효 패리티 에러가 처리되는 방식에 있어서 상이하다. 제5도에서, 특성 2에 대한 무효 패리티 에러는 특성 2의 패리티가 상기 특성 코드들을 OSD 프로세서에 전달하기 전에 단계 555에서 정정되게 한다. 제3도에서, 상기 패리티 비트들은 "제거(stripped off)"되고, 각각의 특성에 대한 7 비트 특성 코드만이 OSD 프로세서에 전송된다. 패리티 정정은 상기 카운트값이 무효패리티를 나타낼 때 상기 패리티 비트를 반전시킴으로써 제3도에 포함될 수 있다.
전술한 본 발명의 실시예들은 약하거나 강한 신호를 처리하는 시스템에 적용될 수 있는 무효 패리티 에러의 문제에 대한 해결안을 제공한다. 제3도에 도시된 장치는 강하거나 약한 신호가 수반되는지의 여부에 무관하게 동일한 방식으로 동작한다. 따라서, 수신되는 신호의 형태를 검출하는 것은 불필요하다. 상이한 모드의 동작도 불필요하다. 사용자 중재는 상기 신호 형태가 변화할 때 동작의 모드들을 스위칭하는 것과 같은 조정이 불필요하다. 그러나, 상기 시스템이 강한 신호들만 처리하는 경우, 제3도에 도시된 장치는 강한 신호가 존재할 때 에러가 발생하기 어렵기 때문에 현저하게 단순화될 수 있다.
순전히 강한 신호들을 처리하는 하나의 방법은 제1 특성만의 패리티 에러에 대하여 검사하는, 즉, 제2 특성의 패리티 에러를 무시하는 것이다. 제2 특성의 패리티가 검사되지 않는 경우, 패리티 검사기(320), 멀티플렉서(390) 및 장치(340 내지 365)는 제거될 수 있다. 상기 특성 2 코드는 언제든지 OSD 프로세서에 결합될 것이다. 이러한 구조는 제6A도에 도시되어 있다.
별법으로는, 제3도는 AND 게이트(370)를 사용하여 신호들(P2ERR 및 P1ERR)의 논리 AND로부터 멀티플렉서(390)에 대하여 선택 신호를 발생함으로써 강한 신호에 대해 변경될 수 있다. 제6B도에 도시된 이러한 구조는 에러가 2개의 특성 1 및 2의 양쪽 모두에서 검출될 때만 상기 "공란" 코드가 선택되게 한다. 에러들의 "통계" 처리는 카운터(340)가 특성 1에서의 에러의 "히스토리"를 기록하는 제3도에서와 같이 발생하지 않는다. 그러나, 제6B도에 도시된 방법은 특성 2 의 임의의 에러를 검출하지만, 제6A도에 도시된 구조는 에러를 검출하지 않는다.
전술한 실시예들에 다른 변경도 가능하다. 예를 들어, 제3도에 도시된 카운터는 전술한 3 비트 구성과 다른 다수의 비트를 사용하여 수행될 수도 있다. 하나의 가능성은 "플래그(flag)" 비트로 동작하는 단일 비트를 사용하는 것이다. 플래그 비트는 특성 1의 패리티 비트가 검출될 때 세트될 것이다. 특성 2의 후속 에러는 유효 에러로 처리될 것이고, 상기 플래그 비트는 클리어될 것이다. 특성 2 에러가 발생할 때 플래그 비트가 세트되지 않는다면, 특성 2의 에러는 무효로 추정될 것이다. 전술한 3 비트 카운터와 같은 다중 비트 카운터는 단일 비트 방법보다 잡음성 또는 약한 신호의 존재시에 더 나은 실행 결과를 제공할 수도 있다. 상기 카운터는 상기 카운터의 초기값을 변화시킴으로써, 상기 증가 및 감소 기능(즉, 특성 2 에러에 대한 증가와 특성 1 에러에 대한 감소)을 반전시킴으로써, 그리고, 상기 카운트값 검사 조건을 변화시킴으로써 본 발명의 원리를 벗어남없이 더욱 변경될 수 있다.
추가의 변경들도 또한 가능하다. 예를 들어, 본 발명은 폐쇄 자막 데이타와 다른 보조 비디오 정보의 형태에 관해서도 적용할 수 있다. 특히, "확장 데이타 서비스" 응용에 관련된 데이타(즉, 필드 2의 라인 21에서의 보조 비디오 정보)는 또한 본 발명에 의해 어드레스될 수 있는 상기 "래빗 이어" 효과에 기인하는 에러들을 나타낼 수 있다. 또한, 제3도 및 제5도의 하드웨어 및 소프트웨어 방법들은 본 발명의 원리에 따른 시스템을 제공하도록 다양한 방식으로 즉, 하드웨어의 임의의 기능 및 소프트웨어의 다른 기능이 결합될 수도 있다. 이들 및 다른 변경들은 후속하는 특허 청구의 범위를 벗어나지 않도록 의도된다.

Claims (16)

  1. 제1 및 제2 이진 코드를 포함하는 보조 정보 성분을 포함한 텔레비전 신호를 처리하는 시스템에 있어서,
    상기 이진 코드들에 에러가 존재할 때를 검출하는 수단과,
    상기 검출 수단에 결합되어 에러가 발생할 때 상기 제2 이진 코드를 변경하는 수단과,
    상기 검출 수단 및 상기 변경 수단에 결합되어 상기 제1 이진 코드에서 에러가 검출되지 않을 때 상기 변경 수단이 상기 제2 이진 코드에서의 에러의 검출에 응답하여 상기 제2 이진 코드를 변경하는 것을 방지하는 수단
    을 포함하는 것을 특징으로 하는 텔레비전 신호 처리 시스템.
  2. 제1항에 있어서,
    상기 방지 수단은 상기 검출 수단에 결합되어 카운트값을 제공하는 카운터를 포함하고,
    상기 카운트값은 상기 보조 정보 성분을 처리하기 시작할 때 초기값으로 초기화되며,
    상기 카운트값은 상기 제1 이진 코드에서의 에러의 검출에만 응답하여 상기 카운트값을 증가시키고, 상기 제2 이진 코드에서의 에러의 검출에만 응답하여 상기 카운트값을 감소시킴으로써 새로운 카운트값을 생성하도록 변화되고,
    상기 새로운 카운트값은 상기 제2 이진 코드에 에러가 존재하고 제1 이진 코드에 존재하지 않을 때를 결정하기 위해 상기 초기값과 비교되는 것을 특징으로 하는 텔레비전 신호 처리 시스템.
  3. 제1항에 있어서,
    상기 변경 수단은 상기 제1 이진 코드를 변경하는 수단을 포함하고,
    상기 제1 및 제2 이진 코드는 각각 패리티 비트를 포함하며, 상기 검출 수단은 패리티 검사기를 구비하는 것을 특징으로 하는 텔레비전 신호 처리 시스템.
  4. 제3항에 있어서,
    상기 변경 수단은 상기 검출 수단 및 상기 방지 수단에 응답하여 에러가 존재하는 상기 이진 코드중 하나를 다른 이진 코드로 선택적으로 대체하는 스위치를 포함하는 것을 특징으로 하는 텔레비전 신호 처리 시스템.
  5. 제4항에 있어서,
    상기 제1 및 제2 이진 코드는 폐쇄 자막 특성을 나타내고, 상기 다른 이진 코드는 공란 특성을 나타내는 것을 특징으로 하는 텔레비전 신호 처리 시스템.
  6. 제1항에 있어서,
    각각의 상기 이진 워드는 각각 보조 정보와 상기 각각의 보조 정보가 정확한지의 여부를 나타내는 에러 정보를 포함하고,
    상기 검출 수단은 상기 각각의 보조 정보가 정확한 때를 결정하기 위해 상기 제1 및 제2 이진 워드의 상기 에러 정보를 평가하는 수단을 포함하며,
    상기 변경 수단은 상기 각각의 보조 정보에 대해 사용 가능하게 되는 것을 특징으로 하는 텔레비전 신호 처리 시스템.
  7. 제6항에 있어서,
    각각의 이진 워드의 상기 에러 정보는 패리티 비트를 포함하고,
    상기 평가 수단은 각각의 이진 워드의 패리티를 평가하는 패리티 검사기를 구비하며,
    상기 변경 수단은 상기 제2 이진 워드의 상기 보조 정보를 대체 보조 정보로 대체하는 것을 특징으로 하는 텔레비전 신호 처리 시스템.
  8. 제6항에 있어서,
    상기 방지 수단은 상기 평가 수단에 의한 상기 에러 정보의 평가에 응답하여 변화하는 카운트값을 제공하는 카운터를 구비하여,
    상기 카운트값은 상기 보조 정보 성분의 처리를 시작할 때 초기값으로 초기화되고,
    상기 카운트값은 상기 에러 정보의 평가가 상기 제1 이진 워드의 상기 보조 정보는 부정확하고 상기 제2 이진 워드의 상기 보조 정보는 정확하다는 것을 나타낼 때 증가되며,
    상기 카운트값은 상기 에러 정보의 평가가 상기 제1 워드의 상기 보조 정보는 정확하고 상기 제2 이진 워드의 상기 보조 정보는 부정확하다는 것을 나타낼 때 감소되고,
    상기 방지 수단은 상기 제1 및 제2 이진 워드의 상기 에러 정보의 평가 후에 상기 카운트값을 상기 초기값과 비교하여 상기 카운트값이 상기 초기값과 동일할 때 상기 변경 수단이 상기 제2 이진 워드의 상기 보조 정보를 변경시키는 것을 방지하도록 하는 것을 특징으로 하는 텔레비전 신호 처리 시스템.
  9. 제1항에 있어서,
    상기 검출 수단은 상기 제1 및 제2 이진 워드에서의 에러의 발생을 각각 나타내는 제1 및 제2 제어 신호를 발생하고,
    상기 변경 수단은 상기 제1 이진 워드를 변경하는 수단을 포함하며,
    상기 변경 수단은 상기 제2 이진 코드가 변경될 때를 나타내는 중간 신호를 발생하기 위해 상기 제1 및 제2 제어 신호를 수신하는 제1 및 제2 입력을 갖는 논리 AND 기능을 포함하는 것을 특징으로 하는 텔레비전 신호 처리 시스템.
  10. 제9항에 있어서,
    상기 보조 정보 성분은 폐쇄 자막 신호인 것을 특징으로 하는 텔레비전 신호 처리 시스템.
  11. 보조 정보와 각각의 보조 정보가 정확한지의 여부를 나타내는 에러 정보를 각각 포함하는 제1 및 제2 이진 워드를 포함하는 보조 정보 성분을 포함한 텔레비전 신호를 처리하는 시스템에 있어서,
    상기 에러 정보가 상기 제1 이진 워드의 상기 보조 정보는 정확하고 상기 제 2 이진 워드의 상기 보조 정보는 부정확하다는 것을 나타낼 때 존재하는 데이타 상태를 검출하기 위해 상기 이진 워드를 평가하는 수단과,
    상기 평가 수단에 결합되어 상기 데이타 상태가 존재할 때 상기 제2 이진 워드의 상기 보조 정보가 정확하다는 것을 나타내도록 상기 제2 이진 워드의 상기 에러 정보를 변경하는 수단
    을 포함하는 것을 특징으로 하는 텔레비전 신호 처리 시스템.
  12. 제11항에 있어서,
    각각의 이진 워드의 상기 에러 정보는 패리티 비트를 포함하고,
    상기 평가 수단은 각각의 이진 워드의 패리티를 평가하는 패리티 검사기를 구비하며,
    상기 변경 수단은 상기 데이타 상태가 존재할 때 상기 제2 이진 워드에 대해 정확한 패리티를 생성하도록 상기 제2 이진 워드의 상기 패리티 비트를 변경하는 것을 특징으로 하는 텔레비전 신호 처리 시스템.
  13. 제12항에 있어서,
    상기 평가 수단은 카운트값을 제공하는 카운터를 구비하고,
    상기 카운트값은 상기 보조 정보 성분을 처리하기 시작할 때 초기값으로 초기화되며,
    상기 카운트값은 상기 제1 이진 워드의 상기 보조 정보가 부정확하다는 것을 상기 제1 이진 워드의 상기 에러 정보가 나타낼 때 증가되고,
    상기 카운트값은 상기 데이타 상태를 검출하기 위해 상기 제1 및 제2 이진 워드의 상기 에러 정보를 평가한 후에 상기 초기값과 비교되며,
    상기 카운트값은 상기 데이타 상태가 검출되지 않을 때 상기 카운트값이 상기 초기값과 비교된 후에 감소되는 것을 특징으로 하는 텔레비전 신호 처리 시스템.
  14. 제1 및 제2 이진 워드를 포함하는 보조 정보 성분을 포함한 텔레비전 신호를 처리하는 시스템에 있어서,
    상기 보조 정보 성분의 에러를 검출하는 수단과,
    상기 검출 수단에 결합되어 에러의 검출에 응답하여 상기 보조 정보 성분을 변경하는 수단을 포함하고,
    상기 제1 이진 워드는 상기 제1 이진 워드의 에러의 검출에 응답하여 상기 변경 수단에 의해 변경되며, 상기 제2 이진 워드는 상기 제2 이진 워드의 에러의 검출에 응답하여 상기 변경 수단에 의해 변경되지 않는 것을 특징으로 하는 텔레비전 신호 처리 시스템.
  15. 제14항에 있어서,
    상기 보조 정보 성분은 폐쇄 자막 신호인 것을 특징으로 하는 텔레비전 신호 처리 시스템.
  16. 제14항에 있어서,
    상기 검출 수단은 패리티 검사기이고,
    상기 변경 수단은 상기 검출 수단에 결합되어 상기 제1 이진 워드의 에러의 검출에 응답하여 상기 제1 이진 워드를 대체 이진 워드로 선택적으로 대체하는 제어 입력을 갖는 스위치인 것을 특징으로 하는 텔레비전 신호 처리 시스템.
KR1019950704469A 1993-04-15 1994-02-25 동기압축형스크램블링된비디오신호의보조비디오정보코드보정시스템 KR100328323B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US048159 1993-04-15
US08/048,159 US5374960A (en) 1993-04-15 1993-04-15 Auxiliary video information code correction in sync-suppression type scrambled video signals
PCT/US1994/001833 WO1994024819A1 (en) 1993-04-15 1994-02-25 Auxiliary video information code correction in sync-suppression type scrambled video signals

Publications (2)

Publication Number Publication Date
KR960702246A KR960702246A (ko) 1996-03-28
KR100328323B1 true KR100328323B1 (ko) 2002-07-03

Family

ID=21953042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950704469A KR100328323B1 (ko) 1993-04-15 1994-02-25 동기압축형스크램블링된비디오신호의보조비디오정보코드보정시스템

Country Status (10)

Country Link
US (1) US5374960A (ko)
EP (1) EP0706741B1 (ko)
JP (1) JP3488460B2 (ko)
KR (1) KR100328323B1 (ko)
CN (1) CN1058359C (ko)
CA (1) CA2156926C (ko)
DE (1) DE69411009T2 (ko)
ES (1) ES2117262T3 (ko)
SG (1) SG83628A1 (ko)
WO (1) WO1994024819A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1192602C (zh) * 1996-05-03 2005-03-09 三星电子株式会社 适于音节文字的观众选择型字幕播放和接收方法及其装置
CN1178478C (zh) * 1996-05-03 2004-12-01 三星电子株式会社 适于音节文字的观众选择型字幕广播和接收方法及其设备
EP1057277B1 (en) * 1998-01-29 2007-04-25 Magellan Technology Pty. Limited A transceiver
US20100091187A1 (en) * 2008-10-15 2010-04-15 Echostar Technologies L.L.C. Method and audio/video device for processing caption information
CN106331767B (zh) * 2016-09-09 2020-03-17 腾讯科技（深圳）有限公司 一种数据纠错处理方法、终端、服务器及系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7903340A (nl) * 1979-04-27 1980-10-29 Philips Nv Foutcorrectieschakeling voor een beeld- en/of tekstontvanger.
FR2462073A1 (fr) * 1979-07-17 1981-02-06 Thomson Csf Procede et dispositif pour l'extraction de donnees numeriques en presence de bruit et de distorsions
US4470065A (en) * 1982-03-25 1984-09-04 Rca Corporation Adaptive error concealment using horizontal information determination from adjacent lines
JPH04286297A (ja) * 1991-03-14 1992-10-12 Nec Corp カラーテレビ信号の伝送路誤り検出・補償回路
GB9209147D0 (en) * 1992-04-28 1992-06-10 Thomson Consumer Electronics Auxiliary video information system including extended data services

Also Published As

Publication number Publication date
DE69411009D1 (de) 1998-07-16
WO1994024819A1 (en) 1994-10-27
CN1058359C (zh) 2000-11-08
CA2156926C (en) 1999-04-27
CN1120880A (zh) 1996-04-17
KR960702246A (ko) 1996-03-28
EP0706741A1 (en) 1996-04-17
JPH08509109A (ja) 1996-09-24
ES2117262T3 (es) 1998-08-01
SG83628A1 (en) 2001-10-16
CA2156926A1 (en) 1994-10-27
DE69411009T2 (de) 1998-10-15
JP3488460B2 (ja) 2004-01-19
US5374960A (en) 1994-12-20
EP0706741B1 (en) 1998-06-10

Similar Documents

Publication Publication Date Title
US4792953A (en) Digital signal error concealment
US5208666A (en) Error detection for digital television equipment
KR100427846B1 (ko) 위성전송시스템수신기의동기성분검출장치
US5506626A (en) Closed-caption decoder circuit having robust synchronization features
KR100328323B1 (ko) 동기압축형스크램블링된비디오신호의보조비디오정보코드보정시스템
US6381287B1 (en) Data slicer
US6504578B1 (en) Apparatus and method for detecting vertical synchronizing signal of digital TV
US5619275A (en) TV line and field detection apparatus with good noise immunity
EP0162612A2 (en) Receiver for a character broadcasting system
KR100324765B1 (ko) 데이터 구조와 영상 수신 방법 및 장치
EP0658296B1 (en) TV line detection and selection apparatus with high noise immunity
US6268888B1 (en) Mechanism for adaptive selection of anti-ghosting filtering
CN101115179B (zh) 图文电视数据切割器和输入信号的方法
KR100277993B1 (ko) 디지털 텔레비젼 수신기의 동기신호 발생장치
KR100269359B1 (ko) 디지털텔레비전의수직동기신호검출장치
KR100281050B1 (ko) 디지털 텔레비전의 수직 동기 신호 검출 장치및 방법
JP3253533B2 (ja) 映像信号に多重化されたデジタル信号のデコード装置
JPS5824282A (ja) 制御信号伝送方式
JP2000134589A (ja) テレビジョン信号ラインサーチ方法およびラインサーチ装置
KR0130817B1 (ko) Gcr신호 판별방법 및 장치
KR100263707B1 (ko) 디지털 텔레비전의 수평 동기 신호 검출 장치
JPH03204236A (ja) デジタル信号受信装置
EP1819161A2 (en) Teletext decoder, and television receiver, video player and personal computer including the same
JPS58168391A (ja) 文字多重放送受信装置
JP2007243826A (ja) テレテキストデコード装置、並びにこれを内蔵するテレビジョン受像装置及びパーソナルコンピュータ

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19951013

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19990224

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010427

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20011129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020228

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020302

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20050110

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20060102

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20070223

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20080225

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20090225

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20100223

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20110222

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20120207

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20120207

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20140109