DE69411009T2 - Zusatzfernsehinformationscodekorrektur in durch synchronisations-unterdrückung verschlüsselten fernsehsignalen - Google Patents

Description

• Die vorliegende Erfindung betrifft Videosignalverarbeitungssysteme mit der Möglichkeit zum Dekodieren zusätzlicher Videomformationen wie Untertiteldaten (sogenannte "closed caption data").
• Videosignale kännen so kodiert werden, daß sie ein unerlaubtes Betrachten von Videomformationen verhindern. Die Kodierung, oftmals bezeichnet mit "Verschlüsselung" (scambling), ist nützlich in Anwendungen wie bei sogenannten Gebührenfernsehprogrammen (sogennantes "pay-per-view"). Eine Lösung für die Verschlüsselung besteht darin, Horizontalsynchronimpulse durch Verringerung der Amplitude der Synchronimpulse zu unterdrücken. Eine Verringerung der Impulsamplitude macht es für den Videoempfänger unmöglich, die Videowiedergabe auf das Videosignal zu synchronisieren. Daher kann der Fernsehempfänger das Videoprogramm aus dem verschlüsselten Videosignal nicht extrahieren.
• Die Synchronsignalunterdrückung kann durch Verringerung der Amplitude des Video-HF-Trägers um einen bestimmten Faktor, z.B. 6 bis 10 dB, während eines Unterdrückungs-"Fensters" erfolgen, das den Zeitraum der Synchronimpulse umfaßt. Das kodierte Signal wird durch Erhöhung der Amplitude des modulierten HF-Signals während eines "Ausdehnungs"-Fensters dekodiert, das auch den Zeitraum der Synchronimpulse umfaßt. Die Signalverstärkung während des Ausdehnungsfensters gleicht die Amplitudenverringerung während des Unterdrückungsfensters aus. Die durch die Synchronsignalunterdrückung verursachte Verzerrung wird nur dann vollständig beseitigt, wenn das Unterdrückungsfenster und das Ausdehnungsfenster zeitlich zusammenfallen.
• Es ist extrem unwahrscheinlich, daß das Unterdrückungsfenster und das Ausdehnungsfenster zeitlich genau zusammenfallen. Videosignal-Normenvorschriften wie diejenigen von der United States Federal Communications Commision (FCC) legen keine Anforderung für die Kodierung mit Synchronsignalunterdrückung fest. Daher sind die zeitliche Lage und die Dauer des Unterdrückungsfensters abhängig von der jeweils angewendeten besonderen Codieranordnung. Änderungen in den Codiersystemen verringern außerdem die Wahrscheinlichkeit, daß das Codierfenster und das Decodierfenster zeitlich genau zusammenfallen. Codier- und Decodiersysteme können Einsteliffel zur Änderung der zeitlichen Lage des Fensters enthalten. Es ist jedoch unwahrscheinlich, daß ein genaues zeitliches Zusammenfallen des Unterdrükkungsfensters und des Ausdehnungsfensters übereinstimmend in jedem Systemaufbau erreicht werden kann.
• Wenn das Codierfenster und das Decodierfenster zeitlich nicht zusammenfallen, verbleiben nach der Decodierung in dem Fernsehsignal Reste an Unterdrückungsverzerrung. Zum Beispiel kann das Ausdehnungsfenster innerhalb des Unterdrückungsfensters auftreten, wie in Fig.1 dargestellt, und dadurch bewirken, daß der Unterdrückungszeitraum über die linke Kante und die rechte Kante des Ausdehnungszeitraums hinausgeht. Die Teile des Videosignals, die innerhalb des Unterdrückungsfensters und außerhalb des Ausdehnungsfensters liegen, bleiben verzerrt, d.h. nach der Ausdehnung mit unterdrückter HF-Amplitude. Jedem Synchronimpuls sind dann zwei verzerrte Teile zugeordnet, d.h. jeweils einer zu beiden Seiten jedes Synchronimpulses, wie in Fig.1 gezeigt. Diese verzerrten Teile sind wegen ihrer besonderen Form in Fig.1 mit "Kaninchenohr" (rabbit ear) bezeichnet.
• Für die in Fig.1 dargestellte zeitliche Lage des Fensters ist der Signalpegel während der "Kaninchenohr"-Zeiträume gleich oder größer als der maximale Videosignalpegel von 100 IRE, da eine Unterdrückung des HF-Trägers den IRE-Pegel des Videosignals erhöht. Das wird besser verständlich an dem Zusammenhang zwischen dem HF- Träger und dem Videosignal, das in Fig.1 dargestellt ist. Im einzelnen steigen die IRE-Pegel an, wenn sich der Videosignalpegel dem Mittelpunkt der HF-Trägeramplitude (angedeutet durch die unterbrochene Linie im oberen Teil der Fig.1) nähert. Eine Verringerung der Amplitude des HF-Trägers in dem Unterdrückungsfenster während des Codiervorgangs bewirkt, daß der codierte Teil der Videosignakurve sich in Richtung des Mittelpunktes der HF-Trägeramplitude (unterbrochene Linie im oberen Teilk von Fig.1) bewegt. Als Ergebnis davon steigt der IRE-Pegel während des Unterdrükkungsfensters an. Zum Beispiel bewirkt eine Unterdrückung von 6 bis 10 dB , daß die Videosignalpegel während des aktiven Videozeitraums innerhalb des Unterdrükkungsfensters 50 IRE übersteigen. Eine Erhöhung der HF-Trägeramplitude während des Codiervorgangs bewirkt, daß sich das Videosginal innerhalb des Ausdehnungsfensters von dem Mittelpunkt der HF-Trägeramplitude wegbewegt und dadurch die Erhöhung des IRE-Pegels beseitigt. Jedoch verbleiben codierte Signalteile, die nicht decodiert werden, bei erhöhten IRE-Pegeln.
• Die sichtbare Videowiedergabe wird durch die Verzerrung während der "Kaninchenohr"-Zeiträume nicht direkt beeinflußt. Eine Überprüfung der Synchronisationsunterdrückungssysteme zeigt, daß die Kanten des Unterdrückungsfensters und des Ausdehnungsfensters in jedem horizontalen Zeilenintervall innerhalb ungefähr 4 us von den entsprechenden Kanten der aktiven Videozeiträume auftreten. Dieser zeitliche Ablauf stellt sicher, daß jede "Kaninchenohr"-Wirkung innerhalb des Überabtastbereichs der Videowiedergabe liegt. Als Ergebnis erzeugt die "Kaninchenohr"-Wirkung keine sichtbaren Einwirkungen in den Videozeilen innerhalb der sichtbaren Wiedergabefläche.
• Eine Verzerrung während der "Kaninchenohr"-Zeiträume kann eine Zusatz-Videoinformation stören, wie zum Beispiel Untertitedaten, die in dem Videosignal enthalten sind. Wie in der FCC Untertitel-Norm festgelegt, liegen die Untertitedaten in der Zeile 21 von Halbbild 1. Die Untertitedaten werden nicht direkt wiedergegeben, da die Zeile 21 innerhalb der Vertikalaustastzeit liegt. Die Daten werden aus dem Videosignal extrahiert und decodiert. Die decodierten Daten werden "ber eine Bildschirmwiedergabeeinheit (OSD = on-screen display) in dem Videosystem wiedergegeben, das die decodierten Daten in die normale Videowiedergabe überführt. Wie in der FCC-Norm festgelegt, enthält die Information in der letzten Hälfte jeder Zeile 21 16 Binärbits, die zwei 8-Bit-Binärwörter darstellen. Jedes 8-Bit-Wort enthält ein Paritätsbit und sieben im ASCII-Format codierte Bits. die ein Untertitezeichen darstellen. Das letzte Bit in jeder Zeile 21 ist das Paritätsbit für das zweite Zeichen. Ein "Kaninchenohr"-Zeitraum, der während des Endes des aktiven Videozeitraums in Zeitle 21 auftritt, kann das Paritätsbit des zweiten Untertitelzeichens stören und dadurch eine falsche Decodierung der Untertitedaten bewirken.
• Das Problem wird besser verständlich durch Vergleich der zeitlichen Lage der "Kaninchenohr"-Zeiträume, wie in Fig.1 gezeigt, mit der zeitlichen Lage der Untertiteldaten, wie in Fig.2 gezeigt. Wie oben beschrieben, kann ein "Kaninchenohr" während der letzten 4 us des aktiven Videozeitraums in dem horizontalen Zeilenzeitraum erscheinen, der dem Horizontalsynchronimpuls vorausgeht ("Kaninchenohr" auf der linken Seite von Fig.1). In Fig.2 erscheint das lezte Untertitel-Datenbit, d.h. das Paritätsbit für das Zeichen 2, auch während der letzten 4 us des aktiven Videozeitraums. Dadurch kann eine Störung zwischen dem Signalpegel während eines "Kaninchenohr"-Zeitraums und dem Paritätsbit auftreten.
• Ein Signalpegel von 50 IRE während der Zeitdauer eines Untertitelbits in Zeile 21 wird durch den Decoder für die Untertiteldaten als eine logische 1 interpretiert. Wie oben beschrieben, wird der Signalpegel während eines "Kaninchenohr"-Zeitraums durch den Unterdrückungsvorgang auf Werte größer als 50 IRE verschoben. Auf diese Weise wird die Störung zwischen dem "Kaninchenohr" und dem Paritätsbit bewirken, daß das decodierte Paritätsbit eine logische list, unabhängig von dem beabsichtigten Paritätsbit-Signalpegel. Es entstehen unechte Paritätsfehler, d.h. ein Paritäsfehler tritt für das Zeichen 2 auf, wenn der Zeichencode für das Zeichen 2 richtig ist.
• Das wiederholte Auftreten der "kaninchenohr"-Zeiträume bewirkt, daß das Paritätsbit für das zweite Untertitelzeichen in jeder Zeile 21 auflogisch 1 "blockiert" wird. Als ein Ergbnis davon wird jedes andere wiedergegebene Untertitelzeichen, d.h. ungefähr 50 % der Untertitelwiedergabe, von einem Paritätsbit begleitet, das gleich der logischen list. Unter der Annahme, daß ungefähr 50 % der Codes für das Zeichen 2 ein richtiges Pariätsbit gleich der logischen 0 haben, würden ungefähr 25 % der wiedergegebenen Untertitelzeichen einen unechten Paritätsfehler erzeugen. Eine OSD-Einheit kann einen Zeichencode, der einen Paritäsfehler erzeugt, durch einen besonderen "Ersatz"-Zeichencode ersetzen, z.B. den Zeichencode für ein "Austast"- Zeichen. Auf diese Weise kann eine unvollstände Decodierung der Signalverschlüsselung durch Synchronunterdrückung bewirken, daß ungefähr 25 % der Untertitelzeichen fehlerhaft als Austast-Zeichen wiedergegeben werden.
• In dem U.S.-Pat. Nr. US-A-4 349 904, herausgegeben am 14. September 1982, wird eine Fehlerkorrekturschaltung in einem Fernsehempfänger zum Empfang von Videotext-Informationen beschrieben. Die beschriebene Vorrichtung ist in der Lage, Fehler zu detektieren und Zeichen zu verarbeiten, die in aufeinanderfolgenden Seiten der Videotextinformation erscheinen. Die Vorrichtung verwendet das Konzept, in dem die Zeichen in eine oder zwei oder mehrere Klassen eingeteilt werden, abhängig von der Häufigkeit ihres Auftretens, basierend auf vorangehenden linguistischen Studien ihrer Anwendung. Die Vorrichtung verwendet dann diese Klassifikation als Anzeige für das Ausmaß, bis zu dem es wahrscheinlich ist, daß ein empfangener Code richtig empfangen wird. Leider hat dieses System einige Nachteile. Einer davon ist, daß die Paritätsbits nicht für eine Fehlerdetektierung im klassischen Sinne, sondern nun für die Klassifizierung der empfangenen Codes benutzt werden. Außerdem sind linguistische Studien erforderlich, um dieses System an jede Sprache anzupassen, was einen gewaltigen Betrag an Zeit und Anstrengung erfordert.
• Die vorliegende Erfindung beruht teilweise auf der Erkenntnis des beschriebenen Problems und teilweise in der Schaffung einer Lösung für das Problem. Gemäß den Grundgedanken der vorliegenden Erfindung wird ein System aufgezeigt zum Verarbeiten eines Fernsehsignals mit einer Zusatzinformationskomponente mit aufeinanderfolgenden ersten und zweiten Binärcodes (ZEICHEN: #1, ZEICHEN.#2), wobei das System Mittel (320, 330) zum Detektieren enthält, wenn ein Fehler in den Binärkodes vorliegt, das gekennzeichnet ist durch:
• Mittel (380, 390) zum Ändern wenigstens des zweiten Binärcodes, wenn ein Fehler auftritt,
• und Mittel (370;, 340, 370), die mit den Detektiermitteln und den Änderungsmitteln verbunden sind, zum Steuern der Änderungsmittel (390) derart, daß die Änderungsmittel (390) den zweiten Binärcode nur dann ändern, wenn ein Fehler in dem ersten Binärcode detektiert wird.
• Die Erfindung liefert außerdem Verfahren, wie sie in den beigefügten Ansprüchen 14 und 15 beansprucht werden.
• Die Erfindung wird besser verständlich anhand der beigefügten Zeichnung. Darin zeigen:
• Fig.1 einen Videosignalkurvenverlauf, der einen Aspekt des durch die vorliegende Erfindung behandelten Problems zeigt,
• Fig.2 eine Kurvenform eines Videosignals mit Untertiteldaten, die einen weiteren Aspekt des Problems zeigt,
• Fig.3 ein Blockschaltbild eines Teils eines Videosignalverarbeitungssystems gemäß Grundgedanken der vorliegenden Erfindung,
• Fig.4 Signalkurvenformen zum besseren Verständnis des in Fig.3 dargestellten Systems,
• Fig.5 ein Flußdiagramm zum besseren Verständnis der Wirkungsweise des in Fig.3 dargestellten Problems und
• Fig.6A udn 6B alternative Ausführungsformen des Videosignalverarbeitungssystems, wobei letzteres gemäß Grundgedanken der vorliegenden Erfindung gestaltet ist.
• In dem in Fig.3 dargestellten System liefert das Signal SERIELLE DATEN serielle Binärdaten, die aus dem Videosignal extrahiert sind. Die Datenextrahierung erfolgt mit einem (in Fig.3 nicht dargestellten) als Datentrenner wirkenden Doppelbegrenzer, der Videosignale mit Pegeln oberhalb und unterhalb eines Schwelertes, bezeichnet mit Begrenzungspegel, in Pegel mit der logischen 1 bzw. der logischen 0 umsetzt. Die 16-Bits von seriellen Untertitedaten beim Auftreten der Zeile 21 werden durch sechzehn Taktimpulse des Taktsignals SERCLK in das 16-Bit-Register 310 in Fig.3 eingetaktet.
• Das Signal SERCLK wird durch den Zeitsteuersignalgenerator 300 während des Teiles der Zeile 21 erzeugt, wenn die Untertitedaten in dem Videosignal auftreten (siehe Fig.2). Der Generator 300 ermittelt durch Zählen der Horizontalzeilen in dem Videosignal, wie durch den Horiozontalsynchronimpuls HOR in dem Signal angedeutet, wann die Zeile 21 in dem Videosignal vorliegt. Die Z: hlung der Horizontalzeilen wird gestartet am Beginn eines Videohalbbildes, wie durch einen Vertikalsynchronimpuls in dem Vertikalsynchronisgnal VERT angedeutet. Die Signale VERT und HOR werden durch die Ablenkschaltung in einem Videosystem erzeugt. Es kann eine Phasenverschiebung zwischen den durch die Ablenkschaltung erzeugten Synchronsignalen und dem zeitlichen Ablauf des aktuellen Videosignals VIDEO bestehen. Eine Synchronimpulsabtrennstufe in dem Generator 300 erzeugt aus dem zusammengesetzten Videosignal VIDEO ein abgetrenntes Synchronsignal, das dazu dient, die Erzeugung des Signals SERCLK auf die wirkliche zeitliche Lage des Zeitraums der Untertitedaten innerhalb der Zeile 21 zu synchronisieren.
• Die sechzehn Bits der Daten in dem Register 310 sind in Fig.3 mit Bits 1 bis 16 bezichnet. Die Bits 7-1 enthalten den Zeichencode für das erste Untertitelzeichen in Zeile 21 (in den Fig.2 und 3 mit "ZEICHEN #1" bezeichnet), und die Bits 15-9 sind der Zeichencode für das zweite Untertitelzeichen (bezeichnet mit "ZEICHEN #2"). Die Bits 16 und 8 sind die Paritätsbits (bezeichnet mit "P") für das zweite bzw. das erste Zeichen.
• Sechzehn parallele Ausgänge von dem Register 310 setzen die seriellen Daten in parallele Daten um, die Paritätsprüfeinheiten 320 und 330 zugeführt werden. Der Zeichencode und das entsprechende Paritätsbit für jedes Zeichen werden jeweiligen Paritätsprüfeinheiten 320 und 330 zugeführt. Die Paritätsprüfeinheiten werten den Zeichencode und die Paritätsbits für das erste und das zweite Zeichen aus und erzeugen jeweilige Paritätsfehlersignale P1ERR und P2ERR. Wenn ein Paritätsfehlersignal bei der logischen list, besteht ein Paritätsfehler in dem entsprechenden Zeichencode.
• Die Paritätsfehlerinformation wird, wie später beschrieben wird, dazu benutzt, die Ausgangsmultiplexer (MUX) 380 und 390 so zu steuern, daß wahlweise entweder die Zeichencodes im Register 310 oder ein Ersatz-Zeichencode, wie z.B. der Code für ein Zeichen "Austastung", einem (in Fig.3 nicht dargestellten) Prozessor für eine Bildschirmwiedergabe (OSD) zugeführt wird. Es sei angenommen, daß das Signal P1ERR genau anzeigt, wenn ein Fehler in dem Zeichen 1 auftritt, da der oben beschriebene "Kaninchenohr"-Effekt das Zeichen 1 nicht beeinträchtigt. Daher steuert das Signal P1ERR den Mulitplexer 380 direkt in der folgenden Weise. Das Signal P1ERR bei der logischen 0 (Zeichen 1-Code richtig) bewirkt, daß der Multiplexer 380 den Code für das Zeichen 1 an dem Anschluß A des Multiplexers 380 dem Ausgang des Multiplexers 380 und dem OSD-Prozessor zuführt. Für das Signal P1ERR bei der logischen 1 (Codefehler für Zeichen 1) wird der Code für ein Zeichen "Austastung" an dem Eingang B des Multiplexers 380 dem Ausgang des Mulitplexers 380 und dem OSD-Prozessor zugeführt.
• Für das Zeichen 2 kann das "Kaninchenohr", wie oben beschrieben, das Patitätsbit des Zeichens 2 stören und bewirken, daß die durch das Signal P2ERR angezeigten Paritätsprüfergbnisse falsch sind. Die Gültigkeit des Signals P2ERR und somit die Gültigkeit des Codes für das Zeichen 2, wird, wie später beschrieben, ausgewertet, um festzustellen, wenn ein Paritätsfehler in dem Zeichen 2 wahrscheinlich ein durch den "Kaninchenohr"-Eftekt erzeugtes unechtes Ergebnis ist. Ein unechter Paritätsfehler wird ignoriert, und der Code für das Zeichen 2 ("A"-Eingang des Multiplexers 390) wird dem Ausgang des Multiplexers 390 und dem OSD-Prozessor zugeführt. Ein gültiger Paritätsfehler in dem Code für das Zeichen 2 bewirkt, daß der "Austast"-Code am Eingang B des Multiplexers 390 dem Ausgang des Multiplexers 390 und dem OSD-Prozessor zugeführt wird.
• Die Auswertung der Gültigkeit der Paritätsfehler in dem Zeichen 2 basiert auf dem Auftreten von Paritätsfehlern in dem Zeichen 1. im einzelnen wird angenommen, daß die Wahrscheinlichkeit eines in dem Zeichen 1 und dem Zeichen 2 auftretenden Paritäsfehlers dieselbe ist. Zusätzlich liefert, da das Zeichen 1 durch den "Kaninchenohr"-Effekt nicht beeinfluß ist, die Parität für das Zeichen 1 eine zuverlässige Anzeige dafür, wann gültige Paritätsfehler auftreten. Zum Beispiel wird ein starkes Videosignal, z.B. ein Kabelfernsehen(CATV)-Signal im allgemeinen wahrscheinlich keine gültigen Paritätsfehler erzeugen, und insbesondere nicht im Zeichen 1. Daher zeigt ein Fehlen von Paritätsfehlern im Zeichen 1 an, daß Paritätsfehler im Zeichen 2 wahrscheinlich durch den "Kaninchenohr"-Effekt verursachte unechte Fehler sind. Wenn das Signal schwach oder gestört ist, treten gültige Paritätsfehler wahrscheinlich in jedem Zeichen auf. Daher zeigen im Zeichen 1 auftretende Paritätsfehler an, daß die Paritätsfehler im Zeichen 2 gültig sein können.
• Die in Fig.3 dargestellte Ausführungsform enthält die beschriebene Lösung für die Ermittlung der Gültigkeit der Paritätsfehler für das Zeichen 2. Zunächst wird, wenn kein Paritätsfehler im Zeichen 2 besteht (Signal P2ERR bei der logischen 0), angenommen, daß der Code für das Zeichen 2 richtig ist. in Fig.3 bewirkt das Signal P2ERR bei der logischen 0 über das UND-Gatter 370, daß das Auswahlsignal für den Multiplexer 390 bei der logischen 0 ist. Der Multiplexer 390 führt dadurch den Code für das Zeichen 2 an dem "A"-Eingang des Multiplexers 390 dem OSD-Prozessor zu. Auf diese Weise bleibt der dem OSD-Prozessor zugeführte Code für das Zeichen 2 unverändert, wenn kein Paritätsfehler in dem Zeichen 2 vorliegt.
• Wenn ein Paritätsfehler in dem Zeichen 2 vorliegt, befindet sich das Signal P2ERR bei der logischen 1 und bewirkt, daß der Wert des Auswahisignals für den Multiplexer 390 an dem Ausgang des UND-Gatters 370 durch die Schaltung mit dem Aufwärtslabwärts-Zähler 340 und den Gattern 350 bis 365 bestimmt wird. Diese Schaltung wertet die Gültigkeit des Paritätsfehlers im Zeichen 2 aus. Der Zähler 340 ist ein drei-Bit-Zähler, der einen Zählwert aufgrund von Impulsen an den jeweiligen Eingängen INC und DEC inkrementiert und dekrementiert. Der Zählwert registriert das Auftreten von Paritätsfehlern in den Zeichen 1 und 2 in der folgenden Weise.
• Der Zählwert wird aufgrund eines Impulses an dem Eingang CLR des Zählers auf 0 initialisiert. In Fig.3 liefert das Signal LÖSCHEN von dem Zeitsteuersignalgenerator 300 den Initialisierungsimpuls, wenn das System zum ersten mal beginnt, Untertiteldaten zu verarbeiten, oder wenn sich die Quelle für das Videosignal ändert.
• Das Ausgangssignal des Zählers 340 ist ein Signal mit einem einzigen Bit, das einem Eingang des UND-Gatters 370 zugeführt wird. Dieses Signal ist nur dann bei der logischen 1, wenn der Zählwert größer als der Anfangswert von 0 ist. Eine logische 1 an dem Ausgang des Zählers 340 zeigt an, daß die Paritätsfehler im Zeichen 2 gültig sind, und bewirkt, daß das Signal P2ERR das Auswähisignal für den Multiplexer 390 liefert. Als Ergebnis davon bewirkt eine logische 1 beim Signal P2ERR (ein Paritätsfehler), daß der "Austast"-Code an dem B-Eingang des Multiplexers 390 dem OSD-Prozessor zugeführt wird. Eine logische 0 (kein Fehler) bewirkt, daß der Code für das Zeichen 2 dem OSD-Prozessor zugeführt wird.
• Der Zählwert wird aufgrund von Paritätsfehlern in den Zeichen 1 und 2 inkrementiert und dekrementiert. Impulse bei der logischen 1 an dem Ausgang der UND-Gaffer 350 und 360 bewirkt, daß der Zählwert inkrementiert bzw. dekrementiert wird, wenp der Zählwert zwischen den Zählwertgrenzen von 0 und 7 liegt (der minimal und der maximal mtgliche Zählwert bei einem 3-Bit-Zähler). Der Zähler verhindert eine Inkrementierung, wenn der Zählwert 7 beträgt, und verhindert eine Dekrementierung, wenn der Zählwert 0 ist, d.h. der Zähleraufbau ermöglicht keinen Umlauf, ein sogenanntes "wrap around". Die Ausgangssignale der UND-Gatter 305 und 360 können nur während eines Zeitraums nach dem Ende der Zeile 21 auf die logische 1 gehen, der durch das Abtastsignal SMPL von dem Zeitsteuersignalgenerator 300 bestimmt ist. Diese Zeitsteuerung stellt sicher, daß die Paritätsfehlersignale P2ERR und P1ERR stabil sind, bevor die Inkrementierung oder Dekrementierung der Signale erzeugt werden können. Der zeitliche Zusammenhang zwischen der Zeile 21 und dem Signal SMPL ist in Fig.4 dargestellt.
• Ein inkrementiersignal wird während des Impulses im Signal SMPL an dem Ausgang des UND-Gatters 350 erzeugt, wenn ein Paritätsfehler im Zeichen 1 und kein Paritätsfehler im Zeichen 2 vorliegt (das Signal P1ERR ist bei der logischen 1 und das Signal P2ERR bei der logischen 0). Obwohl kein Paritätsfehler im Zeichen 2 für das vorliegende Auftreten der Zeile 21 besteht, zeigt ein Paritätsfehler im Zeichen 1 an, daß gültige Paritätsfehler in dem Signal bestehen können, z.B. ist das Signal ein gestörtes Singal, und daß darauffolgende Paritätsfehler im Zeichen 2 gültig sein können. Das Auftreten dieses Zustands wird durch eine Inkrementierung des Zählwertes registriert.
• Ein Dekrementiersignal wird während des Impulses im Signal SMPL an dem Ausgang des UND-Gatters 360 erzeugt, wenn kein Paritätsfehler im Zeichen 1 vorliegt und ein Paritätsfehler im Zeichen 2 besteht (das Signal P1ERR bei der logischen 0 und das Signal P2ERR bei der logischen 1). Der Zählwert wird aufgrund des Dekrementiersignals dekrementiert, wenn der vorliegende Zählwert größer als 0 ist. Ein Dekrementiersignal zeigt an, daß der vorliegende Paritätsfehler im Zeichen 2 ungültig sein kann. Der Ablauf der Paritätsfehler des Zeichens 1, dargestellt durch den Zählwert, bestimmt, ob der Paritätsfehler des Zeichens 2 als ein gültiger Fehler angesehen wird.
• Ein Zählwert größer als 0 zeigt an, daß Paritätsfehler in Zeichen 1 auftreten, und somit, daß gültige Paritätsfehler in dem Signal vorliegen. Als Ergebnis wird die Paritätsprüfung des Zeichens 2 als richtig angenommen. Der Ausgang des Zählers 340 ist bei der logischen 1 und befähigt das Signal P2ERR, den Muliplexer 390 über das UND-Gatter 370 zu steuern.
• Ein Zählwert von 0 zeigt an, daß entweder die Paritätsfehler nicht im Zeichen 1 erscheinen oder daß die Paritätsfehler im Zeichen 1 weniger häufig als im Zeichen 2 erscheinen. In beiden Fällen wird angenommen, daß ein Paritätsfehler im Zeichen 2 ungültig ist, d.h. der Code für das Zeichen 2 richtig ist. Eine logische 0 wird an dem Ausgang des Zählers 340 erzeugt und bewirt, daß der Multiplexer 390 den Code für das Zeichen 2 dem OSD-Prozessor zuführt, trotz der Anzeige, daß ein Paritätsfehler besteht. Wenn Paritätsfehler bei demselben Erscheinen der Zeile 21 in den Zeichen 1 und 2 auftreten, wird der Zählwert nicht geändert. Die Steuerung des Multiplexers 390 ist dieselbe wie für das vorangehende Auftreten der Zeile 21.
• Die Wirkung der beschriebenen Zähleranordnung besteht darin, ein "Speicher"-Merkmal zu schaffen, das die Zahl von Fehlern im Zeichen 1 registriert und nur dieselbe Zahl von gültigen Fehlern im Zeichen 2 erkennt. Das stimmt überein mit der oben getroffenen grundlegenden Annahme, daß gültige Fehler im Zeichen 2 genauso wahrscheinlich sind wie gültige Fehler im Zeichen 1. Das Ergebnis ist eine Form einer statistischen Fehlerverarbeitung für das Zeichen 2, die tatsächlich Fehler des Zeichens 2 für starke Signale und schwache Signale verarbeitet und auch unabhängig davon, ob der "Kaninchenohr"-Effekt vorliegt oder nicht. Insbesondere sind die Ergebnisse der Fehlerverarbeitung besser für alle der verschiedenen Signaltypen, als es die Alternativen entweder der Verarbeitung aller Fehler des Zeichens 2 oder der Bearbeitung von keinen Fehlern sind. Zum Beispiel würde eine Verarbeitung von keinen Fehlern, wenn das Signal schwach ist und der "Kaninchenohr"-Effekt nicht vorliegt, in der Darstellung von zahlreichen falschen Zeichen resultieren und eine verwirrende Untertiteiwiedergabe bewirken. Die Verarbeitung aller Fehler des Zeichens 2, wenn das Signal stark ist und der "Kaninchenohr"-Effekt vorliegt, würde zahlreiche unnötige Austastzeichen erzeugen.
• Ergebnisse ähnlich zu denen, die mit der in Fig.3 dargestellten Vorrichtung erzielt werden, können mit einer Softwareausführung erzielt werden, die in dem Flußdiagramm in Fig.5 dargestellt ist. Der in Fig.5 dargestellte Ablauf wird beim Schritt 500 eingegeben, gefolgt von der Initialisierung des Zählwertes (bezeichnet mit RECNT in Fig.5) auf 0. Der Schritt 500 wird eingegeben, wenn die Bearbeitung der Untertiteldaten zum ersten mal beginnt oder wenn die Signaquelle sich ändert, wie es oben im Zusammenhang mit Fig.3 beschrieben wurde. Beim Schritt 515 wird der Vorgang angehalten, bis neue Daten, z.B. das erneute Auftreten der Zeile 21, detektiert werden. Die Parität des Zeichens 1 wird beim Schritt 520 geprüft. Ein Paritätsfehler im Zeichen 1 bewirkt, daß der Zählwert beim Schritt 525 inkrementiert wird und der Code für das Zeichen 1 auf den "Austast"-Code beim Schritt 530 gesetzt wird. Folgend auf den Abschluß des Schritts 530 oder, wenn beim Schritt 520 kein Paritätsfehler detektiert wird, wird der Vorgang beim Schritt 540 fortgesetzt.
• Die Parität des Zeichens 2 wird beim Schritt 540 geprüft. Eine richtige Parität für das Zeichen 2 bewirkt die Übertragung des Codes für das Zeichen 1 (entweder des Originalcodes für das Zeichen 1 oder des "Austast"-Codes vom Schritt 530) sowie des Codes für das Zeichen 2 zu dem OSD-Prozessor beim Schritt 545. Wenn die Parität für das Zeichen 2 beim Schritt 540 falsch ist, wird der Zählwert beim Schritt 550 geprüft. Ein Zählwert größer als 0 bewirkt, daß der Zählwert beim Schritt 560 dekrementiert wird. Darauffolgt, daß der Code für das Zeichen 2 beim Schritt 565 auf den "Austast"-Code gesetzt wird und beim Schritt 545 die Zeichencodes zu dem OSD-Prozessor übertragen werden. Wenn der Zählwert beim Schritt 550 nicht größer als 0 ist (d.h. gleich 0), wird die Parität des Zeichens 2 beim Schritt 555 korrigiert, und die Zeichencodes werden beim Schritt 545 zu dem OSD-Prozessor übertragen. Folgend auf den Schritt 545 wird der Vorgang beim Schritt 515 fortgesetzt, wo der Ablauf anhält, bis ein weiteres Auftreten der Zeile 21 detektiert wird.
• Der in Fig.5 dargestellte Software-Ablauf kann effizient durch Verwendung eines Motorola MC68HC05CC1-Mikroprozessors ausgeführt werden, der Untertitelsignale verarbeiten kann. Die in Fig.5 dargestellte Routine benötigt nur 18 Bytes eines ROM und 1 Byte eines RAM. Das Byte des RAM wird benötigt, um einen Zählwert zu speichern, der geändert (initialisiert, inkrementiert und dekrementiert) werden kann.
• Die in Fig.5 dargestellte Software-Lösung hat eine etwas andere Funktion als die in Fig.3 dargestellte Hardware-Ausführungsform. In Fig.5 wird die Parität jedes Zeichencodes sequentiell ausgewertet, d.h. die Parität des Zeichencodes 1 wird zuerst ausgewertet, gefolgt von der des Zeichencodes 2. In Fig.3 werten zwei Paritätsprüfeinheiten die Panät beider Zeichen gleichzeitig aus. Eine sequentielle Paritätsprüfung könnte in dem in Fig.3 dargestellten System ausgeführt werden, und zwar durch Verwendung nur einer einzigen Paritätsprüfeinheit durch Auswertung der Parität jedes Wortes während eines anderen Zeitraums innerhalb der Zeile 21. Jedoch würde ein Multiplexer benötigt, um wahlweise jeden Zeichencode der Paritätsprüfeinheit zuzuführen, und außerdem würden zusätzliche Steuersignale benötigt.
• Die Lösungen in den Fig.3 und 5 unterscheiden sich auch in der Weise , wie ein ungültiger Paritätsfehler behandelt wird. In Fig.5 bewirkt ein ungültiger Paritätsfehler für das Zeichen 2, daß die Parität des Zeichens 2 beim Schritt 555 korrigiert wird, bevor die Zeichencodes dem OSD-Prozessor zugeführt werden. In Fig.3 werden die Paritätsbits "ausgezogen" ("stripped off"), und nur der 7-Bit-Zeichencode für jedes Zeichen wird zu dem OSD-Prozessor übertragen. Die Paritätskorrektur könnte auch dadurch in Fig.3 erfolgen, indem das Paritätsbit invertiert wird, wenn der Zählwert eine ungültige Parität anzeigt.
• Die soweit beschriebene Ausführungsform der Erfindung liefert eine Lösung für das Problem der ungilltigen Paritätsfehler, die bei einem System anwendbar ist, das entweder schwache oder starke Signale verarbeitet. Die in Fig.3 dargestellte Vorrichtung arbeitet in derselben Weise, unabhängig davon, ob starke oder schwache Signale vorliegen. Daher ist es nicht erforderlich, den Typ des empfangenen Signals zu detektieren. Verschiedene Betriebsmodi sind nicht erforderlich. Ein Eingriff durch den Benutzer für Einstellungen wie die Umschaltung der Betriebsmodi bei einer Änderung des Signaltyps ist nicht erforderlich. Wenn jedoch das System nur starke Signal verarbeitet, kann die in Fig.3 dargestellte Vorrichtung nennenswert vereinfacht werden, weil Fehler wahrscheinlich nicht auftreten, wenn ein starkes Signal vorliegt.
• Eine Lösung zur genauen Verarbeitung starker Signale besteht darin, nur Paritätsfehler in dem ersten Zeichen zu prüfen, d.h. Paritätsfehler in dem zweiten Zeichen zu ignorieren. Wenn die Parität des zweiten Zeichens nicht geprüft wird, können die Paritätsprüfeinheit 320, der Multiplexer 390 und die Einheiten 340 bis 365 weggelassen werden. Der Code für das Zeichen 2 würde in allen Fällen dem OSD-Prozessor zugeführt. Diese Anordnung ist in Fig.6A dargestellt. Eine derartige Anordnung jedoch liegt außerhalb des Schutzumfangs der vorliegenden Erfindung.
• Alternativ kann Fig.3 für starke Signale abgeändert werden, indem das Auswählsignal für den Multiplexer 390 unter Verwendung des UND-Gatters 370 aus der logischen UND-Verknüpfung der Signale P2ERR und P1ERR erzeugt wird. Diese in Fig.6B dargestellte Konfiguration bewirkt, daß der "Austast"-Code nur dann gewählt wird, wenn ein Fehler sowohl im Zeichen 1 als auch im Zeichen 2 detektiert wird. Eine "statistische" Verarbeitung der Fehler erfolgt nicht wie in Fig.3, wo der Zähler 340 die "Historie" der Fehler im Zeichen 1 registriert. Jedoch detektiert die in Fig.6B dargestellte Lösung bestimmte Fehler im Zeichen 2, während die in Fig.6A dargestellte Anordnung keine Fehler detektiert.
• Es sind auch andere Abwandlungen der beschriebenen Ausführungsformen möglich. Zum Beispiel kann der in Fig.3 dargestellte Zähler auch durch die Anwendung einer anderen Zahl von Bits als die beschriebene 3-Bit-Konfiguration ausgeführt werden. Eine Möglichkeit besteht darin, ein einziges Bit zu verwenden, das als "Kennzeichnungs"(flag)-Bit arbeitet. Das Kennzeichnungsbit würde gesetzt, wenn ein Paritätsfehler im Zeichen 1 detektiert wird. Ein darauffolgender Fehler im Zeichen 2 würde dann wie ein gültiger Fehler behandelt, und das Kennzeichnungsbit würde gelöscht. Wenn das Kennzeichnungs-Bit beim Erscheinen eines Fehlers im Zeichen 2 nicht gesetzt wird, wird davon ausgegangen, daß der Fehler im Zeichen 2 ungültig ist. Ein Mehrfachbit-Zähler wie der beschriebene 3-Bit-Zähler kann bei Anwesenheit von gestörten oder schwachen Signalen besser funktionieren als die Lösung mit einem einizigen Bit. Der Zähler kann durch Änderung des lnitialisierungswertes des Zählers weiter abgewandelt werden, ohne von den Grundgedanken der vorliegenden Erfindung abzuweichen, oder durch Vertauschen der Rolle der Inkrementier- und Dekrementierfunktionen (d.h. Inkrementierung für einen Fehler im Zeichen 2 und Dekrementierung für einen Fehler im Zeichen 1) und durch Änderung der Prüfbedingung für den Zählwert.
• Es sind auch weitere Abwandlungen möglich. Zum Beispiel kann die Erfindung für Formen von Zusatz-Videoinformationen auch nützlich sein, die anders sind als die Untertiteldaten. Insbesondere können Daten für "Extended Date Services"-Anwendungen (das sind Zusatz-Videoinformationen in Zeile 21 von Halbbild 2) auch durch den "Kaninchenohr"-Effekt verursachte Fehler aufweisen, die durch die Erfindung berücksichtigt werden können. Ebenso können die Hardware- und Software-Lösungen in den Fig.3 und 5 auf verschiedene Weise kombiniert werden, d.h. einige Funktionen in Hardware und andere in Software, um ein System gemäß Grundgedanken der vorliegenden Erfindung zu bilden. Diese und andere Abwandlungen sollen innerhalb des Schutzumfangs der folgenden Ansprüche liegen.

Claims (15)

1. System zum Verarbeiten eines Fernsehsignals mit einer Zusatzinformationskomponente mit aufeinanderfolgenden ersten und zweiten Binärcodes (ZEICHEN: #1, ZEICHEN.#2), wobei das System Mittel (320, 330) zum Detektieren enthält, wenn ein Fehler in den Binärcodes vorliegt,

gekennzeichnet durch:

Mittel (380, 390) zum Ändern wenigstens der zweiten Binärcodes, wenn ein Fehler auftritt,

und Mittel (370; 340, 370), die mit den Detektiermitteln und den Änderungsmitteln verbunden sind, zum Steuern der Änderungsmittel (390) derart, daß die Änderungsmittel (390) nur den zweiten Binärcode ändern, wenn ein Fehler in dem ersten Binärcode detektiert wird.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß die Steuermittel (370; 340, 370) die Änderungsmittel (390) daran hindern, den zweiten Binärcode zu ändern, wenn ein Fehler in dem ersten Binärcode, jedoch nicht in dem zweiten Binärcode detektiert wird.

3. System nach Anspruch 1, dadurch gekennzeichnet, daß die Steuermittel (340, 370 in Fig.3) einen mit den Detektiermitteln verbundenen Zähler (340) zum Liefern eines Zähiwertes (COUNT; RECNT) enthalten, und daß der Zähler (340) den Zählwert auf einen Anfangswert initialisiert, wenn die Verarbeitung der Zusatzinformationen beginnt,

und daß der Zähler den Zählwert durch Inkrementierung des Zählwertes aufgrung der Detektierung eines Fehlers nur in dem ersten Binärcode und durch Dekrementierung des Zählwertes aufgrund der Detektierung eines Fehlers nur in dem zweiten Binärcode auf einen neuen Zählwert ändert, und daß das System den neuen Wert mit dem Anfangswert vergleicht, um festzustellen, wenn ein Fehler in dem zweiten Binärcode vorliegt.

4. System nach Anspruch 1, dadurch gekennzeichnet, daß die Änderungsmittel (380, 390) Mittel (380) zum Ändern des ersten Binärcodes enthalten,

daß der erste und der zweite Binärcode entsprechende Paritätsbits (8P; 16P) enthalten und

daß die Detektiermittel eine Paritätsprüfeinheit (320; 330) enthalten.

5. System nach Anspruch 4, dadurch gekennzeichnet, daß die Änderungsmittel eine Multiplexierschaltung (380; 390) enthalten, die auf die Detektiermittel und auf die Steuermittel anspricht, zum wahlweisen Ersetzen eines der Binärcodes, in denen ein Fehler vorliegt, durch einen alternativen Binärcode.

6. System nach Anspruch 5, dadurch gekennzeichnet, daß die ersten und die zweiten Binärcodes Untertitelzeichen enthalten und der alternative Binärcode ein Austast-Zeichen darstellt ("AUSTAST"-CODE).

7. System nach Anspruch 1, dadurch gekennzeichnet, daß jeder der Binärcodes eine jeweilige Zusatzinformation (P1-7, P9-15) und eine Fehlerinformation (P8, P16) enthält, um anzuzeigen, ob die jeweilige Zusatzinformation richtig ist,

daß die Detektiermittel Mittel (320, 330) zum Auswerten der Fehlerinformation in den ersten und den zweiten Binärcodes enthalten, um festzustellen, wenn die jeweilige Zusatzinformation richtig ist, und

daß die Änderungsmittel (380; 390) aufgrund der jeweiligen Zusatzinformation arbeiten.

8. System nach Anspruch 7, dadurch gekennzeichnet, daß die Fehlerinformation in jedem Binärcode ein Paritätsbit (P8, P16) enthält, die Auswertmittel eine Paritätsprüfeinheit (320, 330) zum Auswerten der Parität jedes Binärcodes enthalten und die Änderungsmittel die Zusatzinformation der zweiten Binärcodes durch eine Ersatz-Zusatzinformation ("AUSTAST"-CODE) ersetzen.

9. System nach Anspruch 8, dadurch, gekennzeichnet , daß

die Steuermittel (340, 370) einen mit den Detektiermitteln verbundenen Zähler (340) zur Lieferung eines Zähiwertes (COUNT; RECNT) enthalten, und der Zähler (340) den Zählwert auf einen Anfangswert initialisiert, wenn die Verarbeitung der Zusatzinformation beginnt,

der Zähler Mittel (350) zum inkrementieren des Zählwertes in Abhängigkeit von den Auswertmitteln enthält, um anzuzeigen, daß die Zusatzinformation des ersten Binärcodes nicht richtig und die Zusatzinformation des zweiten Binärcodes richtig ist, und

die Steuermittel die Änderungsmittel daran hindern, die Zusatzinformation des zweiten Binärcodes zu ändern, wenn der Zählwert gleich dem Anfangswert ist.

10. System nach Anspruch 1, dadurch gekennzeichnet, daß

die Detektiermittel (320, 330) ein erstes (P1ERR) und ein zweites (P2ERR) Steuersignal erzeugen, die das Auftreten eines Fehlers in dem ersten bzw. in dem zweiten Binärcode anzeigen, und

die Änderungsmittel (380, 390) Mittel zum Ändern des ersten Binärcodes enthalten und

die Änderungsmittel eine logische UND (370)-Funktion enthalten mit einem ersten und einem zweiten Eingang zum Empfangen des ersten und des zweiten Steuersignals zum Erzeugen eines Zwischensignals, das anzeigt, wenn der zweite Binärcode geändert werden soll.

11. System nach Anspruch 1, dadurch gekennzeichnet, daß

jeder der Binärcodes eine Zusatzinformation (P1-7, p9-15) und eine Fehlerinformation (P8, P16) enthält, die anzeigen, ob die jeweilige Zusatzinformation richtig ist,

daß die Detektiermittel außerdem Mittel zum Auswerten der Binärcodes zum Detektieren eines Datenzustands enthalten, der dann besteht, wenn die Fehlerinformation anzeigt, daß die Zusatzinformation des ersten Binärcodes richtig und die Zusatzinformation des zweiten Binärcodes falsch ist, und

daß Mittel vorgesehen sind, die mit den Auswertmitteln verbunden sind, zum Ändern der Fehlerinformation des zweiten Binärcodes, um anzuzeigen, daß die Zusatzinformation in dem zweiten Binärcode korrekt ist, wenn der genannte Datenzustand besteht.

12. System nach Anspruch 11, dadurch gekennzeichnet, daß die Fehlerinformation in jedem Binärcode ein Paritätsbit (P*, P16) enthält, daß die Auswertmittel die Auswertmittel eine Paritätsprüfeinheit (320, 330) enthalten, die die Parität jedes Binärcodes auswertet, und daß die Änderungsmittel das Paritätsbit des zweiten Binärcodes ändern, um eine richtige Parität für den zweiten Binärcode zu erzeugen, wenn der genannte Datenzustand besteht.

13. System nach Anspruch 12, worin die Auswertmittel einen Zähler (340) zum Liefern eines Zählwertes (COUNT; RECNT) enthalten und

der Zähler den Zählwert auf einen Anfangswert initialisiert, wenn die Verarbeitung der Zusatzinformationskomponente beginnt,

daß der Zähler den Zählwert inkrementiert, wenn die Fehlerinformtion des ersten Binärcodes anzeigt, daß die Zusatzinformtion des ersten Binärcodes falsch ist,

daß das System den Zählwert nach der Auswertung der Fehlerinformation des ersten und des zweiten Binärcodes mit dem Anfangswert vergleicht, um den genannten Datenzustand zu detektieren, und

daß der Zähler den Zählwert dekrementiert, nachdem der Zählwert mit dem Anfangswert verglichen wurde, wenn der genannte Datenzustand nicht detektiert wurde.

14. Verfahren zum Detektieren und Korrigieren von Fehlern in einem Datenstrom mit aufeinanderfolgenden ersten und zweiten Binärcodes, gekennzeichnet durch Detektierung, wenn ein Fehler in dem erten Binärcode auftritt, Detektierung, wenn ein Fehler in dem zweiten Binärcode auftritt,

Änderung des ersten Binärcodes, wenn ein Fehler in dem ersten Binärcode detektiert wird,

Änderung des zweiten Binärcodes, wenn ein Fehler in dem zweiten Binärcode detektiert wird, jedoch nur dann, wenn ein Fehler auch in dem ersten Binärcode detektiert wird.

15. Verfahren zum Detektieren und Korrigieren von Fehlern in einem Datenstrom mit aufeinanderfolgenden ersten und zweiten Binärcodes, gekennzeichnet durch Detektierung, wenn ein Fehler in dem ersten Binärcode auftritt, Detektierung, wenn ein Fehler in dem zweiten Binärcode auftritt, Zählen und Speichern des Auftretens der Fehler,

Ändern des zweiten Binärcodes, nur wenn ein Fehler in dem zweiten Binärcode detektiert wird und der Zählwert des Auftretens des Fehlers in dem ersten Binärcode größer ist als der Zählwert des Auftretens des Fehlers in dem zweiten Binärcode.