KR100310255B1 - Ｍｍｌ반도체소자의 디램셀 및 플래시셀 형성방법 - Google Patents
Ｍｍｌ반도체소자의 디램셀 및 플래시셀 형성방법 Download PDFInfo
- Publication number
- KR100310255B1 KR100310255B1 KR1019990032414A KR19990032414A KR100310255B1 KR 100310255 B1 KR100310255 B1 KR 100310255B1 KR 1019990032414 A KR1019990032414 A KR 1019990032414A KR 19990032414 A KR19990032414 A KR 19990032414A KR 100310255 B1 KR100310255 B1 KR 100310255B1
- Authority
- KR
- South Korea
- Prior art keywords
- flash
- dram
- cell region
- forming
- cell
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 19
- 239000010410 layer Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 MML반도체소자의 디램셀 및 플래시셀 형성방법에 관한 것으로서, 반도체기판에 디램셀을 형성하면서 동시에 플래시셀을 형성하여 하나의 단일칩으로 제조하므로 반도체장치의 제조단가를 저감하고, 사용상의 편리성을 제공하도록 하는 장점을 지닌 매우 유용하고 효과적인 발명에 관한 것이다.
Description
본 발명은 MML반도체소자에 관한 것으로서, 특히, 반도체기판에 디램셀을 형성하면서 동시에 플래시셀을 형성하여 하나의 단일칩으로 제조하므로 반도체장치의 제조단가를 저감하고, 사용상의 편리성을 제공하도록 하는 MML반도체소자의 디램셀 및 플래시셀 형성방법에 관한 것이다.
일반적으로, 메모리(Memory)와 로직(Logic)등이 단일칩에 형성되는 복합반도체 (MML: Merged Memory Logic)가 최근에 들어 많은 관심을 보이면서 점차적으로 많이 사용하는 추세에 있으며, 이 MML반도체장치는 로직과, DRAM 및 SRAM등의 메모리를 한 칩에서 단일한 공정으로 제조하는 것이 가능하므로 특별한 설계의 변경 없이도 기존의 칩들에 비하여 고속으로 동작하고, 저전력으로 사용하는 것이 가능한 장점을 지닌다.
그 반면에, 메모리제품의 제조공정과 로직제품의 제조공정이 한 칩에서 동시에 제조되므로 단위칩의 크기가 커지며, 이에 따라 제조공정을 진행하기에 많은 어려움을 요하는 단점도 지니고 있을 뿐만아니라 메모리에서의 트랜지스터는 높은 전류 구동력을 요하는 것보다 오히려 누설전류를 방지하는 것에 비중을 두고 있으나 로직제품은 높은 전류구동능력을 요구하는 등 양자의 특성을 모두 갖추어서 한 칩으로 제조하여야 하므로 제조상에 상당한 어려움이 수반된다.
이와 같이 다른 소자를 한칩으로 제조하는 것이 상당한 어렵지만, 최근의 추세에 맞추어서 각종의 서로 다른 반도체장치를 하나의 단일칩으로 제조하는 방법이 점차적으로 다양화되고, 보편화되고 있다. 특히, 디램셀(DRAM Cell)과 플래시셀 (Flash Cell)을 하나의 칩으로 제조하는 시도가 이루어지고 있으나 양자의 제조 특성이 서로 다르므로 아직 그 제조방법을 실행할 수 없다.
우선, 플래시셀의 제조방법은, 플로팅게이트 노드(Floating Gate Node)를 부분적으로 형성하고, 층간절연공정 없이 유전체를 증착한 후, 큰트롤게이트 노드 (Control Node Gate)를 증착으로 패터닝하고 이를 이용하여 자기정렬(Self Align)법으로 폴로팅게이트 노드를 형성하여 축전지(Capacitor)와 워드라인(Word Line)을 동시에 형성한다.
이 때, 콘트롤게이트 노드는 하드 마스크(Hard Mask)로사용할 수 있도록 두 껍게 형성하여야 한다. 또한, 자기정렬방법으로 식각하는 플로팅게이트 노드지역인 셀부분과 그 자기정렬방법을 이용하지 않는 주변회로부분을 나누어야 함으로 사진공정이 필요하다.
이에 반하여, 디램셀공정은 축전기용이 아닌 단순한 워드라인(트랜지스터의 게이트 노드)용 산화막과 워드라인을 증착패턴으로 완전하게 형성하고, 층간절연막을 증착하여 비트라인(Bit Line)과 축전지(Capacitor)를 형성하게 된다.
따라서, 디램셀의 워드라인 형성방법과 플래시셀의 워드라인 제조방법이 서로 다르므로 디램셀과 플래시셀을 한 칩에 동시에 형성하지 못하였다.
한편, 복합반도체소자 제조공정이 보편화되고 다양화됨에 따라, 디램셀 제조공정으로 플래시셀을 동시에 단일칩으로 형성하는 방법을 제공하고자 한다.
본 발명의 목적은 반도체기판에 디램셀을 형성하면서 동시에 플래시셀을 형성하여 하나의 단일칩으로 제조하므로 반도체장치의 제조단가를 저감하고, 사용상의 편리성을 제공하는 것이 목적이다.
도 1 내지 도 3은 본 발명에 따른 디램셀 및 플래시셀 형성방법을 순차적으로 보인 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 반도체기판 20 : 필드산화막
30 : 디램게이트 35 : 플래시플로팅게이트
40 : 층간절연막 50 : 디램콘택홀
60 : 플래시커패시터 70 : 콘택스페이서
75 : 스페이서산화막 80 : 디램비트라인
85 : 플래시콘트롤게이트
이러한 목적은 반도체기판 상에 디램셀영역과 플래시셀영역을 단입칩으로 형성하는 MML반도체소자에서, 상기 반도체기판 상에 필드산화막을 형성한 후, 디램셀 영역 및 플래시셀 영역에 각각 디램게이트 및 플래시플로팅게이트를 각각 형성하는 단계와; 상기 결과물 상에 층간절연막을 적층한 후, 마스킹식각을 진행하여 소오스/드레인접합영역 및 디램게이트, 플래시플로팅게이트로 연결되는 디램콘택홀 및 플래시콘택홀을 각각 형성하는 단계와; 상기 결과물 상에 스페이서막을 적층한 후, 플래시셀영역을 마스킹하여 차단하고, 디램셀영역을 식각하여 디램콘택홀의 내벽면에 콘택스페이서를 형성하는 단계와; 상기 디램콘택홀 및 플래시콘택홀내에 배선물질을 몰입하여 사진식각공정으로 식각하여 디램셀 영역에는 디램비트라인을 형성하고, 플래시셀 영역에는 플래시커패시터 및 플래시콘트롤게이트전극을 형성하는 단계를 포함하는 MML반도체소자의 디램셀 및 플래시셀 형성방법을 제공함으로써 달성된다.
그리고, 상기 스페이서막은 실리콘산화막(SiO2), 또는 실리콘질화막(Si2N3)을 사용하고, 플래시 셀 영역에서 플래시커패시터의 유전체막으로 사용되므로 전기절연도와 유전계수가 높아야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일실시예에 대해 상세하게 설명하고자 한다.
도 1 내지 도 3은 본 발명에 따른 디램셀 및 플래시셀 형성방법을 순차적으로 보인 도면이다.
먼저, 도 1에 도시된 바와 같이, 디램셀영역과 플래시셀영역을 단입칩으로 형성하는 MML반도체소자에서, 반도체기판(10) 상에 소자를 분리하는 필드산화막 (20)을 형성한다.
그리고, 그 상부면에 폴리실리콘층 및 텅스텐실리사이드층등을 적층하여 마스킹 식각으로 디램셀 영역 및 플래시셀 영역에 각각 디램게이트(DRAM Gate)(30) 및 플래시플로팅게이트(Flash Floating Gate)(35)를 각각 형성하도록 한다.
그리고 도 2에 도시된 바와 같이, 상기 결과물 상에 층간절연막(40)을 적층한 후, 마스킹식각을 진행하여 디램게이트(30) 및 플래시플로팅게이트(35)로 연결되는 디램콘택홀(DRAM Contact Hole) (50) 및 플래시콘택홀(Flash Contact Hole)(55)을 각각 형성한다.
그리고, 상기 결과물 상에 스페이서막(75)을 적층한 후, 플래시셀영역을 마스킹하여 차단하고, 디램셀영역을 식각하여 디램콘택홀(50)의 내벽면에 콘택스페이서(70)를 형성한다.
이 때, 상기 스페이서막(75)은 실리콘산화막, 또는 실리콘질화막이고, 디램셀 영역에서 플래시커패시터(60)의 유전체막으로 사용하므로 전기절연성이 우수하고 유전계수가 높은 물질인 것이 바람직하다.
도 3은 상기 디램콘택홀(50) 및 플래시콘택홀(55)내에 배선물질을 몰입하여 사진 식각공정으로 식각하여 디램셀 영역에는 디램비트라인(80)을 형성하고, 플래시셀 영역에는 플래시커패시터(60) 및 플래시콘트롤게이트(85)전극을 형성하는 상태를 도시하고 있다. 그 이후에는 통상적으로 진행되는 공정을 진행하여 소자를 구성하도록 한다.
상기한 바와 같이, 본 발명에 따른 MML반도체소자의 디램셀 및 플래시셀 형성방법을 이용하게 되면, 반도체기판에 디램셀을 형성하면서 동시에 플래시셀을 형성하여 하나의 단일칩으로 제조하므로 반도체장치의 제조단가를 저감하고, 사용상의 편리성을 제공하도록 하는 장점을 지닌 매우 유용하고 효과적인 발명이다.
Claims (2)
- 반도체기판 상에 디램셀영역과 플래시셀영역을 단입칩으로 형성하는 MML반도체소자에 있어서,상기 반도체기판 상에 필드산화막을 형성한 후, 디램셀 영역 및 플래시셀 영역에 각각 디램게이트 및 플래시플로팅게이트를 각각 형성하는 단계와;상기 결과물 상에 층간절연막을 적층한 후, 마스킹식각을 진행하여 소오스/드레인영역 및 디램게이트, 플래시플로팅게이트로 연결되는 디램콘택홀 및 플래시콘택홀을 각각 형성하는 단계와;상기 결과물 상에 스페이서막을 적층한 후, 플래시셀영역을 마스킹하여 차단하고, 디램셀영역을 식각하여 디램콘택홀의 내벽면에 콘택스페이서를 형성하는 단계와;상기 디램콘택홀 및 플래시콘택홀내에 배선물질을 몰입하여 사진식각공정으로 식각하여 디램셀 영역에는 디램비트라인을 형성하고, 플래시셀 영역에는 플래시커패시터 및 플래시콘트롤게이트전극을 형성하는 단계를 포함하는 것을 특징으로 하는 MML반도체소자의 디램셀 및 플래시셀 형성방법.
- 제 1 항에 있어서, 상기 스페이서막은, 실리콘산화막, 또는 실리콘질화막중 어느 하나를 사용하고, 플래시 셀 영역에서 플래시커패시터의 유전체막으로 사용되는 것을 특징으로 하는 MML반도체소자의 디램셀 및 플래시셀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990032414A KR100310255B1 (ko) | 1999-08-07 | 1999-08-07 | Ｍｍｌ반도체소자의 디램셀 및 플래시셀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990032414A KR100310255B1 (ko) | 1999-08-07 | 1999-08-07 | Ｍｍｌ반도체소자의 디램셀 및 플래시셀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010017080A KR20010017080A (ko) | 2001-03-05 |
| KR100310255B1 true KR100310255B1 (ko) | 2001-09-29 |
Family
ID=19606471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990032414A KR100310255B1 (ko) | 1999-08-07 | 1999-08-07 | Ｍｍｌ반도체소자의 디램셀 및 플래시셀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100310255B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108666312B (zh) * | 2017-03-30 | 2021-05-04 | 联华电子股份有限公司 | 具有嵌入闪存存储器的动态随机存储器元件及其制作方法 |
-
1999
- 1999-08-07 KR KR1019990032414A patent/KR100310255B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010017080A (ko) | 2001-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970077674A (ko) | 반도체 집적회로장치의 제조방법 | |
| KR100334572B1 (ko) | 반도체 장치의 자기정렬 콘택 형성 방법 | |
| KR100386455B1 (ko) | 복합 반도체 메모리소자의 제조방법 | |
| KR100310255B1 (ko) | Ｍｍｌ반도체소자의 디램셀 및 플래시셀 형성방법 | |
| KR100418436B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100475715B1 (ko) | Mml반도체소자 제조방법 | |
| KR20040048039A (ko) | 반도체 소자의 제조 방법 | |
| KR20040041792A (ko) | 복합 반도체 장치의 제조방법 | |
| KR100267772B1 (ko) | 반도체 메모리 소자의 저항 패턴 형성 방법 | |
| KR100314802B1 (ko) | 반도체소자제조방법 | |
| KR100273314B1 (ko) | 반도체 장치 제조방법 | |
| KR100277905B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
| KR100367400B1 (ko) | 복합반도체소자의제조방법 | |
| KR20030051070A (ko) | 반도체 메모리 장치의 제조 방법 | |
| KR100362195B1 (ko) | 에스램 제조방법 | |
| KR100481985B1 (ko) | 고집적 mml반도체소자 제조방법 | |
| KR19990047002A (ko) | 반도체 메모리 제조방법 | |
| KR100187660B1 (ko) | 반도체 소자의 제조방법 | |
| KR100460267B1 (ko) | 복합 반도체 메모리 소자의 제조방법 | |
| KR100511090B1 (ko) | 모스페트트랜지스터의 금속배선 형성방법 | |
| KR100290486B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR20060038012A (ko) | 반도체 메모리 소자 제조 방법 | |
| KR20000001366A (ko) | 복합 반도체 장치의 로직 회로부의 실리사이드층 형성방법 | |
| KR20020048266A (ko) | 반도체 소자 제조 방법 | |
| KR20000044902A (ko) | 강유전체 메모리 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160817 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20180820 Year of fee payment: 18 |