KR100306554B1 - 후막저항체및그의제조방법 - Google Patents

후막저항체및그의제조방법 Download PDF

Info

Publication number
KR100306554B1
KR100306554B1 KR1019980058684A KR19980058684A KR100306554B1 KR 100306554 B1 KR100306554 B1 KR 100306554B1 KR 1019980058684 A KR1019980058684 A KR 1019980058684A KR 19980058684 A KR19980058684 A KR 19980058684A KR 100306554 B1 KR100306554 B1 KR 100306554B1
Authority
KR
South Korea
Prior art keywords
resistor
conductor
layer
thick film
platinum
Prior art date
Application number
KR1019980058684A
Other languages
English (en)
Other versions
KR19990063475A (ko
Inventor
마모루 무라까미
히사시 마쯔노
게이찌로 하야꾸아
Original Assignee
이.아이,듀우판드네모아앤드캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이.아이,듀우판드네모아앤드캄파니 filed Critical 이.아이,듀우판드네모아앤드캄파니
Publication of KR19990063475A publication Critical patent/KR19990063475A/ko
Application granted granted Critical
Publication of KR100306554B1 publication Critical patent/KR100306554B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

본 발명은 (a) 절연 기재, (b) 절연 기재의 표면 상에 형성된 저항체 층, (c) Ag 분말과 팔라듐, 백금 또는 팔라듐과 백금의 혼합물을 포함하는 제1 Ag 전도체 층으로 이루어지며, 전도성 저항 통로가 형성되도록 절연 기재 상에 저항체 층을 사이에 두고 그로부터 소정의 거리를 두고 배치된 한 쌍의 전도체 패드, 및 (d) 팔라듐이나 백금을 함유하지 않는 Ag 전도체 조성물로 이루어지며, 저항체 층을 전도체 패드에 전기적으로 연결하여 전도성 저항 통로를 형성하도록 저항체 층과 전도체 패드 양자의 말단부에 겹치게 배치된 제2 Ag 전도체 층을 포함하는 후막 저항체를 제공한다.

Description

후막 저항체 및 그의 제조 방법{Thick Film Resistor and the Manuring Method Thereof}
본 발명은 세라믹 기재와 같은 절연 기재 상에 전도체 페이스트를 인쇄하고소성하여 형성시킨 전도체 패드들 사이에 저항체 페이스트를 인쇄하고 소성시키는 후막 제조 기술을 사용하여 제조되는 후막 저항체에 관한 것이다. 본 발명은 또한 이러한 후막 저항체의 제조 방법에 관한 것이다. 더 구체적으로, 본 발명은 임의의 크기로 사용할 수 있고, 환경 변화 또는 제조 공정에 의해 야기되는 저항치의 변화를 쉽게 감소시키며, 고정밀도, 고신뢰도 및 안정성을 특징으로 하는 후막 저항체, 예를 들어, 칩 저항체에 관한 것이다. 본 발명은 또한 그의 제조 방법에 관한 것이다.
후막 저항체의 제조에 있어서, 소성 온도 및 소성 조건은 사용되는 전도체 재료 (예를 들어, 귀금속 또는 비금속(base metal) 재료) 및 그의 융점에 의해 결정되고, 다양한 저항체가 원하는 저항 범위에 따라 사용되며, 소성 조건은 또한 이러한 저항체의 조성에 의해 제한된다. 최근에 이와 같은 후막 저항체 및 그의 제조 방법이 다양하게 개선되었다.
예를 들어, 일본 특허 공개 공보 (평)3년 (1991)-52202호에 기술되어 있는 바와 같이 하기의 방법이 공지되어 있다. 저항체 페이스트, 예를 들어 RuO2계열 및 Pb2Ru2O6계열을 기재 상에 인쇄하여 건조시킨 후 산화 대기중에서 700 내지 1000℃에서 소성시키고; Ag 단독 또는 Ag와 Au, Pd 및 Pt로 이루어진 군으로부터 선택된 하나 이상의 금속과의 혼합물을 포함하는 전도체 페이스트, 예를 들어, 주 성분으로서 Ag를 포함하는 저온 소성용 Ag-Pd 계열 및 Ag-Pt 계열을 비히클 중에 분산시킨 후, 기재 상에 이미 형성된 소성된 저항체 층과 부분적으로 겹쳐지도록저항체 층에 대해 소정의 위치로 코팅 (인쇄)시키고 건조시킨 다음, 이것을 동일한 산화 대기중에서 500 내지 700℃의 범위의 온도에서 소성시켜 칩 저항체를 제조한다. 특히, 이러한 방법은 저항체 페이스트 소성 온도보다 Ag 전도체 페이스트의 소성 온도를 감소시킴으로써 Ag 성분이 저항체 필름쪽으로 확산되는 것을 억제한다.
일본 특허 공고 (평)5년 (1993년)-53284호에는, 예를 들어, RuO2를 포함하는 저항체 페이스트를 산화 분위기에서 스크린 인쇄하고 소성시켜 저항체 필름을 형성하는 제조 방법을 기술하고 있는데, 전도성 성분으로서 저항체 필름의 소성 온도보다 낮은 온도 범위, 예를 들어 500 내지 600℃에서 소성시킬 수 있는 비금속을 포함하는 페이스트를 사용하여 저항체 필름 말단부에서 부분적으로 겹쳐지도록 인쇄하며, 질소 분위기에서 소성시켜 전도체 패드를 형성시킨다 (종료). 비금속 전도체를 형성하기 위하여, 소성은 환원 또는 불활성 분위기에서 수행되어야 한다. 전도체의 산화 및 분해는 저항체 필름의 소성 온도보다 낮은 온도에서 소성시킴으로써 방지된다. 비금속, 예를 들어 Cu를 포함하는 전도체 페이스트는 환원 분위기 하에서 소성시켜야 하는데, 동일한 환원 분위기 하에서 소성시키는 저항체 페이스트는 고가일 뿐만 아니라 얻어진 저항체의 저항 온도 계수 (TCR)도 열등하여 저항치 범위가 매우 좁다. 따라서 전도체 페이스트 및 저항체 페이스트를 모두 공기중에서 소성시키면 제조 방법이 단순화될 뿐만 아니라 광범위한 저항치에 걸쳐 저항치의 변화를 감소시킬 수 있고, 저항 특성이 우수하며 또한 경제적으로도 이로운저항체를 수득할 수 있다. 따라서, 주 성분으로서 Ag를 포함하는 전도체 페이스트는 공기 중에서 소성시킬 수 있는 저항체 페이스트와 함께 사용될 수 있다.
전도체의 일부가, 기재의 양쪽 말단 상에 형성된 저항체와 겹쳐지는 연결부(joint)를 형성하는 상기와 같은 통상의 후막 저항체 및 후막 저항체 구조물의 제조 방법에 있어서, 상기와 같은 전도체 패드에 원래 요구되는 성능, 예를 들어, 절연 기재에 대한 고접착 강도 및 내황화성이 제공되고 광범위한 저항 범위에 걸친 균일하고 정확한 저항 특성, 환경 변화 또는 제조 공정에 의해 야기되는 저항치의 최소한의 변화 및 저항체의 신뢰도가 유지되리라고는 생각되지 않았는데, 이러한 점으로 인해 상품화되지 못했다.
따라서, 균일하고 동일한 저항 재료를 사용할 경우 심지어 상이한 크기에서도 고정확도 및 신뢰도로서 작은 저항치 변화와 같은 바람직한 저항 특성을 갖는 후막 저항체가 형성되고, 고접착 강도 및 내황화성이 우수하게 균형된 전도체 패드가 제공되고, 그의 제조 방법이 제공될 것이 요구된다. 따라서, 본 발명의 목적은 전도체 재료로서 Ag 계열의 후막 전도체 페이스트 및 산화 분위기에서 소성시킬 수 있는 저항체 페이스트를 사용하여, 이들 각각을 절연 기재 상에 인쇄하고 소성시켜 전도체 사이에 저항체 (저항체 필름)이 형성되는 후막 저항체 및 그의 제조 방법에 있어서, 상기 기술상의 문제점을 해결하고 고성능 및 고신뢰도의 후막 저항체 및 그의 제조 방법을 제공하는 것이다.
도 1은 본 발명의 실시 형태의 실시예의 후막 저항체의 단면도이다.
도 2는 본 발명의 실시 형태의 실시예의 후막 저항체의 평면도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
1: 세라믹 기재
2: 저항체 필름
3 및 4: 표면 전도체 패드
5 및 6: 반대쪽 면의 전도체 패드
7: 외부 전극
8: 연결 Ag 전도체 필름
9: 유리 코팅 (보호층)
10: 수지 코팅 또는 흑색 유리 코팅 (보호층)
상기 문제점을 해결하기 위하여 집중 연구한 결과 본 발명자들은 (1) 저항체 층을 절연 기재의 표면 상에 형성시키고, (2) 절연 기재의 표면 상에 팔라듐 및(또는) 백금을 포함하는 Ag 전도체 조성물의 한 쌍의 전도체 패드를 전도체 저항 통로가 형성되도록 저항체 층을 사이에 두고 그로부터 소정의 거리를 두고 배치하고, (3) 팔라듐이나 백금을 함유하지 않는 Ag 전도체 조성물의 Ag 전도체 층을, 상기 저항체 층과 전도체 패드 양자의 말단부에 겹치게 배치하여 상기 저항체 층을 상기 전도체 패드에 전기적으로 연결하여 전도성 저항 통로를 형성하는 후막 저항체 및 그의 제조 방법을 고안해 내어, 저항치 변화가 적고 임의의 크기의 저항체의 TCR이 작으며, 얻어지는 저항치가 개선되고 또한 절연 기재와 전도체 패드 사이의 고접착 강도를 제공하며, 높은 내황화성을 부여하여 상기 문제점을 해결할 수 있었다.
본 발명은 상기 정보에 기초하고 있고 하기 "후막 저항체" 및 "후막 저항체의 제조 방법"을 제공한다.
1. (a) 절연 기재,
(b) 절연 기재의 표면 상에 형성된 저항체 층,
(c) Ag 분말과 팔라듐, 백금 또는 팔라듐과 백금의 혼합물을 포함하는 제1 Ag 전도체 층으로 이루어지며, 전도성 저항 통로가 형성되도록 절연 기재 상에 상기 저항체 층을 사이에 두고 그로부터 소정의 거리를 두고 배치된 한 쌍의 전도체 패드, 및
(d) 팔라듐이나 백금을 함유하지 않는 Ag 전도체 조성물로 이루어지며, 저항체 층을 전도체 패드에 전기적으로 연결하여 전도성 저항 통로를 형성하도록 상기저항체 층과 전도체 패드 양자의 말단부에 겹치게 배치된 제2 Ag 전도체 층
을 포함하는 후막 저항체.
2. 후막 저항체가 유리가 주성분인 보호 층에 의해 덮여 있는 것인 특허청구범위 제1항의 후막 저항체.
3. 공기 중 800 내지 900℃의 온도에서 동시소성시킴으로써 저항체 층 및 전도체 패드가 절연 기재의 표면 상에 형성된 특허청구범위 제1항의 후막 저항체.
4. (a) 절연 기재의 표면 상에 저항체 페이스트를 도포 및 건조시켜 저항체 층을 형성하는 단계;
(b) 저항체 층이 형성되어 있는 절연 기재의 표면 상에 Ag 분말과 팔라듐, 백금 또는 팔라듐과 백금의 혼합물을 포함하는 제1 Ag 전도체 층을, 전도성 저항 통로가 형성되도록 저항체 층을 사이에 두고 그로부터 소정의 거리를 두고 배치되도록 도포 및 건조시키는 단계;
(c) 저항체 층 및 전도체 패드를 공기 중에서 동시소성시키는 단계; 및
(d) 팔라듐이나 백금을 함유하지 않는 제2 Ag 전도체 층을, 저항체 층과 전도체 패드 양자의 말단부에 겹치게 배치되도록 도포 및 소성시키는 단계를 포함하는 후막 저항체의 제조 방법.
5. 제1 Ag 전도체 층이 0.5 내지 20 중량%의 팔라듐, 백금 또는 팔라듐과 백금의 혼합물을 포함하는 것인 특허청구범위 제4항의 제조 방법.
6. 절연 기재의 표면 상에 형성된 저항체 층 및 전도체 패드를 공기 중 800 내지 900℃에서 동시소성시키는 특허청구범위 제4항의 제조 방법.
7. 팔라듐이나 백금을 포함하지 않는 Ag 전도체 층의 소성 온도가 550 내지 650℃인 특허청구범위 제4항의 제조 방법.
8. 저항체를 덮기 위하여 납 유리를 도포하고 이 유리 보호 층을 공기 중 550 내지 650℃의 온도에서 소성시키는 것을 더 포함하는 특허청구범위 제4항의 제조 방법.
본 발명을 하기에서 상세하게 설명한다.
A. 저항체 페이스트
본 발명에서 사용되는 저항체 페이스트는 후막 페이스트로서 일반적으로 사용되는 것일 수 있고, 산화 루테늄 및(또는) 파이로클로어(pyrochlore) 형태의 산화 루테늄 분말 및 무기 결합제로서의 유리 분말이 수지와 적당한 용매와의 혼합물인 비히클 중에 함께 분산 및 혼합된, 적당한 점도의 페이스트가 사용된다. 전형적인 저항체 페이스트 조성물의 고체 성분은 60 내지 90 중량% 범위이고 나머지는 비히클이다. 상기한 바와 같이 저항체 필름 (층)의 저항치는 전도 성분의 형태 및 입자 크기에 따라 달라지는데, 일반적으로 저항치는 고체 성분 중의 전도체 성분의 혼합비가 증가함에 따라 감소하고 전도체 성분의 혼합비가 감소할수록 증가한다. 일반적으로 전도체 성분은 전체 고체 성분의 10 내지 50 중량%이다. 대부분의 후막 페이스트는 스크린 인쇄에 의해 기재에 도포되기 때문에 스크린을 쉽게 통과할 수 있는 적당한 점도를 가져야 한다. 가장 일반적으로 사용되는 유기 비히클로서 P-테르핀올과 다른 용매와의 혼합물 중에 용해된 에틸세플루로스가 사용될 수 있다. 사용되는 비히클의 양 및 형태는 원하는 최종 점도 및 인쇄되는 필름의 두께에 의해 주로 결정된다. 상기 저항체 페이스트 조성물은 3개의 롤을 포함하는 혼합기를 사용함으로써 적당하게 제조된다.
B. Ag 계열의 후막 전도체 페이스트
상기 항목 (1)에서 기술하였듯이 본 발명의 후막 저항체의 전도체 패드를 형성하는 Ag 계열의 후막 전도체 페이스트인 제1 Ag 전도체 페이스트의 금속 전도체 성분은 Ag 분말과 Pd (팔라듐) 및(또는) Pt (백금)이다. Pd 또는 Pt는 전도체 페이스트에 Ag가 사용될 경우 문제가 되는 이동을 방지하기 위한 것이다. 반면, 서로 마주보고 있는, 기재 상에 형성된 저항체 필름과 전도체 패드 양자의 말단부에 겹치게 배치된 제2 Ag 전도체 층을 형성하기 위한 Ag 계열의 후막 전도체 페이스트의 금속 전도체 성분은 적어도 Ag 분말은 포함하지만 Pd 및 Pt를 포함할 필요는 없다. 상기 전도체 분말의 입자 크기가 비히클 중에 쉽게 분산되고 기재 상에 인쇄하기에 적당하기만 하다면, 상기 입자 크기는 특별히 중요하지 않다. 그러나 상기 입자 크기는 0.1 내지 10 μm, 바람직하게는 0.3 내지 3 μm이다. 따라서 주성분으로서 적어도 Ag 분말을 포함하는 후막 전도체 페이스트는 금속 전도체 성분, 예를 들어 Ag 분말, 및 무기 결합제가 비히클 중에 분산되어 있는 페이스트이고, 일반적으로 상기 페이스트는 스크린 인쇄 방법 또는 그의 변화된 방법으로 인쇄되어 전도체 필름이 기재 상에 또는 상기 저항체 필름 및 전도체 패드에 걸쳐서 제조된다. 또한 내황화성 때문에, 전도체 패드를 위한 제1 Ag 후막 전도체 페이스트의 경우 전체 무기 고체의 중량을 기준으로 Ag 분말은 70 내지 98 중량%, Ag 이외의 귀금속 분말은 0.5 내지 20 중량%이고, 무기 결합제는 0.5 내지 2 중량%이다. 상기 Ag 전도체 층을 위한 제2 Ag 계열 후막 전도체 페이스트에 있어서, 무기 고체의 전체 중량을 기준으로 무기 고체는 80 내지 95 중량%의 Ag 분말 및 0.5 내지 20 중량%의 무기 결합제를 포함하는데, 이들은 비히클 중에 분산되어 있다. 일반적으로 우수한 필름을 얻기 위하여 후막 전도체 페이스트 조성물은 60 내지 90 중량%의 무기 고체 및 40 내지 10 중량%의 비히클을 포함한다. 무기 결합제 중 유리 분말은 특별히 제한되지 않으며 일반적으로 사용되는 유리 형성 및 개질 성분을 포함하는 광범위한 형태의 유리가 사용될 수 있다. 예를 들어 알루미노 붕규산염, 규산 납, 예를 들어 붕규산 납 및 규산 납 그 자체, 및 규산 비스무트가 사용될 수 있다. 일반적으로 사용되는 유기 비히클에 있어서, P-테르핀올과 다른 용매와의 혼합물 중에 용해된 에틸셀룰로스가 사용될 수 있다. 사용되는 비히클의 양 및 형태는 원하는 최종 점도 및 인쇄되는 필름의 두께에 의해 주로 결정될 수 있다. 상기 후막 전도 페이스트는 3개의 롤을 포함하는 혼합기를 사용하여 적당하게 제조된다.
C. 절연 기재
본 발명에서 사용되는 기재가 일반적으로 사용되는 잘 공지된 세라믹을 기재로 하는 기재라면 특별한 제한은 없다. 세라믹 기재의 예로는 산화 알루미늄, 산화 베릴륨, 산화 하프늄, 질화물, 탄화물 및 유리 세라믹, 질화 알루미늄, 탄화 실리콘, 질화 실리콘 및 질화 붕소가 있다. 본 발명에서 적당한 기재는 96%의 Al2O3를 포함하는 산화 알루미늄 기재이다.
D. 후막 저항체의 구조
도 1 및 도 2에서 본 발명으로부터 얻어지는 후막 저항체의 구조의 일례를 나타낸다. 도면에서, 저항체 층 (필름) (2)는 세라믹 기재 (1) 상에 형성되고, 한 쌍의 전도체 패드 (3) 및 (4)는 일정 간격을 두고 양쪽 말단에 형성된다. 저항체 층 (필름) (2)의 필름 두께는 상기 저항체 페이스트의 소성 후 7 내지 11 μm가 되게 하며, 제1 및 제2 (표면) 전도체 패드 (3) 및 (4)의 필름 두께는 상기 Ag-Pd (또는 Pt) 계열의 후막 전도체 페이스트의 소성 후 8 내지 12 μm가 되게 한다. 기재 (1)을 사이에 두고 전도체 패드 (3) 및 (4)와 마주보도록 형성되는 반대면의 전도체 패드 (5) 및 (6)이 있다. 상기 반대면의 전도체 패드 (5) 및 (6)은 또한 금속 성분, 예를 들어 Ag, Ag-Pd 및 Ag-Pt를 포함하는 후막 전도체 페이스트를 인쇄 및 소성시킴으로써 제조된다. 도 1에 있어서, 외부 전극 (7)은 표면 전도체 패드 (3)과 이와 마주보는 반대면의 전도체 패드 (5) 및 표면 전도체 패드 (4)와 이와 마주보는 반대면의 전도체 패드 (6)을 부분적으로 덮어 정면 및 반대면 전도체 패드 사이에 전기적 연결이 성취되도록 배열된 외부 전극이다. Ag는 포함하지만 Pd 및 Pt 중 어느 것도 포함하지 않는 후막 전도체 페이스트를 사용하여, 저항체 필름 (2)와 서로 대향하고 있는 제1 및 제2 표면 전도체 패드 (3) 및 (4)의 말단부에 겹쳐지게 Ag 전도체 층 (필름) (8a) 및 (8b)를 형성함으로써 저항체 필름 (2)와 제1 또는 제2 (표면) 전도체 (3) 또는 (4) 사이의 전기적 연결이 이루어지게 한다. 또한 유리 코팅 (9) 및 수지 코팅 또는 흑색 유리 코팅 (10)은 적어도 저항체 필름 (2) 및 연결 전도체 층 (필름) (8a) 및 (8b)를 덮도록 배치된다.
후막 저항체 및 그의 제조 방법을 하기의 실시예 및 도면과 함께 기술한다.또한 상기 기술은 본 발명의 내용을 전혀 제한하지 않는다. 또한, 달리 언급이 없는 한 실시 양태의 실시예를 포함하는 본 명세서에서 모든 부, % 및 비는 중량%로서 표현된다.
실시예 1 내지 12
제1 및 제2 전도체 패드 (3) 및 (4)를 형성하는 Ag 계열의 후막 전도체 페이스트는 78 중량%의 Ag 분말, 1 중량%의 Pd 분말, 1 중량%의 유리 분말 및 20 중량%의 유기 비히클을 포함하며, 상기 유리 분말은 PbO 56 중량%, SiO228 중량%, B2O38 중량%, Al2O35 중량% 및 TiO23 중량%의 조성을 갖는다. 또한 연결 Ag 전도체 층 (필름) (8)을 형성하는 Ag 페이스트는 74 중량%의 Ag 분말, 6 중량%의 유리 분말 및 20 중량%의 유기 비히클을 포함하고, 상기 유리 분말의 조성은 PbO 49 중량%, SiO235 중량%, B2O33 중량%, ZnO 4 중량%, TiO25 중량% 및 Na2O 4 중량%이다. 또한 저항치가 약 200 Ω인 저항체 페이스트 A, 저항치가 약 1 KΩ인 저항체 페이스트 B, 저항치가 약 10 KΩ인 저항체 페이스트 C 및 저항치가 약 100 KΩ인 저항체 페이스트 D를 제조하였고, 상응하는 후막 저항체는 표 1에 나타낸 조합으로 본 발명의 후막 저항체의 제조 방법을 사용하여 시험을 위하여 제조하였다. 저항체 페이스트 A (약 200 Ω)는 21 중량%의 RuO2, 36 중량%의 유리 분말, TCR 변형제로서 일반적으로 사용되는 산화물, 예를 들어 Nb2O33 중량%, 및 40 중량%의 유기 비히클을 포함하고, 저항체 페이스트 B (약 1 KΩ)는 17 중량%의 RuO2, 41 중량%의 유리분말, TCR 변형제로서 일반적으로 사용되는 산화물, 예를 들어 Nb2O32 중량%, 및 40 중량%의 유기 비히클을 포함하고, 저항체 페이스트 C (약 10 KΩ)는 8 중량%의 RuO2, 9 중량%의 Pb2Ru2O6분말, 41 중량%의 유리 분말, TCR 변형제로서 일반적으로 사용되는 산화물, 예를 들어 Nb2O32 중량%, 및 40 중량%의 유기 비히클을 포함하고, 저항체 페이스트 D (약 100 KΩ)는 3.5 중량%의 RuO2, 12 중량%의 Pb2RI12O6분말, 42 중량%의 유리 분말, TCR 변형제로서 일반적으로 사용되는 산화물, 예를 들어 Nb2O32.5 중량%, 및 40 중량%의 유기 비히클을 포함하고, 저항체 페이스트 A, B, C 및 D 각각에 포함된 유리 분말의 조성은 PbO 42 중량%, SiO237 중량%, B2O34 중량%, Al2O35 중량%, ZnO 4 중량% 및 CaO 8 중량%이다.
저항체 페이스트를 길이가 0.45 mm, 폭이 0.3 mm, 길이가 0.7 mm, 폭이 0.5 mm 및 길이가 1.0 mm, 폭이 0.8 mm인 패턴으로 통상의 스크린 인쇄하고, 이어서 150℃에서 건조시켜 산화 알루미늄 기재 (1) 상에 인쇄하였다. 저항체 페이스트를 사용하여 동일한 산화 알루미늄 기재 (1) 상에 저항체 필름의 말단부로부터 0.1 내지 0.2 mm 간격으로 Ag 페이스트를 스크린 인쇄하고 (후막 저항체의 크기 및 목표로 하는 성능에 의해 결정) 이어서 건조시킴으로써 제1 및 제2 전도체 패드 (3) 및 (4)를 형성시켰다. 건조된 저항체 필름 (2) 및 건조된 제1 및 제2 전도체 패드 (3) 및 (4)를 공기 중 850℃의 온도에서 동시에 소성시켰다 (상기의 경우 35℃/분으로 850℃로 가열하고, 850℃에서 9 내지 10분 동안 유지하고, 30℃/분으로 실온으로 냉각시키는 가열 사이클을 사용하였음). 전도체 패드 및 저항체 층 (필름)은 산화 대기에서 800 내지 900℃, 바람직하게는 830℃ 내지 870℃에서 동시에 소성시킨다 (동시소성).
Ag 분말은 포함하지만 Pd 및 Pt 중 어느 것도 포함하지 않는 연결 Ag 전도체 층을 위한 Ag 페이스트는 소성된 저항체 필름 (2), 및 서로 대향하고 있는 제1 및 제2 전도체 패드 (3) 및 (4) 양자의 말단부 상에 통상적인 스크린 인쇄 방법으로 인쇄하여 상기 저항체 필름 (2)를 제1 및 제2 전도체 패드 (3) 및 (4)에 연결시켰다. 이어서 150℃에서 건조시켰다.
Ag 전도체 페이스트의 연결 Ag 전도체 층 (필름) (8a) 및 (8b)는 길이를 더 변화시킴으로써 상기 연결 Ag 전도체 층에 의해 개재된 각각의 저항체 페이스트의 저항체 층 (필름) (2)의 크기가 표 1에 나타낸 바와 같이 0.3 mm x 0.3 mm, 0.5 mm x 0.5 mm 및 0.8 mm x 0.8 mm로 변화되게 하였고, 각각의 후막 저항체를 시험하였고, 실시예 1 내지 12에 사용하였다. 상기의 경우 건조된 연결 Ag 전도체 층 (필름) (8a) 및 (8b)를 공기 중에서 600℃의 온도에서 소성시켰고, 유리 페이스트가 연결 Ag 전도체 필름 (8a) 및 (8b), 및 저항체 필름 (2) 모두를 완전히 덮은 유리 보호 층 (9)를 통상의 스크린 인쇄 방법을 사용하여 더 인쇄하고 건조시켜 소성 후의 건조된 필름의 두께가 10 내지 12 μm가 되게 하였고, 공기 중에서 600℃에서 소성시켰다. 그 후 유리 보호 필름 (9)에 의해 덮인 저항체 (2)에 레이저 트리밍을 실시하였고 수지 코팅 또는 흑색 유리 코팅 (10)을 배치하였다. 그 후 반대면의 전도체 패드 (5) 및 (6)을 형성시켰고 후막 저항체는 납땜 플레이팅으로 외부전극 (7)을 형성시킴으로써 얻었다. 상기 연결 Ag 전도체 필름 (8) 및 유리 보호 필름 (9)의 소성은 550 내지 650℃의 범위에서 적당하게 수행하였다.
상기와 같이 얻어진 후막 저항체의 특징, 시트 저항치, 저항 온도 계수 (TCR) 및 저항 노이즈 (Quantech Noise 513B)를 측정하였고 결과를 표 1에 나타내었다. 또한 TCR에 대한 것과 마찬가지로 저온 계수 (CTCR)은 수치/℃ (ppm/℃)의 용어로 -55 내지 25℃ 범위의 온도에서 저항치의 변화율로 표현하였고, 고온 계수 (HTCR)는 수치/℃ (ppm/℃)의 용어로 25 내지 125℃의 온도 범위에서 저항치의 변화율로 표현하였다. TCR은 가능한한 0에 가까운 것이 바람직하다. 반면 노이즈는 일반적으로 사용되는 콴 테크(Quan Tech)사의 잡음계 (0.1 W의 조건)를 사용하여 측정하였고 수치가 작을수록 더 바람직하다.
비교예 13 내지 24
다음, 본 발명의 특성과 본 발명에 의한 후막 저항체의 구조를 갖는 후막 저항체 또는 통상의 제조 방법으로 제조된 후막 저항체의 특성을 비교하기 위하여, 설명을 위한 비교예로서 구체적 실시 양태를 사용하였다. 각각의 페이스트의 조성에 의한 효과를 무시할 수 있도록 상기 Ag 전도체 페이스트를 포함하는 후막 저항체의 한 쌍의 표면 전도체 패드를 형성시키기 위하여 스크린 인쇄에 이어 공기 중에서 850℃의 온도에서 소성시켰다. 상기 저항체 페이스트 A (저항치가 200 Ω인 페이스트), B (저항치가 1 KΩ인 페이스트), C (저항치가 10 KΩ인 페이스트) 및 D (저항치가 100 KΩ인 페이스트)를 페이스트가 각각의 전도체 패드에 걸쳐 연장되어 이미 형성시킨 전도체 패드의 말단부에 부분적으로 겹쳐지게 하여 한 쌍의 전도체패드가 저항체 층에 전기적으로 직접 연결될 수 있고, 또한 전도체 패드들 사이의 간격의 길이 및 폭이 각각 0.8 mm x 0.8 mm, 0.5 mm x 0.5 mm 및 0.3 mm x 0.3 mm가 되도록 일반적인 스크린 인쇄 방법으로 더 인쇄시켰다. 이어서 공기 중에서 850℃의 온도에서 소성시켰다. 실시예와 동일한 방법으로 유리 페이스트를 일반적인 스크린 인쇄 방법을 사용하여 인쇄 및 건조시킴으로써 저항체가 완전히 덮이고, 소성 후에 건조된 필름의 두께가 10 내지 12 μm가 될 수 있게 하였다. 이어서 공기 중에서 600℃에서 소성시켰다. 얻어진 후막 저항체의 특성 (비교예 13 내지 24)을 실시예와 동일한 방식으로 측정하였다. 그 결과를 표 2에 나타내었다.
시트 비저항치 (Ω) 저항체 크기 (mm) HTCR (ppm/℃) CTCR (ppm/℃) 노이즈(dB) (0.1W) 비저항치의 정확성 (표준 편차/평균 x 100) (%)
실시예 1 211 0.8 x 0.8 14 7 -33 2.9
실시예 2 229 0.5 x 0.5 9 1 -28 2.5
실시예 3 235 0.3 x 0.3 5 -4 -23 3.3
실시예 4 0.928K 0.8 x 0.8 35 32 -21 2.9
실시예 5 0.993K 0.5 x 0.5 36 29 -17 2.6
실시예 6 1.03K 0.3 x 0.3 33 27 -12 3.7
실시예 7 13.3K 0.8 x 0.8 16 -5 -9 2.9
실시예 8 16.2K 0.5 x 0.5 13 -7 -4 2.8
실시예 9 15.3K 0.3 x 0.3 14 -9 0 3.7
실시예 10 192K 0.8 x 0.8 -7 -32 -2 2.7
실시예 11 202K 0.5 x 0.5 -8 -31 8 2.9
실시예 12 218K 0.3 x 0.3 -16 -36 측정불가 4.5
시트 비저항치 (Ω) 저항체 크기 (mm) HTCR (ppm/℃) CTCR (ppm/℃) 노이즈(dB) (0.1W) 비저항치의 정확성 (표준 편차/평균 x 100) (%)
비교예 13 227 0.8 x 0.8 6 -6 -33 4.4
비교예 14 242 0.5 x 0.5 6 -6 -29 4.1
비교예 15 225 0.3 x 0.3 46 33 -23 6.7
비교예 16 0.998K 0.8 x 0.8 23 13 -21 4.8
비교예 17 1.05K 0.5 x 0.5 37 31 -17 5.0
비교예 18 0.914K 0.3 x 0.3 86 75 -13 7.9
비교예 19 13.2K 0.8 x 0.8 16 -2 -9 6.2
비교예 20 14.5K 0.5 x 0.5 16 -3 -5 5.7
비교예 21 10.7K 0.3 x 0.3 79 60 1 7.5
비교예 22 146K 0.8 x 0.8 14 -11 -2 5.2
비교예 23 136K 0.5 x 0.5 32 10 5 4.9
비교예 24 86.2K 0.3 x 0.3 106 89 12 7.0
표 1 및 2로부터 동일한 저항치 하에서 본 발명의 후막 저항체 및 그의 제조 방법과 통상의 것을 비교해 보면 TCR이 대충 동일하고 변화율이 저항체 크기의 변화에도 불구하고 매우 적다는 것이 명확하다. 또한 본 발명으로부터 얻어진 후막 저항체의 노이즈 및 저항치의 정확성은 현재 개선된 후막 저항체 구조체 및 제조 방법으로부터 얻을 수 있는 우수한 특성과 대략 동일한 값을 나타내거나, 또는 저항치에 있어서의 변화가 더 개선되었고 적어졌다는 것이 확인되었다. 또한 절연 기재와 전도체 패드 사이의 소성 후 접착 강도를 관련된 기술분야에서 일반적으로 공지된 인장 시험으로 측정하였을 경우 본 발명의 실시예는 필요한 충분한 접착 강도인 30 N이었고, 또한 내황화성에 있어서, 소성시킴으로써 전도체 패드의 내부로부터 상부 부품을 덮고 있는 유리 코팅으로 귀금속 성분이 이동하는 현상이 관찰되지 않았다.
상기에 설명된 바와 같이 본 발명에 따라 전도체 패드에서의 귀금속의 이동이 억제될 수 있고 저항치 및 저항 온도 계수의 변화가 감소될 수 있어 얻어지는저항치가 개선될 수 있으며, 또한 절연 기재와 전도체 패드 사이의 고접착 강도가 얻어질 수 있고 내황화성이 성취될 수 있으며, 크기가 감소되고 안정하며 고신뢰성을 갖는 후막 저항체를 얻을 수 있다.

Claims (8)

  1. (a) 절연 기재,
    (b) 절연 기재의 표면 상에 형성된 저항체 층,
    (c) Ag 분말과 팔라듐, 백금 또는 팔라듐과 백금의 혼합물을 포함하는 제1 Ag 전도체 층으로 이루어지며, 전도성 저항 통로가 형성되도록 절연 기재 상에 상기 저항체 층을 사이에 두고 그로부터 소정의 거리를 두고 배치된 한 쌍의 전도체 패드, 및
    (d) 팔라듐이나 백금을 함유하지 않는 Ag 전도체 조성물로 이루어지며, 저항체 층을 전도체 패드에 전기적으로 연결하여 전도성 저항 통로를 형성하도록 저항체 층과 전도체 패드 양자의 말단부에 겹치게 배치된 제2 Ag 전도체 층
    을 포함하는 후막 저항체.
  2. 제1항에 있어서, 후막 저항체가 유리가 주성분인 보호 층에 의해 덮여 있는 것인 후막 저항체.
  3. 제1항에 있어서, 저항체 층 및 전도체 패드가 공기 중에서 800 내지 900℃의 온도에서 동시소성에 의해 절연 기재의 표면 상에 형성된 후막 저항체.
  4. (a) 절연 기재의 표면 상에 저항체 페이스트를 도포 및 건조시켜 저항체 층을 형성하는 단계;
    (b) 저항체 층이 형성되어 있는 절연 기재의 표면에 Ag 분말과 팔라듐, 백금 또는 팔라듐과 백금의 혼합물을 포함하는 제1 Ag 전도체 층을, 전도성 저항 통로가 형성되도록 상기 저항체 층을 사이에 두고 그로부터 소정의 거리를 두고 배치되도록 도포 및 건조시키는 단계;
    (c) 저항체 층 및 전도체 패드를 공기 중에서 동시소성시키는 단계; 및
    (d) 팔라듐이나 백금을 함유하지 않는 제2 Ag 전도체 층을, 저항체 층과 전도체 패드 양자의 말단부에 겹치게 배치되도록 도포 및 소성시키는 단계
    를 포함하는 후막 저항체의 제조 방법.
  5. 제4항에 있어서, 제1 Ag 전도체 층이 0.5 내지 20 중량%의 팔라듐, 백금 또는 팔라듐과 백금의 혼합물을 포함하는 것인 방법.
  6. 제4항에 있어서, 절연 기재의 표면 상에 형성된 저항체 층 및 전도체 패드를 공기 중 800 내지 900℃의 온도에서 동시소성시키는 방법.
  7. 제4항에 있어서, 팔라듐이나 백금을 포함하지 않는 Ag 전도체 층의 소성 온도가 550 내지 650℃인 방법.
  8. 제4항에 있어서, 저항체를 덮기 위하여 납 유리를 도포하고 이 유리 보호 층을 공기 중 550 내지 650℃의 온도에서 소성시키는 것을 더 포함하는 방법.
KR1019980058684A 1997-12-26 1998-12-24 후막저항체및그의제조방법 KR100306554B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-366680 1997-12-26
JP9366680A JPH11195505A (ja) 1997-12-26 1997-12-26 厚膜抵抗体及びその製造方法

Publications (2)

Publication Number Publication Date
KR19990063475A KR19990063475A (ko) 1999-07-26
KR100306554B1 true KR100306554B1 (ko) 2001-11-14

Family

ID=18487386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980058684A KR100306554B1 (ko) 1997-12-26 1998-12-24 후막저항체및그의제조방법

Country Status (5)

Country Link
US (1) US5966067A (ko)
JP (1) JPH11195505A (ko)
KR (1) KR100306554B1 (ko)
CN (1) CN1155009C (ko)
TW (1) TW422995B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100302677B1 (ko) * 1996-06-26 2001-11-22 사토 게니치로 칩저항기및그제조방법
JP3532926B2 (ja) * 1997-06-16 2004-05-31 松下電器産業株式会社 抵抗配線基板およびその製造方法
JP2000164402A (ja) * 1998-11-27 2000-06-16 Rohm Co Ltd チップ抵抗器の構造
KR100328255B1 (ko) * 1999-01-27 2002-03-16 이형도 칩 부품 및 그 제조방법
US6164520A (en) * 1999-11-11 2000-12-26 Visteon Global Technologies, Inc. Robust thick film conductors
KR100365692B1 (ko) 2000-02-24 2002-12-26 삼성전자 주식회사 토너 화상 정착을 위한 직접 가열 롤러 및 그 제조 방법
JP3967553B2 (ja) * 2001-03-09 2007-08-29 ローム株式会社 チップ型抵抗器の製造方法、およびチップ型抵抗器
US7038572B2 (en) * 2001-03-19 2006-05-02 Vishay Dale Electronics, Inc. Power chip resistor
WO2003046934A1 (fr) * 2001-11-28 2003-06-05 Rohm Co.,Ltd. Pave resisitf et procede de fabrication correspondant
JP2006190701A (ja) * 2003-02-26 2006-07-20 Murata Mfg Co Ltd セラミック回路基板及びこれに用いられる導体ペースト
TW200612443A (en) 2004-09-01 2006-04-16 Tdk Corp Thick-film resistor paste and thick-film resistor
US7224258B2 (en) * 2004-09-27 2007-05-29 Ohmcraft, Inc. Fine line thick film resistors by photolithography
JP4871548B2 (ja) * 2005-08-29 2012-02-08 Ｓｅｍｉｔｅｃ株式会社 薄膜サーミスタ
JP5261896B2 (ja) * 2006-07-27 2013-08-14 ダイキン工業株式会社 コーティング組成物
US20080311360A1 (en) * 2006-12-18 2008-12-18 Koa Corporation Thick film circuit component and method for manufacturing the same
DE102006060634A1 (de) * 2006-12-21 2008-06-26 Robert Bosch Gmbh Verfahren zur Herstellung eines elektrischen Widerstands auf einem Substrat
US7982582B2 (en) 2007-03-01 2011-07-19 Vishay Intertechnology Inc. Sulfuration resistant chip resistor and method for making same
JP6408758B2 (ja) * 2013-09-24 2018-10-17 Koa株式会社 ジャンパー素子
JP6386723B2 (ja) 2013-12-11 2018-09-05 Koa株式会社 抵抗素子の製造方法
US9818512B2 (en) 2014-12-08 2017-11-14 Vishay Dale Electronics, Llc Thermally sprayed thin film resistor and method of making
TWI616903B (zh) * 2015-07-17 2018-03-01 乾坤科技股份有限公司 微電阻器
KR20170054010A (ko) * 2015-11-09 2017-05-17 삼성전기주식회사 수정 소자 패키지 및 그 제조방법
CN110634637B (zh) * 2017-10-23 2021-06-22 潮州三环（集团）股份有限公司 一种阻值范围为1mω/□～10mω/□的厚膜电阻浆料及其制备方法
JP7272523B2 (ja) * 2019-03-08 2023-05-12 学校法人東京理科大学 チップ抵抗器およびその製造方法
JP7256085B2 (ja) * 2019-07-04 2023-04-11 Koa株式会社 硫化検出センサおよび硫化検出センサの製造方法
TWI797623B (zh) * 2021-05-15 2023-04-01 道登電子材料股份有限公司 晶片電阻及其製備方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2777206B2 (ja) * 1989-07-20 1998-07-16 住友金属鉱山株式会社 厚膜抵抗器の製造方法
DE69213296T2 (de) * 1991-04-16 1997-03-20 Philips Electronics Nv SMD-Widerstand
US5294910A (en) * 1991-07-01 1994-03-15 Murata Manufacturing Co., Ltd. Platinum temperature sensor
JP2710489B2 (ja) * 1991-08-28 1998-02-10 富士写真フイルム株式会社 ヒータ用安全装置
US5379017A (en) * 1993-10-25 1995-01-03 Rohm Co., Ltd. Square chip resistor

Also Published As

Publication number Publication date
CN1223445A (zh) 1999-07-21
JPH11195505A (ja) 1999-07-21
KR19990063475A (ko) 1999-07-26
TW422995B (en) 2001-02-21
CN1155009C (zh) 2004-06-23
US5966067A (en) 1999-10-12

Similar Documents

Publication Publication Date Title
KR100306554B1 (ko) 후막저항체및그의제조방법
EP0829886B1 (en) Chip resistor and a method of producing the same
US4650923A (en) Ceramic article having a high moisture proof
JPH0378798B2 (ko)
US4732798A (en) Multilayer ceramic substrate and method of making the same
US6436316B2 (en) Conductive paste and printed wiring board using the same
US5766741A (en) Insulating paste and thick-film multi-layered printed circuit using the paste
KR0166446B1 (ko) 절연체용 글래스 조성물, 절연체 페이스트, 및 후막 인쇄 회로
JP3642100B2 (ja) チップ抵抗器およびその製造方法
JPH0224038B2 (ko)
JP2989936B2 (ja) ガラスフリット、抵抗体ペーストおよび配線基板
EP1655743B1 (en) Resistor material, resistive paste and resistor using the resistor material, and multi-layered ceramic substrate
EP0722175B1 (en) Resistance paste and resistor comprising the material
JPH04328207A (ja) 導体組成物および配線基板
JP2515202B2 (ja) セラミックス配線基板及びその製造方法
US6355188B1 (en) Resistive material, and resistive paste and resistor comprising the material
JP2760035B2 (ja) 厚膜回路基板
JPH10144501A (ja) チップ抵抗器及びその製造方法
JP3093602B2 (ja) セラミック回路基板の製造方法
JPS63187601A (ja) 厚膜回路板およびその製法
JPH03269908A (ja) 厚膜組成物及びそれを用いた厚膜ハイブリッドｉｃ
JPH0467360B2 (ko)
JPH07211507A (ja) 抵抗部品及びその製造方法
JPH10303004A (ja) サーミスタ素子及びその製造方法
JPH02129997A (ja) 多層セラミック回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080721

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee