KR100305209B1 - 캐패시터 전하저장전극 제조방법 - Google Patents

Abstract

본 발명은 캐패시터의 전하저장전극을 제조하는 방법에 관한 것으로, 옥사이드 도프 폴리실리콘(Oxide Doped Polysilicon)을 고온에서 열처리하여 결정화시키면 폴리결정들 사이에 SiO₂또는 SiO_X가 석출되며, 이를 습식옥사이드 식각용액으로 제거하여 다공질 폴리실리콘을 형성하고, 상기 다공질 유효표면적을 증대시켜 캐패시터의 축적용량을 증대시킬 수 있는 캐패시터의 전하저장전극 제조방법을 제시함에 있다.

Description

캐패시터의 전하저장전극 제조방법

본 발명은 캐패시터의 전하저장전극 제조방법에 관한 것으로, 특히 옥사이드 도프 폴리실리콘(Oxide Doped Polysilicon)을 고온에서 열처리하여 결정화시키면 폴리결정들 사이에 SiO₂또는 SiO_X가 석출되며, 이를 습식 옥사이드 식각용액으로 제거하여 다공질 폴리실리콘을 형성하고 상기 다공질 폴리실리콘을 전하저장전극 구조에 적용시키므로써 제한된 면적하에서 유효표면적을 증대시켜 캐패시터의 축적용량을 증대시킬 수 있는 캐패시터의 전하저장전극의 제조방법에 관한 것이다.

일반적으로, 반도체 소자가 고집적화되어감에 따라 셀당 적용할 수있는 셀 면적이 줄어듬에 따라 셀 동작에 필요한 일정량의 캐패시터 용량을 확보하기 위하여 3차원적인 캐패시터 구조가 연구개발되고 있다. 캐패시터 구조중 하나인 실린더 구조는 셀 동작에 필요한 캐패시터 용량을 확보하기 위하여 실리콘 구조는 셀 동작에 필요한 캐패시터 용량을 확보하기 위하여 실린더 높이를 높여야 하는데 그렇게 되면 후속의 리소그라피(Lithography)나 식각공정시 공정상의 어려움으로 반도체 소자의 신뢰도 저하의 요인이 된다.

따라서, 본 발명은 전하저장전극 구조에 다공질 폴리실리콘을 적용하여 면적 및 높이가 동일한 상태하에서 유효면적을 증대시켜 캐패시터의 축적용량을 증대시킬 수 있는 전하저장전극 제조방법을 제공함에 그 목적이 있다.

제1(a)도 내지 제1(e)도는 본 발명에 의한 캐패시터의 전하저장전극을 제조하는 단계를 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 실리콘 기판 2 : 필드 산화막

3 : 워드라인 4A : 드레인 영역

4B : 소오스 영역 5 : 제 1 층간 절연막

6 : 비트라인 7 : 제 2 층간 절연막

8 : 콘택홀 9 : 포스포러스 도프 폴리실리콘

10 : CVD 옥사이드 스페이서 11 : 옥사이드 도프 폴리실리콘

11A : 옥사이드 도프 폴리실리콘 스페이서

11B : 다공질 폴리실리콘 12 : 옥사이드 석출물

20 : 전하저장전극

본 발명은 실리콘 기판 상부에 필드 산화막, 트랜지스터 및 비트라인을 형성한 후 층간 절연막으로 평탄화하고, 소정부위에 전하저장전극용 콘택홀을 형성한 상태에서, 상기 콘택홀을 포함한 전체구조 상부에 인-시투 포스포러스 도프 폴리실리콘을 두껍게 증착하고, 상기 두껍게 증착된 포스포러스 도프 폴리실리콘을 소정의 마스크 공정으로 식각하여 캡 모양으로 형성하는 단계와; 상기 캡 모양의 포스포러스 도프 폴리실리콘 양측벽에 CVD 옥사이드 스페이서를 형성하고, 전체구조 상부에 인-시투 옥사이드 도프 폴리실리콘을 소정 두께로 증착하는 단계와; 상기 옥사이드 도프 폴리실리콘을 식각하여 상기 CVD 옥사이드 스페이서의 양측벽을 덮도록 옥사이드 도프 폴리실리콘 스페이서를 형성하는 단계와; 상기 옥사이드 도프 폴리실리콘 스페이서를 열처리하여 결정화시켜 결정화된 폴리의 그레인과 그레인 사이에 SiO₂또는 SiO_X형태의 옥사이드 석출물을 생성하는 단계와; 상기 CVD 옥사이드 스페이서와 상기 옥사이드 도프 폴리실리콘 스페이서내에 생성된 옥사이드 석출물을 습식 옥사이드 식각용액을 이용하여 제거하여, 내부는 캡 모양이고 외부는 다공질 폴리 실리콘으로 측벽을 이루는 실리더 구조의 전하저장전극을 완성하는 단계로 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

제1(a)도 내지 제1(e)도는 본 발명의 일 실시예에 따른 캐패시터의 전하저장전극의 제조방법을 설명하기 위해 순서적으로 도시한 반도체 소자의 단면도이다.

제1(a)도를 참조하면, 우선 실리콘 기판(1) 상에 소자간 격리를 위한 필드 산화막(2)을 형성하고, 워드라인(3), 드레인영역(4A) 및 소오스 영역(4B)을 형성하여 트랜지스터를 구성하고, 전체구조 상부에 제 1 층간 절연막(5)을 형성한 후, 드레인 영역(4A)에 접속되는 비트라인(6)을 형성하고, 전체구조 상부에 제 2 층간 절연막(7)을 형성한 후 소오스 영역(4B) 상에 전하저장전극용 콘택홀(8)을 형성하고, 상기 콘택홀(8)을 포함한 전체구조 상부에 인-시투 포스포러스 도프 폴리실리콘(In-Situ Phosphorus Doped Polysilicon)(9)을 두껍게, 예를 들어 3000 내지 5000Å 정도 증착시킨 후 전하저장전극의 내부축을 형성하기 위한 마스크공정으로 캡(Cap) 모양을 이룬 상태를 도시한 것이다. 이때, 상기 포스포러스 도프 폴리실리콘(9)은 외측이 약 500Å 정도 남도록 식각하여 캡 모양을 이룬다.

제1(b)도를 참조하면, 상기 캡 모양의 포스포러스 도프 폴리실리콘(9) 측벽에 CVD 옥사이드 스페이서(10)를 형성하고, 전체구조 상부에 인-시투 옥사이드 도프 폴리실리콘(11)을 소정의 두께로 증착한 상태를 도시한 것이다.

옥사이드 도프 폴리실리콘은 600 내지 650℃의 온도 범위에서 N₂O 가스와 SiH₄가스를 이용하여 LPCVD 반응로에서 반응시키면 N₂O/SiH₄의 가스비율에 따라 폴리 또는 아몰포스(Amorphous) 실리콘내에 산소(Oxygen)가 주입되어 형성되는데, 본 발명에 적용되는 상기 옥사이드 도프 폴리실리콘(11)은 산소농도(Oxygen Concentration)가 10 내지 30 atmic%의 범위를 갖게 하여 500 내지 1500Å 정도의 두께로 형성시키며, 이때 LPCVD 반응로의 N₂O/SiH₄가스비율은 1 내지 5%의 범위를 갖는다.

제1(c)도를 참조하면, 폴리스페이서 식각공정으로 상기 옥사이드 도프 폴리실리콘(11)을 식각하여 옥사이드 도프 폴리실리콘 스페이서(11A)를 형성한 상태를 도시한 것이다.

제1(d)도를 참조하면, 800 내지 1100℃ 온도 범위에서 1 내지 3시간 정도 상기 옥사이드 도프 폴리실리콘 스페이서(11A)를 열처리하여 결정화시켜 결정화된 폴리의 그레인(Grain)과 그레인 사이에 SiO₂또는 SiO_X형태의 옥사이드 석출물(12)이 생성된 상태를 도시한 것이다.

상기 옥사이드 석출물(12)은 폴리실리콘과 비율이 폴리실리콘:옥사이드 석출물 = 70:30이 바람직하다.

제1(e)도를 참조하면, HF나 BOE와 같은 습식 옥사이드 식각용액에서 상기 CVD 옥사이드 스페이서(10)와 상기 옥사이드 도프 폴리실리콘 스페이서(11A)내에 생성된 옥사이드 석출물(12)을 제거하여, 내부는 캡 모양이 되고 외부의 측벽은 다공질 폴리실리콘(11B)으로 이루어진 실린더 구조의 전하저장전극(20)을 완성한 상태를 도시한 것이다.

상술한 바와 같이, 본 발명의 캐패시터 전하저장전극은 다공질 폴리실리콘을 구조에 적용시키므로 제한된 면적하에서 유효표면적을 증대시켜 캐패시터의 축적용량을 증대시킬 수 있어 반도체 소자의 고집적화에 기여할 수 있다.

Claims (6)

1. 실리콘 기판 상부에 필드 산화막, 트랜지스터 및 비트라인을 형성한 후 층간 절연막으로 평탄화하고, 소정부위에 전하저장전극용 콘택홀을 형성한 상태에서, 상기 콘택홀을 포함한 전체구조 상부에 인-시투 포스포러스 도프 폴리실리콘을 두껍게 증착하고, 상기 두껍게 증착된 포스포러스 도프 폴리실리콘을 소정의 마스크 공정으로 식각하여 캡 모양으로 형성하는 단계와; 상기 캡 모양의 포스포러스 도프 폴리실리콘 양측벽에 CVD 옥사이드 스페이서를 형성하고, 전체구조 상부에 인-시투 옥사이드 도프 폴리실리콘을 소정 두께로 증착하는 단계와; 상기 옥사이드 도프 폴리실리콘을 식각하여 상기 CVD 옥사이드 스페이서의 양측벽을 덮도록 옥사이드 도프 폴리실리콘 스페이서를 형성하는 단계와; 상기 옥사이드 도프 폴리실리콘 스페이서를 열처리하여 결정화시켜 결정화된 폴리의 그레인과 그레인 사이에 SiO₂또는 SiO_X형태의 옥사이드 석출물을 생성하는 단계와; 상기 CVD 옥사이드 스페이서와 상기 옥사이드 도프 폴리실리콘 스페이서내에 생성된 옥사이드 석출물을 습식 옥사이드 식각용액을 이용하여 제거하여, 내부는 캡 모양이고 외부는 다공질 폴리 실리콘으로 측벽을 이루는 실리더 구조의 전하저장전극을 완성하는 단계로 이루어지는 것을 특징으로 하는 캐패시터의 전하저장전극 제조방법.
2. 제1항에 있어서, 상기 포스포러스 도프 폴리실리콘은 3000 내지 5000Å 정도의 두께로 증착되고, 캡 모양으로 식각시 외측이 500Å 정도 남도록 식각함을 특징으로 하는 캐패시터의 전하저장전극 제조방법.
3. 제1항에 있어서, 상기 옥사이드 도프 폴리실리콘은 600 내지 650℃ 온도 범위에서 N₂O 가스와 SiH₄가스를 이용하여 LPCVD 반응로에서 500 내지 1500Å 정도의 두께로 증착하는 것을 특징으로 하는 캐패시터의 전하저장전극 제조방법.
4. 제3항에 있어서, 상기 N₂O/SiH₄가스 비율은 1 내지 5%이고 산소농도가 10 내지 30atomic%인 것을 특징으로 하는 캐패시터 전하저장전극 제조방법.
5. 제1항에 있어서, 상기 폴리 결정화를 위한 열처리 공정은 800 내지 1100℃ 온도 범위에서 1 내지 3시간 정도 실시하는 것을 특징으로 하는 캐패시터 전하저장전극 제조방법.
6. 제1항에 있어서, 상기 옥사이드 도프 폴리실리콘과 석출된 SiO₂또는 SiO_X의 비율은 70:30인 것을 특징으로 하는 캐패시터의 전하저장전극 제조방법.