KR100269607B1 - 캐패시터 형성방법 - Google Patents
캐패시터 형성방법 Download PDFInfo
- Publication number
- KR100269607B1 KR100269607B1 KR1019970067201A KR19970067201A KR100269607B1 KR 100269607 B1 KR100269607 B1 KR 100269607B1 KR 1019970067201 A KR1019970067201 A KR 1019970067201A KR 19970067201 A KR19970067201 A KR 19970067201A KR 100269607 B1 KR100269607 B1 KR 100269607B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- layer
- storage electrode
- polysilicon
- insulating
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 고집적 반도체장치에서 표면에 다수 개의 반구형이 형성된 스토리지전극을 안정되도록 형성시키기에 적당한 캐패시터의 제조방법에 관한 것으로, 불순물영역이 형성된 반도체기판 상에 제 1절연층과 제 2절연층과 제 3절연층과 제 1다결정실리콘층을 순차적으로 형성하는 공정과, 제 1다결정실리콘층과 제 3절연층과 제 2절연층과 제 1절연층을 불순물영역을 노출시키는 콘택홀이 형성되도록 순차적으로 식각하되, 다결정실리콘층을 마스크로 제 3절연층을 그 측면이 언더컷되어 라운드 형상을 갖도록 습식식각하는 공정과, 다결정실리콘층을 제거하는 공정과, 제 3절연층 상에 불순물영역과 접촉되도록 콘택홀을 덮는 제 2다결정실리콘층과 비정질실리콘층을 순차적으로 적층하여 형성하는 공정과, 제 3절연층을 제거하여 제 2절연층을 노출시키는 공정과, 비정질실리콘층을 결정화하여 표면에 다 수개의 HSG(Hemispherical Silicon Glass)가 형성된 스토리지전극을 형성하는 공정을 구비한 것이 특징이다.
따라서, 본 발명에서는 스토리지전극 하부를 라운드지도록 형성함으로써 보다 안정적인 구조로 형성시킬 수 있는 잇점이 있다.
Description
본 발명은 캐패시터 형성방법에 관한 것으로, 특히, 고집적 반도체장치에서 표면에 다수 개의 반구형입자인 HSG가 형성된 스토리지전극을 안정되도록 형성시키기에 적당한 캐패시터의 제조방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 메모리 셀에 있어서도 캐패시터가 일정한 축전용량을 갖도록 축전용량을 증가시키기 위한 많은 연구가 진행되고 있다.
이러한 결과로 축전용량을 증가시키기 위해서 캐패시터의 유전막의 유전율을 증대시키거나 축전전극의 구조를 적층(stack)하거나 또는 트렌치(trench)를 이용하여 3차원 구조로 형성하여 축전전극의 표면적을 개선하는 연구가 진행된다.
그리고 상기 3차원 구조를 갖는 캐패시터 중 적층 구조를 갖는 것은 제조공정이 용이하고 대량 생산성에 적합한 구조로서 축전 용량을 증대시키는 동시에 알파입자에 의한 전하 정보 혼란에 대하여 면역성을 가질 수 있으므로 유리하다.
이러한 적층 구조 캐패시터는 스토리지전극의 형태에 따라 2중 적층구조, 핀(fin)구조 또는 크라운(crown)구조 등으로 구별된다.
도 1a 내지 도 1d 는 종래기술에 따른 HSG 를 이용한 캐패시터 제조공정도이다.
반도체기판(100)은 도면에 도시되어 있지는 않지만, 소자의 활성영역과 필드영역을 한정하는 필드산화층이 형성되고, 소자의 활성영역 상에 게이트산화층을 개재시키어 게이트전극이 형성되어져 있으며, 이 게이트전극 양측의 활성영역에 소오스/드레인영역으로 이용되는 불순물 확산영역이 형성됨으로써 트랜지스터(transistor)가 형성되어져 있다.
도 1a 와 같이, 상술한 트랜지스터가 형성된 반도체기판(100) 상에 화학기상증착(Chemical Vapor Deposition : 이하, CVD 라 칭함)방법으로 산화실리콘을 증착하여 제 1절연층(102)을 형성한 후, 그 상부에 산화실리콘을 증착하여 제 2절연층(104)을 연속적으로 적층하여 형성한다.
여기에서, 제 1절연층(102)은 1000 ∼ 2000Å 두께범위로 형성되며, 제 2절연층(104)은 1500 ∼ 2500Å 정도의 두께범위로 형성된다.
그리고 제 2절연층(104) 상에 질화실리콘을 250 ∼ 350 Å 정도의 두께범위로 성장시킴으로써 이 후의 공정에서 식각저지층으로 사용될 제 3절연층(106)을 형성하고, 그 상부에 다시 산화실리콘을 1000∼ 2000Å 정도의 두께범위로 성장시키어 제 4절연층(108)을 순차적으로 적층하여 형성한다.
이후에, 이 제 4절연층(108) 상에 포토레지스트를 도포한 후, 노광 및 현상하여 불순물영역(도면에 도시되지 않음)과 대응되는 부위가 노출되도록 패터닝하여 제 1마스크패턴(110)을 형성한다.
도 1b 와 같이, 제 1마스크패턴(110)을 식각마스크로 사용하여 제 4절연층(108) 및 제 3절연층(106) 및 제 2절연층(104) 및 제 1절연층(102)를 건식식각 방법으로 제거시킴으로써 콘택홀(H1)을 형성한다. 이 후에, 제 1마스크패턴(110)을 제거한다.
도 1c 와 같이, 제 4절연층(108) 상에 콘택홀(H1)을 덮도록 불순물이 도핑된 다결정실리콘층(116)을 형성한 후, 그 상부에 비정질실리콘층(118)을 충분한 두께로 증착하여 형성한다.
그리고 이 비정질실리콘층(118) 상에 포토레지스트를 도포한 후, 노광 및 현상하여 콘택홀(H1)을 덮도록 패터닝하여 제 2마스크패턴(122)을 형성한다.
이 제 2마스크패턴(122)을 식각마스크로 이용하여 비정질실리콘층(118) 및 불순물이 도핑된 다결정실리콘층(116)을 건식식각 방법으로 제거한다.
도 1d 와 같이, 이 제 2마스크패턴(122)을 다시 식각마스크로 하부의 제 4절연층(108)을 습식식각 방법으로 일부 제거하여 다결정실리콘층(116)과 제 3절연층(106) 사이의 측면에 잔류시킨다. 이 제 3절연층(106)은 제 4절연층(108) 식각 시, 식각저지층으로 사용된다.
이 후에, 제 2마스크패턴(122)을 제거한다.
그리고 잔류된 비정질실리콘층(118)을 진공에서 어닐링처리하여 그 표면에 HSG(h1)를 형성한다. 이 HSG(Hemispherical Silicon Glass)(h1) 형성은 먼저, 가해진 열에 의해 비정질실리콘이 용융상태로 되면서 최초에 생긴 작은 결정핵이 시드가 되어 점차로 성장해 결정이 되어 표면에 반구형의 입자가 형성된다. 표면에 반구형의 입자인 HSG 가 형성됨에 따라, 다른 평면구조의 하부전극에 비해, 그 표면적이 증가되어 캐패시터의 축전용량이 증가하게 된다.
따라서, 잔류된 다결정실리콘층(116) 및 표면에 HSG가 형성된 비정질실리콘층(118)으로 이루어진 스토리지전극(120)을 형성한다.
도면에 도시되지는 않았지만, 스토리지전극(120) 상에 질화실리콘 또는산화탄탈늄(Ta2O5) 또는 PZT(Pb(Zr Ti)O3) 또는 BST((Ba Sr)TiO3) 등의 고유전 물질 등을 이용하여 유전체를 형성하고, 그 상부에 다결정실리콘을 증착하여 플레이트전극을 형성함으로써 캐패시터의 제조를 완료한다.
그러나, 종래의 기술에서는 스토리지전극이 불안정함에 따라, 그 측면에 절연층이 잔류되도록 하여 스토리지전극이 무너지는 것을 방지하고자 하였으나, 이 잔류된 절연층 상에 이 후의 스토리지전극 표면에 형성되는 유전체 형성을 위한 질화실리콘 성장 시 그 두께가 너무 얇게 됨에 따라, 이 부위로 H2O 의 침투로 인한 다결정실리콘층의 이상산화가 발생된 문제점이 있었다. 따라서, 이를 보완하기 위해, 콘택(H1) 측벽에 질화실리콘을 형성하였으나, 역시 스토리지전극을 지지하기에는 취약했었다.
따라서, 상기의 문제점을 해결하고자 본 발명은 표면에 HSG가 형성된 스토리지전극을 보다 안정적인 구조로 형성시킬 수 있는 캐패시터 형성방법을 제공하려는 것이다.
본 발명은 캐패시터의 스토리지전극의 하부를 라운드지도록 형성하여 보다 안정적인 구조를 갖는 캐패시터 형성방법을 제공하려는 것이다.
본 발명의 캐패시터 형성방법은 불순물영역이 형성된 반도체기판 상에 제 1절연층과 제 2절연층과 제 3절연층과 제 1다결정실리콘층을 순차적으로 형성하는 공정과, 제 1다결정실리콘층과 제 3절연층과 제 2절연층과 제 1절연층을 불순물영역을 노출시키는 콘택홀이 형성되도록 순차적으로 식각하되, 다결정실리콘층을 마스크로 제 3절연층을 그 측면이 언더컷되어 라운드 형상을 갖도록 습식식각하는 공정과, 다결정실리콘층을 제거하는 공정과, 제 3절연층 상에 불순물영역과 접촉되도록 콘택홀을 덮는 제 2다결정실리콘층과 비정질실리콘층을 순차적으로 적층하여 형성하는 공정과, 제 3절연층을 제거하여 제 2절연층을 노출시키는 공정과, 비정질실리콘층을 결정화하여 표면에 다 수개의 HSG(Hemispherical Silicon Glass)가 형성된 스토리지전극을 형성하는 공정을 구비한 것이 특징으로 한다.
도 1a 내지 도 1d 는 종래기술에 따른 캐패시터 형성을 위한 제조공정도이고,
도 2a 내지 도 2d 는 본 발명에 따른 캐패시터 형성을 위한 제조공정도이고,
※ 도면의 주요부분에 대한 부호의 설명 ※
100, 200. 반도체기판 110, 122, 212, 218.마스크패턴
h1, h2. HSG H1, H2. 콘택홀
116, 210, 214. 다결정실리콘층 118, 216. 비정질실리콘층
120, 220. 스토리지전극
102, 104, 106, 108, 202, 204, 206, 208. 절연층
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2d 는 본 발명에 따른 캐패시터 형성을 위한 제조공정도이다.
도 2a 와 같이, 종래기술에 언급한 바와 같은 방법대로 트랜지스터가 형성된 반도체기판(200)의 전표면에 산화실리콘을 증착하여 1000 ∼ 2000Å 두께범위로 제 1절연층(202)을 형성한 후, 이 제 1절연층(202)에 그 상부에 산화실리콘을 증착하여 1500 ∼ 2500Å 정도의 두께범위로 제 2절연층(204)을 연속적으로 적층하여 형성한다.
그리고 제 2절연층(204) 상에 질화실리콘을 250 ∼ 350 Å 정도의 두께범위로 성장시킴으로써 이 후의 산화실리콘층 식각공정에서 식각저지층으로 사용될 제 3절연층(206)을 형성하고, 그 상부에 다시 산화실리콘을 1000∼ 2000Å 정도의 두께범위로 성장시키어 제 4절연층(208)을 순차적으로 적층하여 형성한다. 그리고, 제 4절연층(208) 상에 제 1다결정실리콘층(210)을 형성한다. 제 1다결정실리콘층(210)은 300∼2000Å 두께범위로 형성된다.
이 제 1다결정실리콘층(210) 상에 포토레지스트를 도포한 후, 노광 및 현상하여 불순물영역(도면에 도시되지 않음)을 노출시키도록 패터닝하여 제 1마스크패턴(PR: 212)을 형성한다.
도 2b를 참조하면, 제 1마스크패턴(212)을 식각용 마스크로 이용하여 제 1다결정실리콘층(210)을 건식식각 방법으로 제거한 후, 제 4절연층(208)을 습식식각 방법으로 제거하여 측면이 언더컷되어 라운드 형상을 갖도록 하고, 제 3, 제 2, 제 1 절연층(206)(204)(202)을 순차적으로 건식식각 방법으로 제거하여 반도체기판(200)의 일부를 노출시키는 콘택홀(H2)을 형성한다.
이 후에, 제 1마스크패턴(212)을 제거한 후, 잔류된 제 1다결정실리콘층(210)을 제거한다.
도 2c를 참조하면, 잔류된 제 4절연층(208) 상에 제 2다결정실리콘층(214)을 형성한 후, 그 상부에 충분한 두께를 가지도록 비정질실리콘층(216)을 순차적으로 형성한다. 이 때, 제 2다결정실리콘층(214)은 제 4절연층(208)에 적층되어 그 측면에 라운드 형상과 맞물린 형상을 갖도록 적층된다.
그리고 비정질실리콘층(216) 상에 상술한 방법대로, 포토레지스트를 도포하고, 노광 및 현상하여 콘택홀(H2)과 대응된 부위를 덮도록 패터닝하여 제 2마스크패턴(218)을 형성한다.
이 제 2마스크패턴(218)을 식각용 마스크로 이용하여 비정질실리콘층(216) 및 제 2다결정실리콘층(214)를 건식식각 방법으로 제거한 후, 제 4절연층(208)을 식각저지층인 제 3절연층(216)이 드러날 때까지 습식 식각방법으로 제거함으로써 제 2다결정실리콘층(214) 하부를 노출시킨다.
도 2d를 참조하면, 제 2마스크패턴(218)을 제거한다.
이 후, 잔류된 비정질실리콘층(216)을 진공에서 어닐링 처리하여 그 표면에 HSG(h2)를 형성한다. 이 HSG(h2)형성은 먼저, 어닐링에 의해 가해진 열로 비정질실리콘이 용융상태로 되면서 최초에 생긴 작은 결정핵이 시드가 되어 점차로 성장해 결정이 되면서 표면에 다 수개의 반구형의 입자가 형성된다. 따라서, 표면에 반구형의 입자인 HSG 가 형성됨에 따라, 다른 평면구조의 하부전극에 비해, 그 표면적이 증가되어 캐패시터의 축전용량이 증가하게 된다.
다음에, 잔류된 다결정실리콘층(214) 및 표면에 HSG가 형성된 비정질실리콘층(216)으로 이루어진 스토리지전극(220)을 형성한다.
도면에 도시되지는 않았지만, 스토리지전극(220) 상에 질화실리콘 또는산화탄탈늄(Ta2O5) 또는 PZT(Pb(Zr Ti)O3) 또는 BST((Ba Sr)TiO3) 등의 고유전 물질 등을 이용하여 유전체를 형성하고, 그 상부에 다결정실리콘을 증착하여 플레이트전극을 형성함으로써 캐패시터의 제조를 완료한다.
본 발명에서는 캐패시터의 스토리지전극을 안정적으로 형성시키기 위해, 스토리지전극 하부를 바깥쪽으로 라운드지도록 볼록하게 형성함으로써 보다 안정적인 캐패시터의 구조를 갖도록 한다.
상술한 바와 같이, 본 발명의 캐패시터 형성방법에서는 표면에 HSG가 형성된 스토리지전극을 보다 안정적인 구조로 형성시킬 수 있는 잇점이 있다.
Claims (3)
- 불순물영역이 형성된 반도체기판 상에 제 1절연층과 제 2절연층과 제 3절연층과 제 1다결정실리콘층을 순차적으로 형성하는 공정과,상기 제 1다결정실리콘층과 상기 제 3절연층과 상기 제 2절연층과 상기 제 1절연층을 상기 불순물영역을 노출시키는 콘택홀이 형성되도록 순차적으로 식각하되, 상기 다결정실리콘층을 마스크로 상기 제 3절연층을 그 측면이 언더컷되어 라운드 형상을 갖도록 습식식각하는 공정과,상기 다결정실리콘층을 제거하는 공정과,상기 제 3절연층 상에 상기 불순물영역과 접촉되도록 상기 콘택홀을 덮는 제 2다결정실리콘층과 비정질실리콘층을 순차적으로 적층하여 형성하는 공정과,상기 제 3절연층을 제거하여 상기 제 2절연층을 노출시키는 공정과,상기 비정질실리콘층을 결정화하여 표면에 다 수개의 HSG(Hemispherical Silicon Glass)가 형성된 스토리지전극을 형성하는 공정을 구비한 캐패시터 형성방법.
- 청구항 1에 있어서,상기 제 1, 제 3절연막은 산화실리콘 막질이고, 상기 제 2절연막은 질화실리콘 막질인 것이 특징인 캐패시터 형성방법.
- 청구항 1에 있어서,상기 제 2다결정실리콘층은 상기 제 2절연층의 상기 라운드 형상과 맞물린 형상을 갖도록 형성된 것이 특징인 캐패시터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970067201A KR100269607B1 (ko) | 1997-12-10 | 1997-12-10 | 캐패시터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970067201A KR100269607B1 (ko) | 1997-12-10 | 1997-12-10 | 캐패시터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990048479A KR19990048479A (ko) | 1999-07-05 |
| KR100269607B1 true KR100269607B1 (ko) | 2000-10-16 |
Family
ID=19526851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970067201A KR100269607B1 (ko) | 1997-12-10 | 1997-12-10 | 캐패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100269607B1 (ko) |
-
1997
- 1997-12-10 KR KR1019970067201A patent/KR100269607B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990048479A (ko) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5573968A (en) | Method for fabricating stacked capacitors of semiconductor device | |
| KR960005245B1 (ko) | 반도체장치의 제조방법 | |
| JP3222944B2 (ja) | Ｄｒａｍセルのキャパシタの製造方法 | |
| JPH11345944A (ja) | Ｄｒａｍセルキャパシタ及びその製造方法 | |
| US5693554A (en) | Fabrication method for capacitor of stack-type DRAM cell | |
| US6392264B2 (en) | Semiconductor memory device and method of producing the same | |
| US5104821A (en) | Method for fabricating stacked capacitors in a DRAM cell | |
| JP2633395B2 (ja) | 半導体メモリ素子の製造方法 | |
| KR100269607B1 (ko) | 캐패시터 형성방법 | |
| US5960279A (en) | Method of fabricating a capacitor on a rugged stacked oxide layer | |
| US20010009284A1 (en) | Bottom electrode of capacitor and fabricating method thereof | |
| KR940007392B1 (ko) | 반도체 메모리장치의 제조방법 | |
| KR0155883B1 (ko) | 반도체 장치의 커패시터 및 그 제조방법 | |
| KR100431739B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100266020B1 (ko) | 캐패시터및그의형성방법 | |
| KR100464648B1 (ko) | 캐패시터 형성 방법 | |
| KR19990050474A (ko) | 캐패시터 형성방법 | |
| KR100269609B1 (ko) | 캐패시터 형성방법 | |
| KR0159019B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR950013382B1 (ko) | 커패시터 및 그 제조방법 | |
| KR100269608B1 (ko) | 캐패시터 형성방법 | |
| KR0176267B1 (ko) | 반도체 메모리소자의 제조방법 | |
| KR0168401B1 (ko) | 커패시터의 제조방법 | |
| KR100210851B1 (ko) | 커패시터의 제조방법 | |
| KR940004596B1 (ko) | 반도체 기억 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080619 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |