KR100299697B1 - 니켈-철합금 베이스를 갖는 리드프레임 모재 - Google Patents

니켈-철합금 베이스를 갖는 리드프레임 모재 Download PDF

Info

Publication number
KR100299697B1
KR100299697B1 KR1019980027199A KR19980027199A KR100299697B1 KR 100299697 B1 KR100299697 B1 KR 100299697B1 KR 1019980027199 A KR1019980027199 A KR 1019980027199A KR 19980027199 A KR19980027199 A KR 19980027199A KR 100299697 B1 KR100299697 B1 KR 100299697B1
Authority
KR
South Korea
Prior art keywords
silver
nickel
iron alloy
base material
layer
Prior art date
Application number
KR1019980027199A
Other languages
English (en)
Other versions
KR20000007726A (ko
Inventor
기 영 함
길 남 황
성 우 박
세 진 김
Original Assignee
김 무
주식회사 아큐텍반도체기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김 무, 주식회사 아큐텍반도체기술 filed Critical 김 무
Priority to KR1019980027199A priority Critical patent/KR100299697B1/ko
Publication of KR20000007726A publication Critical patent/KR20000007726A/ko
Application granted granted Critical
Publication of KR100299697B1 publication Critical patent/KR100299697B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49534Multi-layer

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 니켈-철합금 베이스를 갖는 리드프레임 모재에 관한 것으로, 니켈-철합금 베이스(12)의 상부면에 두께 0.5∼20μin의 은 스트라이크층(14a) 또는 은-구리 스트라이크층(14b)을 적층형성하고, 그(14a,14b)의 상부면에 두께 100∼200μin의 은 도금층(15)을 적층형성한 리드프레임 모재(11a)를 제공함으로써, 구리 스트라이크층에 의한 언더컷현상을 근본적으로 해소함은 물론, 구리 스트라이크층을 적층형성하지 않기 때문에 리드프레임 제조공정의 단순화 및 제조단가의 절감을 기할 수 있는 특징이 있다.

Description

니켈-철합금 베이스를 갖는 리드프레임 모재
본 발명은 니켈-철합금 베이스를 갖는 리드프레임 모재에 관한 것이다.
특히, 본 발명은 니켈-철합금 베이스에 선택적인 은 도금층을 형성하기 위하여 은 스트라이크층 또는 은-구리 스트라이크층을 직접 니켈-철합금 베이스에 형성한 리드프레임 모재에 관한 것이다.
통상적으로, 니켈-철합금 또는 구리합금이 베이스인 리드프레임 모재는 다음과 같은 식각방식의 제조방법에 의해 패턴닝됨으로써, 반도체 칩과 인쇄회로기판과 같은 전기전자장치를 전기적으로 연결하는 기능을 수행한다.
(a) 노광 → 식각 → 은 도금
(b) 은 도금 → 노광 → 식각
여기서, 도 1에 나타나 있는 바와 같이 니켈-철합금 베이스, 보다 상세하게는 합금42 베이스(2)를 갖는 리드프레임 모재(1)는 반도체 칩이 접착되는 다이패드의 상부면 또는 반도체 칩의 본딩 패드들과 각기 대응되어 본딩와이어에 의해 전기적으로 연결되는 내부리드의 선단부에 대응되는 부분에 선택적으로 은 도금층(5)을 형성함에 있어, 베이스(2)와 은 도금층(5)간의 점착성이 불량하여 일반적으로, 구리 스트라이크층(3)을 형성한 후, 구리와 은과의 치환반응을 해소하고자 은 농도를 낮춰 은 스트라이크층(4)을 형성한 후 마지막으로 그(4)의 상부면에 원하는 은 도금층(5)을 형성한다. 상술된 합금42는 니켈 42중량%와 철 58중량%로 조성된다.
그러나, 상기와 같은 적층구조를 갖는 리드프레임 모재(1)가 (b)방법으로 패턴닝된 리드프레임 모재(1a)는 합금42 베이스(2)보다 구리 스트라이크층(3)의 식각속도가 상대적으로 빨라 결과적으로, 도 2에 나타나 있는 바와 같이 구리 스트라이크층(3)에 언더컷(UC)이 발생됨으로써 은 도금층(5)의 가장자리 부분이 들뜨는(peel off) 현상이 발생된다. 여기서, 상기의 공정에 일반적으로 사용되는 식각용액은 염화 제2동 또는 염화 제2철을 포함한다. 이와 같이 은 도금층(5)의 가장자리 부분이 들뜬 리드프레임 모재(1a)에 테이프 테스트를 수행하면 은 도금층(5)이 들뜨게되는 불량이 발생된다. 또한, 와이어 본딩공정이 완료된 후 수행되는 와이어 풀 테스트에 있어서도 은 도금층(5)이 들뜨게되는 불량이 발생되어 리드프레임의 수율이 저하되는 문제점이 있다.
이에 본 발명은 상기와 같은 문제점을 고려하여 창출된 것으로서, 그 목적은 리드프레임 수율을 개선할 수 있는 니켈-철합금 베이스를 갖는 리드프레임 모재를 제공함에 있다.
또한, 본 발명의 다른 목적은 니켈-철합금 베이스인 리드프레임 모재에 구리 스트라이크층을 형성하지 않고 직접 은 스트라이크층 또는 은-구리 스트라이크층을 형성함으로써 제조단가를 절감하고 제조공정을 단축할 수 있는 니켈-철합금 베이스를 갖는 리드프레임 모재를 제공함에 있다.
도 1은 종래기술에 의한 니켈-철합금 베이스에 은 도금층-은 스트라이크층-구리 스트라이크층이 순차적층된 리드프레임 모재를 나타내는 단면도.
도 2는 식각공정이 완료된 도 1의 리드프레임 모재를 나타내는 단면도.
도 3은 본 발명에 의한 니켈-철합금 베이스에 은 도금층-은 스트라이크층(또는 은-구리 스트라이크층)이 순차적층된 리드프레임 모재를 나타내는 단면도.
도 4는 식각공정이 완료된 도 3의 리드프레임 모재를 나타내는 단면도.
≪도면의 주요 부분에 대한 부호의 설명≫
11 : 리드프레임 모재 12 : 니켈-철합금 베이스
14a : 은 스트라이크층 14b : 은-구리 스트라이크층
15 : 은 도금층
이러한 본 발명의 목적은, 니켈-철합금 베이스(12)의 상부면에 두께 0.5∼20μin의 은 스트라이크층(14a) 또는 은-구리 스트라이크층(14b)을 적층형성하고, 그(14a,14b)의 상부면에 두께 100∼200μin의 은 도금층(15)을 적층형성한 리드프레임 모재(11a)를 제공하여 달성된다. 여기서, 은-구리 스트라이크층(14b)은 80∼99중량% 은과 1∼20중량% 구리로 조성된다.
특히, 은 스트라이크층(14a) 또는 은-구리 스트라이크층(14b)의 두께가 0.5μin이하인 경우에는 스트라이크층(14a,14b)과 니켈-철합금 베이스(12)간의 접착력이 저하되고, 두께가 20μin이상인 경우에는 도금시간이 길어 리드프레임 제조단가가 상승된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면에 의거하여 구체적으로 설명하면 다음과 같다.
도 3은 본 발명에 의한 니켈-철합금 베이스에 은 도금층-은 스트라이크층(또는 은-구리 스트라이크층)이 순차적층된 리드프레임 모재를 나타내는 단면도이고, 도 4는 식각공정이 완료된 도 3의 리드프레임 모재를 나타내는 단면도이다.
도 3 및 도 4를 참조하면, 니켈-철합금 베이스(12)를 갖는 리드프레임 모재(11)는 우선, 니켈-철합금 베이스(12)의 양면이 전해탈지되어 유기물 또는 무기물이 완전히 제거된 후 산세가 수행된다. 그런 다음, 리드프레임 모재(11)는 도 3에 나타나 있는 바와 같이 니켈-철합금 베이스(12)의 상부면에 0.5∼20μin 두께의 은 스트라이크층(14a) 또는 은-구리 스트라이크층(14b)이 적층형성될 수 있도록 도금공정이 수행된다. 여기서, 은-구리 스트라이크층(14b)은 80∼99중량% 은과 1∼20중량% 구리로 조성된다. 그리고, 니켈-철합금 베이스(12)는 합금42 또는 합금 F-15(KOVAR)를 포함한다. 합금 F-15는 니켈 29중량%와 코발트 17중량% 및 철 54중량%로 조성된다.
이후, 은 스트라이크층(14a) 또는 은-구리 스트라이크층(14b)의 상부면에 다이패드와 내부 리드의 선단부에 대응되는 부분을 포함하는 영역에 선택적으로 두께 100∼200μin의 은 도금층(15)이 적층형성될 수 있도록 도금공정이 수행된다. 여기서, 은 도금층(15)의 두께는 반도체 칩의 본딩 패드들과 내부 리드들의 각 선단부가 각기 대응되어 각기 본딩 와이어에 의해 전기적 연결되는 경우에 본딩 와이어와 도금면간의 바람직한 결합력을 구현할 수 있는 두께이다. 따라서, 이러한 은 도금층(15)의 두께는 조립되는 패키지에 따라 다양하게 변경될 수 있다.
그런 다음, 리드프레임 모재(11)로부터 은 스트라이크층(14a)을 1차적으로 박리한 상태에서 포토 레지스트를 적어도 리드프레임 모재(11)의 일면에 코팅한다. 이후, 원하는 패턴 형성을 위해 그에 대응되는 마스크를 사용하여 리드프레임 모재(11)를 노광 및 현상한 다음, 다이패드 또는 내부 리드 선단부에 대응되는 부분만을 제외한 은 도금층(15)과 스트라이크층(14a,14b)을 박리한다. 이러한 박리가 완료되면, 리드프레임 모재(11)의 니켈-철합금 베이스(12)를 원하는 패턴에 대응되도록 염화 제2동 또는 염화 제2철을 포함하는 식각용액을 이용하여 패턴식각하고, 산세 및 중화하여 원하는 리드프레임 모재(11a)가 제조된다. 여기서, 각 공정간의 수세는 생략되었다.
이렇게 제조된 리드프레임 모재(11a)를 350∼400℃, 바람직하게는 380℃에서 2분간 베이크한 후, 테이프 테스트를 한 결과가 하기되는 표 1과 같은 것으로 은 도금층(15)의 들뜸현상이 발생되지 않은 것으로 확인되어 신뢰성이 우수한 것으로 판정되었다. 그러나, 스트라이크층(14a,14b)의 두께가 0.3μin인 경우와 0.4μin 경우에 들뜸현상이 약간 발생되는 것으로 확인되어 결과적으로, 스트라이크층(14a, 14b)의 두께가 최소한 0.5μin 이상이 되어야 신뢰성을 보장할 수 있음을 알 수 있었다.
스트라이크층종류 두께(μin) 은:구리(중량%) 은 도금층두께(μin) 접착력 은 도금층들뜸현상
은(Ag) 0.4 100 : 0 150 보통 약간 있음
1.0 100 좋음 없음
200
10.0 150 좋음 없음
20.0 100 좋음 없음
200
은-구리(Ag-Cu) 0.3 99 : 1 150 보통 약간 있음
1.0 80 : 20 100 좋음 없음
200
99 : 1 100 좋음 없음
200
20.0 80 : 20 100 좋음 없음
200
99 : 1 100 좋음 없음
200
이상에서 살펴본 바와 같이 본 발명의 구조에 의하면, 구리 스트라이크층에 의한 언더컷현상을 근본적으로 해소함은 물론, 구리 스트라이크층을 적층형성하지 않기 때문에 리드프레임 제조공정의 단순화 및 제조단가의 절감을 기할 수 있는 효과가 있다.

Claims (3)

  1. 니켈-철합금 베이스(12)와;
    상기 니켈-철합금 베이스(12)의 상부면에 두께 0.5∼20μin로 적층형성된 은 스트라이크층(14a)과;
    상기 은 스트라이크층(14a)의 상부면에 두께 100∼200μin로 적층형성된 은 도금층(15)을 포함하여 구성된 니켈-철합금 베이스를 갖는 리드프레임 모재.
  2. 제1항에 있어서,
    상기 니켈-철합금 베이스(12)는 합금42 또는 합금 F-15(KOVAR)인 것을 특징으로 하는 니켈-철합금 베이스를 갖는 리드프레임 모재.
  3. 니켈-철합금 베이스(12)와;
    상기 니켈-철합금 베이스(12)의 상부면에 80∼99중량% 은과 1∼20중량% 구리로 조성되어 두께 0.5∼20μin로 적층형성된 은-구리 스트라이크층(14b)과;
    상기 은-구리 스트라이크층(14b)의 상부면에 두께 100∼200μin로 적층형성된 은 도금층(15)을 포함하여 구성된 니켈-철합금 베이스를 갖는 리드프레임 모재.
KR1019980027199A 1998-07-07 1998-07-07 니켈-철합금 베이스를 갖는 리드프레임 모재 KR100299697B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980027199A KR100299697B1 (ko) 1998-07-07 1998-07-07 니켈-철합금 베이스를 갖는 리드프레임 모재

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980027199A KR100299697B1 (ko) 1998-07-07 1998-07-07 니켈-철합금 베이스를 갖는 리드프레임 모재

Publications (2)

Publication Number Publication Date
KR20000007726A KR20000007726A (ko) 2000-02-07
KR100299697B1 true KR100299697B1 (ko) 2001-09-06

Family

ID=19543285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980027199A KR100299697B1 (ko) 1998-07-07 1998-07-07 니켈-철합금 베이스를 갖는 리드프레임 모재

Country Status (1)

Country Link
KR (1) KR100299697B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422271B1 (ko) * 2001-05-02 2004-03-10 이규한 마이크로 비지에이 방식 반도체 패키지의 빔 리드

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63177543A (ja) * 1987-01-19 1988-07-21 Nec Corp 半導体装置用リ−ドフレ−ム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63177543A (ja) * 1987-01-19 1988-07-21 Nec Corp 半導体装置用リ−ドフレ−ム

Also Published As

Publication number Publication date
KR20000007726A (ko) 2000-02-07

Similar Documents

Publication Publication Date Title
JP2967697B2 (ja) リードフレームの製造方法と半導体装置の製造方法
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
US6104091A (en) Semiconductor package and the manufacturing method
JP4359257B2 (ja) Bgaパッケージおよびその製造方法
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
TWI479626B (zh) 導線架基板及其製造方法以及半導體裝置
KR100664500B1 (ko) 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법
KR101070098B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR100551576B1 (ko) 반도체 장치 및 그 제조방법
JP3003624B2 (ja) 半導体装置
US7163847B2 (en) Method of making circuitized substrate
JP2001168393A (ja) チップ型半導体発光装置
KR100339252B1 (ko) 땜납범프(bump)를갖춘반도체장치및그의제조방법
JP3879410B2 (ja) リードフレームの製造方法
KR100299697B1 (ko) 니켈-철합금 베이스를 갖는 리드프레임 모재
JPH06112363A (ja) 半導体パッケージ
JPH09232506A (ja) 半導体装置およびその製造方法
JP4386763B2 (ja) 半導体装置
JP2003224230A (ja) プラスチックパッケージ及びその製造方法
JP2005079129A (ja) プラスチックパッケージ及びその製造方法
JP3925449B2 (ja) 半導体装置用テープキャリアおよびその製造方法
KR100243023B1 (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
JP2010040596A (ja) 積層リードフレーム及びその製造方法並びに半導体装置及びその製造方法
JP2006294825A (ja) 半導体集積回路装置
KR101047874B1 (ko) 리드프레임 및 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070612

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee